JP2013502704A - 基板に導電性ビアを製造する方法 - Google Patents
基板に導電性ビアを製造する方法 Download PDFInfo
- Publication number
- JP2013502704A JP2013502704A JP2012525065A JP2012525065A JP2013502704A JP 2013502704 A JP2013502704 A JP 2013502704A JP 2012525065 A JP2012525065 A JP 2012525065A JP 2012525065 A JP2012525065 A JP 2012525065A JP 2013502704 A JP2013502704 A JP 2013502704A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive
- layer
- electrically insulating
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
- B26F1/00—Perforating; Punching; Cutting-out; Stamping-out; Apparatus therefor
- B26F1/26—Perforating by non-mechanical means, e.g. by fluid jet
- B26F1/28—Perforating by non-mechanical means, e.g. by fluid jet by electrical discharges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/105—Using an electrical field; Special methods of applying an electric potential
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1115—Resistance heating, e.g. by current through the PCB conductors or through a metallic mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1136—Conversion of insulating material into conductive material, e.g. by pyrolysis
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Forests & Forestry (AREA)
- Mechanical Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本発明は、基板に導電性ビアを製造する方法、およびこれにより製造された基板に関する。本方法は、a)少なくとも一つの電気絶縁材料の(1)で構成された基板を提供するステップ、b)2つの電極(3、3’)間に、前記基板を配置するステップであって、前記2つの電極は、ユーザ制御電圧源(4)に接続されるステップ、c)前記基板に電圧を印加するステップ、d)前記基板を介して、局部的または全体的に、前記基板の導電性を高めて、前記2電極間に、誘電破壊およびエネルギー逸散を発生させるステップを有し、ステップd)において、前記少なくとも一つの電気絶縁材料の、導電性材料への改質が生じ、これにより、導電性ビア(6)が形成される。特に、ある実施例では、本発明は、1または2以上の金属フリー導電性ビアを有する、プリント印刷基盤のような基板に関する。
Description
本願は、基板に導電性ビアを製造する方法、およびそれにより製造された基板に関する。特に、ある実施例では、本発明は、1または2以上の金属フリー導電性ビアを有する印刷回路基盤(PCB)のような基板に関する。
印刷回路基盤(PCB)は、例えば非導電性基板に積層された銅シートのような金属シートからエッチングされた導電経路に使用される、電子部品の支持および電気的接続のために使用される。基盤の一方の側から他方の側までの電気的接触を構築するため、これらの回路基盤を貫通するスルーコンタクトを構成することがしばしば必要となる。歴史的には、これは、これまで金属ボルトまたはピンを基盤に埋設することにより行われてきた。しかしながら、この方法は、解像度の点で限界がある。あるいは、炭化タングステンドリルを用いて、貫通孔を開口し、その後、形成された孔に、電気めっきを行うことが行われる。孔の直径に関して、得られる微小サイズは、約200μmである。形成される孔の直径が小さくなると、対応するドリルは、摩耗しやすくなり壊れやすくなる。従って、直径が200μm未満の孔のためには、レーザを使用して、基板から材料を放射させることが行われる。その後、孔の内側が電気めっきされる。
しかしながら、この技術では、特に、小さなレーザ開口孔の場合、誤差が生じやすく、そのような小さな直径の孔に対して、電気メッキのプロセスを行うことは難しい。以降の金属化を可能にする、最初の発芽層の成膜が必要となるからである。
このように、特に微小スケールで、導電性貫通ビアを有する基板を製造する別の方法に対して、ニーズがある。従って、本発明では、印刷回路基盤のような電気的絶縁基板に導電性貫通ビアを製造することが可能な、代替方法を提供することを目的とする。また、本発明では、金属化ステップが不要で実施が容易な上、一つの作業手順でそのような貫通孔を製造することが可能な方法を提供することを目的とする。
本発明の目的は、
電気絶縁材料で構成された基板に、導電性ビアを製造する方法であって、
a)少なくとも一つの電気絶縁材料で構成された基板を提供するステップと、
b)2つの電極の間に前記基板を配置するステップであって、前記2つの電極は、ユーザ制御電圧源、必要な場合、処理制御電圧源に接続されるステップと、
c)前記基板に電圧を印加するステップと、
d)局部的または全体的に、前記基板の導電性を向上させることにより、前記基板を介して、前記2つの電極間に誘電破壊およびエネルギー逸散を発生させるステップであって、前記基板の導電性は、
−前記基板の前記エネルギー逸散が生じる位置に、熱を印加することにより、
−前記基板の前記エネルギー逸散が生じる位置に、歪みを印加することにより、および/または
−前記基板の前記エネルギー逸散が生じる位置での湿度を高めることにより、
向上し、
前記ステップd)において、前記位置では、前記少なくとも一つの電気絶縁材料の、導電性材料への改質が起こり、該改質は、
−例えば熱分解、酸化もしくは炭化のような、前記少なくとも一つの電気絶縁材料の化学的変換、または
−前記ステップd)が行われる環境の成分、もしくは前記電極の成分による、前記少なくとも一つの電気絶縁材料のドーピング、
によるものであり、
これにより、導電性ビアが形成されることを特徴とする方法により解決される。
電気絶縁材料で構成された基板に、導電性ビアを製造する方法であって、
a)少なくとも一つの電気絶縁材料で構成された基板を提供するステップと、
b)2つの電極の間に前記基板を配置するステップであって、前記2つの電極は、ユーザ制御電圧源、必要な場合、処理制御電圧源に接続されるステップと、
c)前記基板に電圧を印加するステップと、
d)局部的または全体的に、前記基板の導電性を向上させることにより、前記基板を介して、前記2つの電極間に誘電破壊およびエネルギー逸散を発生させるステップであって、前記基板の導電性は、
−前記基板の前記エネルギー逸散が生じる位置に、熱を印加することにより、
−前記基板の前記エネルギー逸散が生じる位置に、歪みを印加することにより、および/または
−前記基板の前記エネルギー逸散が生じる位置での湿度を高めることにより、
向上し、
前記ステップd)において、前記位置では、前記少なくとも一つの電気絶縁材料の、導電性材料への改質が起こり、該改質は、
−例えば熱分解、酸化もしくは炭化のような、前記少なくとも一つの電気絶縁材料の化学的変換、または
−前記ステップd)が行われる環境の成分、もしくは前記電極の成分による、前記少なくとも一つの電気絶縁材料のドーピング、
によるものであり、
これにより、導電性ビアが形成されることを特徴とする方法により解決される。
エネルギー逸散の際、基板材料は、局部的に導電性状態に変化される。ある実施例では、例えば、熱分解もしくは炭化、または基板材料の部分と周囲環境との化学反応によって、基板材料は、導電性のある別の材料に変換される。別の実施例では、基板は、例えば、エネルギー逸散によって活性化されたドーピングによって、導電性となる。ドーパントは、電極により、または基板および電極を取り巻く雰囲気により、提供される。雰囲気は、気体(例えばアルゴン、酸素、窒素、SF6)の組成、または基板材料に適合された液体(例えばH2O、水溶液)の組成であっても良い。基板材料は、処理の間、部分的に放出されても、全く放出されなくても良い。
ある実施例では、前記導電性ビアは、貫通孔またはブラインドホールであり、前記導電性ビアの壁は、ステップd)において導電性にされ、
前記貫通孔は、前記基板の一方の側から前記基板の別の側まで延伸し、
前記貫通孔は、前記ステップd)におけるエネルギー逸散の際、前記基板からの材料の放出の結果生じる。
前記貫通孔は、前記基板の一方の側から前記基板の別の側まで延伸し、
前記貫通孔は、前記ステップd)におけるエネルギー逸散の際、前記基板からの材料の放出の結果生じる。
別の実施例では、前記導電性ビアは、前記基板の一方の側から前記基板の別の側まで延伸する導電性材料の本体であり、前記ステップd)において形成された孔もしくはチャネルは存在せず、
前記導電性材料は、前記ステップd)における前記エネルギー逸散の間、前記少なくとも一つの電気絶縁材料から形成される。
前記導電性材料は、前記ステップd)における前記エネルギー逸散の間、前記少なくとも一つの電気絶縁材料から形成される。
ある実施例では、前記少なくとも一つの電気絶縁材料は、炭素含有高分子であり、前記ステップd)の間、前記エネルギー逸散が生じる前記位置で炭化され、
これにより、前記少なくとも一つの電気絶縁材料は、導電性となり、貫通孔の場合、前記基板から部分的に放出される。
これにより、前記少なくとも一つの電気絶縁材料は、導電性となり、貫通孔の場合、前記基板から部分的に放出される。
ある実施例では、前記炭素含有高分子は、熱硬化性プラスチックまたはポリテトラフルオロエチレンである。
ある実施例では、前記熱硬化性プラスチックは、エポキシ樹脂、ポリイミド、メラミン樹脂、フェノール−ホルムアルデヒド樹脂、尿素−ホルムアルデヒドフォーム(foam)、および熱硬化性ポリエステルから選定される。
ある実施例では、前記少なくとも一つの電気絶縁材料は、紙、コットンペーパー、ガラス繊維、ガラス織物、およびセルロース繊維のような、電気絶縁性フィラー材料により補強される。
ある実施例では、前記基板において、前記少なくとも一つの電気絶縁材料は、2つの対向する表面を有するシートに配置され、
前記基板は、さらに、前記電気絶縁材料のシートの対向する表面のうちの一方もしくは両方に取り付けられた、金属層または半導体材料層のような、導電性材料の層を有し、該導電性材料の層は、前記対向する表面のうちの前記一方もしくは両方を部分的もしくは全体的に被覆する。
前記基板は、さらに、前記電気絶縁材料のシートの対向する表面のうちの一方もしくは両方に取り付けられた、金属層または半導体材料層のような、導電性材料の層を有し、該導電性材料の層は、前記対向する表面のうちの前記一方もしくは両方を部分的もしくは全体的に被覆する。
ある実施例では、前記導電性材料の層は、金属層であり、好ましくは、銅層、銀層、金層、アルミニウム層、スズ層、ニッケル層、およびこれらの少なくとも一つの合金の層から選定される。
ある実施例では、前記ステップd)の後、前記導電性ビアは、前記導電性材料の層に隣接させ、該導電性材料の層に直接接触させることにより、前記導電性材料の層に電気的に接続される。
ある実施例では、前記基板は、エポキシ樹脂、またはガラス繊維補強エポキシ樹脂のようなコンポジットエポキシ樹脂で構成される。
ある実施例では、前記基板は、印刷回路基盤または印刷回路基盤中間体(workpiece)である法。
ある実施例では、前記ステップd)から得られる前記導電性ビアは、金属フリーである。
ある実施例では、前記基板に熱を印加するステップは、レーザによって行われ、
前記基板に歪みを印加するステップは、前記基板の対向する両側に配置された前記電極を、前記基板と接触させることにより行われ、必要な場合、前記電極が前記基板上で加圧され、
前記基板の湿度を高めるステップは、水分含有雰囲気に、前記基板を暴露することにより行われる。
前記基板に歪みを印加するステップは、前記基板の対向する両側に配置された前記電極を、前記基板と接触させることにより行われ、必要な場合、前記電極が前記基板上で加圧され、
前記基板の湿度を高めるステップは、水分含有雰囲気に、前記基板を暴露することにより行われる。
ある実施例では、前記ステップc)において印加される電圧は、100Vから20000Vの範囲である。
ある実施例では、前記電圧源は、直列抵抗器を介して、前記電極の一つに接続され、
前記抵抗器は、1Ωから1MΩの抵抗を有する。
前記抵抗器は、1Ωから1MΩの抵抗を有する。
ある実施例では、前記電圧源は、0から50nFの範囲の容量を有するキャパシタである。
ある実施例では、前記電圧は、1msから5000msの範囲の間、印加される。
ある実施例では、前記レーザは、0.5Wから50Wの範囲のパワーを有する。
ある実施例では、前記レーザは、好ましくは1μmから500μmの直径を有する焦点で、1msから5000msの範囲の間、印加される。
ある実施例では、前記導電性ビアは、1kΩ未満の導電率を有する。
ある実施例では、前記導電性ビアは、0.1μmから500μmの範囲の直径を有する。
さらに、本発明の目的は、本発明による方法によって製造された基板であって、本発明による方法によって製造された、1または2以上の導電性貫通孔を有する印刷回路基盤によって解決される。
本願で使用される「導電性ビア」は、電気絶縁性基板の片側から他の側に延伸する貫通孔であっても良い。ここで、貫通孔は、導電性の内面または壁を有する。従って、基板の片側から他の側に、電気的接触が構築される。あるいは、本願で使用される「導電性ビア」は、基板の一方の表面から他方の表面まで延伸する基板内の領域を表しても良い。この場合、この領域には、貫通孔は存在せず、この空間は、固体材料で占有される。例えば、この領域は、基板の一方の表面から他方の表面まで延伸する材料の、円筒体であっても良い。そのような領域では、材料は導電性となるため、領域自体が導電性となり、これにより、基板の片側から他の側に、電気的接触が構築される。
本願発明者らは、驚くべきことに、少なくとも一つの電気絶縁材料から成る基板を使用し、前記基板に電圧を印加した後、前記基板を介してエネルギー逸散させた際、導電性ビアが生じ得ることを見出した。このバルク材料または壁は、エネルギー逸散プロセスにより、導電性となる。このプロセスでは、前記少なくとも一つの電気絶縁材料の、前記エネルギー逸散が生じた位置において、導電性材料への改質が生じ、これにより、前記導電性ビアが製造される。そのような改質は、
−前記少なくとも一つの電気絶縁材料の化学的変換、または
−ステップd)が生じる雰囲気成分による、または電極の成分による、前記少なくとも一つの電気絶縁材料のドーピング、
による。
−前記少なくとも一つの電気絶縁材料の化学的変換、または
−ステップd)が生じる雰囲気成分による、または電極の成分による、前記少なくとも一つの電気絶縁材料のドーピング、
による。
このプロセスでは、貫通孔の場合、基板から材料が放出され、これが孔の形成につながる。他の実施例では、エネルギー逸散が生じ、元来の電気絶縁基板材料の導電性材料への変換が生じるものの、基板からいかなる材料も放出されないように制御される。これは、円筒、またはより一般的には、基板の一表面から他の表面に延伸する導電性材料の本体を形成する。この材料本体により、基板の2つの側の間で、電気的接触が可能となる。
通常、基板には電圧が印加され、基板を介したエネルギー逸散は、レーザによる熱印加、または、例えば基板に対して2つの電極を押し付けることによる、基板への歪みの印加によって始まる。そのような誘電破壊を実施する装置は、2008年11月7日に出願された国際出願第WO2009/059786号に記載されている。ここで使用される「貫通孔」は、「貫通ビア」と同意語として使用され、基板の片側から基板の別の側まで延伸する孔を表すことを意味する。エネルギー逸散は、材料の放出につながり、そのような貫通孔が形成される。貫通孔の深さおよび直径は、電圧、電流、電力、および電圧供給パラメータによって制御される。基板材料は、既に、いくつかの導電性トレース、または基板材料に取り付けられた金属薄膜のような導電層、例えば銅箔を有しても良い。そのような基板に本発明による方法を適用した場合、本願発明者らは、これらの導電層が自動的に、導電ビアと接続されることを見出した。基板は、銅、銀、金、スズ、または金属合金のパッチのような、金属のパッチのみを有しても良い。そのような基板のそのようなパッチのサイトに、本発明による方法を適用した場合、本発明では、これらのパッチは、導電性ビアに自動的に接続されることが見出されている。
いかなる理論によって拘束されることなく、本願発明者らは、本発明によるエネルギー分散のプロセスが、好ましくは高分子材料で構成された、特に、炭素含有材料で構成された、電気絶縁基板に適用されると、部分的燃焼が生じ、炭素含有高分子の場合、そのような材料の炭化が生じることを確信している。これは、炭化が生じたこれらの部分における導電性の向上につながる。これは、図9a)〜c)に示されており、図には、本発明によって生じた導電性ビア、およびこのビアの対応する導電率曲線が示されている。好適実施例では、少なくとも一つの電気絶縁材料は、熱硬化性プラスチックまたはポリテトラフルオロエチレンである。これらの材料は、高温に暴露した際に溶融せず、例えば燃焼により化学的に反応するため、これらの材料では、化学的変換を行うことが容易となる。
基板に電圧を印加する場合、プロセスは、例えば、レーザを介した熱印加、または例えば、基板上での2つの電極の加圧のような、基板への機械エネルギーの印加によって開始され、これにより、これが局部的に変形/湾曲し、好ましい逸失経路が構築される。
印刷回路基盤の場合のように、基板が既に、金属層/箔または半導体層のような導電層を有する場合、レーザの波長は、これが基板によってのみ吸収されるように適合される一方、基板に取り付けられた金属層または半導体層は、そのようなレーザに対して透明である。あるいはこれとは別に、またはこれに加えて、レーザは、基板の金属層もしくは半導体層が取り付けられていない側に入射されることが好ましい。
基板の複数の貫通孔は、基板に一時的な絶縁層を取り付けることによって形成され、この絶縁層は、一度形成された貫通孔の遮蔽目的を果たす、固体、液体、または気体であっても良い。これにより、既に形成された孔を介した基板の短絡発生が回避される。この概念は、2008年12月2日に出願された、米国仮出願第61/119255号に記載されている。
また、本発明による方法は、例えば炭化タングステンのドリルによる、ビア形成の従来の方法と組み合わせても良い。
本発明による方法を実施する装置は、2008年11月7日に出願された国際出願第WO2009/059786号に、既に記載されている。
得られる導電性ビア/貫通孔/ブラインドホールの直径は、0.1μmから500μmの範囲であり、導電率は、1kΩ未満である。通常の印加電圧の範囲は、100Vから20000Vの範囲である。電圧源は、1Ωから1MΩの範囲の抵抗を有する直列抵抗器を有する。付随的に、0から50nFの範囲の容量を有するキャパシタがあっても良い。
レーザを使用する場合、レーザパワーは、通常0.5Wから50Wの範囲である。典型的な例は、CO2レーザである。電圧とレーザ/熱の両方は、1msから5000msの範囲の期間中、印加される。
本発明による方法では、電圧印加ステップおよび熱印加ステップは、同時に生じても良く、すなわち同時に、または重なり合う方法で実施しても良いことに留意する必要がある。例えば、最初に電圧を印加し、その後電圧を印加したままで熱を印加しても良く、あるいは最初に熱を印加し、その後熱印加の状態を継続したまま、電圧を印加しても良い。本発明では、元来得られなかった解像度で、電気絶縁材料基板を介して導電性ビアを形成することができる。また、本発明による方法は、実施が容易である。
さらに、図面を参照して、以下説明する。
図1(A)には、電気絶縁基板(1)(例えば、エポキシまたはガラス繊維強化エポキシ)に、導電性ビア(6)を形成する実施例の基本概要を示す。基板は、ユーザ制御電圧源、または必要な場合、プロセス制御電圧源(4)によって接続される2つの電極(3、3’)の間に配置される。電極間への電圧の印加により、基板の破壊電圧が低下し、基板の内側で損失が始まる。破壊電圧の低下は、(例えばレーザ照射(5)により)熱を導入することにより、または(例えば、基板への電極の接触/加圧により、好ましい放電経路が形成される)歪みを導入することにより、行われる。エネルギー逸散の期間、および電圧源の特性は、エネルギーが逸散する領域の範囲を定める。エネルギー逸散によって、この領域内で基板特性が変化し、特に、(例えば炭化によって)導電性状態に変化する。導電性領域/チャネルの幅は、例えば、期間、電圧、電流によって制御することができる。また、この領域/チャネルは、プロセスの間、材料が部分的に除去された際に、導電性内表面を有する孔になっても良い。
図1(B)には、実施例の基本概念を示す。この例では、基板材料は、一方もしくは両方の表面に、導電層または半導体層(2)(例えば、金属箔、成膜III-V族半導体)を有しても良い。電極を使用する代わりに、電極/電圧供給に、導電層を直接固定しても良い。形成されたビア(6)は、基板材料(1)を貫通して、層(2)まで延伸し、ビア(6)と層(2)の間に、電気的接触が形成される。層(2)は、その特性が変化しない。レーザ(5)を使用して、層(2)を介した照射によりプロセスを開始する場合、その波長は、層を十分に透過し、基板によって十分に吸収されるように選定される必要がある。
図1(C)には、遮蔽層(7)により、単一の基板上に、複数のビアを接近させて形成する様子を示す。遮蔽層は、固体(例えばワックス)であっても、液体(例えばオイル)であっても、気体(例えばSF6)であっても良い。基板でのエネルギー逸散を開始させるため、遮蔽層は、除去され、または導電性が高められる必要がある。これは、例えばレーザを用いた、例えば加熱によって行われる。基板にビア(6)を形成した後、ビアは、(7)によって再度被覆される。遮蔽層(7)が液体または気体の場合、これは同時に生じても良い。これが固体の場合、熱の印加により、逆流が誘導される。移動可能なサポート(8)に取り付けられた基板が動かされると、電極に電圧が印加され、集束レーザビームを用いて、逸散プロセスが再度開始される。ビア間の距離および電圧の大きさに依存するが、既存のビアのシールド保護のためには、既存のビアを通る予備放電を回避する必要がある。
以下の図2乃至9において、実験装置の直列抵抗器は、常時、R=100Ωの抵抗を有する。基板材料は、ガラス繊維強化されたエポキシであり、基板は、約0.4mmの厚さを有する。銅箔の厚さは、0.1mm未満である。ただし、印刷回路基盤(PCB)の製造に通常使用される、他の基板材料を同様に使用しても良いことに留意する必要がある。実施例は、ポリテトラフルオロエチレン、フェノール系コットンペーパーおよびポリエステルのような、合成樹脂結合紙である。
図2乃至9には、本発明による方法を用いて形成された、各種ビアを示す。また、より具体的には、以下のパラメータが使用された(C=電圧源のキャパシタンス、U=印加電圧)。
図2および図3:C=3.5nF、U=5kV、印加時間100ms、CO2レーザパワー=2W、印加時間100ms。図2には、基板のレーザが印加された側を示す(焦点約100μm)。図3には、反対の側を示す。
図4(非レーザ側)および図5(レーザ側):
C=5.6nF、U=8kV、印加時間100ms、CO2レーザパワー=2.5W、印加時間50ms(焦点約100μm)。
C=5.6nF、U=8kV、印加時間100ms、CO2レーザパワー=2.5W、印加時間50ms(焦点約100μm)。
図6および図7には、電気絶縁基板の片側において、導電性材料、このケースでは金属薄膜であり、より具体的には厚さ0.1mm未満の銅箔、が取り付けられたときの結果を示す。図6には、金属箔が取り付けられた側を示す。以下のパラメータを使用した:R=100Ω、C=5.6nF、U=6kV、印加時間200ms、CO2レーザパワー=5W、印加時間50ms(焦点約100μm)。レーザは、金属箔でのレーザの反射が生じないよう、基板の金属が存在しない側に印加した。図6には、銅が幾分変形しているが、孔は生じていない状態を示す。図7には、同じ基板の反対の側を示す。ここでは、孔が明らかに形成されている。
図8には、基板の同様の処理の結果を示す。基板上には、金属箔(図6および図7のような銅箔)が取り付けられている。しかしながら、この場合は、これに加えて、金属箔に、絶縁黒色テープを取り付けた。これは、金属/銅箔自身の穴を形成する。金属箔の孔は、基板からの材料の極めて突発的な放出により、形成される。この例でのパラメータは、以下の通りである: C=5.6nF、U=6kV、印加時間400ms、CO2レーザパワー=5W、印加時間250ms(焦点約100μm)。
図9には、ガラス繊維強化エポキシ基板において、本発明により生じたビアを示す。貫通孔は、形成されていない。パネルa)には、このビアの写真を示す。ビアは、約300μmの直径を有する。基板の裏側には、銅箔がある(写真には示されていない)。このビアの発生用のパラメータは、以下の通りである: C=3.5nF、U=4kV、印加時間130ms、CO2レーザパワー=2W、印加時間60ms。パネルb)、c)には、ビアの中心からの距離(単位μm)に対してプロットされた導電率を示す。y軸の値は、ビアの外側の基板の導電率(gsubstrate)によって規格化された、ビア内の導電率(gvia)の比である。この場合、gsubstrateは、1/(2GΩ)未満である。基板における測定抵抗は、2GΩよりも大きく、従って、対応するgsubstrateは、1/(2GΩ)未満である。ビアの測定抵抗は、100Ωであり、従って、対応するgviaは、1/(100Ω)である。計算のため、基板の抵抗として2GΩを使用すると、導電率の比は、少なくとも2×107となる。パネルb)およびc)には、ビアの中心(0μm)からの距離に対してプロットされたこの比を、2次元および3次元で示す。これらの結果は、本発明による方法を用いることにより、極めて正確な方法で、導電性ビアが形成されることを示している。
明細書、請求項および/または添付図面に示された本発明の特徴は、別個にまたは組み合わせとして、各種形態で本発明を具体化するための資料となり得る。
Claims (23)
- 電気絶縁材料で構成された基板に、導電性ビアを製造する方法であって、
a)少なくとも一つの電気絶縁材料で構成された基板を提供するステップと、
b)2つの電極の間に前記基板を配置するステップであって、前記2つの電極は、ユーザ制御電圧源、必要な場合、処理制御電圧源に接続されるステップと、
c)前記基板に電圧を印加するステップと、
d)局部的または全体的に、前記基板の導電性を向上させることにより、前記基板を介して、前記2つの電極間に誘電破壊およびエネルギー逸散を発生させるステップであって、前記基板の導電性は、
−前記基板の前記エネルギー逸散が生じる位置に、熱を印加することにより、
−前記基板の前記エネルギー逸散が生じる位置に、歪みを印加することにより、および/または
−前記基板の前記エネルギー逸散が生じる位置での湿度を高めることにより、
向上し、
前記ステップd)において、前記位置では、前記少なくとも一つの電気絶縁材料の、導電性材料への改質が起こり、該改質は、
−例えば熱分解、酸化もしくは炭化のような、前記少なくとも一つの電気絶縁材料の化学的変換、または
−前記ステップd)が行われる環境の成分、もしくは前記電極の成分による、前記少なくとも一つの電気絶縁材料のドーピング、
によるものであり、
これにより、導電性ビアが形成されることを特徴とする方法。 - 前記導電性ビアは、貫通孔またはブラインドホールであり、前記導電性ビアの壁は、ステップd)において導電性にされ、
前記貫通孔は、前記基板の一方の側から前記基板の別の側まで延伸し、
前記貫通孔は、前記ステップd)におけるエネルギー逸散の際、前記基板からの材料の放出の結果生じることを特徴とする請求項1に記載の方法。 - 前記導電性ビアは、前記基板の一方の側から前記基板の別の側まで延伸する導電性材料の本体であり、前記ステップd)において形成された孔もしくはチャネルは存在せず、
前記導電性材料は、前記ステップd)における前記エネルギー逸散の間、前記少なくとも一つの電気絶縁材料から形成されることを特徴とする請求項1に記載の方法。 - 前記少なくとも一つの電気絶縁材料は、炭素含有高分子であり、前記ステップd)の間、前記エネルギー逸散が生じる前記位置で炭化され、
これにより、前記少なくとも一つの電気絶縁材料は、導電性となり、貫通孔の場合、前記基板から部分的に放出されることを特徴とする請求項1乃至3のいずれか一つに記載の方法。 - 前記炭素含有高分子は、熱硬化性プラスチックまたはポリテトラフルオロエチレンであることを特徴とする請求項4に記載の方法。
- 前記熱硬化性プラスチックは、エポキシ樹脂、ポリイミド、メラミン樹脂、フェノール−ホルムアルデヒド樹脂、尿素−ホルムアルデヒドフォーム(foam)、および熱硬化性ポリエステルから選定されることを特徴とする請求項5に記載の方法。
- 前記少なくとも一つの電気絶縁材料は、紙、コットンペーパー、ガラス繊維、ガラス織物、およびセルロース繊維のような、電気絶縁性フィラー材料により補強されることを特徴とする請求項1乃至6のいずれか一つに記載の方法。
- 前記基板において、前記少なくとも一つの電気絶縁材料は、2つの対向する表面を有するシートに配置され、
前記基板は、さらに、前記電気絶縁材料のシートの対向する表面のうちの一方もしくは両方に取り付けられた、金属層または半導体材料層のような、導電性材料の層を有し、該導電性材料の層は、前記対向する表面のうちの前記一方もしくは両方を部分的もしくは全体的に被覆することを特徴とする請求項1乃至7のいずれか一つに記載の方法。 - 前記導電性材料の層は、金属層であり、好ましくは、銅層、銀層、金層、アルミニウム層、スズ層、ニッケル層、およびこれらの少なくとも一つの合金の層から選定されることを特徴とする請求項8に記載の方法。
- 前記ステップd)の後、前記導電性ビアは、前記導電性材料の層に隣接させ、該導電性材料の層に直接接触させることにより、前記導電性材料の層に電気的に接続されることを特徴とする請求項8または9に記載の方法。
- 前記基板は、エポキシ樹脂、またはガラス繊維補強エポキシ樹脂のようなコンポジットエポキシ樹脂で構成されることを特徴とする請求項1乃至10のいずれか一つに記載の方法。
- 前記基板は、印刷回路基盤または印刷回路基盤中間体(workpiece)であることを特徴とする請求項1乃至11のいずれか一つに記載の方法。
- 前記ステップd)から得られる前記導電性ビアは、金属フリーであることを特徴とする請求項1乃至12のいずれか一つに記載の方法。
- 前記基板に熱を印加するステップは、レーザによって行われ、
前記基板に歪みを印加するステップは、前記基板の対向する両側に配置された前記電極を、前記基板と接触させることにより行われ、必要な場合、前記電極が前記基板上で加圧され、
前記基板の湿度を高めるステップは、水分含有雰囲気に、前記基板を暴露することにより行われることを特徴とする請求項1乃至13のいずれか一つに記載の方法。 - 前記ステップc)において印加される電圧は、100Vから20000Vの範囲であることを特徴とする請求項1乃至14のいずれか一つに記載の方法。
- 前記電圧源は、直列抵抗器を介して、前記電極の一つに接続され、
前記抵抗器は、1Ωから1MΩの抵抗を有することを特徴とする請求項15に記載の方法。 - 前記電圧源は、0から50nFの範囲の容量を有するキャパシタであることを特徴とする請求項1乃至16のいずれか一つに記載の方法。
- 前記電圧は、1msから5000msの範囲の間、印加されることを特徴とする請求項1乃至17のいずれか一つに記載の方法。
- 前記レーザは、0.5Wから50Wの範囲のパワーを有することを特徴とする請求項14乃至18のいずれか一つに記載の方法。
- 前記レーザは、好ましくは1μmから500μmの直径を有する焦点で、1msから5000msの範囲の間、印加されることを特徴とする請求項14乃至19のいずれか一つに記載の方法。
- 前記導電性ビアは、1kΩ未満の導電率を有することを特徴とする請求項1乃至20のいずれか一つに記載の方法。
- 前記導電性ビアは、0.1μmから500μmの範囲の直径を有することを特徴とする請求項1乃至21のいずれか一つに記載の方法。
- 前記請求項1乃至22のいずれか一つに記載の方法によって製造された基板であって、特に、前記請求項1乃至22のいずれか一つに記載の方法によって製造された、1または2以上の導電性貫通孔を有する印刷回路基盤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23511309P | 2009-08-19 | 2009-08-19 | |
US61/235,113 | 2009-08-19 | ||
PCT/EP2010/004786 WO2011020563A1 (en) | 2009-08-19 | 2010-08-04 | A method of producing an electrically conducting via in a substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013502704A true JP2013502704A (ja) | 2013-01-24 |
Family
ID=43049007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012525065A Pending JP2013502704A (ja) | 2009-08-19 | 2010-08-04 | 基板に導電性ビアを製造する方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20120138339A1 (ja) |
EP (1) | EP2468082A1 (ja) |
JP (1) | JP2013502704A (ja) |
KR (1) | KR20120041224A (ja) |
CN (1) | CN102474986A (ja) |
WO (1) | WO2011020563A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110096060A (ko) * | 2008-12-02 | 2011-08-26 | 피코드릴 에스 아 | 기판 내에 구조물을 도입하는 방법 |
EP2564996A1 (en) * | 2011-08-31 | 2013-03-06 | Asahi Glass Company, Limited | A method of generating a hole or recess or well in an electrically insulating or semiconducting substrate |
WO2020109614A1 (en) * | 2018-11-30 | 2020-06-04 | Macsa Id, S.A. | Method and device for creating at least a part of electronic circuit, and electronic circuit |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4974048A (en) * | 1989-03-10 | 1990-11-27 | The Boeing Company | Integrated circuit having reroutable conductive paths |
JP2601128B2 (ja) * | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
US5463242A (en) * | 1994-05-03 | 1995-10-31 | General Electric Company | Thin film circuits with high density connector |
US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
US5822856A (en) * | 1996-06-28 | 1998-10-20 | International Business Machines Corporation | Manufacturing circuit board assemblies having filled vias |
US7825491B2 (en) * | 2005-11-22 | 2010-11-02 | Shocking Technologies, Inc. | Light-emitting device using voltage switchable dielectric material |
AU6531600A (en) * | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
JP3473601B2 (ja) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
JP4062907B2 (ja) * | 2001-11-12 | 2008-03-19 | 松下電器産業株式会社 | 回路基板およびその製造方法 |
WO2005097439A2 (en) * | 2004-04-01 | 2005-10-20 | Christian Schmidt | Manufacturing and use of microperforated substrates |
DE102004020497B8 (de) * | 2004-04-26 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen |
US7968010B2 (en) * | 2006-07-29 | 2011-06-28 | Shocking Technologies, Inc. | Method for electroplating a substrate |
EP2084748A4 (en) * | 2006-09-24 | 2011-09-28 | Shocking Technologies Inc | FORMULATIONS FOR A VOLTAGE-SWITCHABLE DIELECTRIC MATERIAL WITH A DEVICED VOLTAGE CONTACT BEHAVIOR AND METHOD OF MANUFACTURING THEREOF |
FI122009B (fi) * | 2007-06-08 | 2011-07-15 | Teknologian Tutkimuskeskus Vtt | Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi |
US7793236B2 (en) * | 2007-06-13 | 2010-09-07 | Shocking Technologies, Inc. | System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices |
US8389903B2 (en) | 2007-11-09 | 2013-03-05 | Picodrill Sa | Electrothermal focussing for the production of micro-structured substrates |
US8206614B2 (en) * | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
US8203421B2 (en) * | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
US8362871B2 (en) * | 2008-11-05 | 2013-01-29 | Shocking Technologies, Inc. | Geometric and electric field considerations for including transient protective material in substrate devices |
US8272123B2 (en) * | 2009-01-27 | 2012-09-25 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
WO2018019974A1 (en) | 2016-07-29 | 2018-02-01 | Koninklijke Philips N.V. | Ultrasound probe with thermal and drop impact management |
-
2010
- 2010-08-04 US US13/390,158 patent/US20120138339A1/en not_active Abandoned
- 2010-08-04 KR KR1020127004217A patent/KR20120041224A/ko not_active Application Discontinuation
- 2010-08-04 CN CN2010800365903A patent/CN102474986A/zh active Pending
- 2010-08-04 WO PCT/EP2010/004786 patent/WO2011020563A1/en active Application Filing
- 2010-08-04 JP JP2012525065A patent/JP2013502704A/ja active Pending
- 2010-08-04 EP EP10750030A patent/EP2468082A1/en not_active Withdrawn
- 2010-08-18 US US12/858,783 patent/US20110042132A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2011020563A1 (en) | 2011-02-24 |
US20120138339A1 (en) | 2012-06-07 |
EP2468082A1 (en) | 2012-06-27 |
CN102474986A (zh) | 2012-05-23 |
US20110042132A1 (en) | 2011-02-24 |
KR20120041224A (ko) | 2012-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007324550A (ja) | 多層基板 | |
KR20090021090A (ko) | 다층 와이어링 기판 및 그의 제조 방법, 및 ic 검사 장치에 사용하기 위한 기판 및 그의 제조 방법 | |
JP2019160885A (ja) | 回路基板、電子回路装置、および、回路基板の製造方法 | |
JP2009088390A (ja) | プリント基板、プリント基板の製造方法、及び電子装置 | |
JP2013502704A (ja) | 基板に導電性ビアを製造する方法 | |
JP2007088058A (ja) | 多層基板、及びその製造方法 | |
JPWO2003009660A1 (ja) | 回路形成基板の製造方法と回路形成基板の製造用材料 | |
RU2396738C1 (ru) | Способ изготовления печатных плат | |
JP2010105217A (ja) | 印刷用凹版の製造方法、印刷用凹版、導体パターン | |
JP2001323075A (ja) | 離型性フィルム、フイルム付き基材、離型性フィルムの形成方法および回路基板の製造方法 | |
JP2005072539A (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP2010028028A (ja) | 多層プリント配線板とその製造方法 | |
JP2000216521A (ja) | 配線基板の製造方法及びそれを用いた配線基板 | |
JP2005340279A (ja) | 多層配線板およびその製造方法 | |
JP2006041447A (ja) | 電解コンデンサの製造方法及び電解コンデンサ | |
JP2009289850A (ja) | 金属芯入り多層基板の製造方法 | |
JP2005251949A (ja) | 配線基板及びその製造方法 | |
JP2004172533A (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
US20230118261A1 (en) | Multilayer substrate | |
JP7022595B2 (ja) | 電子デバイス、およびその製造方法 | |
JP2006186110A (ja) | 多層配線基板の製造方法 | |
WO2015145848A1 (ja) | 導電配線の製造方法および導電配線 | |
JP2008181915A (ja) | 多層プリント配線板及びその製造方法 | |
JP2011023676A (ja) | プリント配線板の製造方法 | |
JP3759931B2 (ja) | 多層回路基板の製造方法 |