JP2005136042A - 配線基板及び電気装置並びにその製造方法 - Google Patents
配線基板及び電気装置並びにその製造方法 Download PDFInfo
- Publication number
- JP2005136042A JP2005136042A JP2003368782A JP2003368782A JP2005136042A JP 2005136042 A JP2005136042 A JP 2005136042A JP 2003368782 A JP2003368782 A JP 2003368782A JP 2003368782 A JP2003368782 A JP 2003368782A JP 2005136042 A JP2005136042 A JP 2005136042A
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- wiring
- conductor
- wiring board
- surface roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】本発明は、配線導体の主面と絶縁層との密着が十分に確保できるとともに、電気特性に優れ、長期の熱応力が繰り返し印可されても接続部分で剥離することがない信頼性の高い配線基板およびその製造方法ならびに電気装置を提供することにある。
【解決手段】少なくとも樹脂を含有する絶縁基板1が複数積層され、前記絶縁基板1間に配線導体2を具備してなる配線基板8において、前記配線導体2の少なくとも一方の主面の表面粗さがRa0.1μm以上であって、前記配線導体2の側面の表面粗さが前記主面の表面粗さよりも小さいことを特徴とする。
【選択図】図1
【解決手段】少なくとも樹脂を含有する絶縁基板1が複数積層され、前記絶縁基板1間に配線導体2を具備してなる配線基板8において、前記配線導体2の少なくとも一方の主面の表面粗さがRa0.1μm以上であって、前記配線導体2の側面の表面粗さが前記主面の表面粗さよりも小さいことを特徴とする。
【選択図】図1
Description
本発明は、配線基板及び電気装置並びにその製造方法に関し、特に、特性インピーダンスが低く、且つ特性インピーダンスのばらつきを抑えることができる配線基板及び電気装置並びにその製造方法を提供するものである。
一般に、現在の電子機器は、移動体通信機器に代表されるように小型・薄型・軽量・高性能・高機能・高品質・高信頼性が要求されてきており、このような電子機器に搭載される電気装置も小型・高密度化が要求されるようになってきている。そのため、電気装置を構成する配線基板にも小型・薄型・多端子化が求められてきており、それを実現するために配線導体の幅を細くするとともにその間隔を狭くし、さらに配線導体を多層化することにより高密度配線化が図られている。
このような高密度配線が可能な配線基板として、ビルドアップ法を採用して製作された配線基板が開示されている。ビルドアップ配線基板は、例えば、ガラスクロスやアラミド不布織等の補強材に耐熱性や耐薬品性を有するエポキシ樹脂に代表される熱硬化性樹脂を含浸させて硬化した芯体上に、エポキシ樹脂等の熱硬化性樹脂からなるワニスを塗布するとともに加熱硬化して絶縁層を形成した後、絶縁層にレーザで径が50〜200μm程度の貫通孔を穿設し、次に、貫通孔内壁および絶縁層表面を過マンガン酸カリウム溶液等の粗化液で化学的に粗化し、しかる後、無電解銅めっき法および電解銅めっき法を用いて貫通孔内壁および絶縁層表面に銅導体膜を被着して貫通導体および配線導体を形成し、絶縁層のエポキシ樹脂と銅配線との密着を物理的なアンカー効果で確保するために配線導体の全面を粗化し、さらに、この絶縁層上に上記と同様の工程を繰り返して複数の絶縁層や配線導体・貫通導体の形成を行うことによって製造される(特許文献1参照)。
また、他の方法として無電解銅めっきで配線導体を形成するフルアディティブによるビルドアップ法で製造された配線導体が開示されている(特許文献2参照)。
特開平10−261869号公報
特開平9−130050号公報
しかしながら、特許文献1の方法では、配線導体を粗化処理すると、配線導体の絶縁層と接していない側の主面の幅が絶縁層と接している側の主面の幅よりも小さく加工されやすい傾向にあり、配線導体の形状がいびつになり、かつその形状がばらつく傾向にあるため、配線導体を安定に形成するのが困難であり、結果的に特性インピーダンスコントロールが困難であるという問題がある。
また、配線導体の主面に施される粗化処理が配線導体の側面側にも施されており、高周波特性が悪くなるという問題もあった。
また、特許文献2の方法では、配線導体と絶縁層との密着強度が弱いという問題がある。
本発明は、特性インピーダンスコントロールに優れ、絶縁層との密着性に優れた導体配線を有する配線基板およびその製造方法ならびに電気装置を提供することを目的とする。
本発明の配線基板は、少なくとも樹脂を含有する絶縁基板が複数積層され、前記絶縁基板間に配線導体を具備してなる配線基板において、前記配線導体の少なくとも一方の主面の表面粗さがRa0.1μm以上であって、前記配線導体の側面の表面粗さよりも大きいことを特徴とする。
また、本発明の配線基板は、配線導体の少なくとも一方の側面の表面粗さRaが0.05μm≦Ra≦0.1μmであることが望ましい。
また、本発明の配線基板は、配線導体が銅を主成分とすることが望ましい。
また、本発明の配線基板は、配線導体が、絶縁基板に無電解めっき層と、電解めっき層を順次積層して形成されたことが望ましい。
本発明の配線基板の製造方法は、少なくとも樹脂を含有する絶縁基板の一方の主面に、配線導体を形成する工程と、前記配線導体の前記絶縁基板と接していない側の主面をRa0.1μm以上に粗化する第一の粗化工程と、前記配線導体の側面の表面粗さRaを0.05μm≦Ra≦0.1μmとする第二の粗化工程とを具備することを特徴とする。
また、本発明の配線基板の製造方法は、第一、二の粗化工程が化学的処理により行われることが望ましい。
本発明の配線基板の製造方法は、配線導体が銅を主成分とすることが望ましい。
本発明の電気装置は、以上説明した配線基板の少なくとも一方の主面に電子部品を搭載したことを特徴とする。
本発明の配線基板によれば、配線導体の少なくとも一方の主面の表面粗さをRa0.1μm以上とし、前記配線導体の少なくとも一方の主面の表面粗さを側面の表面粗さよりも大きくすることが重要である。
このような配線基板において、配線導体と絶縁基板との密着は、配線導体の少なくとも一方の主面の表層に形成された凹凸形状のアンカー部と絶縁基板とが物理的に接合されることによって確保されている。
このアンカー部の表面粗さは、温度変化が加わった場合でもデラミネーションを抑制し、密着性を確保するために、少なくともRaで0.1μm以上必要である。一方、配線導体の側面の表面粗さが配線基板の信頼性に及ぼす影響は、非常に小さい。むしろ、配線導体の側面の表面粗さを小さくすることで、高周波の信号を通す際のロスを小さくすることができるのである。
即ち、配線導体の少なくとも一方の主面の表面粗さをRa0.1μm以上とし、前記配線導体の側面の表面粗さを、主面の表面粗さよりも小さくすることで、信頼性と、高周波特性とを向上させることができる。
また、筆者らが精鋭に研究した結果によると、配線導体の側面の表面粗さRaが0.1μmを越えると特性インピーダンスが設計値より大きくなってしまうことが明らかとなった。また、配線導体の少なくとも一方の側面の表面粗さRaを0.05μm以上とすることで、わずかながらも配線導体と絶縁層との密着性を改善することができる。即ち、配線導体の少なくとも一方の側面の表面粗さRaを0.05μm≦Ra≦0.1μmとすることによって、長期の熱応力が繰り返し印加されても高い信頼性を確保しながら、特性インピーダンスを設計値に近づけ、且つ、特性インピーダンスのばらつきを抑えた配線基板を得ることが可能となる。
また、配線導体として、安価で導通抵抗の小さい銅を主成分して用いることで、例えば、配線導体の配線幅が10μm程度の微細な配線を形成した場合でも配線導体抵抗を低く抑えられ、特に、1〜6.4GHz程度の高速な電気信号を伝送する配線基板に、特に好適に用いることができる。
また、配線導体を、絶縁基板に無電解めっき層と、電解めっき層を順次積層して形成することによって、熱硬化性樹脂を含有する絶縁基板に、容易に微細な配線導体を形成することができ、安価な配線基板を供給することが可能となる。
本発明の配線基板の製造方法によれば、配線導体の少なくとも一方の主面をRa0.1μm以上に粗化する第一の粗化工程により、配線導体と絶縁基板との密着信頼性を確保することができるとともに、配線導体の側面の表面粗さRaを0.05μm≦Ra≦0.1μmとする第二の粗化工程により、配線導体の特性インピーダンスのばらつきを抑制することができる。
また、第一、二の粗化工程を化学的処理により行わうことが望ましく、例えば、エッチング液を用いることで化学的な反応を利用して容易にかつ安価に所定の表面粗さに粗化することができる。
また、本発明の配線基板の製造方法によれば、配線導体に導通抵抗の小さい銅を主成分とするものを用いることで、配線導体の配線幅が10μm程度の微細な配線を形成しても配線導体抵抗を低く抑えられ、特に、1〜6.4GHz程度の高速な電気信号を伝送する配線基板を容易に作製することができる。
本発明の電気装置では、信頼性に優れた配線基板を用いることで信頼性の高い電気装置となる。また、インピーダンスマッチングなどの電気特性に優れた配線基板を用いることで、高周波特性に優れた電気装置となる。
次に、本発明の配線基板および電気装置を添付の図面に基づいて詳細に説明する。
本発明の配線基板は、例えば、図1に示すように、絶縁基板1である芯体1aと絶縁層1bとが複数積層され、そして、それらの間に配線導体2が形成されている。この配線導体2は、無電解めっき層2a(図示せず)と電解めっき層2b(図示せず)とからなり、そして、この異なる層間に位置する配線導体2を、芯体1aを貫通して形成されたスルーホール導体4と、絶縁層1bを貫通して形成された貫通導体6とで電気的に接続して配線回路が形成されている。
そして、このような配線基板8の一方の主面に半田バンプ10を介して、半導体素子12などの電気素子12が搭載されて、本発明の電気装置14が構成される。
なお、図1の形態では配線基板8の電気素子12が搭載された逆側の面に半田ボール15などが形成され、この半田ボール15を介して、例えば、プリント基板(図示せず)と接続される。
また、配線基板8の表面には、ソルダレジスト16が形成されてもよく、ソルダレジスト16が形成された配線基板8と電気素子12との間にアンダーフィル18が形成されていてもよい。
この例では、芯体1aは、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させてなるもので、その主面には銅・ニッケル・金等の薄膜からなる配線導体2が被着形成されている。
また、芯体1aは、その上面から下面にかけて直径が0.1〜1.0mm程度の複数のスルーホール4a(図示せず)を有しており、そして、そのスルーホール4aの内壁には銅膜からなるスルーホール導体4が被着形成されており、芯体1aの上下面の配線導体層2がスルーホール導体4を介して電気的に接続されている。
このような芯体1aは、ガラスクロスに未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工やレーザー加工を施すことにより作製される。また、配線導体2は、芯体1a用のシートの主面に厚みが3〜50μmの銅膜を被着しておくとともに、この銅膜をシートを硬化した後にエッチング加工することにより所定のパターンに形成される。さらに、スルーホール導体4は、芯体1aにスルーホール4aを穿設した後に、このスルーホール4aにめっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
さらに、スルーホール導体4形成する空間にはエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂からなる樹脂柱4b(図示せず)が充填されている。樹脂柱4bは、スルーホール4aを塞ぐことによりスルーホール4aの直上および直下に絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール4a内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱4bを含む芯体1aの上下面に絶縁層1bが積層されている。また、スルーホール導体4の抵抗を小さくするために樹脂柱4bに換えて、導体ペーストを用いてもよい。
芯体1aの上下面に積層された絶縁層1bは、それぞれの厚みが10〜80μm程度であり、各層の上面から下面にかけて直径が20〜100μmの貫通孔6a(図示せず)を有している。
これらの絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体2と下層の配線導体2とを貫通孔6aの内壁に形成された銅膜からなる貫通導体6を介して電気的に接続することにより高密度配線を立体的に形成可能としている。
このような絶縁層1bは、未硬化の熱硬化性樹脂のフィルムを芯体1a上下面に貼着し、これを熱硬化させるとともにレーザ加工により貫通孔6aを形成し、さらに、絶縁層1b上に配線導体2を、貫通孔6a内部に貫通導体6を形成した後、同様にして次の絶縁層1bを順次積み重ねることによって積層される。
このような配線導体2および貫通導体6は、絶縁層1bの表面および貫通孔6a内部を過マンガン酸塩類水溶液等の粗化液に浸漬し、粗化した後、無電解用のパラジウム触媒の水溶液中に浸漬し、絶縁層1bの表面および貫通孔6a内部にパラジウム触媒を付着させ、しかる後、硫酸銅・ロッセル塩・ホルマリン・EDTAナトリウム塩・安定剤等からなる無電解めっき液に約30分間浸漬して0.1〜2μm程度の無電解銅めっき層2aを析出させ、つぎに、無電解銅めっき層2a上に耐めっき樹脂層を被着し、露光・現像により配線導体2のパターン形状に電解銅めっき層2bを被着させるための開口部を形成し、さらに、硫酸・硫酸銅5水和物・塩素・光沢剤等からなる電解銅めっき液に2〜5A/dm2の電流を印加しながら数時間浸漬することにより開口部に電解銅めっき層2bを被着した後、耐めっき樹脂層から露出している電解銅めっき層2b表面を過マンガン酸塩類水溶液等の粗化液に浸漬するか、または耐めっき樹脂層から露出している電解銅めっき層2b表面をバフロールにて研磨することによって粗化し、その後、水酸化ナトリウムで耐めっき樹脂層を剥離し、そして、耐めっき樹脂層を剥離したことにより露出する無電解銅めっき層2aを硫酸・過酸化水素水等の硫酸系水溶液によりエッチング除去し、電解銅めっき層2bの側面と主面を有機酸系マイクロエッチング剤水溶液等の粗化液に浸漬して粗化することにより絶縁層1bの表面および貫通孔6a内部に形成される。
また、絶縁層1bの一方の最外層表面に形成された配線導体2の一部は、電子部品12の各電極に例えば鉛−錫からなる半田バンプ10を介して接合される電子部品接続用の接合パッドを形成し、また、絶縁層1bの他方の最外層表面に形成された配線導体2の一部は、外部プリント基板の各電極(図示せず)に例えば鉛−錫からなる半田ボール15を介して接続される外部接続用の接合パッドを形成している。
そして、接合パッドとなる配線導体2の表面には、その酸化腐蝕を防止するとともに半田バンプ10や、半田ボール15との接続を良好とするために、半田との濡れ性が良好で耐腐蝕性に優れたニッケル・金等のめっき層(図示せず)が被着されている。
また、最外層の絶縁層2である接合パッドには、接合パッドの中央部を露出させる開口を有するソルダーレジスト16が被着されている。このようなソルダーレジスト層16は、感光性樹脂と光開始剤と無機粉末フィラーとからなる未硬化樹脂フィルムあるいは熱硬化性樹脂と無機粉末フィラーとからなる未硬化樹脂ワニスを塗布するか、未硬化樹脂フィルムをラミネートした後、露光・現像により開口部を形成し、これをUV硬化および熱硬化させることにより被着される。
さらに、半田バンプ10は、鉛−錫・錫−亜鉛・錫−銀−ビスマス等の合金の導電材料からなり、例えば、鉛−錫からなる半田の場合、鉛−錫からなる半田ペーストをソルダーレジスト16の開口の露出した接合パッド上にスクリーン印刷で充填し、リフロー炉を通すことにより接合パッド上に半球状に固着形成される。しかる後、接合パッドに電子部品12の各電極を半田バンプ10を介して接合して電子部品12を搭載することで、本発明の電気装置14となる。
また、さらに、配線基板8と電子部品12との間にアンダーフィル18を設け、さらに、図示しない蓋体やポッティング樹脂により封止するなどしてもよい。
そして、この電気装置14における接合パッドを半田ボール15を介して外部プリント基板(図示せず)の配線導体に接続することにより本発明の電気装置14が外部プリント基板に実装されることとなる。
そして、このような配線基板8並びに電気装置14において、配線導体2の少なくとも一方の主面の表面粗さをRa0.1μm以上とし、配線導体2の側面の表面粗さを、主面の表面粗さよりも小さくすることが重要である。そして、特に、配線導体2の側面の表面粗さをRaで、0.05μm以上、0.1μm以下とすることが望ましい。
本発明の配線基板8によれば、配線導体2を、上記構成とすることで、配線導体2の密着性を確保することができ、配線基板8並びに電気装置14に温度変化が加わった場合でも、絶縁基板1間のデラミネーションを抑制し、絶縁基板1と配線導体2との界面にクラックが発生することがなく、それが伸展していって配線導体2を断線してしまうこともない。
また、配線導体2の側面の表面粗さを小さくすることで、高周波の信号を通す際のロスを小さくすることができ、高周波特性を向上させることができる。
図2に、以上説明した本発明の配線基板8の配線導体2の要部拡大図を示す。
この例では、絶縁層1bの表面には、配線導体2が被着形成され、配線導体2は、幅が10〜50μmであり、厚みが0.1〜2μmの無電解めっき層2aと、厚みが6〜30μmの電解めっき層2bとからなるものである。このように、絶縁層1bに、無電解めっき層2aと電解めっき層2bとからなる配線導体2を形成することで、安価で、微細な配線導体2を有する配線基板8を容易に製造することができるのである。
なお、従来の工法(特許文献1参照)では、無電解銅めっき法および電解銅めっき法を用いて、貫通孔内壁および絶縁層表面に銅導体膜を被着して貫通導体および配線導体を形成し、絶縁層のエポキシ樹脂と銅配線との密着を物理的なアンカー効果で確保するために配線導体の全面を粗化するために、配線導体の一方の主面の幅が他方の主面の幅よりも小さく加工され易く、また、一方の主面の幅のばらつきを小さく抑えられないことなどから配線導体の一方の主面の幅やばらつきを抑えて配線導体を安定に形成するのが困難になっていたが、本発明の製法によれば、配線導体2の一方の主面の幅が他方の主面の幅よりも著しく小さくなることがなく、また、一方の主面の幅のばらつきを小さく抑えられることから、配線導体2の一方の主面の幅のばらつきを抑えて配線導体2を安定に形成することができる。
かくして、本発明の電気装置14によれば、上記の配線基板8の主面に電子部品12を搭載し、配線導体2と電子部品12の各電極とを電気的に接続したことから、配線導体2間の絶縁性が良好であるとともに配線導体2が断線することのない信頼性の良好な電気装置14とすることができる。
次に、本発明の配線基板8の製造方法を、図1に示した配線基板8を製造する場合を例にとって詳細に説明する。
まず、図3(a)に示すように、芯体1aと絶縁層1bとからなる絶縁基板1を準備し、絶縁層1bに無電解めっき用のパラジウム触媒2c(図示せず)を以下の方法で被着させる。
この絶縁基板1は、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたシートを仮硬化することにより形成した厚みが0.3〜1.5mmの芯体1aの主面に、エポキシ樹脂や変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂からなる厚みが20〜60μmの絶縁層1bを粘着し、これを熱硬化することによって形成される。
そして、まず、絶縁層1bの主面を50℃の過マンガン酸塩類水溶液等の粗化液に15分間浸漬し、粗化し、その後、絶縁基板1を30℃の無電解めっき用のパラジウム触媒の水溶液中に5分間浸漬し、絶縁層1bの主面にパラジウム触媒2cを付着させる。
次に、絶縁基板1を硫酸銅・ロッセル塩・ホルマリン・EDTAナトリウム塩・安定剤等からなる60℃の無電解めっき液に約30分間浸漬して絶縁層1bの主面に0.1〜2μm程度の無電解銅めっき層2aを析出させる。
その後、図3(b)に示すように、無電解銅めっき層2aに耐めっき樹脂層Bを被着させる。耐めっき樹脂層Bは、例えば、厚みが15〜50μmの感光性樹脂からなり、ラミネートすることにより被着形成される。
その後、図3(c)に示すように、耐めっき樹脂層Bの一部を露光と現像により配線導体2のパターン形状に除去して、電解銅めっき層2bを被着させるための開口部Cを形成する。
しかる後、図3(d)に示すように、硫酸・硫酸銅5水和物・塩素・光沢剤等からなる電解銅めっき液に2〜5A/dm2の電流を印加しながら、耐めっき樹脂層Bの一部を除去した絶縁基板1を数時間浸漬することにより、開口部Cに厚みが6〜30μmの電解銅めっき層2bが被着、形成される。
その後、図4(e)に示すように、耐めっき樹脂層Bから露出している電解銅めっき層2bの主面を過マンガン酸塩類水溶液等の粗化液に浸漬するか、又は耐めっき樹脂層から露出している電解銅めっき層2bの主面をバフロールにて研磨するなどして粗化する。
その後、図4(f)に示すように、30℃の水酸化ナトリウム水溶液で耐めっき樹脂層Bを除去し、さらに、図4(g)に示すように、耐めっき樹脂層Bを除去したことにより露出する無電解銅めっき層2aを25℃の硫酸・過酸化水素水あるいは硫酸銅等の硫酸系水溶液により5分間エッチングして除去する。
そして最後に、図4(h)に示すように、硫酸系水溶液などの有機酸系マイクロエッチング剤水溶液等の粗化液で、配線導体2の側面と主面を粗化する。
なお、図4(g)での硫酸・過酸化水素水あるいは硫酸銅等の硫酸系水溶液によるエッチング処理で、電解銅めっき層2bの側面の表面粗さのRaが0.05μm以上得られている時には、図4(h)で行った配線導体2の側面に対する粗化処理を省いてもよい。
なお、本発明の配線基板8の製造方法においては、配線導体2の絶縁基板1と接する側と逆の主面の表面粗さをRa0.1μm以上とし、配線導体2の側面の表面粗さが前記主面の表面粗さよりも小さくする条件で配線基板8を製造することが重要である。
そして、さらに配線導体2の側面の表面粗さRaが0.05μm≦Ra≦0.1μmとなるような条件で配線基板8を製造することが望ましい。
即ち、上記したように、配線導体2の主面と側面とを異なる粗さに処理できる本発明の配線基板8の製造方法によれば、信頼性に優れ、電気特性に優れる配線基板8を容易に製造することができるのである。
なお、本発明の製造方法は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更・改良を施すことが可能であり、例えば、上述の例では絶縁層1bを芯体1aの主面に積層し、この絶縁層1b上に配線導体2を形成したが、絶縁層1bを芯体1aの上下両面に積層し、この両面に配線導体2を形成してもよい。また、両面に形成した配線導体2間を絶縁基板1の内部に形成した貫通導体で電気的に接続してもよい。さらに、上述の例では、絶縁基板1を芯体1aに絶縁層1bを積層してなるものとしたが、絶縁基板1を芯体1aのみで構成してもよい。
また、あるいは芯体1aに換えて、他の絶縁基板を用いてもよいことはいうまでもない。
また、本発明においては配線導体2の主面と側面の粗さを、以上説明した特定の範囲に調製することが重要であり、配線導体2の形成に金属のターゲットを用いたスパッタ法、蒸着法などのドライプロセスを用いたり、銅箔などを用いて配線導体2を加工する転写法などで形成してもよいことは勿論である。
(配線基板の作製方法)
(1)ガラス繊維を縦横に織り込んだガラスクロス入りの厚み0.8mmのエポキシ両面銅張積層板を芯体1aとし、芯体1a表面に従来周知のドクターブレード法を採用して形成したエポキシ樹脂からなるシートを積層するとともに、これらを3MPaの圧力で仮圧着したのち、170℃で2時間加熱し、絶縁基板1を作製した。
(1)ガラス繊維を縦横に織り込んだガラスクロス入りの厚み0.8mmのエポキシ両面銅張積層板を芯体1aとし、芯体1a表面に従来周知のドクターブレード法を採用して形成したエポキシ樹脂からなるシートを積層するとともに、これらを3MPaの圧力で仮圧着したのち、170℃で2時間加熱し、絶縁基板1を作製した。
(2)次に、絶縁基板1を50℃の過マンガン酸塩類水溶液等の粗化液に15分間浸漬し、絶縁基板1の表面をRa0.2μmの粗さまで粗化した後、30℃の無電解銅めっき用のパラジウム触媒の水溶液中に5分間浸漬し、絶縁基板1の表面にパラジウム触媒2cを付着させた。
(3)さらに、パラジウム触媒2cを付着させた絶縁基板1を、硫酸銅・ロッセル塩・ホルマリン・EDTAナトリウム塩・安定剤等からなる60℃の無電解めっき液に30分間浸漬して、パラジウム触媒2c上に厚さ1μmの無電解めっき層2aを形成した。
(4)そして、無電解銅めっき層2a上に耐めっき樹脂層Bとなるアクリル樹脂を主たる成分としてなるフォトレジストBを被着し、露光・現像により、フォトレジストBの一部を除去し、電解銅めっき層2bを被着するための開口部Cを形成した。
(5)次に、開口部Cを形成した絶縁基板1を硫酸・硫酸銅5水和物・塩素・光沢剤等からなる電解銅めっき液に3A/dm2の電流を印加しながら120分浸漬することにより、開口部Cに電解銅めっき層2bを18μmの厚みで形成した。
(6)さらに、配線導体2の主面となる開口部Cから露出した電解銅めっき層2bを有機酸系ソフトエッチング剤で、表1に示すような表面粗さになるように浸漬時間を調整してエッチング処理した。
(7)その後、耐めっき樹脂層Bを水酸化ナトリウムで除去し、耐めっき樹脂層Bの下部に位置していた露出した無電解銅めっき層2aを硫酸−過酸化水素水溶液を使用して、エッチングして除去した。
(6)その後、配線導体2を有機酸系ソフトエッチング剤でエッチング速度を調整し、表1に示すような表面粗さになるようにエッチング処理することで配線導体2の主面並びに側面を粗化した。
(7)そして、粗化した配線導体2を具備する絶縁基板1の配線導体2が形成された側の主面に40μm厚の熱硬化性のエポキシ樹脂からなる他の絶縁層1bを積層した。
(8)その後、他の絶縁層1bの表面に20μm厚のアクリル変性エポキシ樹脂からなるソルダーレジスト16を形成し、配線基板8とした。
得られた配線基板8について、温度サイクル試験(−55℃/125℃)1000Hr試験した後の配線導体2の剥がれ・デラミネーションの有無観察と、配線導体2の形状及び特性インピーダンスを測定した結果を表1に示す。
なお、表1では、配線導体2の剥がれ・デラミネーションが全くないものについては、「◎」と表記した。また、配線導体2の剥がれ・デラミネーションが若干認められるものの、実用上、問題のないものについては「○」と表記した。そして、配線導体2の剥がれ・デラミネーションが発生し、実用に耐えないものについては「×」と表記した。
なお、配線導体2の剥がれ・デラミネーションの有無観察と配線導体2の形状は、それぞれの配線基板8の断面をSEM(走査型電子顕微鏡)観察して判断した。そして、配線導体2の形状は、より矩形に近いものが望ましいため、配線導体2の形状をWb/Wa(配線導体の一方の主面の配線幅Wb/配線導体の他方の主面の配線幅Wa)として評価した。なお、WbとWaとは、どちらか広い方の配線幅をWaとして計算した。
本発明の範囲外の配線導体の主面の表面粗さRaが0.1μm未満である試料No.1、2、5、6では、優れた特性インピーダンスは示すものの、温度サイクル試験(−55℃/125℃)において1000サイクル後で配線導体の主面と絶縁基板との界面部分においてデラミネーションの発生が見られ、信頼性に劣ることが判った。
また、配線導体の主面の表面粗さRaが0.1μm以上ではあるものの、配線導体の側面の表面粗さが、配線導体の主面の粗さと同じである本発明の範囲外の試料No.3、4では、信頼性には優れているものの、配線導体の形状が台形に近くなっており、設計値からの特性インピーダンスのずれが10%以上と大きくなっている。
また、配線導体の主面の表面粗さRaが0.1μm以上ではあるものの、配線導体の側面の表面粗さが、配線導体の主面の粗さよりも大きい本発明の範囲外の試料No.13〜15では、信頼性には優れているものの、配線導体の形状がさらに台形に近くなっており、設計値からの特性インピーダンスのずれが20%以上と非常に大きくなっている。
一方、本発明の配線導体2の表面粗さRaが0.1μm以上である試料No.7〜12、16〜22の場合では、温度サイクル試験(−55℃/125℃)を1000サイクル行なっても配線導体と絶縁基板の界面部分でのデラミネーションの発生はほとんど確認できなかった。また、配線導体2形状は台形に近く、Wb/Waは0.93以上となっている。
また、特性インピーダンスの設計値からのずれは7%以下であり、非常に優れた値を示した。
1・・・・・・絶縁基板
1a・・・・・芯体
1b・・・・・絶縁層
2・・・・・・配線導体
2a・・・・・無電解めっき層
2b・・・・・電解めっき層
8・・・・・・配線基板
12・・・・・電子部品
14・・・・・電気装置
1a・・・・・芯体
1b・・・・・絶縁層
2・・・・・・配線導体
2a・・・・・無電解めっき層
2b・・・・・電解めっき層
8・・・・・・配線基板
12・・・・・電子部品
14・・・・・電気装置
Claims (8)
- 少なくとも樹脂を含有する絶縁基板が複数積層され、前記絶縁基板間に配線導体を具備してなる配線基板において、前記配線導体の少なくとも一方の主面の表面粗さがRa0.1μm以上であって、前記配線導体の側面の表面粗さが前記主面の表面粗さよりも小さいことを特徴とする配線基板。
- 配線導体の少なくとも一方の側面の表面粗さRaが0.05μm≦Ra≦0.1μmであることを特徴とする請求項1に記載の配線基板。
- 配線導体が銅を主成分とすることを特徴とする請求項1又は2に記載の配線基板。
- 配線導体が、絶縁基板に無電解めっき層と、電解めっき層を順次積層して形成されたことを特徴とする請求項1乃至3のうちいずれかに記載の配線基板。
- 少なくとも樹脂を含有する絶縁基板の一方の主面に、配線導体を形成する工程と、前記配線導体の前記絶縁基板と接していない側の主面をRa0.1μm以上に粗化する第一の粗化工程と、前記配線導体の側面の表面粗さRaを0.05μm≦Ra≦0.1μmとする第二の粗化工程とを具備することを特徴とする配線基板の製造方法。
- 第一、二の粗化工程が化学的処理により行われることを特徴とする請求項5に記載の配線基板の製造方法。
- 配線導体が銅を主成分とすることを特徴とする請求項5又は6に記載の配線基板の製造方法。
- 請求項1乃至4のうちいずれかに記載の配線基板の少なくとも一方の主面に電子部品を搭載したことを特徴とする電気装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003368782A JP2005136042A (ja) | 2003-10-29 | 2003-10-29 | 配線基板及び電気装置並びにその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003368782A JP2005136042A (ja) | 2003-10-29 | 2003-10-29 | 配線基板及び電気装置並びにその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005136042A true JP2005136042A (ja) | 2005-05-26 |
Family
ID=34646341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003368782A Pending JP2005136042A (ja) | 2003-10-29 | 2003-10-29 | 配線基板及び電気装置並びにその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136042A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183669A (ja) * | 2003-12-19 | 2005-07-07 | Tdk Corp | 実装基板およびそれを用いた電子部品 |
JP2008205232A (ja) * | 2007-02-21 | 2008-09-04 | Texas Instr Japan Ltd | 導体パターンの形成方法 |
JP2009182310A (ja) * | 2008-02-01 | 2009-08-13 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JP2011029522A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 多層配線基板 |
JP2016154240A (ja) * | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | マイクロ電子パッケージ、及び半導体パッケージ回路 |
JP2016219559A (ja) * | 2015-05-19 | 2016-12-22 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
JP2020188198A (ja) * | 2019-05-16 | 2020-11-19 | 日本特殊陶業株式会社 | セラミック配線基板、および、セラミック配線基板の製造方法 |
WO2022254917A1 (ja) * | 2021-05-31 | 2022-12-08 | 株式会社村田製作所 | 端子構造、および、電子部品 |
-
2003
- 2003-10-29 JP JP2003368782A patent/JP2005136042A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183669A (ja) * | 2003-12-19 | 2005-07-07 | Tdk Corp | 実装基板およびそれを用いた電子部品 |
JP2008205232A (ja) * | 2007-02-21 | 2008-09-04 | Texas Instr Japan Ltd | 導体パターンの形成方法 |
JP4618260B2 (ja) * | 2007-02-21 | 2011-01-26 | 日本テキサス・インスツルメンツ株式会社 | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 |
JP2009182310A (ja) * | 2008-02-01 | 2009-08-13 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JP2011029522A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 多層配線基板 |
JP2016154240A (ja) * | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | マイクロ電子パッケージ、及び半導体パッケージ回路 |
US10672718B2 (en) | 2010-03-03 | 2020-06-02 | Georgia Tech Research Corporation | Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same |
JP2016219559A (ja) * | 2015-05-19 | 2016-12-22 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
JP2020188198A (ja) * | 2019-05-16 | 2020-11-19 | 日本特殊陶業株式会社 | セラミック配線基板、および、セラミック配線基板の製造方法 |
JP7219672B2 (ja) | 2019-05-16 | 2023-02-08 | 日本特殊陶業株式会社 | セラミック配線基板、および、セラミック配線基板の製造方法 |
WO2022254917A1 (ja) * | 2021-05-31 | 2022-12-08 | 株式会社村田製作所 | 端子構造、および、電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
JP2005136042A (ja) | 配線基板及び電気装置並びにその製造方法 | |
JP2004179545A (ja) | 配線基板 | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
JP2011216519A (ja) | 配線基板の製造方法 | |
JP4353873B2 (ja) | プリント配線板 | |
JP4780857B2 (ja) | 配線基板の製造方法 | |
JP2004207338A (ja) | 配線基板 | |
JP2007273896A (ja) | 配線基板 | |
JP2005019732A (ja) | 配線基板およびこれを用いた電子装置 | |
JP4328195B2 (ja) | 配線基板及びその製造方法並びに電気装置 | |
JP4238235B2 (ja) | 配線基板 | |
JP2004165573A (ja) | 配線基板の製造方法 | |
JP2004165325A (ja) | 配線基板の製造方法 | |
JP2003017833A (ja) | 配線基板およびその製造方法ならびに電子装置 | |
JP2004179440A (ja) | 配線基板およびその製造方法 | |
JP2004193505A (ja) | 配線基板 | |
JP2004140190A (ja) | 配線基板の製造方法 | |
JP2005072330A (ja) | 配線基板及び電子装置並びにその製造方法 | |
JP2004140245A (ja) | 配線基板の製造方法 | |
JP2004140109A (ja) | 配線基板の製造方法 | |
JP2004165577A (ja) | 配線基板の製造方法 | |
JP2004165327A (ja) | 配線基板の製造方法 | |
JP2004140246A (ja) | 配線基板の製造方法 | |
JP2004165578A (ja) | 配線基板の製造方法 |