JP4257632B2 - 抵抗層付き銅箔とその製造方法 - Google Patents

抵抗層付き銅箔とその製造方法 Download PDF

Info

Publication number
JP4257632B2
JP4257632B2 JP2001401407A JP2001401407A JP4257632B2 JP 4257632 B2 JP4257632 B2 JP 4257632B2 JP 2001401407 A JP2001401407 A JP 2001401407A JP 2001401407 A JP2001401407 A JP 2001401407A JP 4257632 B2 JP4257632 B2 JP 4257632B2
Authority
JP
Japan
Prior art keywords
copper foil
layer
resistance layer
resistance
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001401407A
Other languages
English (en)
Other versions
JP2003193291A (ja
Inventor
俊夫 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2001401407A priority Critical patent/JP4257632B2/ja
Publication of JP2003193291A publication Critical patent/JP2003193291A/ja
Application granted granted Critical
Publication of JP4257632B2 publication Critical patent/JP4257632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C23C28/3225Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only with at least one zinc-based layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は抵抗層付き銅箔とその製造方法に関し、更に詳しくは、絶縁基材にラミネートすることにより抵抗回路が内蔵されたプリント回路基板を製造する際に用いて好適な抵抗層付き銅箔と、それを製造する方法に関する。
【0002】
【従来の技術】
携帯電話に代表されるように、各種の機能を備えた電気・電子機器の軽薄短小化が急速に進んでいる。その発展は、各種半導体部品の微小製造技術,半導体部品を搭載するプリント回路基板の多層化技術、更にはプリント回路基板への搭載部品の高密度実装技術などで裏付けられている。
【0003】
そして、最近の消費者動向として、更なる軽薄短小化への要求が強まっている。しかしながら、搭載部品の微小化には限界があり、従来の表面実装技術を前提にすると、それら部品の高密度実装化も限界に近づきつつある。このようなことから、プリント回路基板の表面のうち、可成りの面積を占める搭載部品の面積を小さくするために、搭載部品の実装点数を低減化することが求められている。
【0004】
このような要求に応える試みの1つとして、大きな実装面積を占める部品(例えば、インダクタ,キャパシタ,抵抗器など)をプリント回路基板の内層に内蔵して、実質的な高密度実装とコスト低減、および性能向上を実現するための努力がなされている。
この部品内蔵化の技術に関しては、例えば多層構造のセラミック回路基板において、その内層に厚膜ペーストなどの導電性ペーストを焼き付けることにより抵抗回路のパターンを形成したものが知られている。
【0005】
しかしながら、このセラミック回路基板の場合、抵抗回路のパターンをトリミングして抵抗回路の抵抗値を所定値に調整することができず、また内蔵されている抵抗回路の抵抗値の精度が低く、更には高価格でもある。そのため、従来から汎用されている樹脂基材を用いて製造されるプリント回路基板に対比すると、用途は限定され、また、将来予想されるシステムLSIなどの能動部品の内蔵化は不可能である。
【0006】
一方、導体回路形成用の銅箔の片面または両面に、抵抗回路を形成するための材料層(抵抗層という)を形成して成る抵抗層付き銅箔を樹脂基材にラミネートして製造する抵抗回路内蔵型のプリント回路基板が知られている。
このプリント回路基板は、概ね、次のようにして製造される。まず、上記した銅箔の抵抗層側の面と絶縁樹脂から成る基材とをラミネートして銅張り積層板にする。ついで、所定のエッチャントで1次エッチングを行って、銅箔と抵抗層が一体化した状態になっている所定の回路パターンを形成し、ついで、この回路パターンの表面側に位置する導体回路(銅箔)に対して2次エッチングを行って当該銅箔の必要箇所のみを選択的にエッチング除去し、その箇所の抵抗層は残置させる。その後、全体の上に更に絶縁基材を積層し、抵抗層を内蔵する。
【0007】
このようなプリント回路基板の例としては、Ohmega Technologies, Inc.からOmega-plyの商品名で抵抗層付き銅張り積層板が市販されている。
しかしながら、この抵抗層付き銅張り積層板は、シート抵抗値の最高値が250Ω/sq程度と低く、また価格も従来の銅張り積層板の10倍以上であるため、可成り特殊な用途に限定使用されるにとどまっている。
【0008】
また、特公昭55−42510号公報には、Sn−Ni合金で抵抗回路パターンを配線した抵抗層内蔵のプリント回路基板が開示され、特開昭58−220491号公報には、Sn−Ni−Sの3元合金で抵抗回路パターンを形成したプリント回路基板が開示されている。
しかしながら、これらのプリント回路基板は、いずれも、抵抗層のSn成分が導体回路であるCu成分と室温下においても反応してSn−Cu化合物を生成するので、時間経過とともに、または高温環境下にあると、上記反応生成物の成長が進んで抵抗回路の抵抗値が変化するという問題が生ずる。
【0009】
また、後者のプリント回路基板の場合には、Cu成分がS成分で腐食されることもあるので、抵抗回路の経時的な抵抗値の変化という問題だけではなく、導体回路それ自体も変質するという問題が発生する。
なお、抵抗層の構成材料としては、例えば特許第3022969号に、金属CrにC成分とO成分を含む材料が記載されている。この抵抗層は、導電性材料と絶縁材料の積層箔であって、厚み0.1〜0.4μmで、そのシート抵抗値は15〜1000Ω/sqである。
【0010】
【発明が解決しようとする課題】
ところで、現在汎用されているプリント回路基板に実装されている抵抗器の抵抗値は、概ね、10Ω/sq〜1MΩ/sqの範囲内にある。
しかしながら、前記した抵抗回路内蔵型の従来のプリント回路基板の場合、その抵抗層のシート抵抗値は高々1kΩ/sq程度であり、上記した10Ω/sq〜1MΩ/sqの範囲に比べれば非常に低い水準にある。
【0011】
したがって、このような抵抗回路内蔵型のプリント回路基板において、その抵抗回路の抵抗値を現行の水準にまで高めようとすると、抵抗回路パターンの全長を長くしなければならない。しかしながら、そのような対策の場合、内蔵されている抵抗回路パターンの面積を大きくすることが必要となり、その結果、他の実装部品の搭載面積は小さくなり、その高密度実装が阻害されてしまう。
【0012】
また、特許第3022969号に記載されている抵抗層は、そのシート抵抗値が1kΩ/sq程度であり、確かに、前記した他の先行技術の場合に比べれば高い水準にある。しかしながら、その構成材料は金属Cr系であって、いわば汎用材料とはいえないという問題がある。
例えば高価格である。また、前記した1次エッチング時に使用するエッチャントは抵抗層の金属Cr系材料もエッチング除去できるものでなければならないので、特殊なものとなり、またエッチング条件も厳しくなるという問題が生ずる。しかも、そのような過酷なエッチング条件に、既に形成されている導体回路(Cu)も晒されるので、結局、形成された導体回路の信頼性は低下し、同時に抵抗回路の抵抗値精度も低下することがある。
【0013】
本発明は、従来の抵抗回路内蔵型のプリント回路基板における上記した問題を解決することができる抵抗層付き銅箔とその製造方法の提供を目的とする。
具体的には、抵抗層が現行のチップ抵抗器の抵抗値と近似した大きさの抵抗値を有し、しかも、1次エッチング時や2次エッチング時には、現行のエッチャントを用いることにより、銅箔と抵抗層の同時溶解,銅箔のみの選択的なエッチングのいずれもが可能である材料で構成されている抵抗層付き銅箔の提供を目的とする。
【0014】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、絶縁基材とラミネートして使用される抵抗層付き銅箔であって、少なくとも一方の片面がJIS B 0601で規定する10点平均粗さ(Rz)で3〜6μmの表面粗さになっている基体銅箔の前記片面または他方の片面に、温度298Kにおける電気抵抗率が0.05〜2μΩ・mである導電性物質から成る抵抗層が10〜50mg/m2の厚みで形成されており、前記抵抗層のシート抵抗値が1kΩ/sq〜1MΩ/sqであることを特徴とする抵抗層付き銅箔が提供される。
【0015】
また、本発明においては、少なくとも一方の片面がJIS B0601で規定する10点平均粗さ(Rz)で3〜6μmの表面粗さになっている基体銅箔の表面に電気抵抗率が0 . 05〜2μΩ・mである導電性物質から成る厚み10〜50 mg /m 抵抗層を電析で形成する際に、電解めっき液として、前記導電性物質のイオンを含み、かつ、塩素イオン濃度が10ppm以下、Cuイオン濃度が20ppm以下である水溶液を用いることを特徴とする抵抗層付き銅箔が提供される。
【0016】
【発明の実施の形態】
図1は本発明の抵抗層付き銅箔の基本例Aを示し、図2は他の基本例Bを示す。
銅箔A,銅箔Bは、いずれも、基体銅箔1の片面に後述する抵抗層2が形成されている点では同じであるが、銅箔Aの場合は、基体銅箔1の粗面1a側に抵抗層2が形成されており、銅箔Bの場合は、基体銅箔1の平滑面1b側に抵抗層2が形成されている点で異なっている。
【0017】
ここで、基体銅箔1としては、一般のプリント回路基板の製造時に用いられる電解銅箔または圧延銅箔のいずれかであればよいが、そのいずれか一方の表面(図では粗面1a)は、JIS B 0601で規定する10点平均粗さ(Rz)で3〜6μmの表面粗さになっているものが使用される。
銅箔A,Bは、いずれも、上記抵抗層2側の表面を例えばガラスエポキシ樹脂から成る絶縁基材(図示しない)とラミネートして使用される。したがって、ラミネート後に得られた積層板においては、最外層が基体銅箔から成り、抵抗層は絶縁基材と接合した状態で内蔵されることになる。
【0018】
その場合、抵抗層2(および基体銅箔1)と絶縁基材との接合強度を高め、また、後述するように厚みは同じであっても高抵抗の抵抗回路を形成したいときは、銅箔Aを用いることが好ましい。そして、ファインな導体回路と抵抗回路を形成したいときは、銅箔Bを用いることが好ましい。
なお、基体銅箔1の粗面1aにおけるRz値を3〜6μmに設定した理由は、銅箔Aを使用したときの絶縁基材との接合強度(例えばピール強度)を高めるためであるが、その場合でも、Rz値が6μmより大きい粗面1aに抵抗層2を形成すると、前記した2次エッチング時における基体銅箔のみの選択的なエッチング除去が円滑に進まず、形成される抵抗回路の抵抗値がばらつくようになる。
【0019】
また、Rz値を3μmより小さい粗面に抵抗層2を形成すると、絶縁基材との間で適切な接合強度が得られなくなる。
次に抵抗層2について説明する。
この抵抗層2は、電気抵抗率が0.05〜2μΩ・mである導電性物質で構成され、かつその厚みは10〜300mg/m2に設定される。具体的には、上記導電性物質を基体銅箔1の表面に電析で形成して抵抗層とすることが好適である。なお、上記した電気抵抗率は温度298K近辺における値である。
【0020】
抵抗層2は、最終的には内蔵された抵抗回路のパターンに転化するとはいえ、広い範囲の導電性を備えていることが必要であり、また、高抵抗の抵抗回路になるためには、薄く、しかも厚みのばらつきがない均一な層として形成されることが必要である。このようなことを勘案すると、抵抗層の形成方法としては、銅箔への均一皮膜形成に最も好適である電析を適用することが好ましい。
【0021】
その場合、電気抵抗率が0.05μΩ・mより小さい導電性物質で抵抗層2を形成すると、高いシート抵抗値の抵抗層を形成するためには、当該抵抗層の厚みを非常に薄くすることが必要になる。しかし、そのような薄い抵抗層では、2次エッチング(銅の選択エッチング)時に基体銅箔と共に溶解されやすくなり、結局、厚みが均一な層形成が困難になる。また、電気抵抗率が2μΩ・mより大きい導電性物質の抵抗層を電析で形成することは極めて困難である。
【0022】
このようなことから、抵抗層の形成に際しては、電気抵抗率が0.05〜2μΩ・mである導電性物質が使用される。
なお、ここでいうシート抵抗値とは、これら銅箔A,Bの抵抗層側を絶縁基材とラミネートしたのち、表面の基体銅箔のみを選択的にエッチング除去し、残存する抵抗層について測定される抵抗値のことである。
【0023】
抵抗層は、用いる導電性物質の種類に応じて、次の2つのタイプのものになる。
第1のタイプの抵抗層は、98質量%以上の単一成分を主成分として含み、残部は不可避的不純物または1質量%未満のCu成分を含むものである。
第2のタイプの抵抗層は、95質量%以上の主成分と3質量%以下の副成分を含み、残部は不可避的不純物または1質量%未満のCu成分を含むものである。
【0024】
第1のタイプの抵抗層における単一成分としては、例えば、Ni,Co,Pd,Biのいずれかをあげることができる。また、Ni−Pd,Ni−Coのような共析相や、Pt単体も使用することができる。
また第2のタイプの抵抗層の場合、主成分としては上記した金属のいずれかを、副成分としては主成分の種類に応じて例えばP,B,Pd,Bi,Wのいずれかをあげることができる。
【0025】
すなわち、第2のタイプの抵抗層の場合、主成分と副成分を組み合わせた導電性物質としては、例えば、前者を主成分、後者を副成分としたとき、Ni−P,Ni−B,Co−P,Co−B,Ni−Bi,Ni−W,Ni−Pdなどをあげることができる。
第1のタイプの抵抗層,第2のタイプの抵抗層は、上記した導電性物質を主体として構成されているが、更には、不可避的不純物または1質量%未満のCu成分が含まれていてもよい。
【0026】
これらのうち、Cu成分の含有量が規制される理由は以下のとおりである。
まず、銅箔A,銅箔Bは、いずれも抵抗層側の面を絶縁基材にラミネートとしたのち1次エッチングを行って、一旦、基体銅箔と抵抗層2が積層された状態で所定パターンの回路を形成する。ついで、2次エッチングを行って、抵抗回路を形成したい部分の基体銅箔部分を選択的にエッチング除去して所望するパターンの抵抗回路が形成される。
【0027】
その場合、抵抗層にCu成分が含有されていると、上記したエッチングの過程で抵抗層のCu成分が溶解除去されることになる。その結果、抵抗層の均一性は劣化し、そのシート抵抗値のばらつきが大きくなる。また、オーバーエッチングも起こりやすくなり、シート抵抗値が設計値よりも大きくなるという事態が発生する。更には、Cu成分を含有したままの状態で抵抗回路がプリント回路基板に内蔵されていると、時間経過とともに、Cu成分の酸化や腐食などにより抵抗回路の抵抗値が変動し、プリント回路基板の長期信頼性は低下する。
【0028】
このような事態の発生を防止するために、銅箔A,銅箔Bの抵抗層においては、Cu成分を含有しないことを最適とするが、含有されている場合であってもその含有量は1質量%以下に規制される。
なお、銅箔A,銅箔Bのいずれにおいても、1次エッチング時には、回路パターン形成に従来から使用されている塩化第二銅や塩化第二鉄の水溶液をエッチャントとして用いることができる。これらのエッチャントは、基体銅箔と抵抗層を所定の回路パターンで同時に形成することができる。
【0029】
基体銅箔のみを選択的にエッチング除去する2次エッチングにおいては、アルカリアンモニア系,過酸化水素−硫酸系などの一般的なエッチャントを用いることができる。
これらの抵抗層の厚みは10〜50mg/m2に設定される。この厚みが10mg/m2より薄い場合は、前記した2次エッチング時における銅箔の選択的なエッチング除去が円滑に進まず、抵抗層も部分的にエッチング除去されてしまうので、形成された抵抗回路の抵抗値のばらつきが大きくなる。とくに第2のタイプの抵抗層の場合はその傾向が強く発現する。
【0030】
また、厚みが50mg/m2より厚くなると、そのシート抵抗値は1kΩ/sqを大きく下回るようになり、高抵抗の抵抗回路の形成という本発明の目的にそぐわなくなる。
なお、第1のタイプの抵抗層の場合、その厚みを薄くしていくと急激にシート抵抗値が高くなっていく。すなわち、抵抗層が薄くなると、形成された抵抗層の厚みによってシート抵抗値は大きく変動する。そのため、抵抗値が所定の設計値となるように抵抗層の厚みを制御することが困難になる。
【0031】
その点では、第2のタイプの抵抗層は、副成分の配合量を調節することにより、高抵抗領域において、その抵抗値を設計値にコントロールしやすいという利点を備えている。
例えば、Ni,Coを主成分とした場合、副成分としてP,B,Pd,Bi,Wなどの配合量を調節して抵抗値の制御が可能であり、Pdを主成分とした場合には、Ni,P,B,Wを副成分とし、所定の抵抗値となるようにそれらの配合量を調節すればよく、Bを主成分とした場合には、P,Wを副成分としてそれらの配合量を調節すればよい。
【0032】
これらの副成分は、いずれも、主成分の場合と同様に、Cu成分に比べてマイグレーションを起こしづらく、低温域ではCu成分と化合物を生成しにくく、また主成分との間では化学結合性が良好であるため、微量転化により、単一成分の量で抵抗値を制御しようとする第1のタイプの抵抗層の場合に比べて、副成分の配合量をわずかに変化させるだけで各種値の抵抗値を発現させることができる。換言すれば、10kΩ/sq以上の高いシート抵抗値の領域を想定した場合であっても、副成分の配合量を微量変化させるだけで、その高抵抗領域内でシート抵抗値の制御が可能となる。
【0033】
しかしながら、他方では、多量の副成分を配合すると、前記した銅箔の選択的エッチングを行う2次エッチング時において、抵抗層は用いたエッチャントに溶解しやすくなり、その結果、形成された抵抗回路の抵抗値は設計値から外れやすくなる。そのため、第2のタイプの抵抗層においては、主成分は95質量%以上とし、この副成分の配合量は3質量%以下に設定される。
【0034】
抵抗層の厚みは10〜50mg/m2であると、抵抗層の厚みも均一に維持され、そのシート抵抗値は1kΩ/sq〜1MΩ/sqと高い値を示すようになる
その場合、抵抗層の厚みが薄いときには、第1のタイプの抵抗層の方が第2のタイプの抵抗層よりも高いシート抵抗値を示す傾向が認められる。逆に抵抗層の厚みを厚くすると、第2のタイプの抵抗層の方が第1のタイプの抵抗層よりも高いシート抵抗値を示すようになる。
【0035】
銅箔A,銅箔Bの製造に際しては、前記したように、基体銅箔1に対して電析で抵抗層2を形成することが好ましい。均一な薄膜形成が可能であり、またその厚み制御が容易であるからである。
その場合、用いる電解めっき液としては、前記した所望の導電性物質のイオンを含み、かつ、Cuイオンの濃度が20ppm以下で、塩素イオンの濃度が10ppm以下に調整された水溶液であることが好ましい。
【0036】
Cuイオン濃度が20ppmより高い状態で電析を行うと、形成される抵抗層におけるCu成分の含有量は1質量%より多くなって、前記した不都合が発生するようになるからである。
基体銅箔1の表面に継続的に電析を行っていると、基体銅箔から電解めっき液にCu成分が溶解し、電解めっき液中にCuイオンが蓄積されてくるので、本発明においては、例えば弱電解処理を継続的に実施して電解めっき液中のCuイオンを強制的に除去し、その濃度を上記した値に維持する。
【0037】
また、電解めっき液中に塩素イオンが含有されていると、電析終了後に抵抗層付き銅箔を水洗・乾燥しても、塩素は完全に除去されずに残存し、製造したプリント回路基板の抵抗回路や導体回路の塩素腐食が起こるようになるので、本発明においては、電解めっき液中の塩素イオン濃度を10ppm以下に規制する。
銅箔A,銅箔Bの実使用に際しては、保管過程における基体銅箔の防錆のために、また絶縁基材とのラミネートを行うこととの関係で、耐熱性,耐酸化性,耐薬品性,接合強度の向上などの機能を付与するために、その両面に表面処理が施されていることを好適とする。
【0038】
具体的には、図3で示したように、銅箔Aの両面に表面処理層3が形成されている銅箔A1,図4で示したように、銅箔Bの両面に表面処理層3が形成されている銅箔B1にして実使用に供することが好ましい。
このような表面処理としては、Zn,Zn合金,Cu−Zn合金,Ni,Ni合金、Sn,Sn合金,Co,Co合金,Sbなどのめっき処理,クロメート処理,シランカップリング処理などをあげることができる。これらのうち、Znめっき処理,クロメート処理,シランカップリング処理はとくに有効である。
【0039】
なお、以上説明した銅箔A(または銅箔B)を外層材として用いる場合には、図5で示したように、銅箔Aの抵抗層2側に、Bステージまたは半硬化状態にある絶縁樹脂層4や、エポキシ系,アクリル系,ポリイミド系の接着剤層4を形成した抵抗層付き銅箔A2にしてもよい。
また、銅箔Aを内層材として使用することを考慮すると、基体銅箔1としては、その伸び率が4%以上であるものを採用することが好ましい。フォイルクラックの発生防止や層間接続の信頼性向上に資するからである。
【0040】
次に、基体銅箔1について説明する。
本発明では、電解銅箔や圧延銅箔を使用することができるが、それらに対しては次のような表面修飾を施したものであってもよい。
まず、図6で示したように、基体銅箔の粗面1aに粗面化処理を行って粗化層5を形成した基体銅箔1Aを使用することができる。
【0041】
この銅箔1Aは、通常の銅張り積層板で用いられているタイプのものである。この銅箔1Aを用いて図1で示した銅箔Aを製造すると、抵抗層のシート抵抗値は高くなり、また絶縁基材との接合強度も高くなるが、他方では、2次エッチング時における銅箔1Aの選択エッチング性が悪くなり、形成した抵抗回路の抵抗値のばらつきが大きくなるという傾向を示す。
【0042】
したがって、このタイプの銅箔1Aは、製造目的のプリント回路基板への要求特性,絶縁基材との接合強度,形成する回路パターンのファイン化の程度などとの関係で使用時の選択を図ればよい。
図7は、基体銅箔1の平滑面1b側に粗化層5を形成した銅箔1Bを示す。
この銅箔1Bは、ファインな導体回路と抵抗回路の形成を目的とするときに用いて好適である。
【0043】
また、図8は、両面に粗化層5,5を形成した基体銅箔1Cを示す。この銅箔1Cは、多層プリント回路基板の製造に際し、内蔵基材との接合強度を高めたいときに用いて好適である。
ところで、基体銅箔1の厚みは、製造した抵抗層付き銅箔の用途や求められる必要特性、また内層材として用いるのか、外層材として用いるのかなどの使用態様に応じて適切に決められる。例えば内層材として用いる場合には、基体銅箔1の厚みは18μm以上であることが好ましく、ファインな回路パターンが要求される外層材として用いる場合には、9μmまたは12μmであることが好ましい。
【0044】
高度なファインパターンの導体(抵抗)回路が要求される外層材用の抵抗層付き銅箔や、プリント回路基板の製造過程で例えばレーザ穴あけ加工が施される抵抗層付き銅箔の場合、次のような基体銅箔を使用することができる。
その1つは、図9で示したように、キャリア銅箔6を用いた銅箔1Dである。すなわち、この銅箔1Dは、比較的厚いキャリア銅箔6の粗面6aに、剥離層7を介して厚みが3μmまたは5μmの厚みの銅箔層8が形成されている。
【0045】
この銅箔1Dの場合、上記した銅箔層8が図1または図2で示した基体銅箔1として機能し、この銅箔層8の表面に本発明の抵抗層2が形成されることになる。
この銅箔1Dを用いて製造した抵抗層付き銅箔は、絶縁基材とラミネートされたのち、キャリア銅箔6が剥離または溶解除去される。そして、絶縁基材側に残置する薄い銅箔層8(およびその下に位置する抵抗層)に対して、エッチングやレーザ加工が施される。
【0046】
図10は、別の基体銅箔1Eを示す。この銅箔1Eは、図9で示したキャリア銅箔6の平滑面6bに剥離層7を介して3μmまたは5μmの厚みの銅箔層8が形成され、更にその銅箔層8の表面に粗化層5が形成されているものである。
この銅箔1Eは、銅箔1Dを用いた場合よりも、更にファインな回路パターンの形成やレーザ加工が可能である。
【0047】
図11は、図10で示した銅箔1Eにおいて、剥離層7と銅箔層8の間に耐熱剥離層9を介装した銅箔1Fを示す。この銅箔1Fは、銅箔1Eと同じ機能を発揮するとともに、耐熱性が向上していて、例えば温度が300℃前後になってもキャリアピールは低温時に比べて大きく上昇しないので、キャリア銅箔6の剥離性が良好である。
【0048】
また、銅箔1Fにおいて、耐熱剥離層9をレーザ吸収層に置換すれば、その銅箔は、レーザ穴あけ加工が容易となり、直接、銅箔層8に穴あけ加工が実現可能な基体銅箔になる。
なお、直接にレーザ穴あけ加工が可能である銅箔としては、図12で示したように、図6で示した銅箔1Aの平滑面1bにレーザ吸収層9が形成されている銅箔1Gであってもよい。
【0049】
【実施例】
実施例1〜32,比較例1〜13
(1)抵抗層付き銅箔の製造
各種の基体銅箔を用意した。これら基体銅箔の種類と厚み,抵抗層を形成する側の表面粗さは表1,2に示したとおりである。また、これら基体銅箔の一部にはその粗面側または平滑面側に粗面化処理を行った。
【0050】
なお、粗面化処理は以下のとおりである。
まず、主に、Cu:30g/dm3,H2SO4:150g/dm3から成る電解液中において、電流密度:280C/dm2でカソード電解を行い、ついで、主に、Cu:70g/dm3,H2SO4:100g/dm3から成る電解液中において、電流密度:280C/dm2のカソード電解を行った。
【0051】
【表1】
Figure 0004257632
【0052】
【表2】
Figure 0004257632
【0053】
次に、これら試料における表1,2で示した表面粗さの表面に、下記の条件で各種の導電性物質を電析した。
Ni:NiSO4・6H2O 160g/dm3,H3BO3 30g/dm3,液温40℃,電流密度0.5A/dm2
Co:CoSO4・6H2O 50g/dm3、H3BO3 30g/dm3,液温40℃,電流密度0.5A/dm2
Ni−Co:Ni(NH2SO3)2・4H2O 160g/dm3(主成分とする場合)、または50g/dm3(副成分とする場合),Co(NH2SO3)・4H2O 10g/dm3(副成分とする場合)、または100g/dm3(主成分とする場合),H3BO3 30g/dm3,液温40℃,電流密度0.5A/dm2
【0054】
Ni−P:NiSO4・6H2O 175g/dm3,H3PO3 10g/dm3,H3PO3 1g/dm3,液温25℃,電流密度0.5A/dm2
Ni−B:NiSO4・6H2O 175g/dm3,(CH3)3N・BH3 10g/dm3,液温55℃,電流密度0.5A/dm2
Co−P:CoSO4・6H2O 50g/dm3,H3PO4 10g/dm3,H3PO3 1g/dm3,液温25℃,電流密度0.5A/dm2
【0055】
Co−B:CoSO4・6H2O 50g/dm3,(CH3)3N・BH3 10g/dm3,液温55℃,電流密度0.5A/dm2
Ni−Bi:NiSO4・6H2O 175g/dm3,Bi2(SO4)3 40g/dm3,液温33℃,電流密度0.5A/dm2
Ni−W:NiSO4・6H2O 60g/dm3,Na2WO4・2H2O 25g/dm3,液温30℃,電流密度0.5A/dm2
【0056】
Ni−Pd:パラブライト−TN20(日本高純度化学社製),液温40℃,電流密度0.5A/dm2
Pd:パラブライト−SST−L(日本高純度化学社製),液温55℃,電流密度0.5A/dm2
Pd−Ni:PdNi466(デグサジャパン社製),液温45°,電流密度0.5A/dm2
【0057】
Bi:PF−B・ASID・05M(石原薬品社製),液温40℃,電流密度0.5A/dm2
Pt:プラタネックスIIILS(日本エレクトロプレーティング・エンジニヤーズ社製),液温65℃,電流密度0.5A/dm2
なお、Cu成分の含有量を多くする場合には、用いた電解液に硫酸銅を添加することによって実施した。
【0058】
形成された抵抗層の元素分析は、5重量%塩酸と20重量%硝酸の混合水溶液で抵抗層を溶解し、その水溶液に対し、原子吸光分析(日立製作所社製の機種Z−6100を使用)またはICP分析(堀場製作所社製の機種JY238−ULTRACEを使用)で定量した。また、Cu成分の定量は、EPMAによる定量分析結果をZAF補正して求めた。
【0059】
なお、抵抗層の電気抵抗率は、金属データブック改訂3版(日本金属学会編、1993年、丸善(株))から試算した。その結果を表3,4に示した。
更に、抵抗層の表面に対し、下記の表面処理の一部または全部を順次行った。
処理1:Zn 10g/dm3,pH12の電解液を用いて、室温下で1C/dm2のカソード電解処理。
【0060】
処理2:CrO3 70g/dm3,pH12のクロム酸液を用い、1C/dm2でカソード電解するクロメート処理。
処理3:サイラエース(チッソ社製のエポキシ系シランカップリング剤)の1g/dm3水溶液に浸漬するシランカップリング処理。
以上の結果を一括して表3,4に示した。
【0061】
【表3】
Figure 0004257632
【0062】
【表4】
Figure 0004257632
【0063】
(2)特性の評価
各抵抗層付き銅箔を、常法に従ってFR基材4(ガラス繊維強化エポキシ樹脂基板)に熱圧プレスしてラミネートした。キャリア付き銅箔の場合は、その後、キャリア銅箔を剥離した。
【0064】
ついで、表面の基体銅箔にドライフィルムレジストでマスクを形成し、1次エッチングを行って銅箔と抵抗層の両者をエッチング除去して回路パターンを形成した。エッチャントとしては、塩化第二銅水溶液を用いた。
なおこのとき、別に幅10mmのパターンを作成し、引張試験機(テンシロンジャパン社製)でピール強度を測定した。
【0065】
キャリア付き銅箔を用いた場合は、表出したキャリア銅箔の上に、Cu:70g/dm3、H2SO4:100g/dm3から成る電解めっき液を用いて厚みが18μm程度になるまでCuを電析したのちピール強度を測定した。
ついで、再度マスクを形成したのち、次のような2次エッチングを行った。
すなわち、角形形状のシート状抵抗パターンを残し、かつその抵抗パターンの両側にCuの電極部を残した状態にマスクを形成したのち、エープロセス(メルテックス社製のエッチャント)を用いて、表層部の基体銅箔のみを選択的にエッチング除去した。
【0066】
その後、ディジタルマルチメータ(松下電器産業社製)を用いて抵抗測定した。測定点はn=5とし、その平均値をもって抵抗層のシート抵抗値とした。また、測定抵抗の最大値と平均値の差を求め、その値の平均値に対する百分率を算出してばらつきとした。
以上の結果を一括して表5,6に示した。
【0067】
【表5】
Figure 0004257632
【0068】
【表6】
Figure 0004257632
【0069】
実施例33〜45
基体銅箔として表7で示した各種の材料を用意した。
【0070】
【表7】
Figure 0004257632
【0071】
ついで、これら試料の表面に、表8,9で示したように、Ni単体,Ni−3%P,Ni−5%P、およびNi−15%Pから成る各種導電性物質の抵抗層を形成し、更にその表面に表8,9で示した表面処理を施して各種の抵抗層付き銅箔を製造した。
【0072】
【表8】
Figure 0004257632
【0073】
【表9】
Figure 0004257632
【0074】
これらの抵抗層付き銅箔とFR4基材とをラミネートしたのち、実施例1〜32と同じようにしてシート抵抗値,ピール強度などの特性を測定した。
その結果を表10に示した。
【0075】
【表10】
Figure 0004257632
【0076】
また、4種類の導電性物質から成る抵抗層のそれぞれにつき、抵抗層の厚みとシート抵抗値との関係を図13に示した。
表1〜10および図13から次のことが明らかである。
【0077】
(1)比較例1と比較例を対比して明らかなように、基体銅箔の表面粗さ(Rz)が3μmを下回るとピール強度が低くなり、プリント回路基板としての基本的な特性が満たされなくなる。逆に、基体銅箔の粗面粗さが6μmより大きい比較例1012は、充分に大きなピール強度を示すが、2次エッチング時においてCuの選択的なエッチングが劣り、そのため抵抗層の材料の同時溶解も進み、シート抵抗値が本来の値よりも高くなっている。このようなことから、用いた基体銅箔の表面粗さはRz値で3〜6μmに設定すべきであることがわかる。
【0078】
(2)抵抗層の厚みが10mg/m2より薄い比較例11の場合も、2次エッチング時に基体銅箔と抵抗層の同時溶解が起こっている。逆に、抵抗層の厚みが極端に厚い比較例13の場合は、1次エッチング時に基体銅箔と抵抗層の同時溶解を実現することができない。このような場合は、残存する抵抗層を更にエッチング除去する工程が必要となり、生産性の低下や、形成パターンの信頼性を招く。
【0079】
(3)比較例4と比較例5,実施例比較,実施例と実施例,実施例と実施例,実施例と実施例,実施例と実施例10の群におけるそれぞれを対比すると、前者はいずれも抵抗層が単一成分で構成されているものであり、後者は抵抗層が主成分と副成分で構成されているものである。
【0080】
そして、両者はいずれも抵抗層の厚みは同じであるが、互いのシート抵抗値は異なっている。
その場合、抵抗層の厚みが50mg/m2以上のときは、後者の主成分と副成分を含む抵抗層の方が高いシート抵抗値を示しており、逆に、抵抗層の厚みが40mg/m2以下のときは、前者の単一成分から成る抵抗層の方が高いシート抵抗値を示している。そして、抵抗層の厚みが薄くなるにつれて、シート抵抗値が高くなることは両者とも同じであるが、単一成分から成る抵抗層の場合は上記した傾向が顕著にあらわれている。
また、実施例と実施例10は、抵抗層が主成分と副生部から成り、しかも抵抗層の厚みが薄いものであるが、いずれも、2次エッチング時におけるCuの選択的エッチングは悪い。これは、副成分を含む抵抗層はCuのエッチャントに溶解しやすいためであると考えられる。
【0081】
(4)抵抗層が副成分を含まず、しかもその厚みが50mg/m2を大きく上まわって300mg/m2である比較例1〜3は、基体銅箔の表面粗さが大きくなるにつれて、シート抵抗値は大きくなる傾向を示している。
【0082】
(5)実施例11は、2次エッチング時に抵抗層の一部も溶解し、その結果、シート抵抗値のばらつきが非常に大きくなっている。これは、抵抗層にCu成分が1.2質量%含有されているからであることがわかる。
このようなことから、抵抗層を構成する導電性物質におけるCu含有率は1質量%以下に規制することが好ましいことがわかる。
【0083】
(6)抵抗層がNi単体から成る実施例と、更に各種の副成分が含まれている抵抗層を有する実施例12〜16、比較例8を対比して明らかなように、抵抗層の厚みを30mg/m2近辺に設定した場合、副成分の種類と含有量によってシート抵抗値を変化させることができる。
また、実施例1725の場合のように主成分の種類を変えても上記と同様の傾向が認められる。そして、実施例2324のように、抵抗層を構成する導電性物質の電気抵抗率が1μΩ・mより高い場合であっても、抵抗層の厚みを変えることにより、高いシート抵抗値が得られている。
【0084】
(7)用いる基体銅箔の種類が異なる実施例2631の場合も、上記したと同様の結果が得られ、また、比較例4の場合も同様である。
(8)抵抗層付き銅箔に樹脂を形成して樹脂付・抵抗層付銅箔とした実施例32の場合も、高いシート抵抗値を有する抵抗層が得られている。
(9)抵抗層がNi単体から成る比較例14〜17、実施例33〜35の群,抵抗層がNi−3%Pから成る比較例18〜21、実施例36〜38の群,抵抗層がNi−5%Pから成り、その基体銅箔が粗面化処理されている比較例22,23、実施例39〜43の群,抵抗層がNi−15%Pから成る比較例24〜28、実施例44、45の群のいずれにおいても、抵抗層の厚みが薄くなるにつれてシート抵抗値は高くなっていく。とくに、抵抗層がNi単体から成る比較例14〜17、実施例33〜35の群の場合、抵抗層の厚みが40mg/m2以下になると、そのシート抵抗値が極端に変化している。
【0085】
これに反し、副成分であるP成分を含む他の群においては、比較例14〜17、実施例33〜35の群に比べると、シート抵抗値は大幅に低くなっているが、抵抗層が薄くなってもシート抵抗値の変化量は少ない。この傾向はP成分が増量するにつれて強くあらわれている。しかし、P成分が多く成りすぎると、比較例24〜28、実施例44,45の群で明らかなように、シート抵抗値は低くなり、高抵抗の抵抗層を形成できなくなる。また、実施例44,45から明らかなように、これらの群の場合、抵抗層が薄くなると、2次エッチング時にCuと同時溶解する傾向が認められる。
【0086】
このように、設計目的のシート抵抗値の大小によっては、主成分と副成分を含む導電性物質で抵抗層を形成する方が、当該抵抗値の制御が可能であるという利点がある。ただし、厳しいエッチング条件下ではCuとの同時溶解を防ぐために、副成分の含有量は微量にとどめるということが必要になる。
そして、図13からも明らかなようにシート抵抗値を1kΩ/sq以上の高抵抗にするためには、P成分の量を、3質量%以下において調節して高い抵抗値で制御することも可能である。
【0087】
(10)比較例3,実施例26、比較例14、実施例33、比較例18,20、実施例41、比較例25、実施例44からも明らかなように、表面処理は、製造した抵抗層付き銅箔に影響を与えていない。
【0088】
【発明の効果】
以上の説明で明らかなように、本発明の抵抗層付き銅箔は、そのシート抵抗値が従来に比べて大幅に高く、しかも広範囲の値となっていて、かつ2次エッチング時においても導体回路になる基体銅箔と同時溶解することが起こりづらい。したがって、この抵抗層付き銅箔と絶縁基材をラミネートすることにより、高抵抗の抵抗回路を内蔵するプリント回路基板を製造することができる。
【0089】
そして、抵抗層の形成に際しては、電気抵抗率が0.05〜2μΩ・mの電析可能な導電性物質の1種または2種を設計目的のシート抵抗値との関係で用い、しかも2種類を用いる場合には、その副成分の量を調整することにより、抵抗値制御が可能となる。
したがって、この抵抗層付き銅箔を用いて製造したプリント回路基板では、実装部品の面積の多くを占めるチップ抵抗器などの使用を大幅に低減することができ、高密度実装とその信頼性の向上を実現することができる。
【0090】
しかも、この抵抗層付き銅箔は、従来から使用されているプリント回路用銅箔の表面に抵抗層を形成したものであるため、低コストであり、また高い生産性の下で製造することができ、その工業的価値は極めて大である。
【図面の簡単な説明】
【図1】本発明の抵抗層付き銅箔の一例Aを示す断面図である。
【図2】本発明の抵抗層付き銅箔の一例Bを示す断面図である。
【図3】本発明の抵抗層付き銅箔の一例A1を示す断面図である。
【図4】本発明の抵抗層付き銅箔の一例B1を示す断面図である。
【図5】本発明の抵抗層付き銅箔の一例A2を示す断面図である。
【図6】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Aを示す断面図である。
【図7】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Bを示す断面図である。
【図8】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Cを示す断面図である。
【図9】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Dを示す断面図である。
【図10】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Eを示す断面図である。
【図11】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Fを示す断面図である。
【図12】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Gを示す断面図である。
【図13】抵抗層の厚みとシート抵抗値との関係を示すグラフである。
【符号の説明】
1,8 基体銅箔または回路形成用のCu導体層
1a 基体銅箔1の粗面
1b 基体銅箔1の平滑面
2 抵抗層
3 表面処理層
4 絶縁樹脂層または接着剤層
5 粗化層
6 キャリア銅箔
6a キャリア銅箔6の粗面
6b キャリア銅箔6の平滑面
7 剥離層
9 耐熱剥離層またはレーザ吸収層

Claims (15)

  1. 絶縁基材とラミネートして使用される抵抗層付き銅箔であって、少なくとも一方の片面がJIS B 0601で規定する10点平均粗さ(Rz)で3〜6μmの表面粗さになっている基体銅箔の前記片面または他方の片面に、電気抵抗率が0.05〜2μΩ・mである導電性物質から成る抵抗層が10〜50mg/m2の厚みで形成されており、前記抵抗層のシート抵抗値が1kΩ/sq〜1MΩ/sqであることを特徴とする抵抗層付き銅箔。
  2. 前記導電性物質が、98質量%以上の単一成分を含み、残部は不可避的不純物または1質量%未満のCu成分を含んでいる請求項1の抵抗層付き銅箔。
  3. 前記単一成分が、Ni,Co,PdまたはBiのいずれか1種である請求項2の抵抗層付き銅箔。
  4. 前記導電性物質が、95質量%以上の主成分と3質量%以下の副成分を含み、残部は不可避的不純物と1質量%未満のCu成分を含んでいる請求項1の抵抗層付き銅箔。
  5. 前記副成分が、P,B,Pd,BiまたはWのいずれか1種である請求項4の抵抗層付き銅箔。
  6. 前記シート抵抗値のばらつきが、平均値に対して±5%の範囲内にある請求項1〜のいずれかの抵抗層付き銅箔。
  7. 前記抵抗層が電析で形成される請求項1〜のいずれかの抵抗層付き銅箔。
  8. 前記基体銅箔における前記抵抗層が形成される表面は、粗面化処理が施されていない表面である請求項1〜のいずれかの抵抗層付き銅箔。
  9. 前記基体銅箔はキャリア付き銅箔であり、回路形成用のCu導体層の上に前記抵抗層が形成されている請求項1〜のいずれかの抵抗層付き銅箔。
  10. 前記基体銅箔は、レーザ吸収層を備えている請求項1〜のいずれかの抵抗層付き銅箔。
  11. 前記基体銅箔はキャリア付き銅箔であり、回路形成用のCu導体層の上に前記抵抗層が形成され、かつ、前記キャリアと前記Cu導体層の間には、剥離層とレーザ吸収層が介装されている請求項1〜10のいずれかの抵抗層付き銅箔。
  12. 両面には、防錆または絶縁基材とのラミネート用の表面処理層が形成されている請求項1〜11のいずれかの抵抗層付き銅箔。
  13. 前記表面処理層が、Znめっき層,クロメート処理層,シランカップリング処理層の1種または2種以上の層である請求項12の抵抗層付き銅箔。
  14. 前記抵抗層の上には、更に、Bステージもしくは半硬化状態の絶縁樹脂層、または接着剤層が形成されている請求項1〜13のいずれかの抵抗層付き銅箔。
  15. 少なくとも一方の片面がJIS B0601で規定する10点平均粗さ(Rz)で3〜6μmの表面粗さになっている基体銅箔の表面に、電気抵抗率が0 . 05〜2μΩ・mである導電性物質から成る厚み10〜50mg/m の抵抗層を電析で形成する際に、電解めっき液として、前記導電性物質のイオンを含み、かつ、塩素イオン濃度が10ppm以下、Cuイオン濃度が20ppm以下である水溶液を用いることを特徴とする抵抗層付き銅箔の製造方法。
JP2001401407A 2001-12-28 2001-12-28 抵抗層付き銅箔とその製造方法 Expired - Fee Related JP4257632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001401407A JP4257632B2 (ja) 2001-12-28 2001-12-28 抵抗層付き銅箔とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001401407A JP4257632B2 (ja) 2001-12-28 2001-12-28 抵抗層付き銅箔とその製造方法

Publications (2)

Publication Number Publication Date
JP2003193291A JP2003193291A (ja) 2003-07-09
JP4257632B2 true JP4257632B2 (ja) 2009-04-22

Family

ID=27605399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001401407A Expired - Fee Related JP4257632B2 (ja) 2001-12-28 2001-12-28 抵抗層付き銅箔とその製造方法

Country Status (1)

Country Link
JP (1) JP4257632B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965329B1 (ko) * 2008-01-25 2010-06-22 엘에스엠트론 주식회사 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판
JP2010006071A (ja) * 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板
JP2011119611A (ja) * 2009-12-07 2011-06-16 Furukawa Electric Co Ltd:The 射出成形基板及び射出成形部品
JP2011162860A (ja) * 2010-02-12 2011-08-25 Furukawa Electric Co Ltd:The 表面粗化銅箔とその製造方法及び銅張積層板
KR101224034B1 (ko) * 2010-05-03 2013-01-18 엘에스엠트론 주식회사 인쇄회로용 동박 및 그 제조방법

Also Published As

Publication number Publication date
JP2003193291A (ja) 2003-07-09

Similar Documents

Publication Publication Date Title
US7790269B2 (en) Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP5481577B1 (ja) キャリア付き銅箔
EP1448036B1 (en) Copper foil for fine pattern printed circuits and method of production same
JP5318886B2 (ja) 印刷回路用銅箔
US9580829B2 (en) Copper foil for printed circuit
KR101502159B1 (ko) 캐리어 부착 극박 동박 및 프린트 배선 기판
JP6029590B2 (ja) 樹脂との密着性に優れた銅箔及びその製造方法並びに該電解銅箔を用いたプリント配線板又は電池用負極材
JP4934409B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2004263300A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP5075099B2 (ja) 表面処理銅箔及びその表面処理方法、並びに積層回路基板
JP2004263296A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP2012087388A (ja) 表面処理銅箔及び銅張積層板
WO1996025838A1 (fr) Feuille de cuivre pour circuit imprime multicouche a haute densite
JP4257632B2 (ja) 抵抗層付き銅箔とその製造方法
JP4941204B2 (ja) プリント配線板用銅箔及びその表面処理方法
US9049795B2 (en) Rolled copper or copper-alloy foil provided with roughened surface
JP2003200523A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP4304324B2 (ja) 抵抗層付き銅箔とその製造方法
JP3906347B2 (ja) 印刷回路用銅箔
JP4593331B2 (ja) 積層回路基板とその製造方法
JP4391437B2 (ja) 積層回路基板、積層回路基板用表面処理銅箔及び表面処理銅箔
JP3222002B2 (ja) 印刷回路用銅箔及びその製造方法
JP2003200524A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP5481591B1 (ja) キャリア付き銅箔

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070328

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090122

R151 Written notification of patent or utility model registration

Ref document number: 4257632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees