KR101224034B1 - 인쇄회로용 동박 및 그 제조방법 - Google Patents

인쇄회로용 동박 및 그 제조방법 Download PDF

Info

Publication number
KR101224034B1
KR101224034B1 KR1020100041479A KR20100041479A KR101224034B1 KR 101224034 B1 KR101224034 B1 KR 101224034B1 KR 1020100041479 A KR1020100041479 A KR 1020100041479A KR 20100041479 A KR20100041479 A KR 20100041479A KR 101224034 B1 KR101224034 B1 KR 101224034B1
Authority
KR
South Korea
Prior art keywords
copper foil
copper
printed circuit
barrier layer
total amount
Prior art date
Application number
KR1020100041479A
Other languages
English (en)
Other versions
KR20110121950A (ko
Inventor
김승민
김수열
윤영민
박준우
김민주
이현우
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020100041479A priority Critical patent/KR101224034B1/ko
Publication of KR20110121950A publication Critical patent/KR20110121950A/ko
Application granted granted Critical
Publication of KR101224034B1 publication Critical patent/KR101224034B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로용 동박 및 그 제조방법에 관한 것으로서, 본 발명에 따른 인쇄회로용 동박은 본체 동박; 상기 본체 동박의 표면에 형성된 구리 노듈층; 및 상기 구리 노듈층 위에 도금되고, 니켈(Ni)과 인(P)을 포함하는 무기-금속 혼합물로 이루어진 배리어층;을 포함하는 것을 특징으로 한다.

Description

인쇄회로용 동박 및 그 제조방법{Copper foil for printed circuit and Fabrication method thereof}
본 발명은 인쇄회로용 동박에 관한 것으로서, 보다 상세하게는 인쇄회로에 사용되는 동박의 표면처리에 사용되는 금속원소 성분을 개선하여 수지 필름과의 박리 특성 및 베이킹 특성을 향상시킬 수 있는 인쇄회로용 동박 및 그 제조방법에 관한 것이다.
전자부품용 인쇄회로에 사용되는 기초소재인 동박은 전기 도금법으로 전해동박을 제조하는 제박공정과 원박에 박리강도(peel strength) 등을 부여하기 위한 후처리 공정을 통하여 제조된다.
통상의 제박공정에 의해 제조된 동박은 전기도금 시 음극판에서 박리된, 상대적으로 조도가 낮아 광택이 나는 광택면(shiny side; S면)과, 샤이니 면의 타면에 위치하고 산(mountain) 구조가 다수 형성되어 상대적으로 조도가 높으며 광택이 나지 않는 거치면(matte side; M면)으로 구분된다.
제박공정에 의해 제조된 전해동박은 후처리 공정에서 구리 노듈(Cu-nodule)층과 배리어(barrier)층을 순차적으로 형성하는 표면처리를 거침으로써 인쇄회로용에 적합한 물리적, 화학적 특성이 부여된다.
후처리 공정에서 동박은 도 1에 도시된 바와 같이 제1 구리 도금조(10), 제2 구리 도금조(11), 표면처리 도금조(12) 등을 순차적으로 통과함으로써 전기도금에 의해 표면처리된다. 도 1에서 본체 동박(1)은 복수의 가이드 롤(13)에 의해 각 도금조 내부로 유도되고 최종적으로 와인딩 롤(14)에 권취된다. 각 도금조 내부에 배치되는 가이드 롤(13)은 전기도금을 위해 도금액에 인가되는 극성에 대응하는 극성의 전극이 연결된다. 제1 구리 도금조(10)에는 동박의 거치면에 구리 노듈의 핵을 생성시키기 위한 도금액이 담기며, 제2 구리 도금조(11)에는 구리 노듈의 핵을 성장시키기 위한 도금액이 담긴다.
후처리 공정에 의해 인쇄회로용 동박은 도 2에 도시된 바와 같이 본체 동박(1)의 거치면 위에 구리 노듈층(2)이 형성되고, 구리 노듈층(2) 위에는 코발트(Co) 등의 도금층인 배리어층(3)이 형성되어 내열성, 내염산성, 내산화성 등이 부여된다. 도면에는 미도시되었으나 배리어층(3) 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)가 추가로 피막된다.
상기와 같은 공정을 통해 제조되는 인쇄회로용 동박은 동박 표면의 불순물 함량과 노듈의 형태, 배리어층의 금속 전착량 등에 따라 내열성이나 박리강도 등의 물성이 좌우되고 이러한 물성들은 PCB나 CCL(Copper Clad Laminate) 제조공정 시 품질문제에 직접적으로 영향을 끼치게 된다.
그런데, 종래의 표면처리 공정에서 주로 사용되었던 코발트의 경우 니켈(Ni)과 대비하였을 때 원재료의 단가가 상당하고, 특히 폴리머 수지와의 박리강도 및 베이킹(baking) 특성이 니켈을 도입한 표면처리층에 비해 취약하다. 이러한 문제를 해결하기 위해 여러 금속층을 전착시키는 방법이 사용되었지만 이 역시 표면처리 공정이 복잡해지는 문제가 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창안된 것으로서, 수지 필름과의 박리강도, 베이킹 특성 등이 향상되도록 배리어층의 금속원소 성분을 개선한 인쇄회로용 동박 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 인쇄회로용 동박은 본체 동박; 상기 본체 동박의 표면에 형성된 구리 노듈층; 및 상기 구리 노듈층 위에 도금되고, 니켈(Ni)과 인(P)을 포함하는 무기-금속 혼합물로 이루어진 배리어층;을 포함하는 것을 특징으로 한다.
바람직하게, 상기 무기-금속 혼합물은, Ni1 - xPx(0.01≤x≤0.2)이다.
이 때, 상기 무기-금속 혼합물에 함유되는 니켈(Ni)의 총량이 0.15 ~ 0.50mg/dm2이고, 상기 무기-금속 혼합물에 함유되는 인(P)의 총량이 0.003 ~ 0.10mg/dm2인 것이 바람직하다.
바람직하게, 상기 배리어층 위에 실란 커플링 에이전트(silane coupling agent)가 더 형성될 수 있다.
이 때, 상기 실란은 에폭시계 또는 아민계인 것이 바람직하다.
본 발명의 다른 측면에 따르면, 본체 동박과, 상기 본체 동박의 표면에 형성된 구리 노듈층과, 상기 구리 노듈층 위에 도금되고, Ni1 - xPx(0.01≤x≤0.2)인 무기-금속 혼합물로 이루어진 배리어층을 구비하는 인쇄회로용 동박; 및 상기 배리어층에 부착된 폴리이미드(Polyimide) 필름;을 포함하는 동장적층판이 제공된다.
본 발명의 또 다른 측면에 따르면, 본체 동박과, 상기 본체 동박의 표면에 형성된 구리 노듈층과, 상기 구리 노듈층 위에 도금되고, Ni1 - xPx(0.01≤x≤0.2)인 무기-금속 혼합물로 이루어진 배리어층을 구비하는 인쇄회로용 동박; 및 상기 배리어층에 부착된 폴리이미드(Pl) 필름;을 포함하는 동장적층판에 회로 패턴이 형성된 인쇄회로기판이 제공된다.
본 발명의 또 다른 측면에 따르면, 제박공정을 거친 동박의 표면에 구리 노듈층을 형성하는 제1단계; 및 상기 구리 노듈층 위에 니켈(Ni)과 인(P)을 포함하는 무기-금속 혼합물을 도금하여 배리어층을 형성하는 제2단계;를 포함하는 것을 특징으로 하는 인쇄회로용 동박의 제조방법이 제공된다.
본 발명에 따르면, 동박의 구리 노듈층 위에 니켈 및 인을 포함하는 무기-금속 혼합물로 이루어진 배리어층을 형성하고, 이 배리어층을 이루는 무기-금속 혼합물의 함량이 최적화됨으로써, 수지와의 접착 신뢰성과 베이킹 특성이 향상되며, 회로 패턴 형성을 위한 에칭 후 잔동이 발생하지 않는 장점이 있다. 또한, 고가의 금속 성분을 사용하지 않더라도 양호한 특성을 얻을 수 있어 동박의 제조 비용을 절감할 수 있다.
따라서, 본 발명에 따른 인쇄회로용 동박을 PCB나 CCL 제조공정과 같은 인쇄회로 관련 제조공정에 적용할 경우 수지와 동박 간의 접착 특성 및 내열 특성을 개선하여 제품 품질의 향상 및 제조 단가를 낮출 수 있다.
본 명세서에 첨부되는 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래기술에 따른 후처리 공정에 사용되는 인쇄회로용 동박 도금장치의 구성도이다.
도 2는 도 1의 인쇄회로용 동박 도금장치에 의해 표면처리된 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 제조방법이 수행되는 과정을 도시한 흐름도이다.
도 4는 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 제조를 수행하기 위한 인쇄회로용 동박 제조장치의 개략적인 구성도이다.
도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
이하 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서의 실시예에 기재된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 제조방법이 수행되는 과정을 도시한 흐름도이다.
도 3을 참조하면, 본 발명에 따른 인쇄회로용 동박의 제조방법은, 제박처리를 수행하여 동박을 제조하는 제박 공정(S100)과, 제박 공정을 통해 제조된 동박의 거치면(M면)에 구리를 도금하여 다수의 노듈 구조를 형성하는 노듈 처리 공정(S200)과, 구리 노듈 구조 위에 무기-금속 혼합물로 이루어진 배리어층을 형성하여 물리적, 화학적 특성을 강화하는 표면처리 공정(S300)을 포함한다.
이와 관련하여, 도 4에는 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 제조를 수행하기 위한 인쇄회로용 동박 제조장치의 개략적인 구성이 도시되어 있다.
도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박 제조장치는 전해액(10)이 지속적으로 공급되는 용기(C)와, 용기(C) 내에 회전 가능하게 설치된 음극 드럼(20)과, 용기(C) 내에서 드럼(20)으로부터 이격되어 설치된 애노드(30)를 포함하는 제박장치와, 동박 위에 구리 노듈 구조를 형성하기 위한 제1 구리 도금조(201) 및 제2 구리 도금조(202)와, 구리 노듈 구조 위에 배리어층을 형성하기 위한 표면처리 도금조(203)을 포함한다.
먼저, 제박장치는 본체 동박(100)을 제조하는 제박공정시 회전드림(20)은 화살표 방향으로 회전하고, 드럼(20)과 애노드(30)에는 전원이 공급되어 전해액(10)을 매개로 하여 전류가 흐름으로써 전착 과정이 진행된다. 드럼(20) 표면에 전착된 본체 동박(100)은 가이드 롤(50)에 의해 권취(take up) 된다.
전해액(10)은 황산구리를 주성분으로 하고, 젤라틴, HEC(Hydroxy ethyl cellulose)와, 황화물계 화합물, 질화물 등과 같은 각종 첨가제를 포함하여 구성된다.
드럼(20)과 애노드(30) 사이에는 10 ~ 80ASD의 전류밀도로 직류전원이 공급되고, 이에 따라 드럼(20) 상에 구리가 전착되어 본체 동박(100)이 제조된다.
이렇게 제조된 본체 동박(100)은 드럼(20)의 표면에서 박리되어 상대적으로 조도가 낮은 광택면(S면: Shiny Side)과, 광택면(S면)의 타면에 위치하고 상대적으로 조도가 높은 거치면(M면: Matte Side)을 포함한다.
제1 구리 도금조(201)에는 본체 동박(100)의 거치면(M면)에 구리 노듈의 핵을 생성하기 위한 도금액이 담기며, 제2 구리 도금조(202)에는 구리 노듈의 핵을 성장시키기 위한 도금액이 담긴다. 구리 노듈의 핵 생성과 핵 성장을 위한 도금액의 성분 및 도금 조건으로는 통상의 동박 도금공정에 사용되는 조건이 동일하게 채용 가능하다. 예를 들어, 제1 구리 도금조(201)에 담기는 도금액은 2g/l의 구리(Cu)와, 100g/l의 황산(H2SO4)과, 균일한 핵 생성 및 유지를 위한 비소(As), 코발트(Co), 몰리브덴(Mo) 등의 첨가제를 포함하고, 제1 구리 도금조(100)에 제공되는 전류밀도의 조건은 50 ASD(A/dm2)로 설정될 수 있다. 또한, 제2 구리 도금조(101)에 담기는 도금액은 50g/l의 구리(Cu)와, 100g/l의 황산(H2SO4)을 포함하고, 제2 구리 도금조(101)에 제공되는 전류밀도의 조건은 50 ASD(A/dm2)로 설정될 수 있다.
표면처리 도금조(203)에는 종래의 코발트(Co) 성분의 도금액에 비해 상대적으로 폴리이미드(Polyimide) 등의 수지 필름에 박리강도 및 베이킹(baking) 특성을 향상시킴과 동시에 제조 비용을 대폭 절감시킬 수 있는 무기-금속 혼합물로 이루어진 도금액이 담긴다.
상기 무기-금속 혼합물은 Ni1 - xPx(0.01≤x≤0.2)인 것이 바람직하다. 이 때, 인(P)의 함량을 나타내는 x의 한정에 있어서, x가 0.01 이하일 경우, 무기-금속 혼합물의 강도가 떨어져 수지 필름과 동박 간의 박리강도 및 열화율이 저하될 수 있어 바람직하지 않으며, x가 0.2 이상일 경우, 무기-금속 혼합물의 이온화 경향이 낮아져 에칭후 니켈 잔사를 발생시킬 수 있기 때문에 바람직하지 않다.
상기 무기-금속 혼합물에 함유되는 니켈(Ni)의 총량은 0.15 ~ 0.50mg/dm2인 것이 바람직하다. 이 때, 니켈(Ni)의 총량 한정에 있어서, 그 총량이 0.15mg/dm2 이하일 경우, 구리층의 확산 속도 증가로 인해 수지 필름과 동박 간에 베이킹 특성이 저하될 수 있어 바람직하지 않으며, 그 총량이 0.50mg/dm2 이상일 경우, 에칭후 니켈 잔사가 발생될 수 있기 때문에 바람직하지 않다.
또한, 무기-금속 혼합물에 함유되는 인(P)의 총량은 0.003 ~ 0.10mg/dm2인 것이 바람직하다. 이 때, 인(P)의 총량 한정에 있어서, 그 총량이 0.003mg/dm2 이하일 경우, 무기-금속 혼합물의 강도가 떨어져 수지 필름과 동박 간의 박리강도 및 열화율이 저하될 수 있어 바람직하지 않으며, 그 총량이 0.10mg/dm2 이상일 경우, 무기-금속 혼합물의 이온화 경향이 낮아져 에칭후 니켈 잔사를 발생시켜 회로 단락의 원인이 될 수 있기 때문에 바람직하지 않다.
제박 공정에 의해 제조된 본체 동박(100)은 제1 구리 도금조(201), 제2 구리 도금조(202) 및 표면처리 도금조(203)를 차례대로 연속적으로 통과함으로써 전기도금에 의해 표면처리된다. 여기서, 본체 동박(100)은 복수의 가이드 롤(204)에 의해 각 도금조 내부로 유도되고 최종적으로 와인딩 롤(205)에 권취된다.
각 도금조 내부에 배치되는 가이드 롤(204)은 전기도금을 위해 해당 도금액에 인가되는 극성에 대응하는 극성의 전극이 연결되어 통전이 이루어진다.
도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
도 5에 도시된 바와 같이, 본 발명에 따른 인쇄회로용 동박은 본체 동박(100)과, 본체 동박(100)의 거치면(M면) 위에 형성된 구리 노듈층(101)과, 구리 노듈층(101) 위에 도금되고, 무기-금속 혼합물로 이루어진 배리어층(102)을 포함한다.
상기 배리어층(102)을 이루는 무기-금속 혼합물은 Ni1 - xPx(0.01≤x≤0.2)이며, 무기-금속 혼합물에 함유되는 니켈(Ni)의 총량은 0.15 ~ 0.50mg/dm2인 것이 바람직하며, 인(P)의 총량은 0.003 ~ 0.10mg/dm2인 것이 바람직하다.
상기 배리어층(102) 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)(미도시)가 추가로 피막된다. 여기서, 실란(silane)으로는 에폭시계 또는 아민계가 채택되는 것이 바람직하다.
본 발명의 다른 측면에 따르면, 인쇄회로용 동박의 배리어층(102)에 폴리이미드(Polyimide) 수지가 부착된 구조를 가진 동장적층판이 제공된다. 폴리이미드 수지는 IC 칩 본딩 등의 안정성을 위해 인쇄회로용 동박과 열팽창률이 유사하고 내열성이 뛰어난 특성이 있다.
본 발명의 또 다른 측면에 따르면, 상기 동장적층판을 구비하고, 에칭 공정에 의해 상기 동장적층판에 소정의 회로 패턴이 형성되는 인쇄회로기판이 제공된다.
아래의 표 1에는 본 발명에 따른 인쇄회로용 동박의 배리어층을 이루는 무기-금속 혼합물에 함유되는 니켈 및 인의 바람직한 실시예(1 ~ 3)와 이에 대비되는 비교예(1 ~ 6)에 대한 박리강도, 베이킹 특성 및 에칭성을 비교한 결과가 나타나 있다.
본 발명의 실시예와 비교예에서는 12㎛ 두께의 인쇄회로용 동박을 제조하였으며, 박리강도 특성은 배리어층 위에 0.8㎜ 두께의 폴리이미드 수지 필름을 접착한 후 JIS C 6481 시험 및 측정 규격에 따라 평가하였고, 베이킹 특성은 박리강도 특성을 측정하였던 샘플을 225℃의 온도에서 1시간 동안 보관 후, JIS C 6481 시험 및 측정 규격에 따라 평가하였고, 에칭 특성은 SEM을 이용해 패턴 형성 후 회로가 형성되지 않은 수지면의 임의의 4 포인트를 2000배로 관찰하여 1㎛ 이상의 니켈 잔사가 있는지 여부에 따라 평가하였다.
동박 두께
(㎛)		 니켈 총량
(mg/dm2)		 인 총량
(mg/dm2)		 x 비율 박리강도
(kgf/cm)		 베이킹 특성
(kgf/cm)		 에칭성
실시예1 12 0.16 0.04 0.20 1.05 0.88 양호
실시예2 12 0.49 0.03 0.06 1.3 1.04 양호
실시예3 12 0.49 0.09 0.16 1.31 1.05 양호
비교예1 12 0.14 0.03 0.18 0.95 0.76 양호
비교예2 12 0.52 0.03 0.05 1.39 1.11 불량
비교예3 12 0.16 0.002 0.012 0.97 0.79 양호
비교예4 12 0.49 0.11 0.18 1.29 1.03 불량
비교예5 12 0.49 0.004 0.008 0.88 0.72 양호
비교예6 12 0.3 0.09 0.23 1.21 0.97 불량
표 1을 참조하면, 본 발명의 실시예 1 내지 3에서는 무기-금속 혼합물의 니켈의 총량이 0.15 ~ 0.50mg/dm2의 범위를 만족하고, 인의 총량이 0.003 ~ 0.10mg/dm2의 범위를 만족하고, 인의 함량 비율 x가 0.01 ~ 0.2를 만족함으로써 폴리이미드 수지 필름과 동박 간의 박리강도가 1.05kgf/cm 이상(1.0kgf/cm 이하이면 불량)으로 충분히 확보되고, 베이킹 특성이 0.88kgf/cm 이상으로 충분히 확보되고, 에칭 후 잔동이 발생하지 않음을 확인할 수 있다.
반면, 니켈의 총량이 0.15mg/dm2 이하인 비교예 1의 경우, 에칭성은 양호하였으나 박리강도가 0.95kgf/cm이고, 베이킹 특성이 0.76kgf/cm으로 좋지 않았고, 니켈의 총량이 0.50mg/dm2 이상인 비교예 2의 경우, 박리강도가 1.39kgf/cm이고, 베이킹 특성이 1.11kgf/cm으로 양호하였으나 에칭성이 좋지 않음을 확인할 수 있다.
또한, 인의 총량이 0.03mg/dm2 이하인 비교예 3의 경우, 에칭성은 양호하였으나 박리강도가 0.97kgf/cm이고, 베이킹 특성이 0.79kgf/cm으로 좋지 않았고, 인의 총량이 0.10mg/dm2 이상인 비교예 4의 경우, 박리강도가 1.29kgf/cm이고, 베이킹 특성이 1.03kgf/cm으로 양호하였으나 에칭성이 좋지 않음을 확인할 수 있다.
또한, 인의 함량 비율 x가 0.01 이하인 비교예 5의 경우, 에칭성은 양호하였으나 박리강도가 0.88kgf/cm이고, 베이킹 특성이 0.72kgf/cm으로 좋지 않았고, 인의 함량 비율 x가 0.2 이상인 비교예 6의 경우, 박리강도가 1.21kgf/cm이고, 베이킹 특성이 0.97kgf/cm으로 양호하였으나 에칭성이 좋지 않음을 확인할 수 있다.
상술한 바와 같이 본 발명에서는 인쇄회로용 동박에 형성되는 배리어층의 금속원소 성분의 함량을 최적화함으로써 수지 필름과의 박리강도 및 베이킹 특성을 향상시킬 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
100 : 본체 동박 101 : 구리 노듈층
102 : 배리어층

Claims (14)

  1. 본체 동박;
    상기 본체 동박의 표면에 형성된 구리 노듈층; 및
    상기 구리 노듈층 위에 도금되고, 니켈(Ni)과 인(P)을 포함하는 무기-금속 혼합물로 이루어진 배리어층;을 포함하고,
    상기 무기-금속 혼합물은, Ni1-xPx(0.01≤x≤0.2)이며, 니켈(Ni)의 총량이 0.15 ~ 0.50mg/dm2이고, 인(P)의 총량이 0.003 ~ 0.10mg/dm2인 것을 특징으로 하는 인쇄회로용 동박.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 배리어층 위에 실란 커플링 에이전트(silane coupling agent)가 더 형성된 것을 특징으로 하는 인쇄회로용 동박.
  6. 제5항에 있어서,
    상기 실란은 에폭시계 또는 아민계인 것을 특징으로 하는 인쇄회로용 동박.
  7. 본체 동박과, 상기 본체 동박의 표면에 형성된 구리 노듈층과, 상기 구리 노듈층 위에 도금되고, Ni1-xPx(0.01≤x≤0.2)이며, 니켈(Ni)의 총량이 0.15 ~ 0.50mg/dm2이고, 인(P)의 총량이 0.003 ~ 0.10mg/dm2인 무기-금속 혼합물로 이루어진 배리어층을 구비하는 인쇄회로용 동박; 및
    상기 배리어층에 부착된 폴리이미드(Polyimide) 필름;을 포함하는 것을 특징으로 하는 동장적층판.
  8. 본체 동박과, 상기 본체 동박의 표면에 형성된 구리 노듈층과, 상기 구리 노듈층 위에 도금되고, Ni1-xPx(0.01≤x≤0.2)이며, 니켈(Ni)의 총량이 0.15 ~ 0.50mg/dm2이고, 인(P)의 총량이 0.003 ~ 0.10mg/dm2인 무기-금속 혼합물로 이루어진 배리어층을 구비하는 인쇄회로용 동박; 및
    상기 배리어층에 부착된 폴리이미드(Pl) 필름;을 포함하는 동장적층판에 회로 패턴이 형성된 것을 특징으로 하는 인쇄회로기판.
  9. 제박공정을 거친 동박의 표면에 구리 노듈층을 형성하는 제1단계; 및
    상기 구리 노듈층 위에 니켈(Ni)과 인(P)을 포함하는 무기-금속 혼합물을 도금하여 배리어층을 형성하는 제2단계;를 포함하고,
    상기 무기-금속 혼합물은, Ni1-xPx(0.01≤x≤0.2)이며, 니켈(Ni)의 총량이 0.15 ~ 0.50mg/dm2이고, 인(P)의 총량이 0.003 ~ 0.10mg/dm2인 것을 특징으로 하는 인쇄회로용 동박의 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제9항에 있어서,
    상기 배리어층 위에 실란 커플링 에이전트(silane coupling agent)를 도금하는 제3단계를 더 포함하는 것을 특징으로 하는 인쇄회로용 동박의 제조방법.
  14. 제13항에 있어서,
    상기 실란은 에폭시계 또는 아민계인 것을 특징으로 하는 인쇄회로용 동박의 제조방법.
KR1020100041479A 2010-05-03 2010-05-03 인쇄회로용 동박 및 그 제조방법 KR101224034B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100041479A KR101224034B1 (ko) 2010-05-03 2010-05-03 인쇄회로용 동박 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100041479A KR101224034B1 (ko) 2010-05-03 2010-05-03 인쇄회로용 동박 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110121950A KR20110121950A (ko) 2011-11-09
KR101224034B1 true KR101224034B1 (ko) 2013-01-18

Family

ID=45392656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100041479A KR101224034B1 (ko) 2010-05-03 2010-05-03 인쇄회로용 동박 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101224034B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540151B1 (ko) * 2013-06-18 2015-07-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR102392045B1 (ko) * 2014-12-23 2022-04-28 에스케이넥실리스 주식회사 전해 동박, 그리고 이를 포함하는 fccl 및 ccl

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074223A (ko) * 2000-02-03 2002-09-28 가부시키 가이샤 닛코 마테리알즈 레이저빔 드릴성이 우수한 동박 및 그 제조방법
JP2003193291A (ja) * 2001-12-28 2003-07-09 Furukawa Circuit Foil Kk 抵抗層付き銅箔とその製造方法
JP2004047681A (ja) 2002-07-11 2004-02-12 Nippon Denkai Kk プリント配線板用銅箔
KR20090081897A (ko) * 2008-01-25 2009-07-29 엘에스엠트론 주식회사 내열 특성이 개선된 인쇄회로용 동박

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074223A (ko) * 2000-02-03 2002-09-28 가부시키 가이샤 닛코 마테리알즈 레이저빔 드릴성이 우수한 동박 및 그 제조방법
JP2003193291A (ja) * 2001-12-28 2003-07-09 Furukawa Circuit Foil Kk 抵抗層付き銅箔とその製造方法
JP2004047681A (ja) 2002-07-11 2004-02-12 Nippon Denkai Kk プリント配線板用銅箔
KR20090081897A (ko) * 2008-01-25 2009-07-29 엘에스엠트론 주식회사 내열 특성이 개선된 인쇄회로용 동박

Also Published As

Publication number Publication date
KR20110121950A (ko) 2011-11-09

Similar Documents

Publication Publication Date Title
EP1448036B1 (en) Copper foil for fine pattern printed circuits and method of production same
KR100975491B1 (ko) 전해 동박 및 전해 동박의 제조 방법
JP3058445B2 (ja) 特性の調整された、印刷回路基板用の電着された箔並びにそれを製造するための方法及び電解槽溶液
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
KR20060052031A (ko) 표면 처리 동박 및 회로 기판
JP2006299320A (ja) 高強度を有する低粗度銅箔及びその製造方法
CN111771015B (zh) 电解铜箔以及使用该电解铜箔的锂离子二次电池用负极、锂离子二次电池、覆铜层叠板和印刷布线板
US20020015833A1 (en) Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP7164366B2 (ja) 高周波信号伝送に応用される銅箔の製造方法、及び回路基板アセンブリの製造方法
KR20190049818A (ko) 구리박 및 이것을 갖는 동장 적층판
KR101549251B1 (ko) 전해 동박 및 배선판
KR102655111B1 (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
JP2001181886A (ja) 電解銅箔
US20070090086A1 (en) Two-layer flexible printed wiring board and method for manufacturing the two-layer flexible printed wiring board
JP4447594B2 (ja) ２層フレキシブルプリント配線板及びその２層フレキシブルプリント配線板の製造方法
KR101168613B1 (ko) 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판
KR100743512B1 (ko) 표면처리 동박의 제조방법
US7794578B2 (en) Method for preparing a circuit board material having a conductive base and a resistance layer
KR101224034B1 (ko) 인쇄회로용 동박 및 그 제조방법
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
KR102323903B1 (ko) 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
JP2004263296A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP5481591B1 (ja) キャリア付き銅箔
TWI647096B (zh) 表面處理銅箔及其製造方法
JP4540100B2 (ja) ２層フレキシブル銅張積層板及びその２層フレキシブル銅張積層板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 6