JP2003200524A - 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 - Google Patents

抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板

Info

Publication number
JP2003200524A
JP2003200524A JP2001401410A JP2001401410A JP2003200524A JP 2003200524 A JP2003200524 A JP 2003200524A JP 2001401410 A JP2001401410 A JP 2001401410A JP 2001401410 A JP2001401410 A JP 2001401410A JP 2003200524 A JP2003200524 A JP 2003200524A
Authority
JP
Japan
Prior art keywords
resistance layer
copper foil
layer
resistance
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001401410A
Other languages
English (en)
Inventor
Toshio Tani
俊夫 谷
Tadao Nakaoka
忠男 中岡
Kenji Kawada
健二 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Circuit Foil Co Ltd
Original Assignee
Furukawa Circuit Foil Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Circuit Foil Co Ltd filed Critical Furukawa Circuit Foil Co Ltd
Priority to JP2001401410A priority Critical patent/JP2003200524A/ja
Publication of JP2003200524A publication Critical patent/JP2003200524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 シート抵抗値が高く、また銅との同時溶解を
起こしづらい抵抗層を備えた抵抗層内蔵型銅張り積層板
を提供する。 【解決手段】 両面がJIS B 0601で規定する
10点平均粗さ(Rz)で0.5〜2.5μmの表面粗さに
なっている基体銅箔1の少なくとも一方の表面に、電気
抵抗率が0.05〜2μΩ・mである導電性物質から成
る抵抗層2が、好適には5〜300mg/m2の厚みで形
成されている抵抗層付き銅箔が、絶縁基材Dの片面また
は両面にラミネートされている抵抗層内蔵型銅張り積層
板C。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は抵抗層内蔵型銅張り
積層板とそれを用いたプリント回路基板に関し、更に詳
しくは、絶縁基材にラミネートすることにより高抵抗の
抵抗回路が内蔵されたプリント回路基板を製造する際に
用いて好適な抵抗層内蔵型銅張り積層板に関する。
【0002】
【従来の技術】携帯電話に代表されるように、各種の機
能を備えた電気・電子機器の軽薄短小化が急速に進んで
いる。その発展は、各種半導体部品の微小製造技術,半
導体部品を搭載するプリント回路基板の多層化技術、更
にはプリント回路基板への搭載部品の高密度実装技術な
どで裏付けられている。
【0003】そして、最近の消費者動向として、更なる
軽薄短小化への要求が強まっている。しかしながら、搭
載部品の微小化には限界があり、従来の表面実装技術を
前提にすると、それら部品の高密度実装化も限界に近づ
きつつある。このようなことから、プリント回路基板の
表面のうち、可成りの面積を占める搭載部品の面積を小
さくするために、搭載部品の実装点数を低減化すること
が求められている。
【0004】このような要求に応える試みの1つとし
て、大きな実装面積を占める部品(例えば、インダク
タ,キャパシタ,抵抗器など)をプリント回路基板の内
層に内蔵して、実質的な高密度実装とコスト低減、およ
び性能向上を実現するための努力がなされている。この
部品内蔵化の技術に関しては、例えば多層構造のセラミ
ック回路基板において、その内層に厚膜ペーストなどの
導電性ペーストを焼き付けることにより抵抗回路のパタ
ーンを形成したものが知られている。
【0005】しかしながら、このセラミック回路基板の
場合、抵抗回路のパターンをトリミングして抵抗回路の
抵抗値を所定値に調整することができず、また内蔵され
ている抵抗回路の抵抗値の精度が低く、更には高価格で
もある。そのため、従来から汎用されている樹脂基材を
用いて製造されるプリント回路基板に対比すると、用途
は限定され、また、将来予想されるシステムLSIなど
の能動部品の内蔵化は不可能である。
【0006】一方、導体回路形成用の銅箔の片面または
両面に、抵抗回路を形成するための材料層(抵抗層とい
う)を形成して成る抵抗層付き銅箔を樹脂基材にラミネ
ートして製造する抵抗回路内蔵型のプリント回路基板が
知られている。このプリント回路基板は、概ね、次のよ
うにして製造される。まず、上記した銅箔の抵抗層側の
面と絶縁樹脂から成る基材とをラミネートして銅張り積
層板にする。ついで、所定のエッチャントで1次エッチ
ングを行って、銅箔と抵抗層が一体化した状態になって
いる所定の回路パターンを形成し、ついで、この回路パ
ターンの表面側に位置する導体回路(銅箔)に対して2
次エッチングを行って当該銅箔の必要箇所のみを選択的
にエッチング除去し、その箇所の抵抗層は残置させる。
その後、全体の上に更に絶縁基材を積層し、抵抗層を内
蔵する。
【0007】このようなプリント回路基板の例として
は、Ohmega Technologies, Inc.からOmega-plyの商品名
で抵抗層内蔵銅張り積層板が市販されている。しかしな
がら、この抵抗層内蔵銅張り積層板は、シート抵抗値の
最高値が250Ω/sq程度と低く、また価格も従来の銅
張り積層板の10倍以上であるため、可成り特殊な用途
に限定使用されるにとどまっている。
【0008】また、特公昭55−42510号公報に
は、Sn−Ni合金で抵抗回路パターンを配線した抵抗
層内蔵のプリント回路基板が開示され、特開昭58−2
20491号公報には、Sn−Ni−Sの3元合金で抵
抗回路パターンを形成したプリント回路基板が開示され
ている。しかしながら、これらのプリント回路基板は、
いずれも、抵抗層のSn成分が導体回路であるCu成分
と室温下においても反応してSn−Cu化合物を生成す
るので、時間経過とともに、または高温環境下にある
と、上記反応生成物の成長が進んで抵抗回路の抵抗値が
変化するという問題が生ずる。
【0009】また、後者のプリント回路基板の場合に
は、Cu成分がS成分で腐食されることもあるので、抵
抗回路の経時的な抵抗値の変化という問題だけではな
く、導体回路それ自体も変質するという問題が発生す
る。なお、抵抗層の構成材料としては、例えば特許第3
022969号に、金属CrにC成分とO成分を含む材
料が記載されている。この抵抗層は、導電性材料と絶縁
材料の積層箔であって、厚み0.1〜0.4μmで、その
シート抵抗値は15〜1000Ω/sqである。また、特
開平10−51098号公報にも、金属Cr層または金
属Crを含むクロメート層で抵抗層を形成することが開
示されている。
【0010】
【発明が解決しようとする課題】ところで、現在汎用さ
れているプリント回路基板に実装されている抵抗器の抵
抗値は、概ね、10Ω/sq〜1MΩ/sqの範囲内にあ
る。しかしながら、前記した抵抗回路内蔵型の従来のプ
リント回路基板の場合、その抵抗層のシート抵抗値は高
々1kΩ/sq程度であり、上記した10Ω/sq〜1MΩ/
sqの範囲に比べれば非常に低い水準にある。
【0011】したがって、このような抵抗回路内蔵型の
プリント回路基板において、その抵抗回路の抵抗値を現
行の水準にまで高めようとすると、抵抗回路パターンの
全長を長くしなければならない。しかしながら、そのよ
うな対策の場合、内蔵されている抵抗回路パターンの面
積を大きくすることが必要となり、その結果、他の実装
部品の搭載面積は小さくなり、その高密度実装が阻害さ
れてしまう。
【0012】また、特許第3022969号に記載され
ている抵抗層は、そのシート抵抗値が1kΩ/sq程度で
あり、確かに、前記した他の先行技術の場合に比べれば
高い水準にある。しかしながら、その構成材料は金属C
r系であって、いわば汎用材料とはいえないという問題
がある。例えば高価格である。また、前記した1次エッ
チング時に使用するエッチャントは抵抗層の金属Cr系
材料もエッチング除去できるものでなければならないの
で、特殊なものとなり、またエッチング条件も厳しくな
るという問題が生ずる。しかも、そのような過酷なエッ
チング条件に、既に形成されている導体回路(Cu)も
晒されるので、結局、形成された導体回路の信頼性は低
下し、同時に抵抗回路の抵抗値精度も低下することがあ
る。
【0013】また、従来からある抵抗層付き銅箔に用い
られている銅箔(基体銅箔)は、そのほとんどが電解銅
箔である。この電解銅箔は、一般に、表面がTiやステ
ンレス鋼から成る回転ドラムの当該表面にCuを連続的
に電着させて銅箔を成膜したのち、その銅箔を連続的に
剥離して製造されている。製造された銅箔は、通常、回
転ドラム側の表面が平滑で光沢面になっていてシャイニ
ー面(S面)と呼ばれ、電解めっき液側の表面が粗面に
なっていてマット面(M面)と呼ばれている。
【0014】そして、抵抗層付き銅箔の製造に際して
は、従来、上記した粗面(M面)に抵抗層が形成されて
いるのが通例である。ラミネート後に樹脂絶縁基材との
接合強度を確保するためである。しかしながら、最近の
プリント回路基板において強く要求されている配線のフ
ァインパターン化という問題との関係では、上記した抵
抗層付き銅箔を用いると、1次エッチングや2次エッチ
ング時にファインな導体回路や抵抗回路を形成すること
が困難であるという問題が生じている。
【0015】本発明は、従来の抵抗回路内蔵型のプリン
ト回路基板における上記した問題を解決することができ
る抵抗層内蔵型銅張り積層板とそれを用いたプリント回
路基板の提供を目的とする。具体的には、抵抗層が現行
のチップ抵抗器の抵抗値と近似した大きさの抵抗値を有
し、しかも、1次エッチング時や2次エッチング時に
は、現行のエッチャントを用いることにより、銅箔と抵
抗層の同時溶解,銅箔のみの選択的なエッチングのいず
れもが可能である材料で構成されており、更には、ファ
インな導体回路と抵抗回路を形成することができる抵抗
層内蔵型銅張り積層板の提供を目的とする。
【0016】
【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、両面がJIS B 060
1で規定する10点平均粗さ(Rz)で0.5〜2.5μm
の表面粗さになっている基体銅箔の少なくとも一方の表
面に、電気抵抗率が0.05〜2μΩ・mである導電性
物質から成る抵抗層が形成されている抵抗層付き銅箔が
絶縁基材の片面または両面にラミネートされていること
を特徴とする抵抗層内蔵型銅張り積層板が提供される。
【0017】また、本発明においては、上記した抵抗層
内蔵型銅張り積層板を用いたプリント回路基板であっ
て、内層または/および外層には、前記基体銅箔から成
る導体回路と前記抵抗層から成る抵抗回路が積層された
回路のパターンが形成されていることを特徴とするプリ
ント回路基板が提供される。
【0018】
【発明の実施の形態】図1に、本発明の抵抗層内蔵銅張
り積層板の1例Cを示す。この銅張り積層板Cは、基体
銅箔1と抵抗層2から成る後述の抵抗層付き銅箔Aが絶
縁基材Dにラミネートされた構造になっている。ここ
で、絶縁基材Dとしては、従来からプリント回路基板の
基材として用いられているものであれば何であってもよ
く、格別限定されるものではない。例えば、エポキシ
系、ポリイミド系、ポリエステル系、またはフェノール
系などの熱硬化性樹脂から成る基材や、これら樹脂と
紙、ガラス布、ガラス繊維などとの複合材のプリプレグ
をあげることができる。
【0019】このような絶縁基材Dと、抵抗層付き銅箔
Aとのラミネートは、当該抵抗層付き銅箔の抵抗層2側
の面と絶縁基材とを重ね合わせ、熱プレスして実現する
ことができる。したがって、ラミネート後に得られた積
層板Cにおいては、最外層が基体銅箔から成り、抵抗層
2は絶縁基材と接合した状態で内蔵されることになる。
【0020】そして、この抵抗層内蔵銅張り積層板Cに
対して、後述する1次エッチング、2次エッチングを行
うことにより、基体銅箔1と抵抗層2の所定の回路パタ
ーンが形成された抵抗回路を内蔵するプリント回路基板
が製造される。ここで、上記した抵抗層付き銅箔の基本
例Aを図2に示す。この銅箔Aは、基体銅箔1の片面1
aに後述する抵抗層2が形成されている。また、抵抗層
2は両面に形成されていてもよい。
【0021】ここで、基体銅箔1としては、圧延銅箔や
後述する電解銅箔のいずれであってもよいが、その両面
1a,1bは、JIS B 0601で規定する10点
平均粗さ(Rz)で0.5〜2.5μmの光沢面になってい
るものが使用される。なお、圧延銅箔は、一般に、銅の
鋳塊に熱間圧延,冷間圧延を行って製造されており、そ
の両面は光沢面であるが、電解銅箔の場合は、S面とM
面を有し、片面のみが光沢面になっている。
【0022】しかしながら、通常の圧延銅箔の表面に
は、圧延ロール表面の微細な疵やオイルピットなどによ
る圧延痕が発生することがあり、しかもその圧延痕は上
記Rz値より大きい粗さであるため、圧延銅箔を使用する
場合、前記圧延痕が発生していないものを使用すべきで
ある。一方、S面とM面を有する電解銅箔の場合、電解
めっき液にメルカプト基を有する化合物を添加してカソ
ード電解を行うと、S面よりもM面の方が平滑であっ
て、かつ、優れた機械的特性と耐熱性を有する電解銅箔
を製造することができる。
【0023】したがって、上記した方法で製造した電解
銅箔を、続いて、スキンパス程度の軽い圧下率かまたは
スキンパス以上の圧下率で圧延することにより、両面を
超平滑にして使用することが好ましい。このようなメル
カプト基を有する化合物としては、例えば3−メルカプ
ト1−プロパンスルホン酸塩,HS(CH2)3SO3Na
などをあげることができる。
【0024】なお、上記したメルカプト基を有する化合
物に加えて、更に、塩素イオンと、デンプンやセルロー
ス誘導体に代表される高分子多糖類、または低分子量の
膠を電解めっき液に添加すると、一層優れた両面光沢の
電解銅箔を得ることができる。上記したセルロース誘導
体としては、例えばカルボキシメチルセルロースナトリ
ウムやカルボキシメチルヒドロキシエチルセルロースエ
ーテルのような水溶性セルロースエーテルをあげること
ができる。また低分子量の膠としては、例えば、PBF
(商品名、ニッピゼラチン社製)やPCRA(商品名、
Peter Cooper社製)のように、膠やゼラチンを酵素や酸
またはアルカリで分解して例えば分子量を1万以下と
し、ゼリー強度を小さくしたものをあげることができ
る。
【0025】銅箔Aは、上記抵抗層2側の表面を例えば
ガラスエポキシ樹脂から成る絶縁基材(図示しない)と
ラミネートして使用される。したがって、ラミネート後
に得られた積層板においては、最外層が基体銅箔から成
り、抵抗層は絶縁基材と接合した状態で内蔵されること
になる。ここで、基体銅箔1の表面1a(1b)のRz値
を0.5〜2.5μmと規定した理由は以下のとおりであ
る。
【0026】Rz値が上記した値になっていると、その表
面は平滑である。そのため、後述する抵抗層を均一にか
つ薄く形成することができる。その結果、絶縁基材との
ラミネート後における1次エッチング時や2次エッチン
グ時に、ファインな回路パターンの形成が可能であると
ともに、Cuの選択的なエッチング除去が可能で、形成
された抵抗回路の抵抗値が非常に高くなるからである。
【0027】次に抵抗層2について説明する。この抵抗
層2は、電気抵抗率が0.05〜2μΩ・mである導電
性物質で構成される。具体的には、上記導電性物質を基
体銅箔1の表面に電析で形成して抵抗層とすることが好
適である。なお、上記した電気抵抗率は温度298K近
辺における値である。
【0028】抵抗層2は、最終的には内蔵された抵抗回
路のパターンに転化するとはいえ、広い範囲の導電性を
備えていることが必要であり、また、高抵抗の抵抗回路
になるためには、薄く、しかも厚みのばらつきがない均
一な層として形成されることが必要である。このような
ことを勘案すると、抵抗層の形成方法としては、銅箔へ
の均一皮膜形成に最も好適である電析を適用することが
好ましい。
【0029】その場合、電気抵抗率が0.05μΩ・m
より小さい導電性物質で抵抗層2を形成すると、高いシ
ート抵抗値の抵抗層を形成するためには、当該抵抗層の
厚みを非常に薄くすることが必要になる。しかし、その
ような薄い抵抗層では、2次エッチング(銅の選択的エ
ッチング)時に基体銅箔と共に溶解されやすくなり、結
局、厚みが均一な層形成が困難になる。また、電気抵抗
率が2μΩ・mより大きい導電性物質の抵抗層を電析で
形成することは極めて困難である。
【0030】このようなことから、抵抗層の形成に際し
ては、電気抵抗率が0.05〜2μΩ・mである導電性
物質が使用される。なお、ここでいうシート抵抗値と
は、これら銅箔A,Bの抵抗層側を絶縁基材とラミネー
トしたのち、表面の基体銅箔のみを選択的にエッチング
除去し、残存する抵抗層について測定される抵抗値のこ
とである。
【0031】抵抗層は、用いる導電性物質の種類に応じ
て、次の2つのタイプのものになる。第1のタイプの抵
抗層は、98質量%以上の単一成分を主成分として含
み、残部は不可避的不純物または1質量%未満のCu成
分を含むものである。第2のタイプの抵抗層は、95質
量%以上の主成分と3質量%以下の副成分を含み、残部
は不可避的不純物または1質量%未満のCu成分を含む
ものである。
【0032】第1のタイプの抵抗層における単一成分と
しては、例えば、Ni,Co,Pd,Biのいずれかを
あげることができる。また、Ni−Pd,Ni−Coの
ような共析相や、Pt単体も使用することができる。ま
た第2のタイプの抵抗層の場合、主成分としては上記し
た金属のいずれかを、副成分としては主成分の種類に応
じて例えばP,B,Pd,Bi,Wのいずれかをあげる
ことができる。
【0033】すなわち、第2のタイプの抵抗層の場合、
主成分と副成分を組み合わせた導電性物質としては、例
えば、前者を主成分、後者を副成分としたとき、Ni−
P,Ni−B,Co−P,Co−B,Ni−Bi,Ni
−W,Ni−Pdなどをあげることができる。第1のタ
イプの抵抗層,第2のタイプの抵抗層は、上記した導電
性物質を主体として構成されているが、更には、不可避
的不純物または1質量%未満のCu成分が含まれていて
もよい。
【0034】これらのうち、Cu成分の含有量が規制さ
れる理由は以下のとおりである。まず、銅箔Aは、抵抗
層側の面を絶縁基材にラミネートとしたのち1次エッチ
ングを行って、一旦、基体銅箔と抵抗層2が積層された
状態で所定パターンの回路を形成する。ついで、2次エ
ッチングを行って、抵抗回路を形成したい部分の基体銅
箔部分を選択的にエッチング除去して所望するパターン
の抵抗回路が形成される。
【0035】その場合、抵抗層にCu成分が含有されて
いると、上記したエッチングの過程で抵抗層のCu成分
が溶解除去されることになる。その結果、抵抗層の均一
性は劣化し、そのシート抵抗値のばらつきが大きくな
る。また、オーバーエッチングも起こりやすくなり、シ
ート抵抗値が設計値よりも大きくなるという事態が発生
する。更には、Cu成分を含有したままの状態で抵抗回
路がプリント回路基板に内蔵されていると、時間経過と
ともに、Cu成分の酸化や腐食などにより抵抗回路の抵
抗値が変動し、プリント回路基板の長期信頼性は低下す
る。
【0036】このような事態の発生を防止するために、
銅箔Aの抵抗層においては、Cu成分を含有しないこと
を最適とするが、含有されている場合であってもその含
有量は1質量%以下に規制される。なお、銅箔Aの場
合、1次エッチング時には、回路パターン形成に従来か
ら使用されている塩化第二銅や塩化第二鉄の水溶液をエ
ッチャントとして用いることができる。これらのエッチ
ャントは、基体銅箔と抵抗層を所定の回路パターンで同
時に形成することができる。
【0037】基体銅箔のみを選択的にエッチング除去す
る2次エッチングにおいては、アルカリアンモニア系,
過酸化水素−硫酸系などの一般的なエッチャントを用い
ることができる。これらの抵抗層の厚みは5〜300mg
/m2に設定されることが好ましい。この厚みが5mg/
2より薄い場合は、前記した2次エッチング時におけ
る銅箔の選択的なエッチング除去が円滑に進まず、抵抗
層も部分的にエッチング除去されてしまうので、形成さ
れた抵抗回路の抵抗値のばらつきが大きくなるからであ
る。とくに第2のタイプの抵抗層の場合はその傾向が強
く発現する。
【0038】また、厚みが300mg/m2より厚くなる
と、そのシート抵抗値は50Ω/sqを大きく下回るよう
になり、高抵抗の抵抗回路の形成という本発明の目的に
そぐわなくなるからである。なお、第1のタイプの抵抗
層の場合、その厚みを薄くしていくと急激にシート抵抗
値が高くなっていく。すなわち、抵抗層が薄くなると、
形成された抵抗層の厚みによってシート抵抗値は大きく
変動する。そのため、抵抗値が所定の設計値となるよう
に抵抗層の厚みを制御することが困難になる。
【0039】その点では、第2のタイプの抵抗層は、副
成分の配合量を調節することにより、高抵抗領域におい
て、その抵抗値を設計値にコントロールしやすいという
利点を備えている。例えば、Ni,Coを主成分とした
場合、副成分としてP,B,Pd,Bi,Wなどの配合
量を調節して抵抗値の制御が可能であり、Pdを主成分
とした場合には、Ni,P,B,Wを副成分とし、所定
の抵抗値となるようにそれらの配合量を調節すればよ
く、Bを主成分とした場合には、P,Wを副成分として
それらの配合量を調節すればよい。
【0040】これらの副成分は、いずれも、主成分の場
合と同様に、Cu成分に比べてマイグレーションを起こ
しづらく、低温域ではCu成分と化合物を生成しにく
く、また主成分との間では化学結合性が良好であるた
め、微量転化により、単一成分の量で抵抗値を制御しよ
うとする第1のタイプの抵抗層の場合に比べて、副成分
の配合量をわずかに変化させるだけで各種値の抵抗値を
発現させることができる。換言すれば、10kΩ/sq以
上の高いシート抵抗値の領域を想定した場合であって
も、副成分の配合量を微量変化させるだけで、その高抵
抗領域内でシート抵抗値の制御が可能となる。
【0041】しかしながら、他方では、多量の副成分を
配合すると、前記した銅箔の選択的エッチングを行う2
次エッチング時において、抵抗層は用いたエッチャント
に溶解しやすくなり、その結果、形成された抵抗回路の
抵抗値は設計値から外れやすくなる。そのため、第2の
タイプの抵抗層においては、主成分は95質量%以上と
し、この副成分の配合量は3質量%以下に設定される。
【0042】抵抗層の厚みは10〜50mg/m2である
ことが更に好ましい。抵抗層の厚みも均一に維持され、
そのシート抵抗値は0.5kΩ/sq〜500kΩ/sqと高
い値を示すようになるからである。また、このときに
は、シート抵抗値が、その平均値に対し±5%以内にあ
って、安定化する。その場合、抵抗層の厚みが薄いとき
には、第1のタイプの抵抗層の方が第2のタイプの抵抗
層よりも高いシート抵抗値を示す傾向が認められる。逆
に抵抗層の厚みを厚くすると、第2のタイプの抵抗層の
方が第1のタイプの抵抗層よりも高いシート抵抗値を示
すようになる。
【0043】銅箔Aの製造に際しては、前記したよう
に、基体銅箔1に対して電析で抵抗層2を形成すること
が好ましい。均一な薄膜形成が可能であり、またその厚
み制御が容易であるからである。その場合、用いる電解
めっき液としては、前記した所望の導電性物質のイオン
を含み、かつ、Cuイオンの濃度が20ppm以下で、塩
素イオンの濃度が10ppm以下に調整された水溶液であ
ることが好ましい。
【0044】Cuイオン濃度が20ppmより高い状態で
電析を行うと、形成される抵抗層におけるCu成分の含
有量は1質量%より多くなって、前記した不都合が発生
するようになるからである。基体銅箔1の表面に継続的
に電析を行っていると、基体銅箔から電解めっき液にC
u成分が溶解し、電解めっき液中にCuイオンが蓄積さ
れてくるので、本発明においては、例えば弱電解処理を
継続的に実施して電解めっき液中のCuイオンを強制的
に除去し、その濃度を上記した値に維持する。
【0045】また、電解めっき液中に塩素イオンが含有
されていると、電析終了後に抵抗層付き銅箔を水洗・乾
燥しても、塩素は完全に除去されずに残存し、製造した
プリント回路基板の抵抗回路や導体回路の塩素腐食が起
こるようになるので、本発明においては、電解めっき液
中の塩素イオン濃度を10ppm以下に規制する。銅箔A
の実使用に際しては、保管過程における基体銅箔の防錆
のために、また絶縁基材とのラミネートを行うこととの
関係で、耐熱性,耐酸化性,耐薬品性,接合強度の向上
などの機能を付与するために、その両面に表面処理が施
されていることを好適とする。
【0046】具体的には、図3で示したように、銅箔A
の両面に表面処理層3が形成されている銅箔A1にして
実使用に供することが好ましい。このような表面処理と
しては、Zn,Zn合金,Cu−Zn合金,Ni,Ni
合金、Sn,Sn合金,Co,Co合金,Sbなどのめ
っき処理,クロメート処理,シランカップリング処理な
どをあげることができる。これらのうち、Znめっき処
理,クロメート処理,シランカップリング処理はとくに
有効である。
【0047】なお、以上説明した銅箔Aを外層材として
用いる場合には、図4で示したように、銅箔Aの抵抗層
2側に、Bステージまたは半硬化状態にある絶縁樹脂層
4や、エポキシ系,アクリル系,ポリイミド系の接着剤
層4を形成した抵抗層付き銅箔A2にしてもよい。ま
た、銅箔Aを内層材として使用することを考慮すると、
基体銅箔1としては、その伸び率が4%以上であるもの
を採用することが好ましい。フォイルクラックの発生防
止や層間接続の信頼性向上に資するからである。
【0048】次に、基体銅箔1について説明する。本発
明では、電解銅箔や圧延銅箔を使用することができる
が、それらに対しては次のような表面修飾を施したもの
であってもよい。まず、図5で示したように、両面のRz
値が0.5〜2.5μmの光沢面になっている上記した基
体銅箔1(1A0)の片面1aに例えばCuの微細粒子
を析出させる粗面化処理を行って粗化層5を形成した基
体銅箔1Aを使用することができる。また、図6で示し
たように基体銅箔1A0の両面に粗化層5が形成されて
いる基体銅箔1Bであってもよい。
【0049】これらの銅箔1A,1Bのうち、銅箔1A
は外層材用として用いられ、銅箔1Bは内層材用として
用いられる。いずれにおいても、これらの銅箔1A,1
Bは、絶縁基材とラミネートしたときに、当該絶縁基材
との接合強度を高めることができる。これらの銅箔1
A,1Bにおいては、粗化層5が形成される銅箔1A0
の表面はRz値が0.5〜2.5μmの光沢面になっている
ので、そこには微細な粗化粒子(例えばCu微細粒子)
を非常に均一に析出させることができる。したがって、
絶縁基材とラミネートしたときに、その接合面における
絶縁基材との実質的な接合面積は極めて大きくなり、そ
の結果、接合強度は増大し、かつ安定化する。そのた
め、耐環境性や耐熱剥離性は格段に向上し、製造される
プリント回路基板は回路パターンと絶縁基材との接合信
頼性の高いものになる。
【0050】また、これらの銅箔1A,1Bを用いる
と、絶縁基材とのラミネート後において、回路のパター
ニング時に、用いるレジストマスクの密着性は向上し、
解像度は高くなり、その結果、エッチング時にファイン
な回路パターンの形成が可能となる。その場合、粗化層
5が形成される銅箔1A0のRz値が2.5μmより大きく
なると、それにつれて、上記した効果は減退していく。
そのようなことからも、本発明においては、銅箔1A0
のRz値は2.5μm以下に規制される。
【0051】粗化層5のRz値は1〜4μmにすることが
好ましい。Rz値が1μmより小さいときは、2次エッチ
ング時におけるCuの選択エッチング性は良好で、安定
した抵抗層の形成が可能で、可成り高抵抗の抵抗回路を
形成することができるが、その反面、例えばエポキシ系
の絶縁基材とのラミネート時に高い接合強度が得られな
いという問題がある。
【0052】またRz値が4μmより大きくなると、絶縁
基材との接合強度は増大するとはいえ、ファインな回路
パターンの形成が極めて困難となり、本発明の目的を実
現することが困難になる。したがって、この銅箔1A,
1Bは、製造目的のプリント回路基板への要求特性,絶
縁基材との接合強度,形成する回路パターンのファイン
化の程度などとの関係で使用時の選択を図ればよい。
【0053】ところで、基体銅箔1の厚みは、製造した
抵抗層付き銅箔の用途や求められる必要特性、また内層
材として用いるのか、外層材として用いるのかなどの使
用態様に応じて適切に決められる。例えば内層材として
用いる場合には、基体銅箔1の厚みは18μm以上であ
ることが好ましく、ファインな回路パターンが要求され
る外層材として用いる場合には、9μmまたは12μm
であることが好ましい。
【0054】高度なファインパターンの導体(抵抗)回
路が要求される外層材用の抵抗層付き銅箔や、プリント
回路基板の製造過程で例えばレーザ穴あけ加工が施され
る抵抗層付き銅箔の場合、次のような基体銅箔を使用す
ることができる。その1つは、図7で示したように、キ
ャリア銅箔6を用いた銅箔1Cである。この銅箔1C
は、比較的厚いキャリア銅箔6の片面6aに剥離層7を
介して厚みが3μmまたは5μmの銅箔層8が回路形成
用のCu導体層として形成され、更にこの銅箔層8の表
面に前記した粗化層5が形成されているものである。
【0055】この銅箔1Cの場合、上記した銅箔層8が
図2または図5で示した基体銅箔1(1A0)として機
能し、プリント回路基板の製造後にあっては、導体回路
に転化する銅層であり、この銅箔層8の表面に本発明の
抵抗層2が形成されることになる。なお、この回路形成
用のCu導体層(銅箔層)は、前記したメルカプト基を
有する化合物を含む電解めっき液の電析で形成すると、
エッチング時にファインな導体回路を形成することがで
きて好適である。
【0056】この銅箔1Cを用いて製造した抵抗層付き
銅箔は、絶縁基材とラミネートされたのち、キャリア銅
箔6が剥離または溶解除去される。そして、絶縁基材側
に残置する薄い銅箔層8(およびその下に位置する抵抗
層)に対して、エッチングやレーザ加工が施される。図
8は、図7で示した銅箔1Cにおいて、剥離層7と銅箔
層8の間に耐熱剥離層9を介装した銅箔1Dを示す。こ
の銅箔1Dは、銅箔1Cと同じ機能を発揮するととも
に、耐熱性が向上していて、例えば温度が300℃前後
になってもキャリアピールは低温時に比べて大きく上昇
しないので、キャリア銅箔6の剥離性が良好である。
【0057】また、銅箔1Dにおいて、耐熱剥離層9を
レーザ吸収層に置換すれば、その銅箔は、レーザ穴あけ
加工が容易となり、直接、銅箔層8に穴あけ加工が実現
可能な基体銅箔になる。なお、直接にレーザ穴あけ加工
が可能である銅箔としては、図9で示したように、図5
で示した銅箔1Aの他方の表面にレーザ吸収層9が形成
されている銅箔1Eであってもよい。
【0058】以上説明した基体銅箔を用いて抵抗層付き
銅箔を製造し、その抵抗層付き銅箔と絶縁基材をラミネ
ートして、図1に示したような本発明の抵抗層内蔵型銅
張り積層板Cを製造する。そして、その銅張り積層板C
を用い、次のようにして本発明の抵抗回路を内蔵するプ
リント回路基板が製造される。
【0059】まず、図10で示したように、銅張り積層
板Cの基体銅箔1の上に、所定のパターンでレジストマ
スク10をパターニングする。ついで、前記したような
所定のエッチャントを用いて1次エッチングを行い、図
11で示したように、絶縁基材Dの上に基体銅箔と抵抗
層が積層された回路パターンを形成する。このとき、基
体銅箔1と抵抗層2が既に説明した状態になっているの
で、1工程で両者の同時エッチングが可能である。
【0060】ついで、レジストマスクを一旦除去して基
体銅箔から成る形成回路1’を表出させ(図12)、再
度、この形成回路1’の表面に所定のパターンでレジス
トマスク10’をパターニングする(図13)。そし
て、前記したような所定のエッチャントを用いて2次エ
ッチングを行い、形成回路1’のCuを選択的にエッチ
ング除去して、図14で示したように、所定の導体回路
1''を形成する。このとき、抵抗層2はエッチング除去
されず、1次エッチングの状態を維持している。
【0061】最後に、レジストマスク10’を除去す
る。その結果、図15で示したように、絶縁基材Dの上
には、所定のパターンで配線された抵抗回路2’とその
上に配線されている所定パターンの導体回路1''を有す
る本発明のプリント回路基板が得られる。
【0062】
【実施例】実施例1〜42,比較例1〜7 (1)抵抗層付き銅箔の製造 以下の基体銅箔を用意した。 1)WS70:商品名、古河サーキットフォイル(株)
製,180℃で5分間保持後の伸び率が15%の両面光
沢電解銅箔。厚み70μm。
【0063】2)WS18:商品名、古河サーキットフ
ォイル(株)製,180℃で5分間保持後の伸び率が1
5%の両面光沢電解銅箔。厚み18μm。 3)WS12:商品名、古河サーキットフォイル(株)
製,180℃で5分間保持後の伸び率が15%の両面光
沢電解銅箔。厚み12μm。 4)圧延18:日本製箔(株)製の圧延銅箔。古河電気
工業(株)製のタフピッチ銅板を6段ロールと12段ロ
ールで圧延して製造。180℃で5分間保持後の伸び率
が15%。厚み18μm。
【0064】5)WSR18:商品名、古河サーキット
フォイル(株)製。上記WS18をスキンパス程度の圧
下率で圧延。180℃で5分間保持後の伸び率12%。
厚み18μm。 6)DSTF−WS18:商品名、古河サーキットフォ
イル(株)製の光沢面粗化銅箔。厚み18μm。
【0065】7)FLD−WS18:商品名、古河サー
キットフォイル(株)製の両面粗化銅箔。厚み18μ
m。 8)F−DPWM5/35:商品名、古河サーキットフ
ォイル(株)製のキャリア付き銅箔。厚み35μm。銅
箔層の厚み5μm。 9)F−DPWS5/35:商品名、古河サーキットフ
ォイル(株)製のキャリア付き銅箔。厚み35μm。銅
箔層の厚み5μm。
【0066】10)F−CPWM5/35:商品名、古河
サーキットフォイル(株)製の高耐熱剥離性とダイレク
トレーザ加工性を備えたキャリア付き銅箔。厚み35μ
m。銅箔層の厚み5μm。 11)F2B−WS12:商品名、古河サーキットフォイ
ル(株)製のレーザ加工性を備えた銅箔。厚み12μ
m。
【0067】12)MP12:商品名、古河サーキットフ
ォイル(株)製の電解銅箔。180℃で5分間保持後の
伸び率10%。厚み12μm。 13)MP18:商品名、古河サーキットフォイル(株)
製の電解銅箔。180℃で5分間保持後の伸び率10
%。厚み18μm。 これらの基体銅箔において、抵抗層を形成しようとする
表面の粗さを測定し、その結果を表1,2に示した。
【0068】ついで、これら基体銅箔の上記表面に粗面
化処理を行って粗化層を形成した。なお、粗面化処理は
以下のとおりである。まず、主に、Cu:30g/d
m3,H2SO4:150g/dm3から成る電解液中におい
て、電流密度:280C/dm2でカソード電解を行い、
ついで、主に、Cu:70g/dm3,H2SO4:100
g/dm3から成る電解液中において、電流密度:280
C/dm2のカソード電解を行った。
【0069】そして、粗化層の表面粗さを測定した。以
上の結果を一括して表1と表2に示した。
【0070】
【表1】
【0071】
【表2】
【0072】次に、これら試料において、抵抗層を形成
すべき方の表面に、下記の条件で各種の導電性物質を電
析した。 Ni:NiSO4・6H2O 160g/dm3,H3BO3
30g/dm3,液温40℃,電流密度0.5A/dm2
【0073】Co:CoSO4・6H2O 50g/d
m3、H3BO3 30g/dm3,液温40℃,電流密度0.
5A/dm2。 Ni−Co:Ni(NH2SO3)2・4H2O 160g/
dm3(主成分とする場合)、または50g/dm3(副成分
とする場合),Co(NH2SO3)・4H2O10g/dm3
(副成分とする場合)、または100g/dm3(主成分
とする場合),H3BO3 30g/dm3,液温40℃,
電流密度0.5A/dm2
【0074】Ni−P:NiSO4・6H2O 175g
/dm3,H3PO3 10g/dm3,H 3PO3 1g/d
m3,液温25℃,電流密度0.5A/dm2。 Ni−B:NiSO4・6H2O 175g/dm3,(C
3)3N・BH3 10g/dm3,液温55℃,電流密度
0.5A/dm2。 Co−P:CoSO4・6H2O 50g/dm3,H3PO
4 10g/dm3,H3PO3 1g/dm3,液温25℃,
電流密度0.5A/dm2
【0075】Co−B:CoSO4・6H2O 50g/
dm3,(CH3)3N・BH3 10g/dm3,液温55℃,
電流密度0.5A/dm2。 Ni−Bi:NiSO4・6H2O 175g/dm3,B
2(SO4)3 40g/dm3,液温33℃,電流密度0.
5A/dm2。 Ni−W:NiSO4・6H2O 60g/dm3,Na2
4・2H2O 25g/dm3,液温30℃,電流密度0.
5A/dm2
【0076】Ni−Pd:パラブライト−TN20(日
本高純度化学社製),液温40℃,電流密度0.5A/d
m2。 Pd:パラブライト−SST−L(日本高純度化学社
製),液温55℃,電流密度0.5A/dm2。 Pd−Ni:PdNi466(デグサジャパン社製),
液温45°,電流密度0.5A/dm2
【0077】Bi:PF−B・ASID・05M(石原
薬品社製),液温40℃,電流密度0.5A/dm2。 Pt:プラタネックスIIILS(日本エレクトロプレー
ティング・エンジニヤーズ社製),液温65℃,電流密
度0.5A/dm2。 なお、Cu成分の含有量を多くする場合には、用いた電
解液に硫酸銅を添加することによって実施した。
【0078】形成された抵抗層の元素分析は、5重量%
塩酸と20重量%硝酸の混合水溶液で抵抗層を溶解し、
その水溶液に対し、原子吸光分析(日立製作所社製の機
種Z−6100を使用)またはICP分析(堀場製作所
社製の機種JY238−ULTRACEを使用)で定量
した。また、Cu成分の定量は、EPMAによる定量分
析結果をZAF補正して求めた。
【0079】なお、抵抗層の電気抵抗率は、金属データ
ブック改訂3版(日本金属学会編、1993年、丸善
(株))から試算した。その結果を表3,4に示した。
更に、抵抗層の表面に対し、下記の表面処理の一部また
は全部を順次行った。 処理1:Zn 10g/dm3,pH12の電解液を用い
て、室温下で1C/dm2のカソード電解処理。
【0080】処理2:CrO3 70g/dm3,pH12の
クロム酸液を用い、1C/dm2でカソード電解するクロ
メート処理。 処理3:サイラエース(チッソ社製のエポキシ系シラン
カップリング剤)の1g/dm3水溶液に浸漬するシラン
カップリング処理。 以上の結果を一括して表3,4に示した。
【0081】
【表3】
【0082】
【表4】
【0083】(2)特性の評価 各抵抗層付き銅箔を、常法に従ってFR基材4(ガラス
繊維強化エポキシ樹脂基板)に熱圧プレスしてラミネー
トした。キャリア付き銅箔の場合は、その後、キャリア
銅箔を剥離した。
【0084】ついで、表面の基体銅箔にドライフィルム
レジストでマスクを形成し、1次エッチングを行って銅
箔と抵抗層の両者をエッチング除去して回路パターンを
形成した。エッチャントとしては、塩化第二銅水溶液を
用いた。なおこのとき、別に幅10mmのパターンを作成
し、引張試験機(テンシロンジャパン社製)でピール強
度を測定した。
【0085】キャリア付き銅箔を用いた場合は、表出し
たキャリア銅箔の上に、Cu:70g/dm3、H2
4:100g/dm3から成る電解めっき液を用いて厚み
が18μm程度になるまでCuを電析したのちピール強
度を測定した。また、基体銅箔の上に、線幅50μm,
線間距離50μmの回路パターンを形成するためにレジ
ストをパターニングしたのち、1次エッチングを行って
回路パターンを形成してその評価を行った。
【0086】形成された導体(抵抗)回路のトップとボ
トムを観察し、トップ幅とボトム幅の差が10μm以下
のものを○,20μm以下のものを△,差が20μmを
超えるものや、エッチング残や回路の溶断のあるものを
×とした。ついで、再度マスクを形成したのち、次のよ
うな2次エッチングを行った。すなわち、正方形形状の
シート状抵抗パターンを残し、かつその抵抗パターンの
両側にCuの電極部を残した状態にマスクを形成したの
ち、エープロセス(メルテックス社製のエッチャント)
を用いて、表層部の基体銅箔のみを選択的にエッチング
除去した。
【0087】その後、ディジタルマルチメータ(松下電
器産業社製)を用いて抵抗測定した。測定点はn=5と
し、その平均値をもって抵抗層のシート抵抗値とした。
また、測定抵抗の最大値と平均値の差を求め、その値の
平均値に対する百分率を算出してばらつきとした。以上
の結果を一括して表5,6に示した。
【0088】
【表5】
【0089】
【表6】
【0090】実施例43〜66 表面粗さ(Rz)が1.6μmであり、厚みが18μm
であるWS18(古河サーキットフォイル(株)製)を
用意し、その片面に粗面化処理を行って粗化層を形成
し、図4で示した基体銅箔1Aを製造した。粗化層側の
表面粗さ(Rz)は2.5μmであった。
【0091】ついで、この銅箔1Aの表面に、表7,8
で示したように、Ni−3%P、およびNi−13%P
から成る各種導電性物質の抵抗層を形成し、更にその表
面に表7,8で示した表面処理を施して各種の抵抗層付
き銅箔を製造した。
【0092】
【表7】
【0093】
【表8】
【0094】これらの抵抗層付き銅箔とFR4基材とを
ラミネートしたのち、実施例1〜40と同じようにして
シート抵抗値,ピール強度,ファインパターンの形成性
などの特性を測定した。その結果を表9に示した。
【0095】
【表9】
【0096】また、4種類の導電性物質から成る抵抗層
のそれぞれにつき、抵抗層の厚みとシート抵抗値との関
係を図16に示した。表1〜9および図16から次のこ
とが明らかである。
【0097】(1)Rz値が2.5μmより大きい基体銅
箔を用いた比較例1,2,5の場合、粗面化処理をして
もしなくても、2次エッチング時におけるCuの選択的
なエッチング性が悪く、抵抗層も同時にエッチング除去
されて回路の溶断が発生している。そして当然のことと
してファインパターンは形成されていない。一方、Rz値
が2.5μmより小さい基体銅箔を用いた実施例37〜
40の場合、その表面に粗面化処理を行ってRz値が2.
5μmより大きい粗化層を形成しているにもかかわら
ず、シート抵抗値は高く、また良好なエッチング性を示
し、ファインパターンの形成が実現している。また、各
種の基体銅箔を用いた実施例36〜41、および樹脂付
き銅箔とした実施例42の場合も、同様の結果が得られ
ている。
【0098】(2)抵抗層の厚みが5mg/m2より薄い
比較例4の場合も、2次エッチング時に基体銅箔と抵抗
層の同時溶解が起こっている。逆に、抵抗層の厚みが極
端に厚い比較例7の場合は、1次エッチング時に基体銅
箔と抵抗層の同時溶解を実現することができない。この
ような場合は、残存する抵抗層を更にエッチング除去す
る工程が必要となり、生産性の低下や、形成パターンの
信頼性を招く。
【0099】(3)実施例7と実施例8,実施例11と
実施例12,実施例13と実施例14,実施例15と実
施例16,実施例17と実施例18の群におけるそれぞ
れの実施例を対比すると、前者はいずれも抵抗層が単一
成分で構成されているものであり、後者は抵抗層が主成
分と副成分で構成されているものである。そして、両者
はいずれも抵抗層の厚みは略同じであるが、互いのシー
ト抵抗値は異なっている。
【0100】その場合、抵抗層の厚みが略50mg/m2
である実施例7と実施例8の群では、後者の主成分と副
成分を含む抵抗層の方が高いシート抵抗値を示してい
る。逆に、抵抗層の厚みが略40mg/m2以下の群にお
いては、前者の単一成分から成る抵抗層の方が高いシー
ト抵抗値を示している。しかも、抵抗層の厚みが薄くな
るにつれて、シート抵抗値が高くなることは両者とも同
じであるが、単一成分から成る抵抗層の場合は上記した
傾向が顕著にあらわれている。
【0101】また、実施例18と、抵抗層の厚みが10
mg/m2より薄い実施例4〜6は、いずれも2次エッチ
ング時におけるCuの選択的なエッチング性が劣る傾向
にある。これは、副成分を含む抵抗層や、薄い抵抗層は
Cuのエッチャントに溶解しやすいためであると考えら
れる。更に、抵抗層の厚みが50mg/m2近辺にある実
施例7〜10の場合、基体銅箔のRz値が大きくなるにつ
れてシート抵抗値が高くなる傾向を示している。
【0102】(4)実施例20は、2次エッチング時に
抵抗層の一部も溶解し、その結果、ファインパターンの
形成が困難で、しかもシート抵抗値のばらつきが非常に
大きくなっている。これは、抵抗層にCu成分が1.2
質量%含有されているからであることがわかる。このよ
うなことから、抵抗層を構成する導電性物質におけるC
u含有率は1質量%以下に規制することが好ましいこと
がわかる。
【0103】(5)抵抗層がNi単体から成る実施例1
3と、更に副成分が含まれている抵抗層を有する実施例
14,21とを対比して明らかなように、抵抗層の厚み
を30mg/m2近辺に設定した場合、副成分の種類と含
有量によってシート抵抗値を変化させることができる。
また、実施例27〜35の場合のように主成分の種類を
変えても上記と同様の傾向が認められる。そして、実施
例33,34のように、抵抗層を構成する導電性物質の
電気抵抗率が1μΩ・mより高い場合であっても、抵抗
層の厚みを変えることにより、高いシート抵抗値が得ら
れている。
【0104】(6)抵抗層がNi単体から成る実施例4
3〜50の群,抵抗層がNi−3%Pから成る実施例5
1〜58の群,抵抗層がNi−13%Pから成る実施例
59〜66の群のいずれにおいても、抵抗層の厚みが薄
くなるにつれてシート抵抗値は高くなっていく。とく
に、抵抗層がNi単体から成る実施例43〜50の群の
場合、抵抗層の厚みが30mg/m2以下になると、その
シート抵抗値が極端に変化している。
【0105】これに反し、副成分であるP成分を含む他
の群においては、実施例43〜50の群に比べると、シ
ート抵抗値は低くなっているが、抵抗層が薄くなっても
シート抵抗値の変化量は少ない。この傾向はP成分が増
量するにつれて強くあらわれている。しかし、P成分が
多くなりすぎると、実施例59〜66の群で明らかなよ
うに、シート抵抗値は低くなり、高抵抗の抵抗層を形成
できなくなる。また、実施例66から明らかなように、
これらの群の場合、抵抗層が薄くなると、2次エッチン
グ時にCuと同時溶解する傾向が認められる。
【0106】このように、設計目的のシート抵抗値の大
小によっては、主成分と副成分を含む導電性物質で抵抗
層を形成する方が、当該抵抗値の制御が可能であるとい
う利点がある。ただし、厳しいエッチング条件下ではC
uとの同時溶解を防ぐために、副成分の含有量は微量に
とどめるということが必要になる。そして、図16から
も明らかなようにシート抵抗値を1kΩ/sq以上の高抵
抗にするためには、P成分の量を、3質量%以下におい
て調節して高い抵抗値で制御することも可能である。
【0107】(7)実施例19,36,43,47,5
1,60,64からも明らかなように、表面処理は、製
造した抵抗層付き銅箔に影響を与えていない。
【0108】
【発明の効果】以上の説明で明らかなように、本発明の
抵抗層内蔵型銅張り積層板は、そのシート抵抗値が従来
に比べて大幅に高く、しかも広範囲の値となっていて、
かつ2次エッチング時においても導体回路になる基体銅
箔と同時溶解することが起こりづらく、更にはファイン
な回路パターンの形成が可能である。したがって、この
抵抗層内蔵型銅張り積層板と絶縁基材をラミネートする
ことにより、高抵抗の抵抗回路を内蔵するプリント回路
基板を製造することができる。
【0109】そして、抵抗層の形成に際しては、電気抵
抗率が0.05〜2μΩ・mの電析可能な導電性物質の
1種または2種を設計目的のシート抵抗値との関係で用
い、しかも2種類を用いる場合には、その副成分の量を
調整することにより、抵抗値制御が可能となる。したが
って、この抵抗層内蔵型銅張り積層板を用いて製造した
プリント回路基板では、実装部品の面積の多くを占める
チップ抵抗器などの使用を大幅に低減することができ、
高密度実装とその信頼性の向上を実現することができ
る。
【0110】しかも、この抵抗層内蔵型銅張り積層板
は、従来から使用されているプリント回路用銅箔の表面
に抵抗層を形成したものを用いているため、低コストで
あり、また高い生産性の下で製造することができ、その
工業的価値は極めて大である。
【図面の簡単な説明】
【図1】本発明の抵抗層内蔵型銅張り積層板の一例Cを
示す断面図である。
【図2】本発明で用いられる抵抗層付き銅箔の一例Aを
示す断面図である。
【図3】本発明で用いられる抵抗層付き銅箔の一例A1
を示す断面図である。
【図4】本発明で用いられる抵抗層付き銅箔の一例A2
を示す断面図である。
【図5】本発明で用いられる抵抗層付き銅箔で用いる基
体銅箔の一例1Aを示す断面図である。
【図6】本発明で用いられる抵抗層付き銅箔で用いる基
体銅箔の一例1Bを示す断面図である。
【図7】本発明で用いられる抵抗層付き銅箔で用いる基
体銅箔の一例1Cを示す断面図である。
【図8】本発明で用いられる抵抗層付き銅箔で用いる基
体銅箔の一例1Dを示す断面図である。
【図9】本発明で用いられる抵抗層付き銅箔で用いる基
体銅箔の一例1Eを示す断面図である。
【図10】本発明の抵抗層内蔵型銅張り積層板の上にレ
ジストマスクを形成した状態を示す断面図である。
【図11】1次エッチングを行ったのちの状態を示す断
面図である。
【図12】レジストマスクを除去した状態を示す断面図
である。
【図13】再度レジストマスクをパターニングした状態
を示す断面図である。
【図14】2次エッチングを行ったのちの状態を示す断
面図である。
【図15】本発明のプリント回路基板の一例を示す断面
図である。
【図16】抵抗層の厚みとシート抵抗値との関係を示す
グラフである。
【符号の説明】
1,1A0,8 基体銅箔または回路形成用のCu導体
層 1a 基体銅箔1の一方の表面 1b 基体銅箔1の他方の表面 2 抵抗層 3 表面処理層 4 絶縁樹脂層または接着剤層 5 粗化層 6 キャリア銅箔 6a キャリア銅箔6の片面 7 剥離層 9 耐熱剥離層またはレーザ吸収層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川田 健二 栃木県今市市荊沢601番地の2 古河サー キットフォイル株式会社内 Fターム(参考) 4E351 AA01 AA03 AA04 BB01 BB05 BB32 BB35 CC19 DD04 DD13 DD19 DD20 DD54 DD56 DD58 GG20 4F100 AA03A AA03B AA03C AA22E AA33A AB09B AB09C AB15B AB15C AB16B AB16C AB24B AB24C AR00B AR00C AT00E BA05 BA06 BA10D BA10E EJ68E EJ69E GB43 JB02 JB02E JG01B JG01C JG04 JG04D JG04E JL14E YY00A YY00B YY00C 5E346 AA14 AA15 CC03 CC04 CC09 CC10 CC12 CC32 CC37 DD02 DD12 DD32 FF01 GG22 GG23 HH33

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 両面がJIS B 0601で規定する
    10点平均粗さ(Rz)で0.5〜2.5μmの表面粗さに
    なっている基体銅箔の前記片面または他方の片面に、電
    気抵抗率が0.05〜2μΩ・mである導電性物質から
    成る抵抗層が形成されている抵抗層付き銅箔が絶縁基材
    の片面または両面にラミネートされていることを特徴と
    する抵抗層内蔵型銅張り積層板。
  2. 【請求項2】 前記抵抗層の厚みが5〜300mg/m2
    である請求項1の抵抗層内蔵型銅張り積層板。
  3. 【請求項3】 前記基体銅箔における前記抵抗層が形成
    される表面は、粗面化処理が施されていて、前記Rz値が
    1〜4μmになっている請求項1または2の抵抗層内蔵
    型銅張り積層板。
  4. 【請求項4】 前記抵抗層における前記導電性物質が、
    98質量%以上の単一成分を含み、残部は不可避的不純
    物または1質量%未満のCu成分を含んでいる請求項1
    または2の抵抗層内蔵型銅張り積層板。
  5. 【請求項5】 前記単一成分が、Ni,Co,Pdまた
    はBiのいずれか1種である請求項4の抵抗層内蔵型銅
    張り積層板。
  6. 【請求項6】 前記抵抗層における前記導電性物質が、
    95質量%以上の主成分と3質量%以下の副成分を含
    み、残部は不可避的不純物と1質量%未満のCu成分を
    含んでいる請求項1または2の抵抗層内蔵型銅張り積層
    板。
  7. 【請求項7】 前記副成分が、P,B,Pd,Biまた
    はWのいずれか1種である請求項6の抵抗層内蔵型銅張
    り積層板。
  8. 【請求項8】 前記抵抗層の厚みが10〜50mg/m2
    であり、絶縁基材にラミネートしたのちに前記基体銅箔
    のみを選択的にエッチング除去して残存する前記抵抗層
    のシート抵抗値が0.5kΩ/sq〜500kΩ/sqである
    請求項1〜7のいずれかの抵抗層内蔵型銅張り積層板。
  9. 【請求項9】 前記シート抵抗値のばらつきが、平均値
    に対して±5%の範囲内にある請求項1〜8のいずれか
    の抵抗層内蔵型銅張り積層板。
  10. 【請求項10】 前記抵抗層が電析で形成される請求項
    1〜9のいずれかの抵抗層内蔵型銅張り積層板。
  11. 【請求項11】 前記基体銅箔における前記抵抗層が形
    成される表面は、粗面化処理が施されていない表面であ
    る請求項1〜10のいずれかの抵抗層内蔵型銅張り積層
    板。
  12. 【請求項12】 前記基体銅箔が圧延銅箔である請求項
    1〜11のいずれかの抵抗層内蔵型銅張り積層板。
  13. 【請求項13】 前記基体銅箔はキャリア付き銅箔であ
    り、回路形成用のCu導体層の上に前記抵抗層が形成さ
    れている請求項1〜12のいずれかの抵抗層内蔵型銅張
    り積層板。
  14. 【請求項14】 前記基体銅箔は、レーザ吸収層を備え
    ている請求項1〜13のいずれかの抵抗層内蔵型銅張り
    積層板。
  15. 【請求項15】 前記基体銅箔はキャリア付き銅箔であ
    り、回路形成用のCu導体層の上に前記抵抗層が形成さ
    れ、かつ、前記キャリアと前記Cu導体層の間には、剥
    離層とレーザ吸収層が介装されている請求項13または
    14の抵抗層内蔵型銅張り積層板。
  16. 【請求項16】 前記基体銅箔、前記キャリア、または
    前記Cu導体層が、少なくともメルカプト基を有する化
    合物が添加された電解めっき液を用いたカソード電解で
    形成されている請求項1〜15のいずれかの抵抗層内蔵
    型銅張り積層板。
  17. 【請求項17】 前記抵抗層付き銅箔の両面には、防錆
    または絶縁基材とのラミネート用の表面処理層が形成さ
    れている請求項1〜16のいずれかの抵抗層内蔵型銅張
    り積層板。
  18. 【請求項18】 前記表面処理層が、Znめっき層,ク
    ロメート処理層,シランカップリング処理層の1種また
    は2種以上の層である請求項17の抵抗層内蔵型銅張り
    積層板。
  19. 【請求項19】 前記抵抗層付き銅箔の前記抵抗層側の
    表面には、更に、Bステージもしくは半硬化状態の絶縁
    樹脂層、または接着剤層が形成されている請求項1〜1
    8のいずれかの抵抗層内蔵型銅張り積層板。
  20. 【請求項20】 請求項1〜19のいずれかの抵抗層内
    蔵型銅張り積層板を用いたプリント回路基板であって、
    内層または/および外層には、前記基体銅箔から成る導
    体回路と前記抵抗層から成る抵抗回路が積層された回路
    のパターンが形成されていることを特徴とするプリント
    回路基板。
JP2001401410A 2001-12-28 2001-12-28 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 Pending JP2003200524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001401410A JP2003200524A (ja) 2001-12-28 2001-12-28 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001401410A JP2003200524A (ja) 2001-12-28 2001-12-28 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板

Publications (1)

Publication Number Publication Date
JP2003200524A true JP2003200524A (ja) 2003-07-15

Family

ID=27640146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001401410A Pending JP2003200524A (ja) 2001-12-28 2001-12-28 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板

Country Status (1)

Country Link
JP (1) JP2003200524A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1608209A1 (en) * 2004-06-17 2005-12-21 Furukawa Circuit Foil Co., Ltd. Conductive base material with resistance layer and circuit board material with resistance layer
WO2007002100A1 (en) * 2005-06-21 2007-01-04 3M Innovative Properties Company Passive electrical article
JP2009083498A (ja) * 2002-07-19 2009-04-23 Ube Ind Ltd 銅張積層板及びその製造方法
JP2009177180A (ja) * 2008-01-25 2009-08-06 Ls Mtron Ltd 印刷回路基板用抵抗積層導電体及びその製造方法、並びに印刷回路基板
JP2013211520A (ja) * 2012-01-27 2013-10-10 Rohm Co Ltd チップ抵抗器の製造方法
JPWO2014046291A1 (ja) * 2012-09-24 2016-08-18 Jx金属株式会社 キャリア付金属箔、樹脂製の板状キャリアと金属箔とからなる積層体、ならびにそれらの用途

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009083498A (ja) * 2002-07-19 2009-04-23 Ube Ind Ltd 銅張積層板及びその製造方法
EP1608209A1 (en) * 2004-06-17 2005-12-21 Furukawa Circuit Foil Co., Ltd. Conductive base material with resistance layer and circuit board material with resistance layer
WO2007002100A1 (en) * 2005-06-21 2007-01-04 3M Innovative Properties Company Passive electrical article
JP2009177180A (ja) * 2008-01-25 2009-08-06 Ls Mtron Ltd 印刷回路基板用抵抗積層導電体及びその製造方法、並びに印刷回路基板
JP2013211520A (ja) * 2012-01-27 2013-10-10 Rohm Co Ltd チップ抵抗器の製造方法
JPWO2014046291A1 (ja) * 2012-09-24 2016-08-18 Jx金属株式会社 キャリア付金属箔、樹脂製の板状キャリアと金属箔とからなる積層体、ならびにそれらの用途

Similar Documents

Publication Publication Date Title
JP4927503B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
JP6023848B2 (ja) 印刷回路用銅箔及び銅張積層板
US7790269B2 (en) Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4934409B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
EP1448036B1 (en) Copper foil for fine pattern printed circuits and method of production same
WO2019208521A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
EP2557204A1 (en) Copper foil for printed circuit
JP2012102407A (ja) キャリア付き極薄銅箔及びプリント配線板
JP3295308B2 (ja) 電解銅箔
JP2016188436A (ja) 印刷回路用銅箔
JP2920083B2 (ja) 印刷回路用銅箔及びその製造方法
JP2004263300A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP2005206915A (ja) プリント配線板用銅箔及びその製造方法
JP5075099B2 (ja) 表面処理銅箔及びその表面処理方法、並びに積層回路基板
JP2011174132A (ja) プリント配線板用銅箔
JP2004263296A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP4941204B2 (ja) プリント配線板用銅箔及びその表面処理方法
JP5913355B2 (ja) 印刷回路用銅箔、銅張積層板、プリント配線板及び電子機器
JP2003200524A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP5985812B2 (ja) 印刷回路用銅箔
JP4304324B2 (ja) 抵抗層付き銅箔とその製造方法
JP2003200523A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP3906347B2 (ja) 印刷回路用銅箔
JP3222002B2 (ja) 印刷回路用銅箔及びその製造方法
JP4391449B2 (ja) キャリア付き極薄銅箔及びプリント配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070328

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090413