JP4833692B2 - 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板 - Google Patents

銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板 Download PDF

Info

Publication number
JP4833692B2
JP4833692B2 JP2006058951A JP2006058951A JP4833692B2 JP 4833692 B2 JP4833692 B2 JP 4833692B2 JP 2006058951 A JP2006058951 A JP 2006058951A JP 2006058951 A JP2006058951 A JP 2006058951A JP 4833692 B2 JP4833692 B2 JP 4833692B2
Authority
JP
Japan
Prior art keywords
copper foil
copper
plane
foil
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006058951A
Other languages
English (en)
Other versions
JP2007238968A (ja
Inventor
悟 座間
吉章 荻原
裕二 鈴木
勇貴 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2006058951A priority Critical patent/JP4833692B2/ja
Publication of JP2007238968A publication Critical patent/JP2007238968A/ja
Application granted granted Critical
Publication of JP4833692B2 publication Critical patent/JP4833692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、銅箔、および該銅箔の製造方法、該銅箔を用いた積層回路基板に関するもので、特に、絶縁基板の表裏に設け、絶縁基板を貫通して導電性組成物(導電性ペースト)で導通する積層回路基板に用いる銅箔、および該銅箔の製造方法、該銅箔を用いた積層回路基板に関するものである。
従来の積層回路基板には、銅箔を配線層とする多層配線用基板を多層に積層後スルーホールを開口し、該スルーホールの内周面をめっき処理しためっき層により層間導通を取るスルーホールめっき法がある。該スルーホールめっき法による積層回路基板は、各層の回路を低く安定した接続抵抗で接続できる利点があるが、製造工程が複雑で工数も多いため、コストが高くなり積層回路基板の用途を制限する要因となっている。
また、スルーホールめっき法による積層回路基板では、スルーホールの直上には回路部品を実装できず、配線の自由度が低い欠点もある。
近年、スルーホールめっき法に代わる層間接続法として、スルーホールに導電性ペーストを充填したIVH(Interstitial Via Hole)による積層回路基板が実用化されている。この導電性ペーストを用いた積層回路基板は、スルーホールめっき法によるものに比して製造工程が簡素化され、低コスト化を図ることができる。導電性ペーストを使用した多層配線基板としては、松下グループのALIVH(Any Layer Interstitial Via Hole)基板が知られている。
更に現代では、さらなる工程の短縮などの要求から、一括プレスによる積層回路基板の製造方法も開発されており、この製造方法においても導電性ペーストが用いられている。
積層回路基板の層間接続に用いられる導電性ペーストは銀ペースト、銅ペーストを主成分とし、製造工程の安定性向上及び時間短縮のために、該主成分に低融点金属を含有させ多層配線用基板を形成するプレス温度に近い温度で軟化し配線層と圧着させやすい状態にしている。
上記、銀ペースト、銅ペーストに添加する低融点金属は導電率、積層回路基板を形成する時のプレス温度を考慮に入れて低融点金属の種類、量を決めている。
しかしながら、この低融点金属を含有した導電性ペーストを使用してプレスにより積層回路基板を製造する場合、配線層を形成する銅箔表面に銅と低融点金属の拡散層が生成する。銅箔表面に銅と低融点金属の拡散層が生成すると、銅箔と導電性ペーストとの界面にボイドや亀裂が発生し、銅箔と導電性ペーストとの接続部に不具合が生じ、接続信頼性が損なわれる問題が発生することがある。
本発明は、銅箔と低融点金属を含む導電性ペーストとの界面に生成する低融点金属の拡散層を抑えて、銅箔と導電性ペーストとの界面にボイドや亀裂が発生しない銅箔、および該銅箔の製造方法を提供することを目的とする。
また、本発明は前記銅箔を使用した積層回路基板において、銅箔と低融点金属を含む導電性ペーストとの界面にボイドや亀裂が発生せず、接続信頼性の高い積層回路基板を提供することを目的とする。
本発明の銅箔は、銅、または、銅合金からなる元箔表面に、突起物群を形成してなる銅箔において、前記突起物群の結晶方位が、X線回折法により測定した111面がもっとも多く、前記突起物群の111面と200面との結晶方位の積分強度比率(111面/200面)が3以上であることが好ましい。
また好適には、前記突起群を含む銅箔の表面粗さは十点平均高さ(Rz)で0.5μmから4μmである。
本発明の銅箔の製造方法は、銅、または、銅合金からなる元箔表面に、突起物群を形成してなる銅箔の製造方法であって、前記突起物群を銅の金属濃度30g/L以下、かつ、過硫酸塩を0.1g/L以上20g/L以下添加した硫酸銅めっき液を用いて、電気めっき法にて析出させることを特徴とする。
本発明の積層回路基板は、前記銅箔を、樹脂基板に穿設した貫通孔に低融点金属を含有する導電性ペーストを充填した基板に積層したことを特徴とする。
本発明は、銅箔と低融点金属を含む導電性ペーストとの界面に生成する低融点金属の拡散層を抑えて、銅箔と導電性ペーストとの界面にボイドや亀裂が発生しない銅箔、および該銅箔の製造方法を提供することができる。
また、本発明は前記銅箔を使用した積層回路基板においては、銅箔と低融点金属を含む導電性ペーストとの界面にボイドや亀裂が発生せず、接続信頼性の高い積層回路基板を提供することができる、優れた効果を有する。
本発明は、銅箔または銅合金箔(以下特に区別する必要がないときは単に元箔という)表面に特定の配向性をもった突起物群を形成することを特徴とする。突起物群の表面は、絶縁基板、もしくは、絶縁基板に設けられたビアホール内に充填した導電性ペーストと接合し、積層回路基板を形成する。該積層回路基板は、銅箔と絶縁基板を複数枚積層して構成した積層回路基板である。なお、前記突起物群に設ける導電性ペーストは表面全体に設けてもよく、あるいはスルーホール周辺の必要とする箇所のみに部分的に設けても良い。
本発明で用いる元箔表面に突起物群を設けた銅箔(以下表面処理銅箔ということがある)は、絶縁基板であるエポキシ樹脂フィルム、ポリイミドフィルム、吸湿性が著しく低いために誘電特性の変化が少なく半田付けに耐えられる耐熱性を有する液晶ポリマーフィルム、ポリエーテルエーテルケトン系樹脂フィルム等と張り合わせた際、密着強度が大きく、ファインパターン化が可能で、銅箔と低融点金属含有導電性ペーストとの界面においてボイドや亀裂が発生するようなことのない銅箔である。
本発明者等は、銅箔表面と低融点金属含有導電性ペーストとの界面におけるボイドや亀裂の発生する原因につき鋭意研究し、ボイドや亀裂が、低融点金属が表面処理銅箔の突起物群の層に拡散する時に発生することを突き止めた。すなわち、突起物群の層に拡散する低融点金属の量と突起物群層の結晶方位に依存することを解明し、突起物群の結晶方位、銅箔の突起物群を含めた表面粗さを検討し、本発明を完成した。
一般に銅箔は、樹脂との密着性を向上させるため、突起物群を表面に析出して凹凸を形成し、樹脂との密着性を向上させている。しかし、突起物群の凹凸形状によって表面積が大きくなると、突起物群の主成分である銅に対する導電性ペーストに含まれる低融点金属の拡散速度が大きくなり、拡散に起因するボイド、亀裂が発生し易くなる。一方、ボイドや亀裂を防止するために、突起物群の表面積を減少させ、表面の凹凸を小さくすると、銅箔と樹脂との密着性が不足する。このため、樹脂との密着性、および、導電性ペーストとの接合性を満足する銅箔の製造は困難であった。
本発明者等は、突起物群の表面積に関係なく、導電性ペーストとの接合性に優れ、界面でボイドや亀裂の発生することがない銅箔、それを用いた積層回路基板を提供することを目的に鋭意研究した結果、突起物群の結晶方位を制御することによって、導電性ペーストに含まれる低融点金属との拡散を制御し、樹脂基板との適切な接合面を有する銅箔の開発に成功した。
本発明は、銅、または、銅合金からなる元箔表面に、銅を主成分とする突起物群を電気めっき法で形成してなる銅箔において、突起物群のX線回折法で測定した結晶方位111面を優先的に成長させた銅箔である。本発明の銅箔においては、突起物群の結晶方位において、結晶方位の111面と200面の積分強度比率(111面/200面)が3以上であることが好ましい。
なわち、本発明の銅箔は、突起物群の形成において、200面の成長を減少させ、111面の成長を優先させることにより、突起物群(主成分である銅)と導電性ペースト(主として低融点金属)との相互拡散の速度差を小さくした。
このように、111面と200面の積分強度比率(111面/200面)を大きくすることによって、ボイド発生を防止した。特に、111面/200面の積分強度比率が3以上であればボイド抑制効果が大きくなり、望ましくは、4以上、さらに望ましくは、5以上とすることが好ましい。
突起物群の形成は、銅を主成分とする電気めっき法によって形成する。
200面の成長を抑制し、111面を成長させるために、めっき浴に含まれる添加剤、銅濃度、めっき条件(電流密度、浴温)を後述するように適正化した。
特に、突起物群の配向性を制御するには、めっき液中の銅濃度、添加物を適正に選定することが有効であることを突き止めた。一般に用いられる硫酸銅めっき液を用いる場合、銅の金属濃度30g/L以下、かつ、過硫酸塩を0.1g/L以上20g/L以下添加すると、200面の成長を抑制し、111面の成長を促す効果が大きいことを見出した。過硫酸塩は、過硫酸ナトリウム、過硫酸カリウム、あるいは、過硫酸アンモニウムが好適である。
突起物群は銅を主成分とし、防錆処理として、Ni,Zn,Crなどを最表面に付着しても良い。また、樹脂とも密着性を上げるため、Siを含むシランカップリング剤を付着しても良い。
また、突起群を含む銅箔の表面粗さが十点平均高さ(Rz)で0.5μmから4μmの範囲とすることが好ましい。
本発明の銅箔は、電解もしくは圧延によって製造された元箔に、電気めっき法によって突起物群を形成したものである。銅箔の厚さは1μm〜200μmであり、少なくとも片面の表面粗さが、十点平均高さ(Rz)が0.5μm〜4μmであることが好ましい。
銅箔の厚さは、厚さが1μm以下の場合はその銅箔の表面上に突起物群を形成することが非常に難しく、また、実用性を考慮すると、例えば高周波プリント配線板用に使用する銅箔としては、200μm以上の箔は現実的でないと考えられるためである。
銅箔の表面粗さを、十点平均高さRzで0.5μm〜4μmに規定するのは、Rzが0.5μm以下の箔は、絶縁基板との密着強度が不十分であるため、現実的に不適であり、一方、Rzが4.0μm以上の銅箔は使用しても問題はないが、高周波特性及びファインパターン化を考えると4.0μm以下であることが好ましく、その表面粗さが2μm以下であると更に好ましい。
銅箔に柔軟性を付与するためには粒状晶で構成されている銅箔が好ましい。特に、粒状結晶のサイズは平均0.3μm以上が好ましく、1μm以上の結晶サイズのものが銅箔断面の10%以上を占めているものが特に好ましい。
なお、突起物群の結晶方位を測定するために、薄膜X線回折法を用いた。薄膜X線回折法では、試料へのX線入射角度を小さくすることで、銅箔の表面に形成した突起物群のみにX線を回折させ、結晶方位を測定するこができる。
測定条件は、CuKα線を用い、入射角1°、電圧40kV、電流70mAとした。一般に、入射角1度でのX線の浸透深さは、次式によって求められる。
〔式1〕
浸透深さ*=3sinθ/μ/(1/sin(1°)・sinθ+1)
=3sinθ/μ/(57.3sinθ+1)
ここで
θ:反射角(試料面と計数管との角度)
μ:線級数係数
浸透深さ:X線の95%を吸収する厚さを浸透深さとした。
(参考文献: カリティ X線回折要論 松村源太郎訳 (株)アグネ出版、の9−5章X線浸透深さ)
従って、2θが30度から90度でのX線の浸透深さは、0.2から0.6μm程度であり、突起物群の層のみの結晶方位の測定が可能である。
積層回路基板に用いられる導電性ペーストとしては、主成分(Ag、Cu)に対し低融点金属が1%〜50%添加されたものが特に好まれる。導電性ペーストが含有する低融点金属としてはZn、In、Sn、Pb、Biまたはこれらの合金であり、少なくともこれら金属の1種類が含まれている。
以下、本発明を実施形態に基づいて更に詳しく説明するが、本発明はこれらに限定されるものではない。
<元箔1>
厚さ:12μmで、マット面粗度:Rz=0.86μmの未処理電解銅箔、及び未処理圧延銅箔(元箔)を用意した。
<元箔2>
厚さ:12μmで、マット面粗度:Rz=1.24μmの未処理電解銅箔を用意した。
<元箔3>
厚さ:12μmで、マット面粗度:Rz=1.56μmの未処理電解銅箔を用意した。
上記元箔1〜3を下記電気めっきA〜Cの浴組成・めっき条件(浴温度・電流条件)にてめっき浴1→めっき浴2の順番で少なくとも1回のめっき(突起物群の形成)を行い、表1に示す表面形状の突起物群を製膜し、更にその上に、Niめっき(0.3mg/dm2)亜鉛めっき(0.1mg/dm2)を施し、その上にクロメート処理を施した。
<実施例1〜9>
電気めっきA
めっき浴1
硫酸銅(Cu金属として) 1〜10g/L
硫酸 30〜100g/L
モリブデン酸アンモニウム(Mo金属として) 0.1〜5.0g/L
過硫酸ナトリウム 1〜10g/L
電流密度 10〜60A/dm
通電時間 1秒〜20秒
浴温 20〜60℃
めっき浴2
硫酸銅(Cu金属として) 20〜70g/L
硫酸 30〜100g/L、
電流密度 5〜45A/dm2
通電時間 1秒〜25秒
浴温 20℃〜60℃
電気めっきB
めっき浴1
硫酸銅(Cu金属として) 10〜20g/L
硫酸ニッケル(Ni金属として) 3〜25g/L
メタパナジン酸アンモニウム(V金属として) 0.1〜15g/L
過硫酸カリウム 10g〜20g/L
pH 1.0〜4.5
電流密度 10〜60A/dm2
通電時間 5秒〜20秒
浴温 20℃〜60℃
めっき浴2
硫酸銅(Cu金属として) 10〜70g/L
硫酸 30〜120g/L
電流密度 20〜50A/dm2
通電時間 5秒〜25秒
浴温 20℃〜65℃
電気めっきC
めっき浴1
硫酸銅(Cu金属として) 20〜30/L、
硫酸コバルト(Co金属として) 1〜50g/L
モリブデン酸アンモニウム(Mo金属として) 0.1〜10g/L
過硫酸アンモニウム 10g〜20g/L
pH 0.5〜4.0
電流密度 10〜60A/dm2
通電時間 5秒〜25秒
浴温 20℃〜60℃
めっき浴2
硫酸銅(Cu金属として) 10〜70g/L
硫酸 30〜120g/L
電流密度 5〜60A/dm2
通電時間 1秒〜20秒
浴温 20℃〜65℃
<比較例1〜17>
上記原箔1〜3を下記電気めっきD〜Gの浴組成、めっき条件(浴温度・電流条件)にてめっき浴3→めっき浴4の順番で少なくとも1回のめっき(突起物群の形成)を行い、表1に示す表面形状の突起物群製膜し、更に、その処理面に、Niめっき(0.3mg/dm2)亜鉛めっき(0.1mg/dm2)を施し、その上にクロメート処理を施した。
電気めっきD
めっき浴3
硫酸銅(Cu金属として) 1〜10g/L
硫酸 30〜100g/L
モリブデン酸アンモニウム(Mo金属として) 0.1〜5.0g/L
電流密度 10〜60A/dm
通電時間 1秒〜20秒
浴温 20〜60℃
めっき浴4
硫酸銅(Cu金属として) 20〜70g/L
硫酸 30〜100g/L、
電流密度 5〜45A/dm2
通電時間 1秒〜25秒
浴温 20℃〜60℃
電気めっきE
めっき浴3
硫酸銅(Cu金属として) 30〜50g/L
硫酸ニッケル(Ni金属として) 3〜25g/L
メタパナジン酸アンモニウム(V金属として) 0.1〜15g/L
過硫酸カリウム 10〜20g/L
pH 1.0〜4.5
電流密度 10〜60A/dm2
通電時間 1秒〜20秒
浴温 20℃〜60℃
めっき浴4
硫酸銅(Cu金属として) 10〜70g/L
硫酸 30〜120g/L
電流密度 20〜50A/dm2
通電時間 1秒〜25秒
浴温 20℃〜65℃
電気めっきF
めっき浴3
硫酸銅(Cu金属として) 20〜30/L
硫酸コバルト(Co金属として) 1〜50g/L
モリブデン酸アンモニウム(Mo金属として) 0.1〜10g/L
過硫酸アンモニウム 20〜30g/L
pH 0.5〜4.0
電流密度 10〜60A/dm2
通電時間 1秒〜25秒
浴温 20℃〜60℃
めっき浴4
硫酸銅(Cu金属として) 10〜70g/L
硫酸 30〜120g/L
電流密度 5〜60A/dm2
通電時間 1秒〜20秒
浴温 20℃〜65℃
電気めっきG
めっき浴3
硫酸銅(Cu金属として) 40〜50g/L
硫酸 30〜100g/L
モリブデン酸アンモニウム(Mo金属として) 0.1〜5.0g/L
過硫酸ナトリウム 25〜35g/L
電流密度 10〜60A/dm
通電時間 1秒〜20秒
浴温 20〜60℃
めっき浴4
硫酸銅(Cu金属として) 20〜70g/L
硫酸 30〜100g/L、
電流密度 5〜45A/dm2
通電時間 1秒〜25秒
浴温 20℃〜60℃
突起物群の結晶配向性
突起物群の結晶配向性は、前述した薄膜X線回折法により、リガクGeigerflex RAD・B装置を用い、加速電圧40kV、70mA、入射角度1度の条件で測定を行った。それぞれの条件で形成した突起物群の結晶配向性を調べた。
ピール強度の測定
実施例及び比較例で作成した銅箔に、熱可塑性樹脂として、液晶ポリマーフィルム、および、ポリエーテルエーテルケトンフィルムを下記ラミネート方法で貼り付け、ピール強度を測定した。
液晶ポリマーフィルムと銅箔のラミネート方法
銅箔とフィルム1を積層し、280℃で一定圧力をかけ、10分間保持した後冷却し、基板用複合材とした。
ポリエーテルエーテルケトンフィルムと表面処理銅箔のラミネート方法
銅箔とフィルム2を積層し、205℃で一定圧力をかけ、10分間保持した後冷却し、基板用複合材とした。
この様にして作成した銅箔とフィルム1または2との基板複合材(銅張積層)のピール強度を、JIS・C6471に準じ、180度方向に引き剥がして行った。その結果を表1に示す。
ボイド発生の確認
導電性ペーストと銅箔界面におけるボイド発生の確認は次のように実施した。
熱可塑性樹脂の表面に、50μm厚になるように導電性ペーストを塗布した。導電性ペーストは、平均粒径5μmの錫粒子と平均粒径1μmの銀粒子各300gに、有機溶剤であるテルピネオール60gを添加し、ミキサーによって混練しペースト化した。この導電性ペーストを熱可塑性樹脂に塗布後、140℃〜160℃にてテルピネオールを気散させた。次に、銅箔を導電性ペースト面に2〜10MPaの圧力で押しつけながら、320℃にて加熱処理を行い、金属粒子を焼結一体化し、銅箔との接合をおこなった。その後、導電性ペーストと銅箔との断面を観察し、ボイド及び亀裂の発生状況を確認した。結果を表1に示す。
Figure 0004833692
表1の結果から明らかなように、めっき浴A〜Cで電気めっきすることにより、200面の成長を抑制し、111面を成長させることができる。特に、突起物群の配向性を制御するに、銅の金属濃度を30g/L以下、かつ、過硫酸塩を0.1g/L以上20g/L以下添加するとで、200面の成長を抑制し、111面の成長を促すことができる。
表1から明らかなように、111面と200面の積分強度比率(111面/200面)が3以上であれば、ボイド抑制効果が大きくなり、4以上では更に効果が増し、5以上ではボイドの発生は見られなかった。このように、本発明の銅箔は低融点金属との界面にボイドの発生がほとんどなく、亀裂の発生は皆無であった。さらにピール強度は、0.5〜0.8kN/mの範囲で、実用上問題ない密着強度を示した。
一方、本発明とほぼ同じ突起物付着量を形成した比較例1〜12においては、ピール強度は0.3〜0.8kN/mであるが、界面にボイドが多く発生し、半数近くに亀裂が見られた。比較例13〜17においては、突起物付着量を1.0ミクロン以下と小さくしたためボイド発生は低減したが、ピール強度が0.3kN/m以下であり、実用に適さなかった。
表1の結果から、本発明の銅箔は低融点金属を含む導電性ペーストと接触してもその界面に生成する銅と低融点金属の拡散層を抑えて、銅箔と導電性ペーストとの界面にボイドや亀裂の発生を防止することが実証され、従って、本発明の銅箔により、低融点金属を含有する導電性ペーストの採用を可能とし、銅箔と低融点金属を含む導電性ペーストとの界面にボイドや亀裂が発生しない、接続信頼性の高い積層回路基板を提供することができる。
本発明の積層回路基板を構成する銅箔は、従来の銅箔と比較し、同等の突起物群の付着量を形成しても、絶縁基板と同等のピール強度を有し、かつ、低融点金属を含む導電ペーストと高い接合信頼性を示す。

Claims (5)

  1. 銅、または、銅合金からなる元箔表面に、銅を主成分とする突起物群を電気めっき法で形成してなる銅箔において、前記突起物群の結晶方位が、X線回折法により測定した111面がもっとも多く、前記突起物群の111面と200面との結晶方位の積分強度比率(111面/200面)が3以上であることを特徴とする銅箔。
  2. 前記突起物群を含む銅箔の表面粗さが十点平均高さ(Rz)で0.5μmから4μmであることを特徴とする請求項1に記載の銅箔。
  3. 銅、または、銅合金からなる元箔表面に、結晶方位が、X線回折法により測定した111面がもっとも多く、111面と200面との結晶方位の積分強度比率(111面/200面)が3以上である突起物群を設けた銅箔の製造方法であって、前記突起物群を銅の金属濃度30g/L以下、かつ、過硫酸塩を0.1g/L以上20g/L以下の比率で添加した硫酸銅めっき液を用いて、電気めっき法にて析出させることを特徴とする銅箔の製造方法。
  4. 請求項1または2に記載の銅箔を、樹脂基板に穿設した貫通孔に低融点金属を含有する導電性ペーストを充填した基板に積層したことを特徴とする積層回路基板。
  5. 請求項3に記載の製造方法で製造された銅箔を、樹脂基板に穿設した貫通孔に低融点金属を含有する導電性ペーストを充填した基板に積層したことを特徴とする積層回路基板。
JP2006058951A 2006-03-06 2006-03-06 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板 Active JP4833692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006058951A JP4833692B2 (ja) 2006-03-06 2006-03-06 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006058951A JP4833692B2 (ja) 2006-03-06 2006-03-06 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板

Publications (2)

Publication Number Publication Date
JP2007238968A JP2007238968A (ja) 2007-09-20
JP4833692B2 true JP4833692B2 (ja) 2011-12-07

Family

ID=38584794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006058951A Active JP4833692B2 (ja) 2006-03-06 2006-03-06 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板

Country Status (1)

Country Link
JP (1) JP4833692B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673646B1 (en) 2016-08-19 2017-06-06 Chang Chun Petrochemical Co., Ltd. Surface-treated electrolytic copper foil and method for wireless charging of flexible printed circuit board

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5129189B2 (ja) * 2009-03-31 2013-01-23 Dowaメタルテック株式会社 金属セラミックス接合基板及びその製造方法
JP5242710B2 (ja) 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP4927963B2 (ja) * 2010-01-22 2012-05-09 古河電気工業株式会社 表面処理銅箔、その製造方法及び銅張積層基板
JP5201431B1 (ja) * 2012-05-17 2013-06-05 日立電線株式会社 圧延銅箔
JP5201432B1 (ja) * 2012-05-17 2013-06-05 日立電線株式会社 圧延銅箔
JP2014210950A (ja) * 2013-04-18 2014-11-13 株式会社Shカッパープロダクツ 銅めっき層付き圧延銅箔
JP2015140447A (ja) * 2014-01-27 2015-08-03 住友金属鉱山株式会社 フレキシブル配線板
WO2018110198A1 (ja) * 2016-12-16 2018-06-21 コニカミノルタ株式会社 透明導電膜の形成方法及び電解メッキ用メッキ液
CN111194362B (zh) * 2017-07-24 2022-03-11 古河电气工业株式会社 表面处理铜箔、以及使用其的覆铜板及印刷配线板
KR20220130189A (ko) * 2020-03-23 2022-09-26 미쓰이금속광업주식회사 조화 처리 구리박, 동장 적층판 및 프린트 배선판
US12060647B2 (en) * 2021-07-06 2024-08-13 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil and copper clad laminate
CN115589667B (zh) * 2021-07-06 2023-09-08 长春石油化学股份有限公司 表面处理铜箔及铜箔基板
JP2023013674A (ja) * 2021-07-16 2023-01-26 尾池工業株式会社 2層フレキシブル基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340595A (ja) * 1998-05-21 1999-12-10 Furukawa Electric Co Ltd:The 印刷回路基板用の銅箔、および樹脂付き銅箔
JP4331331B2 (ja) * 1999-07-12 2009-09-16 イビデン株式会社 多層プリント配線板用の片面回路基板およびその製造方法
JP3949871B2 (ja) * 1999-12-10 2007-07-25 日本電解株式会社 粗化処理銅箔及びその製造方法
JP4833556B2 (ja) * 2004-02-06 2011-12-07 古河電気工業株式会社 表面処理銅箔

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673646B1 (en) 2016-08-19 2017-06-06 Chang Chun Petrochemical Co., Ltd. Surface-treated electrolytic copper foil and method for wireless charging of flexible printed circuit board

Also Published As

Publication number Publication date
JP2007238968A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4833692B2 (ja) 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板
CN104125711B (zh) 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
JP5392732B2 (ja) 銅表面の対樹脂接着層、配線基板および接着層形成方法
TWI397352B (zh) Very thin copper foil with carrier and printed circuit board (1)
KR101256086B1 (ko) 금속박과 그 제조 방법, 절연기판, 및 배선기판
JP7374298B2 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
TW200535259A (en) Treated copper foil and circuit board
JP4609850B2 (ja) 積層回路基板
KR101695236B1 (ko) 동박, 이를 포함하는 전기부품 및 전지
JP4978456B2 (ja) 印刷回路用銅箔
JP2920083B2 (ja) 印刷回路用銅箔及びその製造方法
KR20090060958A (ko) 표면 처리 동박 및 회로 기판
KR101112979B1 (ko) 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판
US20070110969A1 (en) Laminated circuit board
WO1996025838A1 (fr) Feuille de cuivre pour circuit imprime multicouche a haute densite
JP2007146258A (ja) 電解銅箔、プリント配線板および多層プリント配線板
JP4615226B2 (ja) 基板用複合材及びそれを用いた回路基板
JP4391437B2 (ja) 積層回路基板、積層回路基板用表面処理銅箔及び表面処理銅箔
JP2007046095A (ja) 銅箔およびその表面処理方法
JP4593331B2 (ja) 積層回路基板とその製造方法
JP2019081913A (ja) 表面処理銅箔、銅張積層板及びプリント配線板
JP2006207032A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
US20070048507A1 (en) Laminated circuit board
JP4609849B2 (ja) 積層回路基板
JP2016008343A (ja) 表面処理銅箔、該表面処理銅箔を用いた銅張積層板、および該銅張積層板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100916

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20110203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110922

R151 Written notification of patent or utility model registration

Ref document number: 4833692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350