CN1287647C - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN1287647C
CN1287647C CN02800069.2A CN02800069A CN1287647C CN 1287647 C CN1287647 C CN 1287647C CN 02800069 A CN02800069 A CN 02800069A CN 1287647 C CN1287647 C CN 1287647C
Authority
CN
China
Prior art keywords
mentioned
copper
conductive layer
electric conducting
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN02800069.2A
Other languages
English (en)
Other versions
CN1456031A (zh
Inventor
须川俊夫
村川哲
叶山雅昭
安保武雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1456031A publication Critical patent/CN1456031A/zh
Application granted granted Critical
Publication of CN1287647C publication Critical patent/CN1287647C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种电路板及其制造方法，通过在绝缘基板(101)上形成的穿孔(102)中填充导电材料(103)的工序、在上述绝缘基材的两面设置导电层(104)的工序以及将上述导电材料的上述构成材料和上述导电层的上述构成材料进行合金化的工序制造上述电路板。利用上述电路板，在设置于绝缘基材的贯穿孔中所填充的导电材料和绝缘基材两面的导电层，完成确实可靠的电和机械连接。

Description

电路板及其制造方法
技术领域
本发明涉及一种电路板及其制造方法，上述电路板具有设置用于填充导电性材料的穿孔的绝缘基板和在其两面设置的导电层。
背景技术
近年来，伴随着电子设备的小型化，不仅在产业应用，在民用设备领域中，也强烈要求廉价供给能够安装LSI等半导体芯片的电路板。为了通过增加安装密度而实现上述电路板的小型化，重要的是，可靠地得到易多层化且能够高成品率地生产的微细的布线。
以往的电路板具有作为绝缘基板的将玻璃织布浸渍于环氧树脂后的所谓的玻璃环氧基板和通过热压贴附在其两面的铜箔。在所述电路板中，铜箔被光刻蚀，形成图形，通过钻头等形成贯穿孔之后，将贯穿孔的内侧壁镀铜，从而连结贯穿孔两面的接线层。
镀贯穿孔内侧时，镀液难于进入其中，产生未镀上的部分，从而有无法电连接的情形，并使可靠度下降。另外出现，在孔深处镀铜厚度变薄，使连接时产生的电阻很大等不适宜的现象。因为在形成贯穿孔的部分上载置零件或在多层叠层板中镀所需要内层的贯穿孔是困难的，所以在以往的基板中，图形的设置或工序受到限制，且难于小型化。
发明内容
本发明提供一种电路板，其具有形成穿孔的绝缘基板、填充于上述穿孔中的导电材料、设置于上述绝缘基板两面的导电层、由含有上述导电材料的构成材料和上述导电层的构成材料的合金构成的、设置在所述穿孔内的反应层，上述导电材料的上述构成材料为含有比铜的熔点低的金属。
一种电路板的制造方法，包含在绝缘基材形成的穿孔中填充导电材料的工序、在上述绝缘基材的两面设置导电层的工序及将上述导电材料的构成材料和上述导电层的构成材料合金化，在上述穿孔内设置由上述导电材料的上述构成材料和上述导电层的上述构成材料构成的反应层的工序，上述导电材料的上述构成材料为含有比铜的熔点低的金属。
所述电路板中，在设置于绝缘基材的贯穿孔中填充的导电性材料和绝缘基材两面的导电层完成确实、可靠的电连接和机械连接。
附图说明
图1A至图1D为表示本发明实施例1的电路板制造方法的剖面图。
图2A至图2D为表示本发明实施例2的电路板制造方法的剖面图。
图3A至图3D为表示本发明实施例3的电路板制造方法的剖面图。
其中：
101、201、301    绝缘基材
102、202、302    贯穿孔
103、203、303    导电材料
104、204、304    导电层
105              与铜合金化的金属
106、206、306    反应层
具体实施方式
实施例1
图1A至图1D为表示本发明实施例1的电路板制造方法的剖面图。
绝缘基材101是指，在玻璃纤维浸渍、涂敷环氧树脂的所谓的玻璃环氧基板或者是将芳香族聚酰胺等树脂纤维的织布或无纺布浸渍于环氧等树脂的树脂基板或者是在聚酰亚胺等树脂薄膜中涂敷粘接剂等树脂后构成的薄膜基板。如图1A所示，利用二氧化碳或YAG等激光或钻头形成贯穿孔102。与钻头的机械方法相比用激光形成的贯穿孔102的孔径小且孔周围熔融似光滑，所以有利于填充导电材料的后续工序。
因此，如其后图1B所示，在绝缘基材101形成的贯穿孔102中填充导电材料103。作为导电材料103可以使用将例如铜、铜和银的合金或在铜表面镀或合金化等银或金等其它金属的0.1μm～50μm左右微细的块或鳞片等粒状的金属与有机溶剂或树脂混合后的膏状材料。这里，铜为最便宜且能够得到球状粒子，但通过混入或在表面镀上硬度和电阻低于铜的银或金等，在后续工序中由压力造成银或金的变形。因此，能够增加铜的接触面积并进一步地降低低电阻金属的接触电阻。导电材料103是，例如通过边用真空吸引贯穿孔102的一侧，边从对面印刷导电材料103的方法填充。
然后，如图1C所示，具有填充导电材料103的贯穿孔102的绝缘基材101的两面设置导电层104如铜箔。导电层104中的至少与导电材料103连接的部分，附着与铜合金化的金属105。金属105的熔点低于铜，是通过在后说明的与温度无关而利用压力而凝聚、压接等的加压工序的金属间反应或在加压同时进行加热的热压工序中主要利用热能反应与铜合金化。金属105是，例如利用镀或喷镀等方法，将锡、锌、银、钯、铟、铋等较低熔点金属附着于导电层104。这里，粒状金属105的接触点面积小且向每单位面积施加的压力、温度等反应能变大从而易合金化。并且，从设置于两面的导电层104外侧以至少粘接绝缘基材101和导电层104的压力和温度边加热边加压。上述温度是只要将与铜合金化的金属合金化就可以，是大于120℃且小于300℃的温度，最好是在200℃至270℃。另外，这时的压力是越高越好，只要是不压坏绝缘基材的压力，如200kg/cm2以下的压力均可以。铟和铋的熔点分别是157℃和271℃，它们与锡的熔点都低，并且合金化等的起始反应温度在熔点的60％至70％范围，所以如果施加压力或机械运动等能量，进一步促进其反应。另外，特别是在该合金层中相对于铜的熔点1084℃含有熔点为232℃的锡时，从电阻值或机械强度角度考虑，合金化的锡占总铜量的10％以下左右为好。另外，熔点为419℃的锌或熔点为962℃的银以及熔点为1554℃的钯是没达到利用熔融的合金化，也可形成扩散层或被凝聚或压接，所以大大降低接触电阻。
如图1D所示，在导电层104和填充于贯穿孔的导电材料103边界的连接部中，形成凝聚或压接以及合金化的反应层106。用于形成反应层106的铜和与铜一同合金化的金属105是，即使几乎没有熔融铜，也仅在铜表面形成扩散层或合金层。由此，提高连接部的机械强度并降低电阻。另外，在铜内部，通过保持铜固有的低电阻率，能够得到电阻低且高机械强度的连接部。
实施例2
图2A至图2D为表示本发明实施例2的电路板制造方法的剖面图。
如图2A所示，与实施例1相同，在玻璃环氧基板或树脂基板及薄膜基板等绝缘基材201中形成贯穿孔202。另外，如后图2B所示，在绝缘基材201形成的贯穿孔202中填充不含铜且与铜进行合金化的金属导电材料203。导电材料203是通过，例如边用真空吸引贯穿孔202的一侧，边从对面印刷导电材料203的方法填充。导电材料203的熔点低于铜，是通过在后说明的与温度无关而利用压力而凝聚、压接等的加压工序的金属间反应或在加压同时进行加热的热压工序中主要利用热能反应与铜合金化。作为导电材料203，例如使用锡、锌、钯、导电铟、铋等熔点较低且硬度小的所谓的软金属。这些都是不使用有害铅的无铅焊锡材料。另外，作为导电材料203，可以使用不含铜的其它的熔点较高且硬度高的金属或在铜以外的金属表面上镀其金属后的构成物或将金属单体为0.1μm～50μm左右微细的块或鳞片等粒状金属与有机溶剂或树脂混合的膏状材料。
然后，如图2C所示，具有填充导电材料203的贯穿孔202的绝缘基材201的两面设置铜箔等导电层204。并且，从导电层204外侧以至少粘接绝缘基材201和导电层204的压力和温度边加热边加压。上述温度是导电材料203和导电层204的铜发生合金化等反应的大于120℃且小于300℃的温度，最好是200℃至270℃。另外，这时的压力是越高越好，只要是不压坏绝缘基材201的压力，如200kg/cm2以下的压力均可以。因为导电材料203为粒状，所以接触点面积小且对每单位面积施加的压力、温度等反应能变大从而易合金化。另外，在贯穿孔202的内部，因为导电材料203具有硬度低的软金属，所以通过加压的压力变形并增大接触面积，从而能够使穿孔202内部的电阻变小。焊锡时作为芯材使用硬度和熔点高的镍或铬及钼或钨是有效的，因为导电材料203是硬度较低的软金属，所以加压时的压力更加有效。即，通过加压，不仅是由于导电材料203的合金化且由于接触面积的增加而接触电阻减小。
如图2D所示通过加压，在导电层204和填充于贯穿孔的导电材料203边界的连接部形成如上述的将铜和与铜进行合金化的金属凝聚或压接以及合金化后形成的反应层206。在反应层206中，可以几乎不熔融铜和与铜进行合金化的导电材料203中的铜。这是因为仅在铜表面形成由扩散或合金产生的反应层206就可以。由此，连接部的机械强度提高并电阻变小，而且在铜内部，通过保持铜固有的低电阻率能够得到电阻低且高机械强度的连接部。反应层206是与实施例1中的说明相同即合金化等的起始反应温度在熔点的60％至70％范围，如果施加压力或机械运动等能量更加促进其反应。从电阻值或机械强度角度考虑，上述合金层中锡为铜量的10％以下左右为好。另外，没有达到合金化，也形成扩散层或被凝聚或压接，所以进一步降低接触电阻。
实施例3
图3A至图3D为本发明实施例1的电路板制造方法的剖面图。
如图3A所示，与实施例1和2相同，在玻璃环氧基板或树脂基板及薄膜基板等绝缘基材301形成贯穿孔302。另外，如后图3B所示，在贯穿孔302中填充含有铜及与铜进行合金化的金属的导电材料303。导电材料303是通过，例如边用真空吸引贯穿孔302的一侧，边从对面印刷的方法填充。导电材料303中的与铜合金化的金属的熔点低于铜，是通过在后说明的与温度无关而利用压力而凝聚、压接等的加压工序的金属间反应或在加压同时进行加热的热压工序中主要利用热能反应与铜合金化。作为上述金属，例如使用锡、锌、银、钯、导电铟、铋等熔点较低且硬度小的软金属。作为导电材料303，可以使用在表面镀有上述金属的铜或其它熔点较高且硬度高的金属，上述金属和铜的合金或0.1μm～50μm左右微细的块或鳞片等粒状金属单体与有机溶剂或树脂混合的膏状材料。
然后，如图3C所示，具有填充导电材料303的贯穿孔302的绝缘基材301的两面设置导电层304。并且，从导电层304的外侧以至少粘接绝缘基材301和导电层304的压力和温度边加热边加压。上述温度是导电材料303中的与铜合金化的金属和导电层304的铜发生合金化且导电材料303中的铜和上述金属合金化的大于120℃且小于300℃的温度，最好是200℃至270℃。另外，上述压力是越高越好，只要是不压坏绝缘基材301的压力，如200kg/cm2以下的压力均可以。因为导电材料303为粒状，所以接触点面积小且对每单位面积施加的压力、温度等反应能变大从而易合金化。另外，在贯穿孔302的内部，因为导电材料303是由小硬度的软金属形成，所以通过加压的压力变形，并增大接触面积，从而能够使穿孔302内部的电阻变小。在导电材料303中，作为被镀的芯材，铜因为较便宜且电阻低并能够得到微细的球形，所以是有效的。对于其它熔点较高、硬度高的金属，因为导电材料303中含有硬度较低的所谓的软金属，所以加压过程中，压力的作用更加有效。即通过加压，不仅是由于导电材料303的合金化且由于接触面积增加和低电阻金属而接触电阻降低。
从电阻值考虑，导电材料303中的铜的含量较好是在50％以下，而从电阻值或机械强度角度考虑含量较好是在10％以下。另外，没有达到合金化，也形成扩散层或被凝聚或压接，所以大大降低导电性材料303和导电层304之间的接触电阻。
如图3D所示，通过加压，在导电层304和导电材料303边界的连接部及贯穿孔302内形成，如上述将铜和与铜进行合金化的金属凝聚或压接以及合金化后形成的反应层306。在反应层306中的铜和上述金属是，可以几乎不熔融铜，而仅在铜表面形成扩散层或合金层就可以。由此，反应层306的机械强度提高并电阻变小，而且通过在反应层306中含有的铜粒子内部保持铜固有的低电阻率，能够得到低电阻且高机械强度的连接部。反应层306是与实施例1中的说明相同，即合金化等的起始反应温度在熔点的60％至70％范围，如果施加压力或机械运动等能量则更加促进其反应。
在导电层和填充于贯穿孔的导电材料边界的连接部中，形成导电层和导电材料凝聚、压接及合金化的反应层，并且上述反应层具有高机械强度和低电阻，另外，通过在包含于其中的铜内部保持铜固有的电阻率，能够得到具有低电阻且高机械强度连接部的电路板。另外，在穿孔内部，通过反应层，将在绝缘基材两面设置的导电层穿孔中的电阻变小。另外，通过机械方法固定连接部，提高机械强度和可靠性。并且，因为用导电材料填充穿孔，所以能够在该部分的导电层表面载置零件，且实现电路板的小型化或提高接线自由度。
预先在贯穿孔的一面上形成导电层的所谓的盲穿孔的电路板中使用本发明也能得到同样的效果。另外，通过反复采用实施例中的工序，在多层基板上也能够得到同样的效果。并且，通过将导电层预先形成图形的金属箔进行复制而形成的电路板中也能够得到同样的效果。
实施例中的导电层为铜箔，导电材料含有与铜合金化的金属，而替代铜，由其它导电物质组成导电层，并导电材料包含与上述物质合金化的物质也能产生同样的效果。
在本发明的电路板中，通过将导电材料和导电层中的一部分金属进行合金化，从而在绝缘基材上的贯穿孔中填充的导电材料和绝缘基材两面的导电层之间完成确实可靠的电和机械连接。

Claims (10)

1、一种电路板的制造方法，其特征在于，包含在绝缘基材形成的穿孔中填充导电材料的工序、在上述绝缘基材的两面设置导电层的工序及将上述导电材料的构成材料和上述导电层的构成材料合金化，在上述穿孔内设置由上述导电材料的上述构成材料和上述导电层的上述构成材料构成的反应层的工序，上述导电材料的上述构成材料为含有比铜的熔点低的金属。
2、根据权利要求1所述的电路板的制造方法，其特征在于，上述导电层含有铜，且上述导电材料包含含有上述金属的粒状物质。
3、根据权利要求1所述的电路板的制造方法，其特征在于，上述导电材料含有铜，在上述导电层上含有金属粒状物质，该金属粒状物质中含有可与形成在其表面上的铜形成合金的金属。
4、根据权利要求3所述的电路板的制造方法，其特征在于，所述与铜形成合金的金属的熔点低于铜。
5、根据权利要求1所述的电路板的制造方法，其特征在于，上述导电层含有铜，上述导电材料含有铜和与铜合金化的金属，设置上述反应层的上述工序中包含将至少一部分铜合金化的工序。
6、根据权利要求5所述的电路板的制造方法，其特征在于，所述与铜形成合金的金属的熔点低于铜。
7、根据权利要求1所述的电路板的制造方法，其特征在于，设置上述导电层的上述工序包含在绝缘基板上加压上述导电层的加压工序，设置上述反应层的上述工序包含加压上述导电层的上述工序和压缩上述导电材料的工序。
8、根据权利要求1所述的电路板的制造方法，其特征在于，设置上述导电层的上述工序包含在上述绝缘基材上热压上述导电层的工序，设置上述反应层的上述工序包含热压上述导电层的上述工序和压缩并加热上述导电材料的工序。
9、根据权利要求8所述的电路板的制造方法，其特征在于，上述导电层的上述构成材料含有铜，并且上述导电材料的上述构成材料含有熔点低于上述导电层热压工序温度的金属。
10、根据权利要求8所述的电路板的制造方法，其特征在于，上述导电层的上述构成材料含有铜，而上述导电材料的上述构成材料含有锡、锌、银、钯、铟、铋中的任意元素。
CN02800069.2A 2001-01-15 2002-01-11 电路板及其制造方法 Expired - Fee Related CN1287647C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP006024/01 2001-01-15
JP006024/2001 2001-01-15
JP2001006024A JP2002217510A (ja) 2001-01-15 2001-01-15 基板の接続構造とその製造方法

Publications (2)

Publication Number Publication Date
CN1456031A CN1456031A (zh) 2003-11-12
CN1287647C true CN1287647C (zh) 2006-11-29

Family

ID=18873980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02800069.2A Expired - Fee Related CN1287647C (zh) 2001-01-15 2002-01-11 电路板及其制造方法

Country Status (6)

Country Link
US (3) US7423222B2 (zh)
EP (1) EP1278404B1 (zh)
JP (1) JP2002217510A (zh)
CN (1) CN1287647C (zh)
DE (1) DE60225508T2 (zh)
WO (1) WO2002056651A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
JP3979391B2 (ja) 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
JP4593331B2 (ja) * 2005-03-24 2010-12-08 古河電気工業株式会社 積層回路基板とその製造方法
JP4609850B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
JP4609849B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
JP5114858B2 (ja) * 2006-03-28 2013-01-09 富士通株式会社 多層配線基板およびその作製方法
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法
JP5250582B2 (ja) * 2010-04-22 2013-07-31 有限会社 ナプラ 充填用基材及びそれを用いた充填方法
US8491315B1 (en) * 2011-11-29 2013-07-23 Plastronics Socket Partners, Ltd. Micro via adapter socket
WO2013089687A1 (en) * 2011-12-13 2013-06-20 Empire Technology Development Llc Elastomer adhesions
WO2013118455A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 抵抗形成基板とその製造方法
US10402232B2 (en) * 2013-02-11 2019-09-03 Wind River Systems, Inc. Method and system for deterministic multicore execution
CN103596362B (zh) * 2013-11-08 2016-08-31 溧阳市江大技术转移中心有限公司 一种具有交错间隔的合金柱的印刷电路板
CN113311959B (zh) * 2021-05-18 2023-01-17 维沃移动通信有限公司 显示组件及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1506450A (en) * 1974-09-18 1978-04-05 Siemens Ag Pastes for the production of thick-film conductor paths
US4663497A (en) * 1982-05-05 1987-05-05 Hughes Aircraft Company High density printed wiring board
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JP3350949B2 (ja) * 1992-02-20 2002-11-25 株式会社村田製作所 導電性ペースト
TW222736B (zh) * 1992-06-05 1994-04-21 Matsushita Electric Ind Co Ltd
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3094754B2 (ja) 1993-10-20 2000-10-03 松下電器産業株式会社 プリント配線板およびその製造方法
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US5742419A (en) * 1995-11-07 1998-04-21 The Board Of Trustees Of The Leland Stanford Junior Universtiy Miniature scanning confocal microscope
US5907425A (en) * 1995-12-19 1999-05-25 The Board Of Trustees Of The Leland Stanford Junior University Miniature scanning confocal microscope
US6077415A (en) * 1998-07-30 2000-06-20 Moltech Invent S.A. Multi-layer non-carbon metal-based anodes for aluminum production cells and method
JPH11251703A (ja) 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
US6139777A (en) 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
WO2000013190A1 (fr) * 1998-08-28 2000-03-09 Matsushita Electric Industrial Co., Ltd. Colle electroconductrice, structure electroconductrice utilisant cette colle, piece electrique, module et carte a circuit, connexion electrique, fabrication de carte a circuit et de piece electronique ceramique
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP2000258699A (ja) * 1999-03-05 2000-09-22 Olympus Optical Co Ltd 直視型共焦点光学系
JP3980801B2 (ja) * 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP3473601B2 (ja) 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US6713688B2 (en) * 2000-12-27 2004-03-30 Matsushita Electric Industrial Co., Ltd. Circuit board and its manufacture method
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
US7252634B2 (en) * 2002-11-05 2007-08-07 Pentax Corporation Confocal probe having scanning mirrors mounted to a transparent substrate in an optical path of the probe

Also Published As

Publication number Publication date
US20100025099A1 (en) 2010-02-04
EP1278404A4 (en) 2005-07-20
US20040221449A1 (en) 2004-11-11
CN1456031A (zh) 2003-11-12
US20030039811A1 (en) 2003-02-27
EP1278404B1 (en) 2008-03-12
JP2002217510A (ja) 2002-08-02
US7423222B2 (en) 2008-09-09
EP1278404A1 (en) 2003-01-22
WO2002056651A1 (fr) 2002-07-18
DE60225508T2 (de) 2008-06-19
DE60225508D1 (de) 2008-04-24

Similar Documents

Publication Publication Date Title
CN1287647C (zh) 电路板及其制造方法
CN1213646C (zh) 多层印刷电路板及其制造方法
TWI335195B (en) Multilayer wiring board
US20110067908A1 (en) Method for producing a printed circuit board and use and printed circuit board
CN102884872B (zh) 多层布线基板、多层布线基板的制造方法
KR101475100B1 (ko) 도전성 미립자, 이방성 도전 재료 및 접속 구조체
JPH0536306A (ja) 導電性微粒子、電極接続構造体及びその製造方法
CN1532919A (zh) 电路装置及其制造方法
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
TW201242443A (en) Multilayered wiring board, production method therefor, and via paste
CN110958766A (zh) 接地构件、屏蔽印制线路板及屏蔽印制线路板的制造方法
US20090107709A1 (en) Printed circuit board and manufacturing method thereof
JP3574738B2 (ja) 配線基板
KR910002453B1 (ko) 본딩방법
JP2002260446A (ja) 導電性微粒子及び導電接続構造体
JPH11251751A (ja) 配線基板およびその製造方法
JP3640911B2 (ja) 回路基板およびその製造方法
JPH0786711A (ja) プリント配線板
JP2008160150A (ja) 基板の製造方法
JPH09181452A (ja) 多層プリント配線板の製造方法
JPH10178249A (ja) 配線基板およびその製造方法
JPH1154865A (ja) 多層配線基板およびその製造方法
JP4679553B2 (ja) 半導体チップ
CN101604676A (zh) 芯片封装载板及其制作方法
JPH0346298A (ja) プリント回路基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20150111

EXPY Termination of patent right or utility model