JP3398319B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3398319B2 JP3398319B2 JP34654597A JP34654597A JP3398319B2 JP 3398319 B2 JP3398319 B2 JP 3398319B2 JP 34654597 A JP34654597 A JP 34654597A JP 34654597 A JP34654597 A JP 34654597A JP 3398319 B2 JP3398319 B2 JP 3398319B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor device
- conductor pattern
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、更に詳細には半導体素子の電極端子が
形成された一面側に設けられている第１絶縁層と第２絶
縁層と間に挟まれて導体パターンが形成され、前記導体
パターンの一端部が第１絶縁層を貫通するヴィアを介し
て前記電極端子と電気的に接続されていると共に、前記
導体パターンの他端部が第２絶縁層を貫通して設けられ
た外部接続端子と電気的に接続されて成る半導体装置及
びその製造方法に関する。
製造方法に関し、更に詳細には半導体素子の電極端子が
形成された一面側に設けられている第１絶縁層と第２絶
縁層と間に挟まれて導体パターンが形成され、前記導体
パターンの一端部が第１絶縁層を貫通するヴィアを介し
て前記電極端子と電気的に接続されていると共に、前記
導体パターンの他端部が第２絶縁層を貫通して設けられ
た外部接続端子と電気的に接続されて成る半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】半導体装置には、導体パターンの部分を
透視して示した図１２に示す様に、半導体素子１００と
略同サイズの半導体装置、いわゆるチップサイズパッケ
ージがある。この図１２に示す半導体装置では、半導体
素子１００の周縁部に設けられた電極端子１０２、１０
２・・・の各々と、半導体素子１００上に設けられた外
部接続端子１０４、１０４とは、導体パターン１０６、
１０６・・によって電気的に接続されている。かかる導
体パターン１０６は、図１３の部分断面図に示す如く、
半導体素子１００の電極端子１０２が設けられた一面側
にエラストマー等の弾性体から成る第１絶縁層１０８と
ポリイミドフィルム等の第２絶縁層１１０とによって挟
まれて形成されている。更に、導体パターン１０６は、
その一端部が第２絶縁層１１０を貫通するはんだボール
等の外部接続端子１０４と接続され、且つその他端部が
第１絶縁層１０８と第２絶縁層１１０との側端部外方に
おいて、Ｓ字状に曲折されて電極端子１０２に接続され
ている。
透視して示した図１２に示す様に、半導体素子１００と
略同サイズの半導体装置、いわゆるチップサイズパッケ
ージがある。この図１２に示す半導体装置では、半導体
素子１００の周縁部に設けられた電極端子１０２、１０
２・・・の各々と、半導体素子１００上に設けられた外
部接続端子１０４、１０４とは、導体パターン１０６、
１０６・・によって電気的に接続されている。かかる導
体パターン１０６は、図１３の部分断面図に示す如く、
半導体素子１００の電極端子１０２が設けられた一面側
にエラストマー等の弾性体から成る第１絶縁層１０８と
ポリイミドフィルム等の第２絶縁層１１０とによって挟
まれて形成されている。更に、導体パターン１０６は、
その一端部が第２絶縁層１１０を貫通するはんだボール
等の外部接続端子１０４と接続され、且つその他端部が
第１絶縁層１０８と第２絶縁層１１０との側端部外方に
おいて、Ｓ字状に曲折されて電極端子１０２に接続され
ている。
【０００３】
【発明が解決しようとする課題】ところで、シリコンか
ら成る半導体素子１００と樹脂から成る第１絶縁層１０
８及び第２絶縁層１１０とは、その熱膨張係数等の物性
を異にする。また、半導体装置が実装基板に実装された
場合、実装基板と半導体素子１００等の半導体装置の構
成部材との熱膨張係数等の物性も異にする。しかも、半
導体装置には、その信頼性を保証すべく、例えば温度変
化が−６５〜＋１２５℃の温度サイクル試験が施され
る。この様な温度変化が半導体装置或いは実装基板に実
装された半導体装置に加えられると、半導体装置の構成
部材間や実装基板等との物性差に因る伸縮が導体パター
ン１０６に応力として加わる。かかる応力は、導体パタ
ーン１０６の他端部に形成されたＳ字状の屈曲部１１２
の伸縮によって吸収される。しかしながら、屈曲部１１
２の伸縮のみによって、導体パターン１０６に加えられ
る応力を吸収せんとする場合、吸収し得る応力は屈曲部
１１２の伸縮量で決定され、第１絶縁層１０８の厚さが
薄くなると、屈曲部１１２の屈曲が小さくなって伸縮量
が低下するため、導体パターン１０６に加えられる応力
を充分に吸収できない事態も発生する。この様な事態が
発生すると、第１絶縁層１０８と第２絶縁層１１０とに
挟まれた導体パターン１０６の部分と屈曲部１１２との
境界部近傍に応力が集中して導体パターン１０６が断線
し易くなるおそれがある。
ら成る半導体素子１００と樹脂から成る第１絶縁層１０
８及び第２絶縁層１１０とは、その熱膨張係数等の物性
を異にする。また、半導体装置が実装基板に実装された
場合、実装基板と半導体素子１００等の半導体装置の構
成部材との熱膨張係数等の物性も異にする。しかも、半
導体装置には、その信頼性を保証すべく、例えば温度変
化が−６５〜＋１２５℃の温度サイクル試験が施され
る。この様な温度変化が半導体装置或いは実装基板に実
装された半導体装置に加えられると、半導体装置の構成
部材間や実装基板等との物性差に因る伸縮が導体パター
ン１０６に応力として加わる。かかる応力は、導体パタ
ーン１０６の他端部に形成されたＳ字状の屈曲部１１２
の伸縮によって吸収される。しかしながら、屈曲部１１
２の伸縮のみによって、導体パターン１０６に加えられ
る応力を吸収せんとする場合、吸収し得る応力は屈曲部
１１２の伸縮量で決定され、第１絶縁層１０８の厚さが
薄くなると、屈曲部１１２の屈曲が小さくなって伸縮量
が低下するため、導体パターン１０６に加えられる応力
を充分に吸収できない事態も発生する。この様な事態が
発生すると、第１絶縁層１０８と第２絶縁層１１０とに
挟まれた導体パターン１０６の部分と屈曲部１１２との
境界部近傍に応力が集中して導体パターン１０６が断線
し易くなるおそれがある。
【０００４】一方、導体パターン１０６に加えられる応
力を充分に吸収すべく、弾性体から成る第１絶縁層１０
８を厚くして曲折部１１２の曲折を大とする場合には、
半導体装置の製造設備等の制約を受け易くなる。また、
半導体素子１００が大形となり、導体パターン１０６が
長くなった場合等には、曲折部１１２のみでは導体パタ
ーン１０６に加えられる応力を吸収できなくなる。そこ
で、本発明の課題は、温度変化に伴って導体パターンに
加えられる応力を充分に吸収でき且つ製造装置等の制約
を受け難い半導体装置及びその製造方法を提供すること
にある。
力を充分に吸収すべく、弾性体から成る第１絶縁層１０
８を厚くして曲折部１１２の曲折を大とする場合には、
半導体装置の製造設備等の制約を受け易くなる。また、
半導体素子１００が大形となり、導体パターン１０６が
長くなった場合等には、曲折部１１２のみでは導体パタ
ーン１０６に加えられる応力を吸収できなくなる。そこ
で、本発明の課題は、温度変化に伴って導体パターンに
加えられる応力を充分に吸収でき且つ製造装置等の制約
を受け難い半導体装置及びその製造方法を提供すること
にある。
【０００５】
【課題を解決するための手段】本発明等は、前記課題を
解決するには、温度変化に伴って導体パターンに加えら
れる応力を、第１絶縁層と第２絶縁層とに挟まれている
導体パターンの部分で吸収することが有効であると考え
検討した結果、低ヤング率の弾性体で形成した第１絶縁
層と第２絶縁層とによって挟まれて形成された導体パタ
ーンの部分に曲折部を形成することによって、導体パタ
ーンに加えられた応力に応じて屈曲部が伸縮可能である
こと見出し、本発明に到達した。すなわち、本発明は、
半導体素子の電極端子が形成された一面側に設けられて
いる第１絶縁層と第２絶縁層との間に導体パターンが形
成され、前記導体パターンの一端部が第１絶縁層を貫通
するヴィアを介して前記電極端子と電気的に接続され、
前記導体パターンの他端部が第２絶縁層を貫通して設け
られた外部接続端子と電気的に接続された半導体装置で
あって、該第１絶縁層及び第２絶縁層の温度変化に因る
層方向への伸縮に応じて前記導体パターンが層方向に伸
縮可能となるように、前記第１絶縁層と第２絶縁層との
各々が室温下でのヤング率が１０8Pa以下となる弾性体
により形成され、且つ前記導体パターンが、前記ヴィア
と外部接続端子との間の直線距離よりも長くなるよう
に、前記第１絶縁層上に曲折されて形成されていると共
に、実装基板に実装された前記半導体装置に温度変化が
加えられたとき、前記第１絶縁層及び前記実装基板の各
々に生じる層方向への伸縮を吸収し得るように、導体パ
ターンの長さ（Ｌ）が下記数４の式を満足する長さに形
成されていることを特徴とする半導体装置にある。
解決するには、温度変化に伴って導体パターンに加えら
れる応力を、第１絶縁層と第２絶縁層とに挟まれている
導体パターンの部分で吸収することが有効であると考え
検討した結果、低ヤング率の弾性体で形成した第１絶縁
層と第２絶縁層とによって挟まれて形成された導体パタ
ーンの部分に曲折部を形成することによって、導体パタ
ーンに加えられた応力に応じて屈曲部が伸縮可能である
こと見出し、本発明に到達した。すなわち、本発明は、
半導体素子の電極端子が形成された一面側に設けられて
いる第１絶縁層と第２絶縁層との間に導体パターンが形
成され、前記導体パターンの一端部が第１絶縁層を貫通
するヴィアを介して前記電極端子と電気的に接続され、
前記導体パターンの他端部が第２絶縁層を貫通して設け
られた外部接続端子と電気的に接続された半導体装置で
あって、該第１絶縁層及び第２絶縁層の温度変化に因る
層方向への伸縮に応じて前記導体パターンが層方向に伸
縮可能となるように、前記第１絶縁層と第２絶縁層との
各々が室温下でのヤング率が１０8Pa以下となる弾性体
により形成され、且つ前記導体パターンが、前記ヴィア
と外部接続端子との間の直線距離よりも長くなるよう
に、前記第１絶縁層上に曲折されて形成されていると共
に、実装基板に実装された前記半導体装置に温度変化が
加えられたとき、前記第１絶縁層及び前記実装基板の各
々に生じる層方向への伸縮を吸収し得るように、導体パ
ターンの長さ（Ｌ）が下記数４の式を満足する長さに形
成されていることを特徴とする半導体装置にある。
【数４】
【０００６】更に、本発明は、半導体素子の電極端子が
形成された一面側に設けられている第１絶縁層と第２絶
縁層との間に導体パターンが形成され、前記導体パター
ンの一端部が第１絶縁層を貫通するヴィアを介して前記
電極端子と電気的に接続され、前記導体パターンの他端
部が第２絶縁層を貫通して設けられた外部接続端子と電
気的に接続された半導体装置であって、該第１絶縁層及
び第２絶縁層の温度変化に因る層方向への伸縮に応じて
前記導体パターンが層方向に伸縮可能となるように、前
記第１絶縁層と第２絶縁層との各々が室温下でのヤング
率が１０ 8 Pa以下となる弾性体により形成され、且つ前
記導体パターンが、前記ヴィアと外部接続端子との間の
直線距離よりも長くなるように、前記第１絶縁層上に曲
折されて形成されていると共に、前記第１絶縁層が、前
記半導体素子の電極端子が形成された一面側に接着層を
介して接着されていることを特徴とする半導体装置にあ
る。
形成された一面側に設けられている第１絶縁層と第２絶
縁層との間に導体パターンが形成され、前記導体パター
ンの一端部が第１絶縁層を貫通するヴィアを介して前記
電極端子と電気的に接続され、前記導体パターンの他端
部が第２絶縁層を貫通して設けられた外部接続端子と電
気的に接続された半導体装置であって、該第１絶縁層及
び第２絶縁層の温度変化に因る層方向への伸縮に応じて
前記導体パターンが層方向に伸縮可能となるように、前
記第１絶縁層と第２絶縁層との各々が室温下でのヤング
率が１０ 8 Pa以下となる弾性体により形成され、且つ前
記導体パターンが、前記ヴィアと外部接続端子との間の
直線距離よりも長くなるように、前記第１絶縁層上に曲
折されて形成されていると共に、前記第１絶縁層が、前
記半導体素子の電極端子が形成された一面側に接着層を
介して接着されていることを特徴とする半導体装置にあ
る。
【０００７】また、本発明は、半導体素子の電極端子が
形成された一面側に設けられている第１絶縁層と第２絶
縁層との間に導体パターンが形成され、前記導体パター
ンの一端部が第１絶縁層を貫通するヴィアを介して前記
電極端子と電気的に接続され、前記導体パターンの他端
部が第２絶縁層を貫通して設けられた外部接続端子と電
気的に接続された半導体装置であって、該第１絶縁層及
び第２絶縁層の温度変化に因る層方向への伸縮に応じて
前記導体パターンが層方向に伸縮可能となるように、前
記第１絶縁層と第２絶縁層との各々が室温下でのヤング
率が１０ 8 Pa以 下となる弾性体により形成され、且つ前
記導体パターンが、前記ヴィアと外部接続端子との間の
直線距離よりも長くなるように、前記第１絶縁層上に曲
折されて形成されていると共に、前記第１絶縁層を貫通
するヴィアが、めっき金属によって形成されていること
を特徴とする半導体装置にある。
形成された一面側に設けられている第１絶縁層と第２絶
縁層との間に導体パターンが形成され、前記導体パター
ンの一端部が第１絶縁層を貫通するヴィアを介して前記
電極端子と電気的に接続され、前記導体パターンの他端
部が第２絶縁層を貫通して設けられた外部接続端子と電
気的に接続された半導体装置であって、該第１絶縁層及
び第２絶縁層の温度変化に因る層方向への伸縮に応じて
前記導体パターンが層方向に伸縮可能となるように、前
記第１絶縁層と第２絶縁層との各々が室温下でのヤング
率が１０ 8 Pa以 下となる弾性体により形成され、且つ前
記導体パターンが、前記ヴィアと外部接続端子との間の
直線距離よりも長くなるように、前記第１絶縁層上に曲
折されて形成されていると共に、前記第１絶縁層を貫通
するヴィアが、めっき金属によって形成されていること
を特徴とする半導体装置にある。
【０００８】本発明は、半導体素子の電極端子が形成さ
れた一面側に設けられている第１絶縁層と第２絶縁層と
の間に導体パターンが形成され、前記導体パターンの一
端部が第１絶縁層を貫通するヴィアを介して前記電極端
子と電気的に接続され、前記導体パターンの他端部が第
２絶縁層を貫通して設けられた外部接続端子と電気的に
接続された半導体装置であって、該第１絶縁層及び第２
絶縁層の温度変化に因る層方向への伸縮に応じて前記導
体パターンが層方向に伸縮可能となるように、前記第１
絶縁層と第２絶縁層との各々が室温下でのヤング率が１
０ 8 Pa以下となる弾性体により形成され、且つ前記導体
パターンが、前記ヴィアと外部接続端子との間の直線距
離よりも長くなるように、前記第１絶縁層上に曲折され
て形成されていると共に、前記第１絶縁層を貫通するヴ
ィアの電極端子側の端部が、前記第１絶縁層の表面から
突出する突出部に形成され、且つ前記突出部と半導体素
子の電極端子とが、導電性粉粒体が接着剤層中に配合さ
れた異方性導電接着フィルムを介して電気的に接続され
ていることを特徴とする半導体装置でもある。
れた一面側に設けられている第１絶縁層と第２絶縁層と
の間に導体パターンが形成され、前記導体パターンの一
端部が第１絶縁層を貫通するヴィアを介して前記電極端
子と電気的に接続され、前記導体パターンの他端部が第
２絶縁層を貫通して設けられた外部接続端子と電気的に
接続された半導体装置であって、該第１絶縁層及び第２
絶縁層の温度変化に因る層方向への伸縮に応じて前記導
体パターンが層方向に伸縮可能となるように、前記第１
絶縁層と第２絶縁層との各々が室温下でのヤング率が１
０ 8 Pa以下となる弾性体により形成され、且つ前記導体
パターンが、前記ヴィアと外部接続端子との間の直線距
離よりも長くなるように、前記第１絶縁層上に曲折され
て形成されていると共に、前記第１絶縁層を貫通するヴ
ィアの電極端子側の端部が、前記第１絶縁層の表面から
突出する突出部に形成され、且つ前記突出部と半導体素
子の電極端子とが、導電性粉粒体が接着剤層中に配合さ
れた異方性導電接着フィルムを介して電気的に接続され
ていることを特徴とする半導体装置でもある。
【０００９】また、本発明は、半導体素子の電極端子が
形成された一面側に設けられている第１絶縁層と第２絶
縁層との間に挟まれて導体パターンが形成され、前記導
体パターンの一端部が第１絶縁層を貫通するヴィアを介
して前記電極端子と電気的に接続されていると共に、前
記導体パターンの他端部が第２絶縁層を貫通して設けら
れた外部接続端子と電気的に接続されて成る半導体装置
を製造する際に、該導体パターンの一端部が第１絶縁層
を貫通するヴィアに接続されていると共に、前記導体パ
ターンの他端部が第２絶縁層を貫通して形成された外部
接続端子用凹部に露出するパターン形成体を形成し、次
いで、前記パターン形成体を半導体素子の電極端子が形
成された一面側に積層して前記パターン形成体のヴィア
と前記半導体素子の電極端子との各々を電気的に接続す
ることを特徴とする半導体装置の製造方法にある。
形成された一面側に設けられている第１絶縁層と第２絶
縁層との間に挟まれて導体パターンが形成され、前記導
体パターンの一端部が第１絶縁層を貫通するヴィアを介
して前記電極端子と電気的に接続されていると共に、前
記導体パターンの他端部が第２絶縁層を貫通して設けら
れた外部接続端子と電気的に接続されて成る半導体装置
を製造する際に、該導体パターンの一端部が第１絶縁層
を貫通するヴィアに接続されていると共に、前記導体パ
ターンの他端部が第２絶縁層を貫通して形成された外部
接続端子用凹部に露出するパターン形成体を形成し、次
いで、前記パターン形成体を半導体素子の電極端子が形
成された一面側に積層して前記パターン形成体のヴィア
と前記半導体素子の電極端子との各々を電気的に接続す
ることを特徴とする半導体装置の製造方法にある。
【００１０】本発明に係る半導体装置によれば、第１絶
縁層と第２絶縁層とが低ヤング率の弾性体によって形成
されているため、両絶縁層によって挟まれた導体パター
ンの部分に形成された曲折部が、温度変化に因る半導体
素子や第１絶縁層等の伸縮差に基づいて加えられる応力
変化に対して伸縮できる。このため、両絶縁層によって
挟まれた導体パターンの部分に充分な曲折量を形成して
おけば、第１絶縁層の厚さをそのままで半導体素子を大
型化しても、温度変化に基づく導体パターンに加えられ
る応力を充分に吸収できる。
縁層と第２絶縁層とが低ヤング率の弾性体によって形成
されているため、両絶縁層によって挟まれた導体パター
ンの部分に形成された曲折部が、温度変化に因る半導体
素子や第１絶縁層等の伸縮差に基づいて加えられる応力
変化に対して伸縮できる。このため、両絶縁層によって
挟まれた導体パターンの部分に充分な曲折量を形成して
おけば、第１絶縁層の厚さをそのままで半導体素子を大
型化しても、温度変化に基づく導体パターンに加えられ
る応力を充分に吸収できる。
【００１１】
【発明の実施の形態】本発明に係る半導体装置の一例を
図１に示す。図１に示す半導体装置は、半導体素子１０
の電極端子１２が設けられた一面側に積層されて成る第
１絶縁層１４と第２絶縁層１８との挟まれて導体パター
ン１６が形成されている。この導体パターン１６は、そ
の一端部が第１絶縁層１４を貫通するヴィア２０によっ
て電極端子１２と電気的に接続されていると共に、その
他端部が第２絶縁層１８を貫通して設けられた外部接続
端子２２と電気的に接続されている。かかる外部接続端
子２２としては、はんだから成るはんだボール、中心部
に銅材等のコア部が形成されたはんだボール等が用いら
れる。
図１に示す。図１に示す半導体装置は、半導体素子１０
の電極端子１２が設けられた一面側に積層されて成る第
１絶縁層１４と第２絶縁層１８との挟まれて導体パター
ン１６が形成されている。この導体パターン１６は、そ
の一端部が第１絶縁層１４を貫通するヴィア２０によっ
て電極端子１２と電気的に接続されていると共に、その
他端部が第２絶縁層１８を貫通して設けられた外部接続
端子２２と電気的に接続されている。かかる外部接続端
子２２としては、はんだから成るはんだボール、中心部
に銅材等のコア部が形成されたはんだボール等が用いら
れる。
【００１２】図１に示す半導体装置においては、第１絶
縁層１４と第２絶縁層１８との各々が、室温下でヤング
率が１０8 Pa以下、好ましくは室温〜２６０℃の範囲に
おいてヤング率が１０4 〜１０7 Pa、特に好ましくは−
５０℃においてもヤング率が１０7 Pa程度の弾性体によ
って形成されていることが大切である。この様に、低ヤ
ング率の弾性体に挟まれて形成された導体パターン１６
は、半導体装置の信頼性上目標とする温度変化、例えば
温度サイクル試験において−６５〜＋１２５℃の温度変
化が半導体装置に加えられたとき、第１絶縁層１６等の
伸縮に応じて導体パターン１６が伸縮できる。ここで、
第１絶縁層１４と第２絶縁層１８との各々が室温下でヤ
ング率１０8Paを越える弾性体によって形成されている
場合、前記温度変化が半導体装置に加えられても、第１
絶縁層１４等の伸縮に応じて導体パターン１６が伸縮で
き難くなる。かかる低ヤング率の弾性体としては、変形
を惹起した応力が除去されても変形の全てが元に戻らな
い不完全弾性体が好ましく、具体的にはシリコーンゴム
系エラストマーやポリオレフィン系エラストマーを好適
に挙げることができる。
縁層１４と第２絶縁層１８との各々が、室温下でヤング
率が１０8 Pa以下、好ましくは室温〜２６０℃の範囲に
おいてヤング率が１０4 〜１０7 Pa、特に好ましくは−
５０℃においてもヤング率が１０7 Pa程度の弾性体によ
って形成されていることが大切である。この様に、低ヤ
ング率の弾性体に挟まれて形成された導体パターン１６
は、半導体装置の信頼性上目標とする温度変化、例えば
温度サイクル試験において−６５〜＋１２５℃の温度変
化が半導体装置に加えられたとき、第１絶縁層１６等の
伸縮に応じて導体パターン１６が伸縮できる。ここで、
第１絶縁層１４と第２絶縁層１８との各々が室温下でヤ
ング率１０8Paを越える弾性体によって形成されている
場合、前記温度変化が半導体装置に加えられても、第１
絶縁層１４等の伸縮に応じて導体パターン１６が伸縮で
き難くなる。かかる低ヤング率の弾性体としては、変形
を惹起した応力が除去されても変形の全てが元に戻らな
い不完全弾性体が好ましく、具体的にはシリコーンゴム
系エラストマーやポリオレフィン系エラストマーを好適
に挙げることができる。
【００１３】更に、低ヤング率の第１絶縁層１４と第２
絶縁層１８とによって挟まれて形成された全導体パター
ン１６の各水平部２６は、図１に示す様に、半導体素子
１０の一面と略平行に形成されていると共に、図２に示
す様に、左右方向に曲折されて形成されている。この曲
折は滑らかな曲線状であることが応力が分散されるため
好ましい。ここで、図１２に示す如く、半導体素子１０
０の電極端子１０２と外部接続端子１０４とを直線で結
ぶ導体パターン１０６が一本でも存在すると、半導体装
置が受け得る温度変化程度は、直線状の導体パターン１
０６が耐え得る範囲の温度変化程度に規制される。この
様に曲折されて形成された導電パターン１６の長さは、
上述した様に、温度サイクル試験で採用される温度変化
において、第１絶縁層１４等の伸縮を吸収し得る長さと
する。この際に、実装基板に実装した半導体装置に対
し、半導体装置の信頼性上目標とする温度変化を加えた
とき、第１絶縁層の厚み方向及び前記実装基板の伸縮を
吸収し得るように、導体パターン１６の長さを決定する
ことが好ましく、具体的には、導体パターン１６の長さ
（Ｌ）を下記数５の式が満足する長さとすることが好ま
しい。
絶縁層１８とによって挟まれて形成された全導体パター
ン１６の各水平部２６は、図１に示す様に、半導体素子
１０の一面と略平行に形成されていると共に、図２に示
す様に、左右方向に曲折されて形成されている。この曲
折は滑らかな曲線状であることが応力が分散されるため
好ましい。ここで、図１２に示す如く、半導体素子１０
０の電極端子１０２と外部接続端子１０４とを直線で結
ぶ導体パターン１０６が一本でも存在すると、半導体装
置が受け得る温度変化程度は、直線状の導体パターン１
０６が耐え得る範囲の温度変化程度に規制される。この
様に曲折されて形成された導電パターン１６の長さは、
上述した様に、温度サイクル試験で採用される温度変化
において、第１絶縁層１４等の伸縮を吸収し得る長さと
する。この際に、実装基板に実装した半導体装置に対
し、半導体装置の信頼性上目標とする温度変化を加えた
とき、第１絶縁層の厚み方向及び前記実装基板の伸縮を
吸収し得るように、導体パターン１６の長さを決定する
ことが好ましく、具体的には、導体パターン１６の長さ
（Ｌ）を下記数５の式が満足する長さとすることが好ま
しい。
【数５】
かかる数５の式において、αb に代えて（αb −αs ）
を使用してもよい。このαs は第１絶縁層１４の熱膨張
係数である。
を使用してもよい。このαs は第１絶縁層１４の熱膨張
係数である。
【００１４】図１及び図２に示す半導体装置は、図３に
示す様に、導体パターン１６等を複数個の半導体素子１
０が形成されたウェハー３０上に形成した後、個々の半
導体装置にダイシングすることによって形成できる。図
３に示す半導体装置の製造方法では、先ず、複数個の半
導体素子１０が形成されたウェハー３０上に、第１絶縁
層１４を形成する〔図３（ａ）の工程〕。この第１絶縁
層１４は、室温下でヤング率が１０8 Pa以下、好ましく
は室温〜２６０℃の範囲においてヤング率が１０4 〜１
０7 Pa、特に好ましくは−５０℃においてもヤング率が
１０7 Pa程度の弾性体によって形成する。かかる第１絶
縁層１４を、例えばシリコーンゴム系エラストマー等の
熱硬化性樹脂を用いて形成する場合には、熱硬化性樹脂
をウェハー上に塗布してからキュアすることによって形
成できる。かかる第１絶縁層１４には、ウェハー３０に
形成された各半導体素子１０の電極端子１２が底面に露
出するように、レーザやエッチング等によって第１絶縁
層１４にヴィア用穴部３４を形成する〔図３（ｂ）の工
程〕。このヴィア用穴部３４の開口周縁部は、角張って
いると応力の集中が発生し易いため、曲面状に形成する
ことが好ましい。
示す様に、導体パターン１６等を複数個の半導体素子１
０が形成されたウェハー３０上に形成した後、個々の半
導体装置にダイシングすることによって形成できる。図
３に示す半導体装置の製造方法では、先ず、複数個の半
導体素子１０が形成されたウェハー３０上に、第１絶縁
層１４を形成する〔図３（ａ）の工程〕。この第１絶縁
層１４は、室温下でヤング率が１０8 Pa以下、好ましく
は室温〜２６０℃の範囲においてヤング率が１０4 〜１
０7 Pa、特に好ましくは−５０℃においてもヤング率が
１０7 Pa程度の弾性体によって形成する。かかる第１絶
縁層１４を、例えばシリコーンゴム系エラストマー等の
熱硬化性樹脂を用いて形成する場合には、熱硬化性樹脂
をウェハー上に塗布してからキュアすることによって形
成できる。かかる第１絶縁層１４には、ウェハー３０に
形成された各半導体素子１０の電極端子１２が底面に露
出するように、レーザやエッチング等によって第１絶縁
層１４にヴィア用穴部３４を形成する〔図３（ｂ）の工
程〕。このヴィア用穴部３４の開口周縁部は、角張って
いると応力の集中が発生し易いため、曲面状に形成する
ことが好ましい。
【００１５】次いで、ヴィア用穴部３４の電極端子１２
が露出する底面及び内壁面を含む第１絶縁層１４の表面
に金属層３６を形成する〔図３（ｃ）の工程〕。この金
属層３６は、銅等の金属を無電解めっきによって薄膜金
属層を形成した後、電解めっきを施して所望厚さとす
る。かかる無電解めっきの際に、第１絶縁層１４の表面
に金属を析出し易くして薄膜金属層を容易に形成すべ
く、第１絶縁層１４を形成する樹脂中に酸化ケイ素等の
無機粉末を配合することが好ましい。この無機粉末の配
合によって、樹脂粘度等も調整できる。但し、無機粉末
の配合量が多過ぎると、第１絶縁層１４のヤング率が高
くなる傾向にあるため、無機粉末の配合量を３０体積％
程度とすることが好ましい。尚、薄膜金属層をスッパタ
法で形成してもよい。かかるスッパタ法で薄膜金属層を
形成する場合は、チタンやパラジウム等の金属により薄
膜金属層を形成することが、第１絶縁層１４との接着性
等を良好とすることができる。
が露出する底面及び内壁面を含む第１絶縁層１４の表面
に金属層３６を形成する〔図３（ｃ）の工程〕。この金
属層３６は、銅等の金属を無電解めっきによって薄膜金
属層を形成した後、電解めっきを施して所望厚さとす
る。かかる無電解めっきの際に、第１絶縁層１４の表面
に金属を析出し易くして薄膜金属層を容易に形成すべ
く、第１絶縁層１４を形成する樹脂中に酸化ケイ素等の
無機粉末を配合することが好ましい。この無機粉末の配
合によって、樹脂粘度等も調整できる。但し、無機粉末
の配合量が多過ぎると、第１絶縁層１４のヤング率が高
くなる傾向にあるため、無機粉末の配合量を３０体積％
程度とすることが好ましい。尚、薄膜金属層をスッパタ
法で形成してもよい。かかるスッパタ法で薄膜金属層を
形成する場合は、チタンやパラジウム等の金属により薄
膜金属層を形成することが、第１絶縁層１４との接着性
等を良好とすることができる。
【００１６】この様にして形成した金属層３６には、フ
ォトリソ法等によってパターニングを施して導体パター
ン１６、１６・・を形成する〔図３（ｄ）の工程〕。こ
の導体パターン１６の各々には、図２に示す様に、半導
体素子１０の電極端子１２と接続されたヴィア２０が一
端部に形成されていると共に、他端部には外部接続端子
２２と接続されるランド部２４が形成されている。更
に、ヴィア２０とランド部２４とを連結する水平部２６
は、図３（ｄ）に示す様に、ウェハー３０の一面に沿っ
て略平行に形成されていると共に、図２に示す様に、左
右方向に曲折されて形成されている。かかる導体パター
ン１６の長さ（Ｌ）は、前述した数５の式を満足するも
のであることが好ましい。
ォトリソ法等によってパターニングを施して導体パター
ン１６、１６・・を形成する〔図３（ｄ）の工程〕。こ
の導体パターン１６の各々には、図２に示す様に、半導
体素子１０の電極端子１２と接続されたヴィア２０が一
端部に形成されていると共に、他端部には外部接続端子
２２と接続されるランド部２４が形成されている。更
に、ヴィア２０とランド部２４とを連結する水平部２６
は、図３（ｄ）に示す様に、ウェハー３０の一面に沿っ
て略平行に形成されていると共に、図２に示す様に、左
右方向に曲折されて形成されている。かかる導体パター
ン１６の長さ（Ｌ）は、前述した数５の式を満足するも
のであることが好ましい。
【００１７】更に、形成された導体パターン１６、１６
・・を第２絶縁層１８によって被覆した後、図２に示す
ランド部２４が底面を形成する外部接続端子用凹部３８
をレーザやエッチングによって形成する〔図３（ｅ）の
工程〕。かかる第２絶縁層１８も、室温下でヤング率が
１０8 Pa以下、好ましくは室温〜２６０℃の範囲におい
てヤング率が１０4 〜１０7 Pa、特に好ましくは−５０
℃においてもヤング率が１０7 Pa程度の弾性体によって
形成する。この第２絶縁層１８は、第１絶縁層１４と同
一樹脂でもよく、異なる樹脂であってもよい。但し、第
１絶縁層１４と接着性が良好な樹脂で第２絶縁層１８を
形成することが、両層の剥離防止等の観点から好まし
い。その後、外部接続端子用凹部３８に、はんだボール
等の外部接続端子２２を装着した後、ウェハー３０を所
定箇所、例えは図３（ｆ）で示す一点鎖線Ａの箇所で切
断して個片とし、図１に示す半導体装置を得ることがで
きる〔図３（ｆ）の工程〕。尚、はんだボール等の外部
接続端子２２の装着は、ウェハー３０を所定箇所で切断
して個片とした後に行ってもよい。
・・を第２絶縁層１８によって被覆した後、図２に示す
ランド部２４が底面を形成する外部接続端子用凹部３８
をレーザやエッチングによって形成する〔図３（ｅ）の
工程〕。かかる第２絶縁層１８も、室温下でヤング率が
１０8 Pa以下、好ましくは室温〜２６０℃の範囲におい
てヤング率が１０4 〜１０7 Pa、特に好ましくは−５０
℃においてもヤング率が１０7 Pa程度の弾性体によって
形成する。この第２絶縁層１８は、第１絶縁層１４と同
一樹脂でもよく、異なる樹脂であってもよい。但し、第
１絶縁層１４と接着性が良好な樹脂で第２絶縁層１８を
形成することが、両層の剥離防止等の観点から好まし
い。その後、外部接続端子用凹部３８に、はんだボール
等の外部接続端子２２を装着した後、ウェハー３０を所
定箇所、例えは図３（ｆ）で示す一点鎖線Ａの箇所で切
断して個片とし、図１に示す半導体装置を得ることがで
きる〔図３（ｆ）の工程〕。尚、はんだボール等の外部
接続端子２２の装着は、ウェハー３０を所定箇所で切断
して個片とした後に行ってもよい。
【００１８】図３に示す半導体装置及び半導体装置の製
造方法では、ウェハー３０上にシリコーンゴム系エラス
マー等の樹脂を塗布して第１絶縁層１４を形成していた
が、図４に示す様に、第１絶縁層１４を接着剤層２８に
よって半導体素子１０又はウェハー３０に接着してもよ
い。この場合には、接着性フィルム上に第１絶縁層１４
を予め形成した二層構造フィルムを用いることが好まし
い。特に、第１絶縁層１４を熱硬化性樹脂を用いて形成
するとき、接着性フィルム上に熱硬化性樹脂のプライマ
ーを形成した二層構造フィルムを用いることができる。
造方法では、ウェハー３０上にシリコーンゴム系エラス
マー等の樹脂を塗布して第１絶縁層１４を形成していた
が、図４に示す様に、第１絶縁層１４を接着剤層２８に
よって半導体素子１０又はウェハー３０に接着してもよ
い。この場合には、接着性フィルム上に第１絶縁層１４
を予め形成した二層構造フィルムを用いることが好まし
い。特に、第１絶縁層１４を熱硬化性樹脂を用いて形成
するとき、接着性フィルム上に熱硬化性樹脂のプライマ
ーを形成した二層構造フィルムを用いることができる。
【００１９】図１〜図４に示す半導体装置は、ウェハー
３０上に第１絶縁層１４等から成るパターン形成体の各
部分を順次造り込む方法で製造されているが、形成され
たパターン形成体に欠陥が存在していた場合、最終的に
得られた半導体装置の多くが欠陥品となるおそれがあ
る。このため、予めパターン形成体を形成しておき、欠
陥が存在しないパターン形成体のみをウェハー３０上に
接合した後、ダイシングすることが好ましい。この様に
して得られた半導体装置を図５に示す。この半導体装置
は、パターン形成体４０と半導体素子１０とが接着剤層
３２により接着されたものである。かかるパターン形成
体４０は、第１絶縁層１４上に半導体素子１０の一面側
に沿って形成された導体パターン１６が第２絶縁層１８
によって被覆されている。更に、この導体パターン１６
は、その一端部が第１絶縁層１４を貫通するヴィア２０
と接続されていると共に、他端部が第２絶縁層１８を貫
通する外部接続端子２２と接続されている。かかるパタ
ーン形成体４０のヴィア２０は、後述する様に、第１絶
縁層１４に形成されたヴィア用穴部にめっき金属を充填
して形成したものあり、半導体素子１０の電極端子１２
に接続されている。また、接着剤層３２は、熱可塑性樹
脂から成る接着剤によって形成することが好ましい。
尚、図５の第１絶縁層１４及び第２絶縁層１８を形成す
る樹脂の種類や物性、或いは導体パターン１６の形状や
長さは、前述した図１〜図４に示す半導体装置と同様で
あるため、ここでは詳細な説明を省略する。
３０上に第１絶縁層１４等から成るパターン形成体の各
部分を順次造り込む方法で製造されているが、形成され
たパターン形成体に欠陥が存在していた場合、最終的に
得られた半導体装置の多くが欠陥品となるおそれがあ
る。このため、予めパターン形成体を形成しておき、欠
陥が存在しないパターン形成体のみをウェハー３０上に
接合した後、ダイシングすることが好ましい。この様に
して得られた半導体装置を図５に示す。この半導体装置
は、パターン形成体４０と半導体素子１０とが接着剤層
３２により接着されたものである。かかるパターン形成
体４０は、第１絶縁層１４上に半導体素子１０の一面側
に沿って形成された導体パターン１６が第２絶縁層１８
によって被覆されている。更に、この導体パターン１６
は、その一端部が第１絶縁層１４を貫通するヴィア２０
と接続されていると共に、他端部が第２絶縁層１８を貫
通する外部接続端子２２と接続されている。かかるパタ
ーン形成体４０のヴィア２０は、後述する様に、第１絶
縁層１４に形成されたヴィア用穴部にめっき金属を充填
して形成したものあり、半導体素子１０の電極端子１２
に接続されている。また、接着剤層３２は、熱可塑性樹
脂から成る接着剤によって形成することが好ましい。
尚、図５の第１絶縁層１４及び第２絶縁層１８を形成す
る樹脂の種類や物性、或いは導体パターン１６の形状や
長さは、前述した図１〜図４に示す半導体装置と同様で
あるため、ここでは詳細な説明を省略する。
【００２０】図５に示す半導体装置は、図６に示す方法
で得られたパターン形成体４０を図７に示す方法でウェ
ハー３０に接着した後、所定箇所を切断することによっ
て製造できる。先ず、パターン形成体４０を製造する際
には、第１絶縁層１４と銅箔等の金属箔４２とを接着剤
層３２によって接着した三層構造フィルムを形成する
〔図６（ａ）の工程〕。この接着剤層３２は、熱可塑性
接着剤によって形成することが、エッチング処理やめっ
き処理に対して化学的に安定で且つ熱履歴を受けた後で
も充分な接着能を有するため好ましい。得られた三層構
造フィルムには、レーザやエッチングによって、ヴィア
用穴部３４を第１絶縁層１４及び接着剤層３２に形成す
る〔図６（ｂ）の工程〕。このヴィア用穴部３４の底面
は金属箔４２の表面によって形成される。
で得られたパターン形成体４０を図７に示す方法でウェ
ハー３０に接着した後、所定箇所を切断することによっ
て製造できる。先ず、パターン形成体４０を製造する際
には、第１絶縁層１４と銅箔等の金属箔４２とを接着剤
層３２によって接着した三層構造フィルムを形成する
〔図６（ａ）の工程〕。この接着剤層３２は、熱可塑性
接着剤によって形成することが、エッチング処理やめっ
き処理に対して化学的に安定で且つ熱履歴を受けた後で
も充分な接着能を有するため好ましい。得られた三層構
造フィルムには、レーザやエッチングによって、ヴィア
用穴部３４を第１絶縁層１４及び接着剤層３２に形成す
る〔図６（ｂ）の工程〕。このヴィア用穴部３４の底面
は金属箔４２の表面によって形成される。
【００２１】かかるヴィア用穴部３４には、金属箔４２
を電極の一方として電解めっきによって金属を充填して
ヴィア２０を形成する〔図６（ｃ）の工程〕。この金属
としては、はんだを用いることができ、特にPb-Sn 系は
んだ、Ag-Sn 系はんだ、或いは前記はんだ又はSnをベー
スにしてBi、Sb、Zn等を添加したはんだを好適に用いる
ことができる。更に、ヴィア２０の表面を含む第１絶縁
層１４の表面に、無電解めっきによって銅等の薄膜金属
層を形成した後、電解めっきを施して所望厚さとした銅
等の金属から成る金属層３６を形成する〔図６
（ｄ）〕。かかる第１絶縁層１４を形成する樹脂中に、
３０体積％以下の酸化ケイ素等の無機粉末を配合するこ
とによって、第１絶縁層１４の表面に金属が容易に析出
して薄膜金属層を無電解めっきによって形成し易い。
尚、薄膜金属層をスッパタ法で形成してもよい。かかる
スッパタ法で薄膜金属層を形成する場合は、チタンやパ
ラジウム等の金属により薄膜金属層を形成することが、
第１絶縁層１４との接着性等を良好とすることができ
る。
を電極の一方として電解めっきによって金属を充填して
ヴィア２０を形成する〔図６（ｃ）の工程〕。この金属
としては、はんだを用いることができ、特にPb-Sn 系は
んだ、Ag-Sn 系はんだ、或いは前記はんだ又はSnをベー
スにしてBi、Sb、Zn等を添加したはんだを好適に用いる
ことができる。更に、ヴィア２０の表面を含む第１絶縁
層１４の表面に、無電解めっきによって銅等の薄膜金属
層を形成した後、電解めっきを施して所望厚さとした銅
等の金属から成る金属層３６を形成する〔図６
（ｄ）〕。かかる第１絶縁層１４を形成する樹脂中に、
３０体積％以下の酸化ケイ素等の無機粉末を配合するこ
とによって、第１絶縁層１４の表面に金属が容易に析出
して薄膜金属層を無電解めっきによって形成し易い。
尚、薄膜金属層をスッパタ法で形成してもよい。かかる
スッパタ法で薄膜金属層を形成する場合は、チタンやパ
ラジウム等の金属により薄膜金属層を形成することが、
第１絶縁層１４との接着性等を良好とすることができ
る。
【００２２】形成した金属層３６には、フォトリソ法等
によって所望パターンの導体パターン１６、１６・・を
形成する〔図６（ｅ）の工程〕。この導体パターン１６
の各々は、金属箔４２に略平行に形成されているが、図
２に示す様に、半導体素子３０の電極端子１２と接続さ
れたヴィア２０が一端部に形成されていると共に、他端
部には外部接続端子２２と接続されるランド部２４が形
成されている。更に、この導体パターン１６は、図２に
示す様に、左右方向に曲折されて形成されており、その
長さ（Ｌ）は、前述した数５の式を満足するものである
ことが好ましい。次いで、導体パターン１６、１６・・
を第２絶縁層１８により被覆した後、図２に示すランド
部２４が底面を形成する外部接続端子用凹部３８をレー
ザやエッチングにより形成してパターン形成体４０を完
成する〔図６（ｆ）の工程〕。また、金属箔４２は、導
体パターン１６等を形成した後、或いは第２絶縁層１８
や外部接続端子用凹部３８を形成した後に剥離する。
によって所望パターンの導体パターン１６、１６・・を
形成する〔図６（ｅ）の工程〕。この導体パターン１６
の各々は、金属箔４２に略平行に形成されているが、図
２に示す様に、半導体素子３０の電極端子１２と接続さ
れたヴィア２０が一端部に形成されていると共に、他端
部には外部接続端子２２と接続されるランド部２４が形
成されている。更に、この導体パターン１６は、図２に
示す様に、左右方向に曲折されて形成されており、その
長さ（Ｌ）は、前述した数５の式を満足するものである
ことが好ましい。次いで、導体パターン１６、１６・・
を第２絶縁層１８により被覆した後、図２に示すランド
部２４が底面を形成する外部接続端子用凹部３８をレー
ザやエッチングにより形成してパターン形成体４０を完
成する〔図６（ｆ）の工程〕。また、金属箔４２は、導
体パターン１６等を形成した後、或いは第２絶縁層１８
や外部接続端子用凹部３８を形成した後に剥離する。
【００２３】図６に示す工程で得られたパターン形成体
４０は、図７（ａ）に示す様に、ウェハー３０に接着す
る。この際に、パターン形成体４０の接着剤層３２を熱
可塑性接着剤によって形成することにより、金属箔４２
を剥離した後、直ちにパターン形成体４０をウェハー３
０に加熱接着できる。熱可塑性接着剤は熱履歴を受けた
後でも充分な接着能を有するためである。その後、外部
接続端子用凹部３８に、はんだボール等の外部接続端子
２２を装着した後、ウェハー３０を所定箇所、例えは図
７（ｂ）で示す一点鎖線Ａの箇所で切断して個片とし、
図５に示す半導体装置を得ることができる。尚、はんだ
によってヴィア２０を形成した場合、パターン形成体４
０をウェハー３０に接着する際に、ヴィア２０を溶融し
て電極端子１２と接続するようにしてもよく、はんだボ
ール等の外部接続端子２２の装着は、ウェハー３０を所
定箇所で切断して個片とした後に行ってもよい。
４０は、図７（ａ）に示す様に、ウェハー３０に接着す
る。この際に、パターン形成体４０の接着剤層３２を熱
可塑性接着剤によって形成することにより、金属箔４２
を剥離した後、直ちにパターン形成体４０をウェハー３
０に加熱接着できる。熱可塑性接着剤は熱履歴を受けた
後でも充分な接着能を有するためである。その後、外部
接続端子用凹部３８に、はんだボール等の外部接続端子
２２を装着した後、ウェハー３０を所定箇所、例えは図
７（ｂ）で示す一点鎖線Ａの箇所で切断して個片とし、
図５に示す半導体装置を得ることができる。尚、はんだ
によってヴィア２０を形成した場合、パターン形成体４
０をウェハー３０に接着する際に、ヴィア２０を溶融し
て電極端子１２と接続するようにしてもよく、はんだボ
ール等の外部接続端子２２の装着は、ウェハー３０を所
定箇所で切断して個片とした後に行ってもよい。
【００２４】図５に示す半導体装置において、ヴィア２
０は一種類の金属によって形成しているが、図８に示す
様に、二種類の金属層２０ａ、２０ｂから成るものであ
ってもよい。この様に、金属層２０ａ、２０ｂによって
ヴィア２０を形成することによって、例えばはんだから
成る金属層２０ｂと銅又は金から成る金属層２０ａとに
よって形成されたヴィア２０を形成できる。かかるヴィ
ア２０によれば、半導体素子１０の電極端子１２或いは
導体パターン１６との接続を良好とすることができ、且
つはんだよりも銅又は金は電気抵抗が低いため、電気的
特性を良好とすることができる。また、金属層２０ａを
はんだによって形成した場合、導体パターン１６をエッ
チング液によって形成する際に、塗布されたエッチング
レジストの位置ずれ等によって、金属層２０ｂの端面が
エッチングレジストから露出することがある。この様
に、露出した金属層２０ｂの端面がエッチング液に触れ
ると、金属層２０ｂを形成するはんだも同時にエッチン
グされる。このため、金属層２０ａをエッチング液によ
りエッチングされ難い金属、例えば錫又はニッケルによ
って形成することによって、金属層２０ｂがエッチング
されることを防止できる。更に、ヴィア２０を実質的に
銅やニッケル等の金属によって形成し、ヴィア２０の表
面に金めっきを施した場合、電極端子１２の表面に錫め
っきを施すことによって、ヴィア２０と電極端子１２と
を金と錫との共晶合金に因る接合を行うことができる。
かかる共晶合金に因る接合は、ヴィア２０の表面に錫め
っきを施し且つ電極端子１２の表面に金めっきを施した
場合でも行うことができる。かかる二種類の金属層から
成るヴィア２０は、図６（ｃ）の工程において、二種類
の金属めっきを施すことによって形成できる。
０は一種類の金属によって形成しているが、図８に示す
様に、二種類の金属層２０ａ、２０ｂから成るものであ
ってもよい。この様に、金属層２０ａ、２０ｂによって
ヴィア２０を形成することによって、例えばはんだから
成る金属層２０ｂと銅又は金から成る金属層２０ａとに
よって形成されたヴィア２０を形成できる。かかるヴィ
ア２０によれば、半導体素子１０の電極端子１２或いは
導体パターン１６との接続を良好とすることができ、且
つはんだよりも銅又は金は電気抵抗が低いため、電気的
特性を良好とすることができる。また、金属層２０ａを
はんだによって形成した場合、導体パターン１６をエッ
チング液によって形成する際に、塗布されたエッチング
レジストの位置ずれ等によって、金属層２０ｂの端面が
エッチングレジストから露出することがある。この様
に、露出した金属層２０ｂの端面がエッチング液に触れ
ると、金属層２０ｂを形成するはんだも同時にエッチン
グされる。このため、金属層２０ａをエッチング液によ
りエッチングされ難い金属、例えば錫又はニッケルによ
って形成することによって、金属層２０ｂがエッチング
されることを防止できる。更に、ヴィア２０を実質的に
銅やニッケル等の金属によって形成し、ヴィア２０の表
面に金めっきを施した場合、電極端子１２の表面に錫め
っきを施すことによって、ヴィア２０と電極端子１２と
を金と錫との共晶合金に因る接合を行うことができる。
かかる共晶合金に因る接合は、ヴィア２０の表面に錫め
っきを施し且つ電極端子１２の表面に金めっきを施した
場合でも行うことができる。かかる二種類の金属層から
成るヴィア２０は、図６（ｃ）の工程において、二種類
の金属めっきを施すことによって形成できる。
【００２５】図５又は図８に示す半導体装置では、前述
した様に、予め形成したパターン形成体４０をウェハー
３０に接着して製造しているが、図９に示す様に、半導
体素子１０側端部に突出部２０ｃが形成されたヴィア２
０を具備するパターン形成体４０を、異方性導電接着フ
ィルム４４によって半導体素子１０に接合して成る半導
体装置であってもよい。かかる異方性導電接着フィルム
４４は、導電性粉粒体が接着剤層中に配合されたもので
あって、ヴィア２０の突出部２０ｃによって押圧力が加
えられた異方性導電接着フィルム４４の部分では、接着
剤が押し出されて導電性粉粒体が残留して導電性が得ら
れる。尚、押圧力が加えられなかった部分は、接着剤に
よって導電性粉粒体が絶縁されており、絶縁性が維持さ
れている。
した様に、予め形成したパターン形成体４０をウェハー
３０に接着して製造しているが、図９に示す様に、半導
体素子１０側端部に突出部２０ｃが形成されたヴィア２
０を具備するパターン形成体４０を、異方性導電接着フ
ィルム４４によって半導体素子１０に接合して成る半導
体装置であってもよい。かかる異方性導電接着フィルム
４４は、導電性粉粒体が接着剤層中に配合されたもので
あって、ヴィア２０の突出部２０ｃによって押圧力が加
えられた異方性導電接着フィルム４４の部分では、接着
剤が押し出されて導電性粉粒体が残留して導電性が得ら
れる。尚、押圧力が加えられなかった部分は、接着剤に
よって導電性粉粒体が絶縁されており、絶縁性が維持さ
れている。
【００２６】図９に示す半導体装置を形成するパターン
形成体４０は、図１０に示す工程によて形成できる。こ
の図９の第１絶縁層１４及び第２絶縁層１８を形成する
樹脂の種類や物性、或いは導体パターン１６の形状や長
さは、前述した図１〜図８に示す半導体装置と同様であ
るため、ここでは詳細な説明を省略する。図１０に示す
工程では、先ず、銅等の金属箔４２上に第１絶縁層１４
を形成した二層構造フィルムを形成した後、第１絶縁層
１４にヴィア用穴部３４を第１絶縁層１４及び接着剤層
３２にレーザやエッチングによって形成する〔図１０
（ａ）（ｂ）の工程〕。このヴィア用穴部３４の底面は
金属箔４２によって形成される。ヴィア用穴部３４に
は、金属箔４２を電極の一方として電解めっきによって
金属を充填してヴィア２０を形成する〔図１０（ｃ）の
工程〕。かかる電解めっきは、ヴィア２０の先端部に第
１絶縁層１４から突出する突出部２０が形成されるまで
継続する。このヴィア２０を形成する金属としては、図
５に示す半導体装置と同様に、はんだ、銅、ニッケルを
用いることができる。尚、ヴィア２０を形成する際に、
二種類の金属めっきを施し、図８に示す様に、二種類の
金属層から成るヴィア２０を形成してもよい。
形成体４０は、図１０に示す工程によて形成できる。こ
の図９の第１絶縁層１４及び第２絶縁層１８を形成する
樹脂の種類や物性、或いは導体パターン１６の形状や長
さは、前述した図１〜図８に示す半導体装置と同様であ
るため、ここでは詳細な説明を省略する。図１０に示す
工程では、先ず、銅等の金属箔４２上に第１絶縁層１４
を形成した二層構造フィルムを形成した後、第１絶縁層
１４にヴィア用穴部３４を第１絶縁層１４及び接着剤層
３２にレーザやエッチングによって形成する〔図１０
（ａ）（ｂ）の工程〕。このヴィア用穴部３４の底面は
金属箔４２によって形成される。ヴィア用穴部３４に
は、金属箔４２を電極の一方として電解めっきによって
金属を充填してヴィア２０を形成する〔図１０（ｃ）の
工程〕。かかる電解めっきは、ヴィア２０の先端部に第
１絶縁層１４から突出する突出部２０が形成されるまで
継続する。このヴィア２０を形成する金属としては、図
５に示す半導体装置と同様に、はんだ、銅、ニッケルを
用いることができる。尚、ヴィア２０を形成する際に、
二種類の金属めっきを施し、図８に示す様に、二種類の
金属層から成るヴィア２０を形成してもよい。
【００２７】次いで、金属箔４２にフォトリソ法等によ
って所望パターンの導体パターン１６、１６・・を形成
する〔図１０（ｄ）の工程〕。この導体パターン１６の
各々は、図２に示す形状及び長さに形成されている。更
に、導体パターン１６、１６・・を第２絶縁層１８によ
り被覆した後、図２に示すランド部２４が底面を形成す
る外部接続端子用凹部３８をレーザやエッチングにより
形成してパターン形成体４０を完成する〔図１０（ｅ）
の工程〕。
って所望パターンの導体パターン１６、１６・・を形成
する〔図１０（ｄ）の工程〕。この導体パターン１６の
各々は、図２に示す形状及び長さに形成されている。更
に、導体パターン１６、１６・・を第２絶縁層１８によ
り被覆した後、図２に示すランド部２４が底面を形成す
る外部接続端子用凹部３８をレーザやエッチングにより
形成してパターン形成体４０を完成する〔図１０（ｅ）
の工程〕。
【００２８】完成したパターン形成体４０は、図１１
（ａ）に示す様に、異方性導電接着フィルム４４を介し
てウェハー３０に押圧して圧着する。この押圧の際に、
ヴィア２０の突出部２０ｃとウェハー３０に形成された
電極端子１２とによって押圧力が加えられた異方性導電
接着フィルム４４の部分では、接着剤が押し出されて導
電性粉粒体が残留し、ヴィア２０と電極端子１２とを電
気的に接続できる。その後、外部接続端子用凹部３８
に、はんだボール等の外部接続端子２２を装着した後、
ウェハー３０を所定箇所、例えば図１１（ｂ）で示す一
点鎖線Ａの箇所で切断して個片とし、図９に示す半導体
装置を得ることができる。このはんだボール等の外部接
続端子２２の装着は、ウェハー３０を所定箇所で切断し
て個片とした後に行ってもよい。以上、述べてきた半導
体装置の製造方法では、ウェハー３０上に導体パターン
１６等を形成した後、所定箇所で切断して半導体装置を
製造しているが、ウェハー３０を個片に切断して得た半
導体素子１０上に導体パターン１６等を形成してもよ
い。
（ａ）に示す様に、異方性導電接着フィルム４４を介し
てウェハー３０に押圧して圧着する。この押圧の際に、
ヴィア２０の突出部２０ｃとウェハー３０に形成された
電極端子１２とによって押圧力が加えられた異方性導電
接着フィルム４４の部分では、接着剤が押し出されて導
電性粉粒体が残留し、ヴィア２０と電極端子１２とを電
気的に接続できる。その後、外部接続端子用凹部３８
に、はんだボール等の外部接続端子２２を装着した後、
ウェハー３０を所定箇所、例えば図１１（ｂ）で示す一
点鎖線Ａの箇所で切断して個片とし、図９に示す半導体
装置を得ることができる。このはんだボール等の外部接
続端子２２の装着は、ウェハー３０を所定箇所で切断し
て個片とした後に行ってもよい。以上、述べてきた半導
体装置の製造方法では、ウェハー３０上に導体パターン
１６等を形成した後、所定箇所で切断して半導体装置を
製造しているが、ウェハー３０を個片に切断して得た半
導体素子１０上に導体パターン１６等を形成してもよ
い。
【００２９】
【実施例】本発明を実施例によって更に詳細に説明す
る。 実施例１ 複数個の半導体素子が造り込まれた６インチのウェハー
を用いて図３に示す方法によって半導体装置を製造し
た。このウェハーに形成された電極端子１２は、アルミ
ニウム電極パッド上にチタン層及び銅層が形成されたも
のである。かかるウェハー上に酸化ケイ素の微粉末が配
合されたシリコーンゴム前駆体ペーストを約６０μｍの
厚さに印刷した後、窒素中で１５０℃、２時間のキュア
を行って第１絶縁層１４を形成した。この第１絶縁層１
４を形成するシリコーンゴムの室温（２５℃）のヤング
率は約７×１０6 Paであった。次いで、電極端子１２上
の第１絶縁層１４の部分を、エキシマレーザによってヴ
ィア用穴部３４を形成した。このヴィア用穴部３４の底
面には電極端子１２の銅層が露出している。このヴィア
用穴部３４の電極端子１２の銅層が露出する底面及び内
壁面を含む第１絶縁層１４の表面には、銅から成る金属
層３６を形成した。この金属層３６は、無電解めっきに
よって銅から成る薄膜金属層を形成した後、銅の電解め
っきを施して約１５μｍの厚さとした。
る。 実施例１ 複数個の半導体素子が造り込まれた６インチのウェハー
を用いて図３に示す方法によって半導体装置を製造し
た。このウェハーに形成された電極端子１２は、アルミ
ニウム電極パッド上にチタン層及び銅層が形成されたも
のである。かかるウェハー上に酸化ケイ素の微粉末が配
合されたシリコーンゴム前駆体ペーストを約６０μｍの
厚さに印刷した後、窒素中で１５０℃、２時間のキュア
を行って第１絶縁層１４を形成した。この第１絶縁層１
４を形成するシリコーンゴムの室温（２５℃）のヤング
率は約７×１０6 Paであった。次いで、電極端子１２上
の第１絶縁層１４の部分を、エキシマレーザによってヴ
ィア用穴部３４を形成した。このヴィア用穴部３４の底
面には電極端子１２の銅層が露出している。このヴィア
用穴部３４の電極端子１２の銅層が露出する底面及び内
壁面を含む第１絶縁層１４の表面には、銅から成る金属
層３６を形成した。この金属層３６は、無電解めっきに
よって銅から成る薄膜金属層を形成した後、銅の電解め
っきを施して約１５μｍの厚さとした。
【００３０】更に、金属層３６の表面に、所望パターン
の金めっき皮膜を電解めっきによって形成した後、この
金めっき皮膜をマスクにして金属層３６をエッチングし
て導体パターン１６を形成した。形成した全導体パター
ン１６は、図２に示す様に、左右方向に曲折されて形成
されており、その長さ（Ｌ）は下記数６の式を満足する
ものであった。
の金めっき皮膜を電解めっきによって形成した後、この
金めっき皮膜をマスクにして金属層３６をエッチングし
て導体パターン１６を形成した。形成した全導体パター
ン１６は、図２に示す様に、左右方向に曲折されて形成
されており、その長さ（Ｌ）は下記数６の式を満足する
ものであった。
【数６】
【００３１】次いで、第１絶縁層１４の導体パターン１
６が形成された面（外部接続端子２２を装着する導体パ
ターン１６の端部を除く）に、酸化ケイ素の微粉末が配
合されたシリコーンゴム前駆体ペーストをスクリーン印
刷によって約３０μｍの厚さに印刷した後、窒素中で１
８０℃、２時間のキュアを行って第２絶縁層１８を形成
した。この第２絶縁層１８を形成するシリコーンゴムの
室温（２５℃）でのヤング率は約７×１０6 Paであっ
た。その後、ウェハー３０をダイシングして約７ｍｍ×
１２ｍｍの個片とした後、個片において第２絶縁層１８
から露出する導体パターン１６の端部に外部接続端子２
２としてのはんだボールを装着して図１に示す半導体装
置を得た。このはんだボールの装着は、共晶組成のはん
だボールを第２絶縁層１８から露出する導体パターン１
６の端部に載置した後、２３０℃でリフローを施すこと
によって行った。
６が形成された面（外部接続端子２２を装着する導体パ
ターン１６の端部を除く）に、酸化ケイ素の微粉末が配
合されたシリコーンゴム前駆体ペーストをスクリーン印
刷によって約３０μｍの厚さに印刷した後、窒素中で１
８０℃、２時間のキュアを行って第２絶縁層１８を形成
した。この第２絶縁層１８を形成するシリコーンゴムの
室温（２５℃）でのヤング率は約７×１０6 Paであっ
た。その後、ウェハー３０をダイシングして約７ｍｍ×
１２ｍｍの個片とした後、個片において第２絶縁層１８
から露出する導体パターン１６の端部に外部接続端子２
２としてのはんだボールを装着して図１に示す半導体装
置を得た。このはんだボールの装着は、共晶組成のはん
だボールを第２絶縁層１８から露出する導体パターン１
６の端部に載置した後、２３０℃でリフローを施すこと
によって行った。
【００３２】実施例２
実施例１において、熱可塑性接着剤としての熱可塑性ポ
リイミド樹脂が厚さ３５μｍに形成されたポリイミドフ
ィルム上に、厚さ５０μｍのシリコーンゴム層が形成さ
れた二層構造フィルムを、ウェハー３０上に加圧加熱接
着することによって、熱可塑性ポリイミド樹脂を介して
第１絶縁層１４をウェハー３０上に形成した他は、実施
例１と同様にして図４に示す半導体装置を製造した。
リイミド樹脂が厚さ３５μｍに形成されたポリイミドフ
ィルム上に、厚さ５０μｍのシリコーンゴム層が形成さ
れた二層構造フィルムを、ウェハー３０上に加圧加熱接
着することによって、熱可塑性ポリイミド樹脂を介して
第１絶縁層１４をウェハー３０上に形成した他は、実施
例１と同様にして図４に示す半導体装置を製造した。
【００３３】実施例３
第１絶縁層１４として、室温（２５℃）でのヤング率が
約４×１０6 Paで且つ厚さ５０μｍのシリコーンゴム層
と厚さ１２μｍの銅箔とが熱可塑性接着剤としての熱可
塑性ポリイミド樹脂が厚さ３５μｍに形成されたポリイ
ミドフィルムを介して接着された三層構造フィルムを用
い、このシリコーンゴム層の表面にスパッタリングによ
って、約５００μｍのチタン層を形成した後、チタン層
の上からエキシマレーザを照射し、底面が銅箔で形成さ
れているヴィア用穴部３４（図６）を形成した。次い
で、銅箔を電極の一方として電解めっきによって、Sn-P
b 共晶組成のはんだ金属をヴィア用穴部３４に充填して
ヴィア２０を形成した後、ヴィア２０の表面を含むシリ
コーンゴム層の表面に無電解めっきによって約５μｍの
銅層を形成し、更に電解めっきによって銅層の厚さを５
μｍとした。この銅層の表面に所望パターンのマスクを
形成した後、電解めっきによって厚さ約１０μｍの銅層
をパターンめっきを施し、更に厚さ約２μｍの金層をパ
ターンめっきを施した。その後、マスクを除去して金層
がパターンめっきされていない部分の銅層を除去して導
体パターン１６を形成すると共に、銅箔を除去して熱可
塑性接着剤としての熱可塑性ポリイミド樹脂から成るポ
リイミドフィルムを露出する。
約４×１０6 Paで且つ厚さ５０μｍのシリコーンゴム層
と厚さ１２μｍの銅箔とが熱可塑性接着剤としての熱可
塑性ポリイミド樹脂が厚さ３５μｍに形成されたポリイ
ミドフィルムを介して接着された三層構造フィルムを用
い、このシリコーンゴム層の表面にスパッタリングによ
って、約５００μｍのチタン層を形成した後、チタン層
の上からエキシマレーザを照射し、底面が銅箔で形成さ
れているヴィア用穴部３４（図６）を形成した。次い
で、銅箔を電極の一方として電解めっきによって、Sn-P
b 共晶組成のはんだ金属をヴィア用穴部３４に充填して
ヴィア２０を形成した後、ヴィア２０の表面を含むシリ
コーンゴム層の表面に無電解めっきによって約５μｍの
銅層を形成し、更に電解めっきによって銅層の厚さを５
μｍとした。この銅層の表面に所望パターンのマスクを
形成した後、電解めっきによって厚さ約１０μｍの銅層
をパターンめっきを施し、更に厚さ約２μｍの金層をパ
ターンめっきを施した。その後、マスクを除去して金層
がパターンめっきされていない部分の銅層を除去して導
体パターン１６を形成すると共に、銅箔を除去して熱可
塑性接着剤としての熱可塑性ポリイミド樹脂から成るポ
リイミドフィルムを露出する。
【００３４】この導体パターン１６の各々は、図２に示
す様に、左右方向に曲折されて形成されており、その長
さ（Ｌ）は前述した数６の式を満足するものであった。
更に、導体パターン１６が形成された面（外部接続端子
２２を装着する導体パターン１６の端部を除く）にシリ
コーンゴム組成から成り且つ室温（２５℃）でのヤング
率が約４×１０6 Paであるソルダレジスト層を第２絶縁
層１８として形成し、パターン形成体４０を得ることが
できる。得られたパターン形成体４０を、熱可塑性ポリ
イミド樹脂を介してウェハー３０上に加圧加熱接着する
ことによって、パターン形成体４０をウェハー３０に接
着できる。その後、ウェハー３０をダイシングして約７
ｍｍ×１２ｍｍの個片とした後、個片において第２絶縁
層１８から露出する導体パターン１６の端部に外部接続
端子２２としてのはんだボールを装着して図５に示す半
導体装置を得た。このはんだボールの装着は、共晶組成
のはんだボールを第２絶縁層１８から露出する導体パタ
ーン１６の端部に載置した後、２３０℃でリフローを施
すことによって行った。
す様に、左右方向に曲折されて形成されており、その長
さ（Ｌ）は前述した数６の式を満足するものであった。
更に、導体パターン１６が形成された面（外部接続端子
２２を装着する導体パターン１６の端部を除く）にシリ
コーンゴム組成から成り且つ室温（２５℃）でのヤング
率が約４×１０6 Paであるソルダレジスト層を第２絶縁
層１８として形成し、パターン形成体４０を得ることが
できる。得られたパターン形成体４０を、熱可塑性ポリ
イミド樹脂を介してウェハー３０上に加圧加熱接着する
ことによって、パターン形成体４０をウェハー３０に接
着できる。その後、ウェハー３０をダイシングして約７
ｍｍ×１２ｍｍの個片とした後、個片において第２絶縁
層１８から露出する導体パターン１６の端部に外部接続
端子２２としてのはんだボールを装着して図５に示す半
導体装置を得た。このはんだボールの装着は、共晶組成
のはんだボールを第２絶縁層１８から露出する導体パタ
ーン１６の端部に載置した後、２３０℃でリフローを施
すことによって行った。
【００３５】実施例４
実施例３において、ヴィア用穴部３４に金属を金属めっ
きによって充填する際に、はんだめっきに代えて金めっ
きによって充填した他は、実施例３と同様にして図５に
示す半導体装置を得た。
きによって充填する際に、はんだめっきに代えて金めっ
きによって充填した他は、実施例３と同様にして図５に
示す半導体装置を得た。
【００３６】実施例５
厚さ１８μｍの銅箔上に、第１絶縁層１４として室温
（２５℃）でのヤング率が約４×１０6 Paで且つ厚さ約
６０μｍのシリコーンゴム層を形成して成る二層構造フ
ィルムを用い、エキシマレーザによって銅箔を底面とす
るヴィア用穴部３４を形成した。この銅箔を電極の一方
とする電解めっきを施し、ヴィア用穴部３４に充填され
た銅がシリコーンゴム層の表面から突出する突出部２０
ｃが形成されたヴィア２０を形成する。次いで、銅箔上
に所望パターンの金パターンを金めっきによって形成し
た後、銅箔をエッチング除去して導体パターン１６を形
成する。この導体パターン１６の各々は、図２に示す様
に、左右方向に曲折されて形成されており、その長さ
（Ｌ）は前述した数６の式を満足するものであった。更
に、導体パターン１６が形成された面（外部接続端子２
２を装着する導体パターン１６の端部を除く）にシリコ
ーンゴム組成から成り且つ室温（２５℃）でのヤング率
が約４×１０6 Paであるソルダレジスト層を第２絶縁層
１８として形成し、パターン形成体４０を得ることがで
きる。
（２５℃）でのヤング率が約４×１０6 Paで且つ厚さ約
６０μｍのシリコーンゴム層を形成して成る二層構造フ
ィルムを用い、エキシマレーザによって銅箔を底面とす
るヴィア用穴部３４を形成した。この銅箔を電極の一方
とする電解めっきを施し、ヴィア用穴部３４に充填され
た銅がシリコーンゴム層の表面から突出する突出部２０
ｃが形成されたヴィア２０を形成する。次いで、銅箔上
に所望パターンの金パターンを金めっきによって形成し
た後、銅箔をエッチング除去して導体パターン１６を形
成する。この導体パターン１６の各々は、図２に示す様
に、左右方向に曲折されて形成されており、その長さ
（Ｌ）は前述した数６の式を満足するものであった。更
に、導体パターン１６が形成された面（外部接続端子２
２を装着する導体パターン１６の端部を除く）にシリコ
ーンゴム組成から成り且つ室温（２５℃）でのヤング率
が約４×１０6 Paであるソルダレジスト層を第２絶縁層
１８として形成し、パターン形成体４０を得ることがで
きる。
【００３７】得られたパターン形成体４０を、導電性粉
粒体が接着剤層中に配合されて成る異方性導電接着フィ
ルムを介してウェハー３０に押圧して圧着し、ヴィア２
０とウェハー３０に設けられた電極端子１２との各々を
電気的に接続する。その後、ウェハー３０をダイシング
して約７ｍｍ×１２ｍｍの個片とした後、個片において
第２絶縁層１８から露出する導体パターン１６の端部に
外部接続端子２２としてのはんだボールを装着して図５
に示す半導体装置を得た。このはんだボールの装着は、
共晶組成のはんだボールを第２絶縁層１８から露出する
導体パターン１６の端部に載置した後、２３０℃でリフ
ローを施すことによって行った。
粒体が接着剤層中に配合されて成る異方性導電接着フィ
ルムを介してウェハー３０に押圧して圧着し、ヴィア２
０とウェハー３０に設けられた電極端子１２との各々を
電気的に接続する。その後、ウェハー３０をダイシング
して約７ｍｍ×１２ｍｍの個片とした後、個片において
第２絶縁層１８から露出する導体パターン１６の端部に
外部接続端子２２としてのはんだボールを装着して図５
に示す半導体装置を得た。このはんだボールの装着は、
共晶組成のはんだボールを第２絶縁層１８から露出する
導体パターン１６の端部に載置した後、２３０℃でリフ
ローを施すことによって行った。
【００３８】実施例６
実施例１〜実施例５において得られた半導体装置の各々
を実装基板に実装して−６５〜＋１２６℃の温度サイク
ル試験を行ったところ、いずれの半導体装置の外観及び
性能に問題は発生しなかった。
を実装基板に実装して−６５〜＋１２６℃の温度サイク
ル試験を行ったところ、いずれの半導体装置の外観及び
性能に問題は発生しなかった。
【００３９】
【発明の効果】本発明によれば、温度変化に伴って導体
パターンに加えられる応力を充分に吸収でき且つ製造装
置等の制約を受け難い半導体装置、特に半導体素子と略
同サイズの半導体装置を良好な生産性で製造できる。
パターンに加えられる応力を充分に吸収でき且つ製造装
置等の制約を受け難い半導体装置、特に半導体素子と略
同サイズの半導体装置を良好な生産性で製造できる。
【図１】本発明に係る半導体装置の一例を説明する部分
断面図である。
断面図である。
【図２】図１に示す半導体装置の導体パターンの形状を
説明する説明図である。
説明する説明図である。
【図３】図１に示す半導体装置の製造方法を説明する工
程図である。
程図である。
【図４】本発明に係る半導体装置の他の例を説明する部
分断面図である。
分断面図である。
【図５】本発明に係る半導体装置の他の例を説明する部
分断面図である。
分断面図である。
【図６】図５に示す半導体装置の製造方法の前段部を説
明する工程図である。
明する工程図である。
【図７】図５に示す半導体装置の製造方法の後段部を説
明する工程図である。
明する工程図である。
【図８】本発明に係る半導体装置の他の例を説明する部
分断面図である。
分断面図である。
【図９】本発明に係る半導体装置の他の例を説明する部
分断面図である。
分断面図である。
【図１０】図９に示す半導体装置の製造方法の前段部を
説明する工程図である。
説明する工程図である。
【図１１】図９に示す半導体装置の製造方法の後段部を
説明する工程図である。
説明する工程図である。
【図１２】従来の半導体装置を説明する正面図である。
【図１３】従来の半導体装置を説明する部分断面図であ
る。
る。
１０ 半導体素子
１２ 電極端子
１４ 第１絶縁層
１６ 導体パターン
１８ 第２絶縁層
２０ ヴィア
２２ 外部接続端子
２４ 導体パターン１６のランド部
２６ 導体パターン１６の水平部
３０ ウェハー
３４ ヴィア用穴部
３８ 外部接続端子用凹部
４０ パターン形成体
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−72143（ＪＰ，Ａ)
特開 平11−111896（ＪＰ，Ａ)
特開 平10−116930（ＪＰ，Ａ)
特開 平10−92865（ＪＰ，Ａ)
特開 平10−32224（ＪＰ，Ａ)
特開 平８−330356（ＪＰ，Ａ)
特開 平８−330355（ＪＰ，Ａ)
特開 平８−330313（ＪＰ，Ａ)
特開 平８−70024（ＪＰ，Ａ)
特開 平７−321157（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 21/60
Claims (15)
- 【請求項１】 半導体素子の電極端子が形成された一面
側に設けられている第１絶縁層と第２絶縁層との間に導
体パターンが形成され、前記導体パターンの一端部が第
１絶縁層を貫通するヴィアを介して前記電極端子と電気
的に接続され、前記導体パターンの他端部が第２絶縁層
を貫通して設けられた外部接続端子と電気的に接続され
た半導体装置であって、 該第１絶縁層及び第２絶縁層の温度変化に因る層方向へ
の伸縮に応じて前記導体パターンが層方向に伸縮可能と
なるように、前記第１絶縁層と第２絶縁層との各々が室
温下でのヤング率が１０8 Pa以下となる弾性体により形
成され、 且つ前記導体パターンが、前記ヴィアと外部接続端子と
の間の直線距離よりも長くなるように、前記第１絶縁層
上に曲折されて形成されていると共に、 実装基板に実装された前記半導体装置に温度変化が加え
られたとき、前記第１絶縁層及び前記実装基板の各々に
生じる層方向への伸縮を吸収し得るように、導体パター
ンの長さ（Ｌ）が下記数１の式を満足する長さに 形成さ
れていることを特徴とする半導体装置。 【数１】 - 【請求項２】 半導体素子の電極端子が形成された一面
側に設けられている第１絶縁層と第２絶縁層との間に導
体パターンが形成され、前記導体パターンの一端部が第
１絶縁層を貫通するヴィアを介して前記電極端子と電気
的に接続され、前記導体パターンの他端部が第２絶縁層
を貫通して設けられた外部接続端子と 電気的に接続され
た半導体装置であって、 該第１絶縁層及び第２絶縁層の温度変化に因る層方向へ
の伸縮に応じて前記導体パターンが層方向に伸縮可能と
なるように、前記第１絶縁層と第２絶縁層との各々が室
温下でのヤング率が１０ 8 Pa以下となる弾性体により形
成され、 且つ前記導体パターンが、前記ヴィアと外部接続端子と
の間の直線距離よりも長くなるように、前記第１絶縁層
上に曲折されて形成されていると共に、 前記第１絶縁層が、前記半導体素子の電極端子が形成さ
れた一面側に接着層を介して接着されていることを特徴
とする 半導体装置。 - 【請求項３】 半導体素子の電極端子が形成された一面
側に設けられている第１絶縁層と第２絶縁層との間に導
体パターンが形成され、前記導体パターンの一端部が第
１絶縁層を貫通するヴィアを介して前記電極端子と電気
的に接続され、前記導体パターンの他端部が第２絶縁層
を貫通して設けられた外部接続端子と電気的に接続され
た半導体装置であって、 該第１絶縁層及び第２絶縁層の温度変化に因る層方向へ
の伸縮に応じて前記導体パターンが層方向に伸縮可能と
なるように、前記第１絶縁層と第２絶縁層との各々が室
温下でのヤング率が１０ 8 Pa以下となる弾性体により形
成され、 且つ前記導体パターンが、前記ヴィアと外部接続端子と
の間の直線距離よりも長くなるように、前記第１絶縁層
上に曲折されて形成されていると共に、 前記第１絶縁層を貫通するヴィアが、めっき金属によっ
て形成されていることを特徴とする 半導体装置。 - 【請求項４】 ヴィアが、互いに異なる金属から成る少
なくとも二層の金属層によって形成されている請求項３
記載の半導体装置。 - 【請求項５】 第１絶縁層を貫通するヴィアの電極端子
側の端部が、前記第１絶縁層の表面から突出する突出部
に形成され、且つ前記突出部と半導体素子の電極端子と
が、導電性粉粒体が接着剤層中に配合された異方性導電
接着フィルムを介して電気的に接続されている請求項１
〜３記載の半導体装置。 - 【請求項６】 半導体素子の電極端子が形成された一面
側に設けられている第１絶縁層と第２絶縁層との間に導
体パターンが形成され、前記導体パターンの一端部が第
１絶縁層を貫通するヴィアを介して前記電極端子と電気
的に接続され 、前記導体パターンの他端部が第２絶縁層
を貫通して設けられた外部接続端子と電気的に接続され
た半導体装置であって、 該第１絶縁層及び第２絶縁層の温度変化に因る層方向へ
の伸縮に応じて前記導体パターンが層方向に伸縮可能と
なるように、前記第１絶縁層と第２絶縁層との各々が室
温下でのヤング率が１０ 8 Pa以下となる弾性体により形
成され、 且つ前記導体パターンが、前記ヴィアと外部接続端子と
の間の直線距離よりも長くなるように、前記第１絶縁層
上に曲折されて形成されていると共に、 前記第１絶縁層を貫通するヴィアの電極端子側の端部
が、前記第１絶縁層の表面から突出する突出部に形成さ
れ、且つ前記突出部と半導体素子の電極端子とが、導電
性粉粒体が接着剤層中に配合された異方性導電接着フィ
ルムを介して電気的に接続されていることを特徴とする
半導体装置。 - 【請求項７】 実装基板に実装された半導体装置に温度
変化が加えられたとき、第１絶縁層及び前記実装基板の
各々に生じる層方向への伸縮を吸収し得るように、導体
パターンの長さ（Ｌ）が下記数２の式を満足する長さに
形成されている請求項２、請求項３又は請求項６記載の
半導体装置。 【数２】 - 【請求項８】 半導体素子の電極端子が形成された一面
側に設けられている第１絶縁層と第２絶縁層との間に導
体パターンが形成され、前記導体パターンの一端部が第
１絶縁層を貫通するヴィアを介して前記電極端子と電気
的に接続されていると共に、前記導体パターンの他端部
が第２絶縁層を貫通して設けられた外部接続端子と電気
的に接続された半導体装置を製造する際に、 該導体パターンの一端部が第１絶縁層を貫通するヴィア
に接続されていると共 に、前記導体パターンの他端部が
第２絶縁層を貫通して形成された外部接続端子用凹部に
露出するパターン形成体を形成し、 次いで、前記パターン形成体を半導体素子の電極端子が
形成された一面側に積層して前記パターン形成体のヴィ
アと前記半導体素子の電極端子とを電気的に接続するこ
とを特徴とする 半導体装置の製造方法。 - 【請求項９】 複数個の半導体素子が形成されたウェハ
ーの各電極端子とパターン形成体のヴィアとを接合した
後、各半導体素子毎に前記ウェハーを切断する請求項８
記載の半導体装置の製造方法。 - 【請求項１０】 パターン形成体とウェハーとを、前記
パターン形成体のヴィア形成面側に形成した接着層を介
して接着する請求項８又は請求項９記載の半導体装置の
製造方法。 - 【請求項１１】 第１絶縁層を貫通するヴィアをめっき
金属によって形成する請求項８〜１０のいずれか一項記
載の半導体装置の製造方法。 - 【請求項１２】 ヴィアを、互いに異なる金属から成る
少なくとも二層の金属層によって形成する請求項１１記
載の半導体装置の製造方法。 - 【請求項１３】 第１絶縁層を貫通するヴィアの電極端
子側の端部を突出部に形成し、前記突出部と半導体素子
の電極端子とを、導電性粉粒体が接着剤層中に配合され
た異方性導電接着フィルムを介して電気的に接続する請
求項８〜１２のいずれか一項記載の半導体装置の製造方
法。 - 【請求項１４】 第１絶縁層及び第２絶縁層の温度変化
に因る層方向への伸縮に応じて導体パターンを層方向に
伸縮可能とすべく、前記第１絶縁層と第２絶縁層をヤン
グ率１０ 8 Pa以下の弾性体によって形成し、前記導体パ
ターンを前記ヴィアと外部接続端子との間の直線距離よ
りも長くなるように、前記第１絶縁層上に曲折して形成
する請求項８〜１３のいずれか一項記載の半導体装置の
製造方法。 - 【請求項１５】 実装基板に実装した半導体装置に温度
変化を加えたとき、第１絶縁層及び前記実装基板の各々
に生じる層方向への伸縮を吸収すべく、導体パターンの
長さ（Ｌ）を下記数３の式を満足する長さに形成する請
求項８〜１４のいずれか一項記載の半導体装置の製造方
法。 【数３】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34654597A JP3398319B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34654597A JP3398319B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176870A JPH11176870A (ja) | 1999-07-02 |
| JP3398319B2 true JP3398319B2 (ja) | 2003-04-21 |
Family
ID=18384159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34654597A Expired - Fee Related JP3398319B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398319B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196405A (ja) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
| US6507099B1 (en) * | 2000-10-20 | 2003-01-14 | Silverbrook Research Pty Ltd | Multi-chip integrated circuit carrier |
| US6775906B1 (en) * | 2000-10-20 | 2004-08-17 | Silverbrook Research Pty Ltd | Method of manufacturing an integrated circuit carrier |
| US6710457B1 (en) * | 2000-10-20 | 2004-03-23 | Silverbrook Research Pty Ltd | Integrated circuit carrier |
| JP4638614B2 (ja) * | 2001-02-05 | 2011-02-23 | 大日本印刷株式会社 | 半導体装置の作製方法 |
| KR100452820B1 (ko) * | 2002-07-12 | 2004-10-15 | 삼성전기주식회사 | 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판 |
| JP4124173B2 (ja) * | 2003-07-01 | 2008-07-23 | 日本電気株式会社 | 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 |
| JP2006303036A (ja) * | 2005-04-18 | 2006-11-02 | Fujikura Ltd | 半導体装置 |
| JP4498336B2 (ja) * | 2006-10-16 | 2010-07-07 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5226246B2 (ja) | 2007-05-30 | 2013-07-03 | ラピスセミコンダクタ株式会社 | 配線設計プログラム、配線設計方法及び配線設計装置 |
| JP4818417B2 (ja) * | 2009-10-05 | 2011-11-16 | イビデン株式会社 | 半導体チップ及びその製造方法 |
| WO2013111767A1 (ja) * | 2012-01-27 | 2013-08-01 | 株式会社村田製作所 | 多層配線基板 |
-
1997
- 1997-12-16 JP JP34654597A patent/JP3398319B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11176870A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753746B2 (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20020019076A1 (en) | Method for fabricating semiconductor package including flex circuit,interconnects and dense array external contact | |
| US20040140545A1 (en) | Method for fabricating semiconductor package having flex circuit, interconnects, and dense array external contacts | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JPH11340369A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2010514217A (ja) | チップ・コンデンサ組み込み型ｐｗｂ | |
| JP3398319B2 (ja) | 半導体装置及びその製造方法 | |
| US20120111616A1 (en) | Electronic-component-mounted wiring substrate and method of manufacturing the same | |
| US6486553B1 (en) | Semiconductor device with increased connection strength between solder balls and wiring layer | |
| US7701061B2 (en) | Semiconductor device with solder balls having high reliability | |
| JP2000077569A (ja) | 基板および半導体装置とその製造方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JPH10303327A (ja) | 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法 | |
| JP2021027122A (ja) | 半導体装置 | |
| JP5250502B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
| JP3654201B2 (ja) | インターポーザおよびその製造方法 | |
| JP2785832B2 (ja) | 半導体装置の実装構造 | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |