JP2010023133A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010023133A
JP2010023133A JP2008184422A JP2008184422A JP2010023133A JP 2010023133 A JP2010023133 A JP 2010023133A JP 2008184422 A JP2008184422 A JP 2008184422A JP 2008184422 A JP2008184422 A JP 2008184422A JP 2010023133 A JP2010023133 A JP 2010023133A
Authority
JP
Japan
Prior art keywords
metal layer
hole
substrate
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008184422A
Other languages
English (en)
Inventor
Kentaro Suzuki
健太郎 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008184422A priority Critical patent/JP2010023133A/ja
Publication of JP2010023133A publication Critical patent/JP2010023133A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

【課題】比較的簡単な低コストの方法で、抵抗値を充分に低くでき、貫通穴に充填される金属の熱応力による基板などの破壊が発生しない貫通電極を有する半導体装置およびその製造方法を提供すること。
【解決手段】第1の基板に形成された貫通穴の一端を塞ぐように第2の基板が接合され、前記貫通穴に金属層を設けることにより貫通電極が形成される半導体装置において、前記貫通電極は、前記貫通穴の底面および内壁の表面に形成される第1の金属層と、この第1の金属層の上面に前記貫通穴を充填するように形成される第1の金属層よりも融点の低い第2の金属層、で構成されたことを特徴とするもの。
【選択図】 図1

Description

本発明は、貫通電極を有する半導体装置に関し、詳しくは、基板の貫通穴をハンダなどの比較的融点の低い金属で充填した構造の貫通電極を有する半導体装置とその製造方法に関するものである。
たとえば、MEMS(Micro Electro Mechanical Systems)技術を用いて構成されるリレーなどの半導体装置では、第1の基板に形成された貫通穴の一端を塞ぐように第2の基板が接合され、前記貫通穴に金属が充填された貫通電極が用いられることが多い。
図4(a)〜(c)は、それぞれ従来の貫通電極の一例を示す構成図である。2枚の基板1、2は接合されている。一方の基板1には貫通穴3が設けられていて、この貫通穴3の一端は基板2で塞がれている。この貫通穴3の底面および内壁面に金属層を形成することにより、基板1の最表面と基板2を電気的に接続する電極4が構成される。このような電極4を形成する方法として、(a)に示す蒸着やスパッタによる薄膜形成、(b)に示す無電解メッキによる薄膜形成、(c)に示す電解メッキによる金属の充填などがある。
図4(a)において、接合された2枚の基板1、2の一方の基板1に設けられている貫通穴3は、たとえばサンドブラスト法により形成される。この貫通穴3の穴径は、基板2と接合している面に向かって小さくなっていくが、基板2に近い部分で広くなる場合がある。その部分に蒸着やスパッタにより金属層4を形成しようとしても、小さくなりつつある穴径が反対に広くなっているため、広くなった部分には金属が付き難い。金属が付き難いことにより、貫通穴3の底面と内壁面の間に金属層4の不連続部5が発生し、電極4としての導電性が不完全かつ不安定になる。
また、蒸着やスパッタで形成される金属層4の厚さは通常サブミクロン程度であり、抵抗値が高いものとなってしまう。
図4(b)の無電解メッキに使用するシード層として、図4(a)で形成される金属層4の薄膜が用いられる。この金属層4を使用した場合、不連続部5ではメッキが成長しない。メッキが成長しないことにより、図4(a)と同様に電極4としての導電性が不完全で不安定になる。なお、メッキによる金属層4の厚さ4aは、図4(a)で形成される金属層4の薄膜よりも厚くできるが、貫通穴3の底面ではメッキ液の置換しやすさからメッキの厚さ4bが薄くなり、デバイスの要求を満足するほど抵抗値を低くすることはできない場合がある。
図4(c)の電解メッキも、図4(a)で形成される金属層4の薄膜をシード層として行われる。電解メッキでは、電界が集中することにより、基板1が基板2と接する面と反対の面のメッキが貫通穴3の底面に形成されるメッキよりも速く成長する。これにより、貫通穴3の内部に空間6が形成されてしまうという問題がある。
ところで、これら図4(a)〜(c)の方法で製造された貫通電極を有する半導体装置は、たとえば図5に示すように、プリント基板9上の配線8にハンダ7を介して固着されが、プリント板9と電極4の間に空間6が形成されてしまう。この結果、空間6に存在する水分によりハンダ7が劣化したり、空間6が閉空間になるとその内部気体の熱膨張や熱収縮によりハンダ7や基板1、2が破壊されることがある。
さらに、抵抗値を低くするために金属層4をある程度以上厚くした場合に半導体装置がハンダ7を付ける温度まで加熱されると、金属からなる電極4の熱膨張係数と基板1の熱膨張係数の差、あるいは金属からなる電極4の熱膨張係数と基板2の熱膨張係数の差により、基板1または基板2に熱応力が発生し、基板1、2が破壊してしまうという問題もある。
特許文献1は、コストアップを伴うことなく透孔を完全に塞ぐように貫通電極を形成する絶縁基板およびその製造方法に関するものである。
特許文献2は、基板に表裏方向に貫通する貫通孔を形成し、この貫通孔内に表裏面間を導通接続する貫通電極を設けた基板において、貫通孔と電極との間に隙間ができず、貫通孔と電極との密着性が良好で、電極が貫通孔から脱落しない基板の貫通電極に関するものである。
特許文献3は、ボンディング時などにおける圧力により破壊されにくい半導体装置およびその製造方法に関するものである。
特開平5−259529号公報 特開平7−22723号公報 特開2001−44197号公報
本発明は、これらの問題点を解決するものであり、比較的簡単な低コストの方法で、抵抗値を充分に低くでき、貫通穴に充填される金属の熱応力による基板などの破壊が発生しない貫通電極を有する半導体装置およびその製造方法を提供する。
上記のような目的を達成するために、本発明の請求項1では、
第1の基板に形成された貫通穴の一端を塞ぐように第2の基板が接合され、前記貫通穴に金属層を設けることにより貫通電極が形成される半導体装置において、
前記貫通電極は、
前記貫通穴の底面および内壁の表面に形成される第1の金属層と、
この第1の金属層の上面に前記貫通穴を充填するように形成される第1の金属層よりも融点の低い第2の金属層、
で構成されたことを特徴とする。
請求項2では、請求項1記載の半導体装置において、
前記第1の金属層は、スパッタまたは蒸着などの半導体製造で用いられる成膜方法で形成されることを特徴とする。
請求項3では、請求項1または2記載の半導体装置において、
前記第2の金属層は、前記第1の金属層をシード層としたメッキと加熱溶融を繰り返して形成されることを特徴とする。
請求項4では、請求項1から3のいずれかに記載の半導体装置において、
前記第1の基板および第2の基板は、シリコンまたはガラスであることを特徴とする。
請求項5では、請求項1から4のいずれかに記載の半導体装置において、
前記貫通穴を充填するようにメッキと加熱溶融を繰り返して形成された前記第2の金属層の表面には、第2の金属層よりも融点の高い金属層が形成されていることを特徴とする。
請求項6では、第1の基板に形成された貫通穴の一端を塞ぐように第2の基板が接合され、前記貫通穴に金属層を設けることにより貫通電極が形成される半導体装置の製造方法であって、
前記貫通穴の底面および内壁の表面に第1の金属層を形成するステップと、
この第1の金属層の上面に前記貫通穴を充填するように第1の金属層よりも融点の低い第2の金属層を前記第1の金属層をシード層としたメッキと加熱溶融を繰り返して形成するステップ、
を含むことを特徴とする。
請求項7では、第1の基板に形成された貫通穴の一端を塞ぐように第2の基板が接合され、前記貫通穴に金属層を設けることにより貫通電極が形成される半導体装置の製造方法であって、
前記貫通穴の底面および内壁の表面に第1の金属層を形成するステップと、
この第1の金属層の上面に前記貫通穴を充填するように第1の金属層よりも融点の低い第2の金属層を前記第1の金属層をシード層としたメッキと加熱溶融を繰り返して形成するステップと、
前記貫通穴を充填するようにメッキと加熱溶融を繰り返して形成された前記第2の金属層の表面に、第2の金属層よりも融点の高い金属層を形成するステップ、
を含むことを特徴とする。
これらにより、比較的簡単な低コストの方法で抵抗値を充分に低くでき、貫通穴に充填される金属の熱応力により基板などの破壊が発生することもない特性の安定した貫通電極を有する半導体装置およびその製造方法を提供できる。
以下、図面を用いて、本発明の半導体装置およびその製造方法を説明する。図1(a)〜(c)は、本発明の一実施例を示す半導体装置の製造方法の工程例図である。
図1(a)において、第1の基板1に形成された貫通穴3の一端を塞ぐように第2の基板2が接合された貫通穴3の底面および内壁表面には、第1の金属層10aが、スパッタまたは蒸着などの半導体製造で用いられる成膜方法により形成される。この第1の金属層10aは、第2の金属層10bをメッキで形成するためのシード層として機能する。
図1(b)において、第1の金属層10aの上面には、第1の金属層10aよりも融点の低い第2の金属層10bが、第1の金属層10aをシード層として貫通穴3を充填するように電解または無電解メッキで形成される。第1の金属層10aよりも融点の低い第2の金属層10bとしては、たとえばハンダや錫などがある。
図1(c)において、接合された基板1および基板2を、第1の金属層10aの融点以下で第2の金属層10bの融点以上になるように加熱し、第2の金属層10bを溶融させる。溶融された第2の金属層10bは、その表面張力により、貫通穴3の底面部分で膜厚が厚くなるように流動する。
なお、図1(b)の工程から図1(c)の工程に移行するタイミングは、メッキにより形成される第2の金属層10bの厚さに基づき適切に設定される。すなわち、メッキにより形成される第2の金属層10bの厚さが厚くなるのにしたがって、加熱により発生する熱応力は大きくなり、基板1および基板2が破壊しやすくなる。
そこで、製造しようとする半導体装置と同一の材料および寸法で予備実験を行い、第2の金属層10bの融点以上で第1の金属層10aの融点以下の所定の温度まで加熱しても基板1および基板2が破壊しない第2の金属層10bの最大メッキ厚さを求めておき、その最大メッキ厚さに達する前に図1(b)の工程から図1(c)の工程に移行するようにタイミングを制御する。
このような図1(a)〜(c)の半導体装置の製造方法により、貫通穴3に第1の金属層10aと第2の金属層10bからなる電極10が形成され、基板1の最表面と基板2を電気的に接続する貫通電極として機能する。
図2は、本発明の他の実施例を示す半導体装置の製造方法の工程図であり、図2(a)〜(c)は図1(a)〜(c)と同様の工程である。
図2(d)において、再度図2(b)と同様の工程を行う。図2(d)の工程では、図2(c)で形成された貫通電極の最表面、つまり第2の金属層10bの最表面に、さらにたとえばハンダや錫などの融点の低い金属からなる第2の金属層10bが電解あるいは無電解メッキにより形成される。
そして、図2(e)において、再度図2(c)と同様の工程を行う。図2(e)の工程では、接合された基板1および基板2を、再び第1の金属層10aの融点以下で第2の金属層10bの融点以上になるように加熱し、図2(d)の工程で形成された第2の金属層10bを溶融させる。溶融された第2の金属層10bは、その表面張力により、貫通穴3の底面部分で図2(c)よりもさらに膜厚が厚くなるように流動する。
図2(f)の工程では、さらに、図2(b)、(c)の工程を必要回数繰り返すことにより、貫通穴3の内部が第1の金属層10aとハンダや錫などの融点の低い第2の金属層10bで充填された抵抗値の低い貫通電極10が形成される。
そして、これら一連の工程において、前述のように第2の金属層10bをメッキで形成する工程からメッキで形成された第2の金属層10bを加熱溶融する工程に移行するタイミングを適切に制御することにより、過大な熱応力が発生して基板1および基板2を破壊することなく貫通電極10を形成できる。
図3は、本発明の他の実施例を示す構成図であり、MEMSデバイス30のウエハーレベルパッケージにおける貫通電極として適用した例を示している。図3において、図2の工程で形成された基板1の外側に導出する貫通電極10の最表面には、高融点金属層20が電解または無電解メッキにより形成されている。このように貫通電極10の最表面に高融点金属層20が形成されることにより、貫通電極10と図示しない他のデバイスとをハンダ付けする場合に、貫通電極10の融点の低い第2の金属層10bが流れ出すことを防止できる。
なお、基板1および基板2の材質は、シリコンまたはガラスのどちらであってもよい。図3の例では、基板1はパイレックス(登録商標)(商品名)で形成され、基板2はシリコンで形成されている。
以上説明したように、本発明によれば、比較的簡単な低コストの方法で抵抗値を充分に低くでき、貫通穴に充填される金属の熱応力により基板などの破壊が発生することもない特性の安定した貫通電極を有する半導体装置およびその製造方法が実現でき、MEMS技術を用いて構成されるリレーをはじめとする各種の半導体装置およびその製造方法に好適である。
本発明の半導体装置の製造方法の工程図である。 本発明の半導体装置の製造方法の他の工程図である。 本発明の他の実施例を示す構成図である。 従来の貫通電極の一例を示す構成図である。 従来の貫通電極の他の例を示す構成図である。
符号の説明
10 電極
10a 第1の金属層
10b 第2の金属層
20 高融点金属層
30 MEMSデバイス

Claims (7)

  1. 第1の基板に形成された貫通穴の一端を塞ぐように第2の基板が接合され、前記貫通穴に金属層を設けることにより貫通電極が形成される半導体装置において、
    前記貫通電極は、
    前記貫通穴の底面および内壁の表面に形成される第1の金属層と、
    この第1の金属層の上面に前記貫通穴を充填するように形成される第1の金属層よりも融点の低い第2の金属層、
    で構成されたことを特徴とする半導体装置。
  2. 前記第1の金属層は、スパッタまたは蒸着などの半導体製造で用いられる成膜方法で形成されることを特徴とする請求項1記載の半導体装置。
  3. 前記第2の金属層は、前記第1の金属層をシード層としたメッキと加熱溶融を繰り返して形成されることを特徴とする請求項1または2記載の半導体装置。
  4. 前記第1の基板および第2の基板は、シリコンまたはガラスであることを特徴とする請求項1から3のいずれかに記載の半導体装置。
  5. 前記貫通穴を充填するようにメッキと加熱溶融を繰り返して形成された前記第2の金属層の表面には、第2の金属層よりも融点の高い金属層が形成されていることを特徴とする請求項1から4のいずれかに記載の半導体装置。
  6. 第1の基板に形成された貫通穴の一端を塞ぐように第2の基板が接合され、前記貫通穴に金属層を設けることにより貫通電極が形成される半導体装置の製造方法であって、
    前記貫通穴の底面および内壁の表面に第1の金属層を形成するステップと、
    この第1の金属層の上面に前記貫通穴を充填するように第1の金属層よりも融点の低い第2の金属層を前記第1の金属層をシード層としたメッキと加熱溶融を繰り返して形成するステップ、
    を含むことを特徴とする半導体装置の製造方法。
  7. 第1の基板に形成された貫通穴の一端を塞ぐように第2の基板が接合され、前記貫通穴に金属層を設けることにより貫通電極が形成される半導体装置の製造方法であって、
    前記貫通穴の底面および内壁の表面に第1の金属層を形成するステップと、
    この第1の金属層の上面に前記貫通穴を充填するように第1の金属層よりも融点の低い第2の金属層を前記第1の金属層をシード層としたメッキと加熱溶融を繰り返して形成するステップと、
    前記貫通穴を充填するようにメッキと加熱溶融を繰り返して形成された前記第2の金属層の表面に、第2の金属層よりも融点の高い金属層を形成するステップ、
    を含むことを特徴とする半導体装置の製造方法。
JP2008184422A 2008-07-16 2008-07-16 半導体装置およびその製造方法 Pending JP2010023133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008184422A JP2010023133A (ja) 2008-07-16 2008-07-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008184422A JP2010023133A (ja) 2008-07-16 2008-07-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010023133A true JP2010023133A (ja) 2010-02-04

Family

ID=41729458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008184422A Pending JP2010023133A (ja) 2008-07-16 2008-07-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010023133A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110118093A (ko) * 2010-04-22 2011-10-28 유겐가이샤 나프라 충전용 기재 및 그것을 이용한 충전방법
JP2012063351A (ja) * 2010-08-18 2012-03-29 Yokogawa Electric Corp 熱伝導度検出器およびそれを用いたガスクロマトグラフ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110118093A (ko) * 2010-04-22 2011-10-28 유겐가이샤 나프라 충전용 기재 및 그것을 이용한 충전방법
KR101660546B1 (ko) 2010-04-22 2016-09-27 유겐가이샤 나프라 충전용 기재 및 그것을 이용한 충전방법
JP2012063351A (ja) * 2010-08-18 2012-03-29 Yokogawa Electric Corp 熱伝導度検出器およびそれを用いたガスクロマトグラフ

Similar Documents

Publication Publication Date Title
US6730856B2 (en) Ceramic circuit board and method for manufacturing the same
US8794498B2 (en) Electronic component device and method for producing the same
JP5445344B2 (ja) 電力用半導体装置
JP6749475B2 (ja) プリント回路基板、及びプリント回路基板を作製する方法
JP6400928B2 (ja) 配線基板および電子装置
JP2002293655A (ja) 金属端子とセラミック部材との接合構造、金属部材とセラミック部材との接合構造および金属端子とセラミック部材との接合材
JP4713602B2 (ja) 基板モジュールおよびその製造方法ならびに電子機器
JP2015220341A (ja) 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法
JP4647505B2 (ja) 構造体および配線基板並びに配線付き構造体の製造方法
US7361593B2 (en) Methods of forming vias in multilayer substrates
JP2010023133A (ja) 半導体装置およびその製造方法
JP2009260049A (ja) 電子装置の製造方法
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
JP2004119606A (ja) 半導体基板の貫通孔埋め込み方法および半導体基板
JP2004221388A (ja) 電子部品搭載用多層基板及びその製造方法
JP6381021B2 (ja) パッケージおよびパッケージの製造方法
JP5028126B2 (ja) 誘電体基板の製造方法
JP2015225963A (ja) 配線基板、電子装置および電子モジュール
JP2010123599A (ja) シリコン貫通電極基板の製造方法及びシリコン貫通電極基板
JP2007305715A (ja) 配線基板の製造方法
JP2005033068A (ja) 高周波回路用基板の製造方法及び高周波電子装置
JP2757594B2 (ja) フィルムキャリア装置
JP2023031643A (ja) 配線基板およびその製造方法
JP5262487B2 (ja) 半導体装置の製造方法
KR20230081779A (ko) 전기도금 층을 포함하는 비아들 및 비아들의 제조 방법들