JP5028126B2 - 誘電体基板の製造方法 - Google Patents
誘電体基板の製造方法 Download PDFInfo
- Publication number
- JP5028126B2 JP5028126B2 JP2007092829A JP2007092829A JP5028126B2 JP 5028126 B2 JP5028126 B2 JP 5028126B2 JP 2007092829 A JP2007092829 A JP 2007092829A JP 2007092829 A JP2007092829 A JP 2007092829A JP 5028126 B2 JP5028126 B2 JP 5028126B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- conductive film
- hole
- conductor
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 20
- 238000009713 electroplating Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、高周波回路基板等として使用される誘電体基板の製造方法に関し、特に、ビアホールを備えた誘電体基板の製造方法に関する。
誘電体基板に導電体を充填したビアホールを形成する従来例を図３に示す。図３に示すように誘電体基板２１の所定の位置にスルーホール２２を形成する（図３ａ）。その後、スルーホール２２内に導電体２３を充填（例えばガラスメタル系導電性材料をスクリーン印刷法により充填）し、熱硬化させる（図３ｂ）。このときスルーホール２２の側壁と導電体２３との間には、導電体２３と誘電体基板２１の膨張率の違いによって、隙間が生じてしまう。そこで、その隙間を電界メッキ法あるいは無電解メッキ法によるメッキ膜からなる導電層２４で充填する（図３ｃ）。その結果、スルーホール内は、導電体２３及び導電層２４によって密閉され、誘電体基板の表面と裏面の気密性が確保される。その後、必要に応じて、誘電体基板の表面を研磨し、所望の厚さの誘電体基板を形成することができる。（特許文献１参照）。
またその他の方法として、スルーホールの内周面に導電被膜を形成し、少なくともスルーホールの直径よりも大きく、表面にハンダを被膜した球状導電体をスルーホールに圧入した後、ハンダの融点まで加熱し、溶融したハンダによってスルーホール内の導電被膜と球状導電体の間の空隙を充填する方法も提案されている（特許文献２参照）。
特開２００１−３３２６５０号公報
特開２００６−１７９５１９号公報
上記のような従来のビアホールの製造方法では、一般に、誘電体基板にスルーホールを形成する際、レーザ光の照射、ブラスト法、ドリル等を用いて加工するため、スルーホールの側壁は平坦となる。このように平坦な側壁では、隙間を埋めるために形成するメッキ膜との接着性が非常に弱い。また平坦な側壁に接着性の良い導電被膜を形成した場合でも、導電体を圧入する際、導電被膜の一部が剥離してしまい、接着性が弱くなってしまう場合があった。さらにまた導電被膜とハンダとの接着性は必ずしも十分でなかった。このように、誘電体基板と導電体との接着強度が低く、その後の工程で誘電体基板の表面を研磨する際、ビアホール内に充填した導電体や導電被膜等が脱落、剥離するなどの問題点があった。
本発明は上記問題を解消し、ビアホール内でその側壁と導電体との密着性が良く、誘電体基板の一方の面と他方の面の気密性を保つことができる誘電体基板の形成方法を提供することを目的とする。
上記目的を達成するため本願請求項１に係る発明は、ビアホールを有する誘電体基板の製造方法において、誘電体基板にスルーホールを形成する工程と、該スルーホールの側壁および前記誘電体基板の表面に該誘電体基板に接着性の良い第１の導電膜を形成する工程と、該第１の導電膜で側壁が被覆された前記スルーホール内に導電体を充填する工程と、前記誘電体基板の一方の面上の前記第１の導電膜を除去した後、前記スルーホール内の前記第１の導電膜と前記導電体との隙間に、該第１の導電膜を電極として用いた電界メッキ法により該第１の導電膜と前記導電体のいずれとも接着性の良い第２の導電膜を形成し、前記スルーホール内を前記第１の導電膜、前記導電体及び前記第２の導電膜によって充填された前記ビアホールを形成する工程と、該ビアホールを形成後、少なくとも前記誘電体基板の他方の面上に残る前記第１の導電膜を除去する工程とを含むことを特徴とする。
本発明の誘電体基板の製造方法によれば、誘電体基板のビアホール側壁とその中に充填した導電体との隙間全体に第１及び第２の導電膜を充填している。この二重の導電膜により、誘電体基板と第１の導電膜の接着性を高め、さらに、第１の導電膜と第２の導電膜及び導電体間の接着性を高めることができる。その結果、ビアホール内に充填した導電体の脱落、剥離等がなくなり、また十分な気密性を確保した誘電体基板を提供することができる。
本発明より形成されたビアホールを備えた誘電体基板は、ビアホールの熱伝導性が優れており、サーマルビアとして好適となる。また導電性に優れているため、接地用ビアとして好適となり、高周波回路基板として用いた場合、特性の優れた高周波回路を提供することが可能となるという利点がある。
以下、本発明の誘電体基板の製造方法について、図１、図２を用いて実施例について詳細に説明する。
図１は、本発明の第１の実施例の説明図である。まず、誘電体基板１１の所定の位置に、例えばレーザ光の照射、ブラスト法、ドリル等を用いる等の通常の方法により、誘電体基板１１を貫通するスルーホール１２を形成する（図１ａ）。
次に、誘電体基板１１の表面及びスルーホール１２の側壁を被覆するように、蒸着法またはスパッタリング法により、チタン、白金、金などの導電物質からなる第１の導電膜１３を形成する（図１ｂ）。ここで第１の導電膜１３は、誘電体基板１１と接着性の良い導電物質を選択する。
その後、スルーホール１２内にスクリーン印刷等により、銀、銀−パラジウム金属を含有したガラスメタル系導電性材料等の導電体１４を充填する。充填した導電体１４は、４００〜８５０℃の温度で焼成し、硬化させる。この焼結によって図１（ｃ）に示すように、第１の導電膜１３と導電体１４の間には、隙間が生じる。
次に、誘電体基板１１の一方の面上の第１の導電膜１３をイオンミリング装置等により除去する（図１ｄ）。ここで、誘電体基板１１の他方の面上の第１の導電膜１３は残しておく。
その後、電界メッキ法により銅、金等のメッキを施し、第１の導電膜１３と導電体１４の間に第２の導電膜１５を形成する。このとき、誘電体基板１１の他方の面上に残した第１の導電膜１３は、電界メッキ法の電極として用いられる。またメッキされる金属は、第１の導電膜１３と導電体１４のいずれとも接着性のよい金属を選択する。電界メッキ法によるため、スルーホール１２内の誘電体基板１１の厚さ方向の隙間全体にメッキ金属が析出し、第１の導電膜１３と導電体１４の間を隙間なく充填する（図１ｅ）。この第２の導電膜１５の充填により、スルーホール１２の側壁と誘電体１４が十分に接着するとともに、誘電体基板１１の一方の面と他方の面の気密性が保たれることになる。
最後に、誘電体基板１１の表面を研磨し、表面に残る第１の導電体１３、導電体１４、第２の導電膜１５の一部を除去し、誘電体基板１１の表面を露出させ、ビアホール１６を備えた誘電体基板１１が完成する。必要に応じて、誘電体基板１１の表面を研磨し、所望の厚さの誘電体基板１１を完成することもできる（図１ｆ）。
次に第２の実施例について説明する。図２は、本発明の第２の実施例の説明図である。まず第１の実施例同様、誘電体基板１１の所定の位置に、例えばレーザ光の照射、ブラスト法、ドリル等を用いる等の通常の方法により、誘電体基板１１を貫通するスルーホール１２を形成する（図２ａ）。
次に、誘電体基板１１の表面及びスルーホール１２の側壁を被覆するように、蒸着法またはスパッタリング法により、チタン、白金、金などの導電物質からなる第１の導電膜１３を形成する（図２ｂ）。ここで第１の導電膜１３は、誘電体基板１１と接着性の良い導電物質を選択する。
次に、スルーホール２に充填する導電体として、ハンダボール１７をスルーホール１２の上に配置する（図２ｃ）。
その後、ハンダボール１７の融点以上に加熱し、溶融したハンダボール１７をスルーホール１２の中に充填する。ハンダボール１７は、その表面張力により、図２（ｄ）に示すようにスルーホール１２内に充填される。ここで、ハンダボール１７の充填は、圧入等の方法によらないため、第１の導電膜１３はスルーホール１２の側壁に被覆形成された接着力を保ったままとなる。
次に、第１の実施例同様、誘電体基板１１の一方の面上の第１の導電膜１３をイオンミリング装置等により除去する（図２ｅ）。ここで、誘電体基板１１の他方の面上の第１の導電膜１３は残しておく。
その後、電界メッキ法により銅、金等のメッキを施し、第１の導電膜１３とハンダボール１７の間に第２の導電膜１５を形成する。このとき、誘電体基板１１の他方の面上に残る第１の導電膜１３は、電界メッキ法の電極として用いられる。またメッキされる金属は、第１の導電膜１３とハンダボール１７のいずれとも接着性のよい金属を選択する。電界メッキ法によるため、スルーホール１２内の誘電体基板１１の厚さ方向の隙間全体にメッキ金属が析出し、第１の導電膜１３とハンダボール１７の間を隙間なく充填する（図２ｆ）。この第２の導電膜１５の充填により、スルーホール１２の側壁とハンダボール１７が十分に接着するとともに、誘電体基板１１の一方の面と他方の面の気密性が保たれることになる。
最後に、誘電体基板１１の表面を研磨し、第１の導電体１３、ハンダボール１７、第２の導電膜１５の一部を除去し、誘電体基板１１の表面を露出させ、ビアホール１６を備えた誘電体基板１１を完成する。必要に応じて、誘電体基板１１の表面を研磨し、所望の厚さの誘電体基板１１が完成することもできる（図２ｇ）。
１１；誘電体基板
１２；スルーホール
１３；第１の導電膜
１４；導電体
１５；第２の導電膜
１６；ビアホール
１７；ハンダボール
２１；誘電体基板
２２；スルーホール
２３；導電体
２４；導電膜
１２；スルーホール
１３；第１の導電膜
１４；導電体
１５；第２の導電膜
１６；ビアホール
１７；ハンダボール
２１；誘電体基板
２２；スルーホール
２３；導電体
２４；導電膜
Claims (1)
- ビアホールを有する誘電体基板の製造方法において、
誘電体基板にスルーホールを形成する工程と、
該スルーホールの側壁および前記誘電体基板の表面に該誘電体基板に接着性の良い第１の導電膜を形成する工程と、
該第１の導電膜で側壁が被覆された前記スルーホール内に導電体を充填する工程と、
前記誘電体基板の一方の面上の前記第１の導電膜を除去した後、前記スルーホール内の前記第１の導電膜と前記導電体との隙間に、該第１の導電膜を電極として用いた電界メッキ法により該第１の導電膜と前記導電体のいずれとも接着性の良い第２の導電膜を形成し、前記スルーホール内を前記第１の導電膜、前記導電体及び前記第２の導電膜によって充填された前記ビアホールを形成する工程と、
該ビアホールを形成後、少なくとも前記誘電体基板の他方の面上に残る前記第１の導電膜を除去する工程とを含むことを特徴とする誘電体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007092829A JP5028126B2 (ja) | 2007-03-30 | 2007-03-30 | 誘電体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007092829A JP5028126B2 (ja) | 2007-03-30 | 2007-03-30 | 誘電体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008251935A JP2008251935A (ja) | 2008-10-16 |
| JP5028126B2 true JP5028126B2 (ja) | 2012-09-19 |
Family
ID=39976513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007092829A Expired - Fee Related JP5028126B2 (ja) | 2007-03-30 | 2007-03-30 | 誘電体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5028126B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100968977B1 (ko) * | 2008-10-17 | 2010-07-14 | 삼성전기주식회사 | 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법 |
| KR101153492B1 (ko) * | 2010-08-24 | 2012-06-11 | 삼성전기주식회사 | 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332650A (ja) * | 2000-05-24 | 2001-11-30 | Tateyama Kagaku Kogyo Kk | 電子素子用基板とその製造方法並びに電子素子とその製造方法 |
| JP2007081100A (ja) * | 2005-09-14 | 2007-03-29 | Tdk Corp | 配線基板およびその製造方法 |
-
2007
- 2007-03-30 JP JP2007092829A patent/JP5028126B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008251935A (ja) | 2008-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815348B2 (en) | Method of plugging through-holes in silicon substrate | |
| US10790209B2 (en) | Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device | |
| EP3220417B1 (en) | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method | |
| JP4904242B2 (ja) | 配線基板及びその製造方法 | |
| WO2006082784A1 (ja) | 多層プリント配線板 | |
| WO2006082785A1 (ja) | 多層プリント配線板 | |
| JP4713602B2 (ja) | 基板モジュールおよびその製造方法ならびに電子機器 | |
| JP2017204527A (ja) | 配線回路基板及びその製造方法 | |
| JP3775129B2 (ja) | 半導体チップの接続方法 | |
| KR20140020114A (ko) | 금속 방열기판 및 그 제조방법 | |
| JP5028126B2 (ja) | 誘電体基板の製造方法 | |
| CN109075125B (zh) | 用于填充陶瓷衬底的通孔的方法以及由此形成的陶瓷衬底通孔填充物 | |
| JP6566811B2 (ja) | 半田チップ、半田チップを用いた端子付きガラス基板の製造方法 | |
| JP5369034B2 (ja) | ハイブリッド型放熱基板 | |
| JP2017228727A (ja) | 配線基板及びその製造方法 | |
| TWI294760B (ja) | ||
| JP4471730B2 (ja) | 両面配線基板及びその製造方法 | |
| JP2017005205A (ja) | 配線基板および配線基板の製造方法 | |
| JP2006196599A (ja) | 基板両面の導通方法及び配線基板 | |
| JP6936965B2 (ja) | 配線基板及びその製造方法 | |
| TWI634822B (zh) | 電路板結構及其製造方法 | |
| JP2003060343A (ja) | 配線基板の製造方法 | |
| JP2005129874A (ja) | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2003318507A (ja) | 回路基板の製造法 | |
| JP2010023133A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5028126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |