JP2005129874A - 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 - Google Patents

半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 Download PDF

Info

Publication number
JP2005129874A
JP2005129874A JP2003366609A JP2003366609A JP2005129874A JP 2005129874 A JP2005129874 A JP 2005129874A JP 2003366609 A JP2003366609 A JP 2003366609A JP 2003366609 A JP2003366609 A JP 2003366609A JP 2005129874 A JP2005129874 A JP 2005129874A
Authority
JP
Japan
Prior art keywords
semiconductor chip
terminal
substrate
chip according
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003366609A
Other languages
English (en)
Inventor
Takeshi Yoda
剛 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003366609A priority Critical patent/JP2005129874A/ja
Publication of JP2005129874A publication Critical patent/JP2005129874A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】マイグレーションの発生を防止し得る半導体チップ、その製造方法、信頼性の高い半導体実装基板、電子デバイスおよびこれを備える電子機器を提供する。
【解決手段】配線パターンが形成された基板2と、配線パターンの一部に接触するよう設けられた複数の端子3とを有し、端子3の、基板2と接触する側の端部の面積をS[μm]、端子3の、基板2と接触する側とは反対側の端部の面積をS[μm]としたとき、S/S≧1.1の関係を満足することを特徴とする。端子3は、その横断面積が、基板2に向かって漸減する漸減部を有する。主として熱可塑性樹脂で構成され、かつ、隣接する端子同士の間隙を埋めるように形成された樹脂層8を有する。端子3の高さBは、樹脂層8の厚さAよりも低い。
【選択図】図2

Description

本発明は、半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器に関するものである。
近年、電子機器の高性能化、小型化に伴って、半導体チップの高密度実装の必要性が高まっており、半導体チップの端子(配線基板の端子)の間隔が狭くなる(狭ピッチ化する)傾向にある。
半導体チップの実装では、半導体チップの端子と、これに対応する配線基板の端子とを接合する方法が用いられる。
そして、半導体チップと配線基板との間隙は、通常、封止用樹脂(アンダーフィル材やNCP)により封止されている(例えば、特許文献1参照。)。
しかしながら、狭ピッチ化が進むにつれて、隣接する端子同士の間にまで、十分に封止用樹脂を充填することが困難となる傾向にある。このように、隣接する端子同士の間に、十分に封止用樹脂が充填されない場合、もしくは、封止樹脂と半導体チップとの密着性が悪く剥離を生ずる場合、端子等の周囲に空隙が生じ、この空隙に水分が侵入すると、隣接する端子同士の間でマイグレーションが発生して、ショートするという不都合が生じることがある。
かかる不都合は、特に、半導体チップ側の端子周辺で生じやすい。
特開2002−158248号公報(段落番号0168、図19)
本発明の目的は、マイグレーションの発生を効果的に防止し得る半導体チップ、その製造方法、信頼性の高い半導体実装基板、電子デバイスおよびこれを備える電子機器を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の半導体チップは、配線パターンが形成された基板と、
前記配線パターンの一部に接触するよう設けられた複数の端子とを有し、
前記端子の、前記基板と接触する側の端部の面積をS[μm]、
前記端子の、前記基板と接触する側とは反対側の端部の面積をS[μm]としたとき、
/S≧1.1の関係を満足することを特徴とする。
これにより、基板付近での隣接する端子同士の距離を長くすることができる。その結果、マイグレーションの発生を効果的に防止しつつ、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。
本発明の半導体チップでは、前記端子の前記基板と接触する側の端部での、隣接する前記端子同士の距離をX[μm]、
前記端子の前記基板と接触する側とは反対側の端部での、隣接する前記端子同士の距離をY[μm]としたとき、
X/Y≧1.1の関係を満足するのが好ましい。
これにより、マイグレーションの発生をより効果的に防止することができる。また、これにより、基板付近での隣接する端子同士の距離を十分に保持しつつ、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。
本発明の半導体チップでは、前記端子は、その横断面積が、前記基板に向かって漸減する漸減部を有するのが好ましい。
これにより、マイグレーションの発生をより効果的に防止しつつ、配線基板に接合した際に、その接合強度を向上させることができる。
本発明の半導体チップでは、主として熱可塑性樹脂で構成され、かつ、
隣接する前記端子同士の間隙を埋めるように形成された樹脂層を有するのが好ましい。
これにより、隣接する端子同士の間でのマイグレーションの発生をより確実に防止することができる。
本発明の半導体チップでは、前記端子の高さは、前記樹脂層の厚さよりも低いのが好ましい。
これにより、端子の周囲に空隙が生じるのをより確実に防止することができる。すなわち、別途封止材で充填しなくても、信頼性の高いものを得ることができる。また、半導体装置の製造において、封止材を充填する工程を省略することができるため、半導体装置の生産性を向上させることができる。
本発明の半導体チップでは、前記樹脂層の厚さをA[μm]、前記端子の高さをB[μm]としたとき、0<A−B≦5の関係を満足するのが好ましい。
これにより、隣接する端子同士の間でのマイグレーションの発生をより確実に防止することができる。また、半導体装置の製造において、封止材を充填する工程を省略することができるため、半導体装置の生産性を向上させることができる。
本発明の半導体チップでは、前記樹脂層と前記端子とは、密着しているのが好ましい。
これにより、マイグレーションの発生を防止する効果をより向上させることができる。
本発明の半導体チップでは、前記端子は、前記樹脂層が形成された後に、無電解メッキ法により形成されたものであるのが好ましい。
これにより、端子と樹脂層との密着性をより向上させることができる。さらに端子の高さバラツキを小さくすることができる。
本発明の半導体チップでは、前記熱可塑性樹脂は、液晶ポリマーであるのが好ましい。
これにより、隣接する端子同士の間でのマイグレーションの発生をより効果的に防止することができる。
本発明の半導体チップでは、前記端子は、複数の金属層の積層体で構成されているのが好ましい。
これにより、各種目的に応じた端子を形成することができる。
本発明の半導体チップでは、複数の前記金属層のうち、最も前記基板側に位置する金属層は、NiまたはNiを含む合金を主成分とした金属で構成されているのが好ましい。
これらのものは、硬度が高くかつ導電性に優れ、また、配線パターンの構成材料との密着性も高い。さらに短時間で形成することができる。
本発明の半導体チップでは、複数の前記金属層のうち、最も外側に位置する金属層は、低融点金属を主成分とした金属で構成されているのが好ましい。
これにより、配線基板の端子との密着性が向上する。
本発明の半導体チップでは、前記低融点金属は、SnまたはSnを含む合金であるのが好ましい。
これにより、配線基板の端子との密着性がさらに向上する。
本発明の半導体チップの製造方法は、基板の配線パターンが形成された側の面に、主として熱可塑性樹脂で構成された樹脂層を形成する工程と、
前記樹脂層に、複数の貫通孔を形成する工程と、
前記貫通孔内に、前記配線パターンに接触する端子を形成する工程とを有し、
前記端子の、前記基板と接触する側の端部の面積をS[μm]、
前記端子の、前記基板と接触する側とは反対側の端部の面積をS[μm]としたとき、
/S≧1.1の関係を満足するように前記端子を形成することを特徴とする。
これにより、狭ピッチ化した場合であっても、基板付近での隣接する端子同士の距離を十分大きなものとすることができる。その結果、マイグレーションの発生を効果的に防止しつつ、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。
本発明の半導体チップの製造方法では、前記樹脂層に型を押し当てることにより、前記貫通孔を形成するのが好ましい。
これにより、所望の形状の貫通孔を容易かつ確実に形成することができる。
本発明の半導体チップの製造方法では、前記端子の前記基板と接触する側の端部での、隣接する前記端子同士の距離をX[μm]、
前記端子の前記基板と接触する側とは反対側の端部での、隣接する前記端子同士の距離をY[μm]としたとき、
X/Y≧1.1の関係を満足するのが好ましい。
これにより、マイグレーションの発生を効果的に防止しつつ、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化(端子の配線密度の高密度化)を図ることができる半導体チップを得ることができる。
本発明の半導体チップの製造方法では、前記端子を、少なくともその一部において、横断面積が前記基板に向かって漸減するよう形成するのが好ましい。
これにより、マイグレーションの発生をより効果的に防止することができる。また、配線基板に接合した際に、その接合強度を向上させることができる。
本発明の半導体チップの製造方法では、前記端子を、その高さが前記樹脂層の厚さより低くなるよう形成するのが好ましい。
これにより、隣接する端子同士の間でのマイグレーションの発生をより確実に防止することができる。
本発明の半導体チップの製造方法では、前記樹脂層の厚さをA[μm]、前記端子の高さをB[μm]としたとき、0<A−B≦5の関係を満足するのが好ましい。
これにより、隣接する端子同士の間でのマイグレーションの発生をより確実に防止することができる。
本発明の半導体チップの製造方法では、無電解メッキ法により、前記端子を形成するのが好ましい。
これにより、端子と樹脂層との密着性をより向上させることができる。また、配線パターン上に直接端子を形成することが可能であるため、製造コストを低減することができ、また、半導体チップの隣接する端子同士の間隔(ピッチ)をより小さくすることができる。
本発明の半導体チップの製造方法では、前記端子を、複数の金属層の積層体として形成するのが好ましい。
これにより、各種目的に応じた端子を形成することができる。
本発明の半導体チップの製造方法では、複数の前記金属層のうち、最も前記基板側に形成する金属層は、NiまたはNiを含む合金を主成分とした金属で構成されているのが好ましい。
これらのものは、硬度が高くかつ導電性に優れ、また、配線パターンの構成材料との密着性も高い。さらに短時間で形成することができる。
本発明の半導体チップの製造方法では、複数の前記金属層のうち、最も外側に形成される金属層は、低融点金属を主成分とした金属で構成されているのが好ましい。
これにより、配線基板の端子との密着性が向上する。
本発明の半導体チップの製造方法では、前記低融点金属は、SnまたはSnを含む合金であるのが好ましい。
これにより、配線基板の端子との密着性がさらに向上する。
本発明の半導体チップの製造方法では、前記熱可塑性樹脂は、液晶ポリマーであるのが好ましい。
これにより、隣接する端子同士の間でのマイグレーションの発生をより効果的に防止することができる。
本発明の半導体実装基板は、本発明の半導体チップが、配線基板に実装されてなることを特徴とする。
これにより、信頼性の高い半導体実装基板が得られる。
本発明の半導体実装基板では、主として熱可塑性樹脂で構成され、かつ、
隣接する前記端子同士の間隙を埋めるように形成された樹脂層を有するものであって、
前記樹脂層は、前記半導体チップと前記配線基板との間隙を封止する封止材としての機能を有するのが好ましい。
これにより、半導体チップと配線基板との間隙への水分(湿気)の侵入防止等の各種効果が発揮される。
本発明の電子デバイスは、本発明の半導体実装基板を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
本発明の電子機器では、表示部を備えるのが好ましい。
本発明の電子機器は、特に、各種の表示機能を有する電子機器に適用するのが好ましい。
本発明の半導体チップには、ベアチップ(個別のチップおよびウェハの双方)および半導体パッケージのいずれのものをも含む。
以下、本発明の半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器を添付図面に示す好適実施形態に基づいて詳細に説明する。
図1は、本発明の半導体実装基板の全体構成を示す縦断面図であり、図2は、実装前の本発明の半導体チップおよび配線基板の構成を示す縦断面図、図3は、本発明の半導体チップの実施形態を示す斜視図である。以下の説明では、図1および図2中の上側を「上」、下側を「下」と言う。なお、図1および図2では、隣接する端子の断面が、解りやすいように、図3中のE−Eにおける断面図を示した。また、図3では、説明を解りやすくするため、基板および端子のみを示し、その他は省略した。
図1に示す半導体実装基板(半導体装置)100は、本発明の半導体チップ1が配線基板4に実装され、半導体チップ1と配線基板4との間に形成される間隙7が、樹脂層8で封止されてなるものである。
図2に示すように、本発明の半導体チップ1は、基板2と、基板2の一方の面(下面)21側に設けられた複数の端子(バンプ)3と、充填材層(樹脂層)8’とを有している。
基板2は、例えば、Si等の半導体材料で構成されている。基板2の厚さ(平均)は、特に限定されないが、好ましくは、30〜1000μm程度とされる。
また、基板2は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板2の一方の面21側には、集積回路(図示せず)が形成され、この集積回路は、パッシベーション膜(絶縁膜)212で覆われている。そして、このパッシベーション膜212から、集積回路の配線パターン211の一部が露出しており、かかる配線パターン211の露出部(パッド)に接触するように端子3が配設されている。
配線パターン211は、例えば、Al、Cu、W、Mo、Siまたはこれらを含む合金等で構成されている。さらに、この配線パターン211上には、例えば無電解メッキ法等により、Niメッキ、Auメッキ等が施されている。
また、パッシベーション膜212は、例えば、酸化ケイ素(SiO)、窒化ケイ素(Si−N)、ポリイミド、その他の酸化物、窒化物、酸化窒化物等で構成されている。このパッシベーション膜212は、これらの材料の単層膜であってもよく、2層以上が積層された多層膜であってもよい。
なお、集積回路は、基板2の他方の面22側に形成されていてもよく、面21側および面22側の双方に形成されていてもよい。また、基板2が複数の層の積層体で構成される場合には、集積回路は、基板2の内部に形成されていてもよい。
前述したように、本発明の半導体チップ1は、複数の端子3を有している。
ところで、近年、電子機器の高性能化、小型化に伴って、半導体チップの高密度実装の必要性が高まっており、半導体チップの端子の間隔が狭くなる(狭ピッチ化する)傾向にある。
しかし、隣接する端子間の距離があまり近づきすぎると、隣接する端子同士の間でマイグレーションが発生して、ショートするという不都合が生じることがあった。特に、半導体チップ側の基板と封止樹脂との密着性が比較的弱いことから、このような不都合は、端子の基板と接触する側の端部付近において生じやすかった。
そこで、本発明者は、端子の、基板と接触する側の端部の面積Sを、端子の基板と接触する側とは反対側の端部の面積Sよりも小さくすることにより、狭ピッチ化した場合であっても、基板付近での隣接する端子同士の距離を十分大きなものとすることができることを見出した。
より詳しく説明すると、本発明では、基板と接触する側の端部の面積をS[μm]、端子の基板と接触する側とは反対側の端部の面積をS[μm]としたとき、S/S≧1.1の関係を満足することを特徴とする。このような関係を満足することにより、狭ピッチ化した場合であっても、基板付近での隣接する端子同士の距離を十分大きなものとすることができる。その結果、マイグレーションの発生を効果的に防止しつつ、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。これに対して、S/Sが前記下限値未満であると、狭ピッチ化した場合、基板付近での隣接する端子同士の距離を十分に取ることができず、マイグレーションの発生を防止することができない。
このように本発明では、S/Sが上述のような関係を満足することを特徴とするが、1.2≦S/S≦10の関係を満足するのが好ましく、1.5≦S/S≦8の関係を満足するのがより好ましく、2.0≦S/S≦6の関係を満足するのがさらに好ましい。このような関係を満足することにより、マイグレーションの発生等を十分に防止しつつ、基板と端子との接合の信頼性を高めることができる。
端子3の、基板2と接触する側の端部34の面積S[μm]は、具体的には、100〜1000μmであるのが好ましく、200〜500μmであるのがより好ましい。これにより、マイグレーションの発生をより効果的に防止しつつ、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。
また、端子3の、基板2と接触する側とは反対側の端部35の面積S[μm]は、具体的には、120〜10000μmであるのが好ましく、400〜3000μmであるのがより好ましい。これにより、マイグレーションの発生をより効果的に防止しつつ、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。
また、端子3は、その横断面積が、基板2に向かって漸減する漸減部を有するのが好ましい。これにより、マイグレーションの発生をより効果的に防止しつつ、配線基板に接合した際に、その接合強度を向上させることができる。なお、図示の構成では、端子3が、その高さ方向全体で、基板2に向かって、横断面積が、漸減するよう構成されている。すなわち、端子3全体が漸減部となっている。
また、端子3は、図3に示すように、端子3の基板2と接触する側の端部34での、隣接する端子3同士の距離(最短距離)をX[μm]、端子3の基板2と接触する側とは反対側の端部35での、隣接する端子3同士の距離(最短距離)をY[μm]としたとき、X/Y≧1.1の関係を満足するのが好ましく、1.2≦X/Y≦10の関係を満足するのがより好ましく、1.5≦X/Y≦8.0の関係を満足するのがさらに好ましく、2.0≦X/Y≦6.0の関係を満足するのが最も好ましい。これにより、マイグレーションの発生を効果的に防止しつつ、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。これに対し、X/Yが前記下限値未満であると、狭ピッチ化した場合、基板2近傍での、隣接する端子3同士の距離を十分に取ることができず、マイグレーションの発生を十分に防止することが困難となる場合がある。また、X/Yが大きすぎると、基板2と端子3との接合の信頼性が十分に高いものとすることが困難となる場合がある。
端子3の基板2と接触する側の端部34での、隣接する端子3同士の距離Xは、具体的には、5〜40μmであるのが好ましく、10〜20μmであるのがより好ましい。これにより、マイグレーションの発生をより効果的に防止しつつ、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。
また、端子3の基板2と接触する側とは反対側の端部35での、隣接する端子3同士の距離Yは、4〜50μmであるのが好ましく、9〜19μmであるのがより好ましい。これにより、マイグレーションの発生をより効果的に防止しつつ、狭ピッチ化(端子の配線密度の高密度化)を図ることができる。
また、端子3は、複数の金属層の積層体(本実施形態では、第1の金属層31、第2の金属層32および第3の金属層33の3層)で構成されている。端子3を複数の金属層の積層体で構成することにより、各種目的に応じた端子3を形成することができる。
第1の金属層31は、最も基板2側に位置し、端子3の本体を構成する部分である。この第1の金属層31は、配線パターン211と相互拡散しにくい材料(バリアメタル)で構成されているのが好ましい。また、隣接する端子3同士の間隔(ピッチ)が小さくなった場合、比較的硬質の材料で構成されているのが好ましい。これにより、端子3全体として変形しにくいため、隣接する端子3同士の接触を防ぐことができる。
第1の金属層31の構成材料としては、例えば、Ni、Au、Ag、Cu、Al、Sn、P、Bまたはこれらを含む合金等が挙げられるが、これらの中でも、特に、NiまたはNiを含む合金を主成分にした金属であるのが好ましい。これらのものは、配線パターン211とのバリアメタル性に優れ、さらに、硬度が高くかつ導電性に優れ、また、前述したような配線パターン211の構成材料との密着性も高い。
また、第2の金属層32および第3の金属層33は、種々の目的で設けることができるが、本実施形態では、第3の金属層33は、後述する配線基板4の端子6との密着性(接合性)を向上させる目的で設けられ、第2の金属層32は、第1の金属層31と第3の金属層33との密着性を向上させる目的で設けられている。
この場合、第2の金属層32の構成材料としては、例えば、Cu、Auまたはこれらを含む合金等が挙げられる。
第3の金属層33は、最も外側に位置している。
第3の金属層33の構成材料としては、低融点金属を主成分とした金属を用いるのが好ましい。このような低融点金属としては、例えば、Sn、Ag、Cu、Bi、In、Znまたはこれらを含む合金等が挙げられるが、中でも、SnまたはSnを含む鉛フリー合金を用いるのが好ましい。これにより、第2の金属層32との密着性を保持しつつ、後述する配線基板4の端子6との密着性がさらに向上する。
端子3は、それぞれ、ほぼ等しい厚さ(高さ)に設定されており、その厚さ(平均)は、特に限定されないが、好ましくは、15〜25μm程度とされる。
なお、端子3を複数の金属層の積層体で構成する場合、2層または4層以上であってもよい。また、第2の金属層32および第3の金属層33は、必要に応じて設けるようにすればよく、省略することもできる。すなわち、端子3は、第1の金属層31と第2の金属層32とで構成される2層構成、または、第1の金属層31と第3の金属層33とで構成される2層構成のものであってもよく、第1の金属層31のみで構成される単層のものであってもよい。
これらの隣接する端子3同士の間隙には、この間隙を埋めるようにして、充填材層(樹脂層)8’が設けられている。
従来、半導体チップを配線基板に実装する際には、半導体チップと配線基板とを接合した後に、その間隙に封止材(アンダーフィル材やNCP)が充填されていたが、隣接する端子同士の間にまで、十分に封止材が充填されない場合、もしくは、封止材と半導体チップとの密着性が悪く剥離を生ずる場合には、端子の周囲に空隙が生じ、この空隙に水分が侵入すると、隣接する端子同士の間でマイグレーションが発生して、ショートするという不都合が生じることがあった。特に、かかる不都合は、半導体チップ側の端子周辺で生じやすいという問題があった。
しかし、本実施形態のように、配線基板4と接合する前の状態において、半導体チップ1の隣接する端子3同士の間隙に、これらの間での絶縁材となる充填材層(樹脂層)8’を設ければ、前記不都合をより効果的に防止することができる。すなわち、充填材層8’は、隣接する端子3同士の間でのマイグレーションの発生を防止する機能を有している。これにより、半導体実装基板の高い信頼性が確保される。
また、充填材層8’は、各端子3と密着するように設けられている。これにより、端子3周辺への水分の侵入をより確実に防止することができ、その結果、隣接する端子3同士の間でのマイグレーションの発生をより確実に防止することができる。また、これにより、半導体チップ1と配線基板4とを接合した場合においても、端子3の周囲に空隙が生じるのを効果的に防止することができるため、信頼性の高い半導体実装基板を得ることができる。
この充填材層8’は、その高さ(厚さ)が端子3の高さより高くなるように構成されている。これにより、後に詳述するように半導体チップ1と配線基板4とを接合する際において、端子3の周囲に空隙が生じるのをより確実に防止することができる。すなわち、別途封止材で充填しなくても、信頼性の高いものを得ることができる。また、半導体装置の製造において、封止材を充填する工程を省略することができるため、半導体装置の生産性を向上させることができる。
具体的には、充填材層8’の厚さは、形成すべき端子3の高さ等に応じて、適宜設定すればよく、特に限定されないが、前記範囲の高さの端子3を形成する場合には、例えば、20〜30μm程度(好ましくは、25〜30μm程度)とされる。
充填材層8’の厚さ(図2中Aで示す厚さ)をA[μm]、端子3の高さ(図2中Bで示す高さ)をB[μm]としたとき、0<A−B≦5の関係を満足するのが好ましく、1≦A−B≦5の関係を満足するのがより好ましい。これにより、前述したような効果がより顕著に発揮される。これに対し、A−Bが小さすぎると、半導体チップ1と配線基板4との間隙を十分に封止するのが困難となる場合がある。一方、A−Bが大きすぎると、半導体チップ1を配線基板4に実装する際に、対応する端子同士の間に充填材層8’が入り込み、対応する端子同士を十分に接触させるのが困難となる場合がある。
充填材層8’を構成する材料としては、いかなる材料を用いてもよいが、例えば、熱可塑性樹脂や熱硬化性樹脂等の樹脂材料を用いることができる。
充填材層8’は、中でも、主として絶縁性を有する熱可塑性樹脂で構成されているのが好ましい。このような熱可塑性樹脂としては、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルペンテン−1)、アイオノマー、ポリメチルメタクリレート、アクリロニトリル−ブタジエン−スチレン共重合体(ABS樹脂)、アクリロニトリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオキシメチレン、ポリビニルアルコール(PVA)、エチレン−ビニルアルコール共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリブチレンテレフタレート(PBT)、ポリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアリレート、液晶ポリマー(例えば、芳香族ポリエステル等)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、ポリケイ皮酸ビニル、ポリビニルアジドベンザジル、アクリルアミド等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
上述した樹脂の中でも、充填材層8’を構成する材料として、液晶ポリマーを用いるのが好ましい。液晶ポリマーは、前述したような材料で構成された端子3等との密着性が高く、また、吸湿性が低いため、隣接する端子3同士の間でのマイグレーションの発生をより好適に防止することができる。また、液晶ポリマーの熱膨張係数の値は、Si等の半導体材料のそれと近いため、製造時の加熱や製造後の環境変化等による充填材層8’の剥がれや浮き等の不具合を効果的に防止することができる。
なお、この充填材層8’および端子3の形成方法、すなわち、本発明の半導体チップ1の製造方法については、後に詳述する。
一方、図2に示す配線基板4は、基板5と、基板5の一方の面(上面)51側に設けられた複数の端子6とを有している。
基板5は、例えば、各種ガラス、各種セラミックス、Si等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。
基板5の厚さ(平均)は、特に限定されないが、好ましくは、20μm〜3mm程度とされる。
また、基板5は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板5の一方の面51側には、例えば、Au、Sn、Cu、ITOまたはこれらを含む合金等で構成される配線パターン60が形成され(設けられ)ている。そして、この配線パターン(リード)60の端部が各端子6を構成している。
なお、配線パターン60は、基板2が複数の層の積層体で構成される場合には、基板5の内部に形成されていてもよい。
以上のような配線基板4に、半導体チップ1を、それらの対応する端子3と端子6とが接合するように実装して、本発明の半導体実装基板100が得られる。
半導体チップ1の配線基板4への実装は、例えば、以下のようにして行うことができる。
まず、接合すべき端子同士の位置あわせを行う。
次に、半導体チップ1および配線基板4の一方または双方を加熱して、端子3の一部と充填材層8’を溶融または軟化させる。
次に、半導体チップ1と配線基板4とを圧着する。この圧着する際に、充填材層8’の、配線基板4と接する側の端部の近傍が、圧力により変形し、変形した部位が半導体チップ1と配線基板4との間隙を埋める。これにより、隣接する端子3同士の間でのマイグレーションの発生をより確実に防止することができる。
その後、冷却し、溶融または軟化した端子3の一部と充填材層8’を固化させる。
以上により、端子3と端子6とが接合され、配線基板4に半導体チップ1が実装される。なお、充填材層8’は、固化することにより、半導体実装基板100における樹脂層8を構成する。
前述した加熱は、例えば、ボンディングツールによる加熱や、リフロー(熱風、赤外線等による加熱)等により行うことができる。
加熱の温度(加熱温度)は、特に限定されないが、好ましくは、200〜500℃程度、より好ましくは、250〜450℃程度とされる。
また、この加熱の時間(加熱時間)も、特に限定されないが、好ましくは、1〜50秒程度、より好ましくは、1〜10秒程度とされる。
さらに、この加熱の際には、必要に応じて、例えば、高周波、超音波等の付与等を併用するようにしてもよい。
なお、半導体チップ1を配線基板4に実装(接続)する際には、端子3の基板2が設けられている側とは反対側の端部30に、ろう材層を設けるようにしてもよい。
ろう材層を構成するろう材としては、例えば、Pb−Sn系半田等のPb含有半田や、Sn−Ag系半田、Sn−Ag−Cu系半田等のような、実質的にPbを含まないPb不含半田(Pbフリー半田)、銀ろう、銅ろう、リン銅ろう、黄銅ろう、アルミろう、ニッケルろう等を用いることができる。ろう材は、比較的低温(例えば、150〜250℃程度)で溶融するので、端子3と端子6との接合(接続)に際し、加熱温度を低くすることができ、その結果、半導体チップ1および配線基板4の面方向および厚さ方向への膨張を、それぞれ、小さくすることができ、接合すべき端子同士の位置ズレを防止することができる。このため、接合すべき端子同士を確実に接合することができ、半導体チップ1と配線基板4との接合信頼性(接続信頼性)をより向上させることができる。
次に、本発明の半導体チップの製造方法について説明する。
図4および図5は、それぞれ、本発明の半導体チップの製造方法を示す工程図(縦断面図)である。以下の説明では、図4および図5中の上側を「上」、下側を「下」と言う。なお、図4および図5では、隣接する端子の断面が、解り易いように、図3中のE−Eにおける断面図を示した。
本実施形態の半導体チップ1の製造方法は、主として熱可塑性樹脂で構成された樹脂層10を形成する工程と、樹脂層10に貫通孔111を形成する工程と、パッシベーション膜212の除去工程と、端子3の形成工程とを有している。以下、各工程について、順次説明する。
[1] 樹脂層10の形成工程
まず、基板2の一方の面(図4中、上面)21側に配線パターン211が形成された基板2を用意する。なお、図示の構成では、配線パターン211を含み、基板2の一方の面21の全面が、パッシベーション膜212で覆われている。
次に、図4(A)に示すように、この基板2の面21側に、すなわち、パッシベーション膜212上に、主として熱可塑性樹脂で構成された樹脂材料を供給し、樹脂層10を形成する。
樹脂材料の供給方法としては、特に限定されないが、例えば、液体タイプのものの場合には、スピンコート法、ディッピング法、スプレーコート法等を用いることができ、ドライフィルムタイプのものの場合には、基板2へ直接圧着する方法等を用いることができる。
[2] 貫通孔111の形成
次に、樹脂層10に複数の貫通孔111を形成する。これにより、充填材層8’が形成される。
複数の貫通孔111の形成方法は、特に限定されないが、本実施形態では、型を用いて形成する場合を一例として説明する。
まず、図4(B)に示すような形成すべき端子3の形状に対応した凸部91を有する型9を用意する。
次に、端子3を形成する位置と凸部91が対応するように位置あわせを行う。
次に、型9および樹脂層10の一方または双方を加熱して、樹脂層10を軟化させる。この加熱は、例えば、ボンディングツールによる加熱や、リフロー(熱風、赤外線等による加熱)等により行うことができる。
加熱の温度(加熱温度)は、特に限定されないが、樹脂層10を構成する樹脂の軟化点以上するのが好ましい。
次に、型9を樹脂層10に押し当てる。
その後、樹脂層10を冷却して固化させた後、型9を取り外す。
以上により、図4(C)に示すように、複数の貫通孔111を有する樹脂層11、すなわち、前述したような充填材層8’が形成される。貫通孔111は、その横断面積が、基板2に向かって漸減している。貫通孔111の形状がこのような形状であると、後述する端子3の形成工程において、容易かつ確実に、端子3を、その横断面積が、基板2に向かって漸減するように形成することができる。
型9を構成する材料としては、特に限定されないが、熱膨張係数が基板2を構成する材料のそれと近い材料、例えば、各種ガラスやSi等の半導体材料等を用いるのが好ましく、基板2を構成する材料と同じ材料を用いるのがより好ましい。これにより、前述したような加熱によって生じる貫通孔111の位置ずれを効果的に防止することができる。
なお、型9の表面には、疎液化加工等の表面加工(表面処理)を施してもよい。これにより、例えば、樹脂層10が固化した後に、型9を容易に取り外すことができる。
充填材層8’の厚さは、形成すべき端子3の高さ等に応じて、適宜設定すればよく、特に限定されないが、前記範囲の高さの端子3を形成する場合には、例えば、20〜30μm程度(好ましくは、25〜30μm程度)とされる。
本実施形態のように、樹脂層10に複数の貫通孔111を形成するのに、型9を用いることにより、所望の形状の貫通孔111を容易かつ確実に形成することができる。また、フォトレジスト法等によって貫通孔111を形成する場合に比べて、製造工程数の削減や製造コストの低減を図ることができるという利点がある。
[3] パッシベーション膜212の除去工程
次に、充填材層8’の貫通孔111に対応する位置のパッシベーション膜212を除去する。これにより、図5(D)に示すように、配線パターン211の一部を貫通孔111内に露出させる。
このパッシベーション膜212の除去方法としては、例えば、CF4、CHF3、酸素またはこれらを含む混合ガスをプラズマガスとして用いるドライエッチング法、アルカリ溶液や酸溶液(弱フッ酸液)のようなエッチング液を用いるウェットエッチング法、レーザ加工等が挙げられる。また、これらの方法は、任意の2種以上を組み合わせて用いることもできる。
なお、例えば、パッシベーション膜212が形成されていない基板2や、予め、端子3を形成すべき部分の配線パターン211がパッシベーション膜212から露出している基板2等を用いる場合には、本工程[3]を省略することができる。
[4] 端子3の形成工程
次に、第1の金属層31、第2の金属層32および第3の金属層33を、この順で、貫通孔111内に形成する。これらの金属層31、32、33は、それぞれ、貫通孔111に沿って、貫通孔111の形状に対応して形成される。これにより、図5(E)に示すように、貫通孔111内に配線パターン211に接触する端子3が形成される。なお、前述したように、第2の金属層32および第3の金属層33は、必要に応じて設けるようにすればよく、これらは、省略することもできる。
端子3の形成方法としては、例えば、無電解メッキ、電解メッキ等の湿式メッキ法、熱CVD、プラズマCVD、レーザCVD等の化学蒸着法(CVD)、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、ディッピング法、印刷法、溶射等が挙げられるが、これらの中でも、特に、無電解メッキ法が好ましい。
以下、無電解めっき法を用いて端子3を形成する方法について、詳述する。
なお、以下では、第1の金属層31としてNi層(ニッケル層)を形成する場合を一例として説明する。Ni層は、Au層(金層)と比べてコストが低く、かつ、短時間に形成できるという利点を有している。
まず、配線パターン211がAl(アルミニウム)で構成されている場合には、配線パターン211の貫通孔111内に露出した部分に、アルカリ性のZn(亜鉛)溶液を使用して、配線パターン211上にジンケート処理を施す。すなわち、Al(配線パターン211)の表面をZnに置換する。
また、配線パターン211の表面にZnを析出させるときに、配線パターン211をアルカリ性のZn溶液に浸した後に、置換したZnを硝酸によって溶解させ、再びアルカリ性のZn溶液に浸してもよい。
また、配線パターン211にジンケート処理を施す前には、パッシベーション膜212の残さを所定の溶液(例えば弱フッ酸溶液)で溶解しておくことが好ましい。
さらに、パッシベーション膜212の残さを溶解した後には、配線パターン211をアルカリ性または酸性の溶液に浸して、配線パターン211の露出部の酸化膜を除去することが好ましい。
以上のような処理により、Al(配線パターン211)の表面を良好にZnに置換することができる。
次に、表面をZnで置換した配線パターン211上に無電解Niメッキ液を供給し、ZnとNiの置換反応を経て、Ni層を配線パターン211上に形成する。また、このとき、メッキ液を90℃程度に加熱(加温)するようにしてもよい。
Ni層の高さ(厚さ)は、作業温度(メッキ液の温度)、作業時間(メッキ時間)、メッキ液の量、メッキ液のpH、メッキ回数(ターン数)等のメッキ条件を設定することにより調整することができる。
なお、配線パターン211とNi層との間(界面付近)には、配線パターン211の表面に置換したZnが残っていてもよい。
上述とは別に、ジンケート処理を行わずに、Alで構成された配線パターン211上に、Pd(パラジウム)等の還元剤を含む溶液を供給した後、無電解Niメッキ液を供給して、Pd等を核としてNiを析出させ、配線パターン211上にNi層を形成してもよい。
また、配線パターン211がCu(銅)を含む材料で構成されている場合には、例えば配線パターン211上にNi層を形成する際に、Pd等の還元剤を含む溶液を配線パターン211上に供給した後、無電解Niメッキ液を供給することにより、Pd等を核としてニッケルを析出させればよい。
なお、第1の金属層31を、その他の金属(上述したAu、Cu等)で構成する場合には、所定の溶液(例えばAuメッキ液またはCuメッキ液)に、基板2を浸漬することにより行うことができる。この場合、溶液には、アルカリ性のものを使用してもよいし、溶液を加熱(加温)してもよい。
次に、第1の金属層31の上面(表面)に、第2の金属層32形成用の無電解メッキ液を供給し、第2の金属層32を形成する。さらに、第2の金属層32の上面(表面)に、第3の金属層33形成用の無電解メッキ液を供給し、第3の金属層33を形成する。
なお、第2の金属層32は、前述したようにCu、Auまたはこれらを含む合金で構成することができるが、特に、Snで構成される第3の金属層33を無電解メッキで形成する場合には、第2の金属層32は、Cuで構成することが好ましい。
また、Snを主成分とする合金(低融点金属)で構成される第3の金属層33を、無電解メッキ法に代えて、ディッピング法や印刷法を用いて形成する場合には、第2の金属層32は、Auで構成することが好ましい。
また、端子3の基板2と反対側の端部(第3の金属層33の上面)に、Snを主成分とした低融点金属(第4の金属層)を設ける場合には、第3の金属層33をSnで構成することが好ましい。
また、第3の金属層33を省略して端子3を2層構成とする場合であっても、第2の金属層32を、Cu、Auまたはこれらを含む合金で構成することにより、端子3の先端部分(第2の金属層32)を使用して、配線基板4の端子6との電気的接続を良好にすることができる。特に、第2の金属層32をAuで構成すると、端子3は、その基板2と反対側の端部にのみAu層(第2の金属層32)を有することになるので、Au層に濡れ易いろう材(半田等)を用いて配線基板4の端子6との接合を行う場合には、ろう材が溶融時に端子3の外側に広がりにくくすることができる。
以上のようにして、基板2上に図3に示すような形状の端子3が形成される。
以上説明したような樹脂層10の形成工程、貫通孔111の形成工程、パッシベーション膜212の除去工程、端子の形成工程を用いて端子3を形成することにより、マイグレーションの発生を効果的に防止しつつ、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化(端子の配線密度の高密度化)を図ることができる半導体チップを得ることができる。
また、このように端子3を形成すると、充填材層(樹脂層)8’と端子3とが密着したものとなる。したがって、端子3周辺への水分の侵入をより確実に防止することができ、その結果、隣接する端子3同士の間でのマイグレーションの発生をより確実に防止することができる。また、特に、端子3が、図示のような構成であると、後で樹脂層を形成する場合に比べて、端子3と樹脂層8’との密着性が優れたものとなる。
なお、各金属層31、32、33のうちの1層または2層を、異なる形成方法を用いて形成するようにしてもよい。
また、端子3は、充填材層8’の高さ(厚さ)より低くなるように形成する。
このように、充填材層8’をマスクとして用いて端子3を形成することにより、端子3が貫通孔111を超えて横方向(面方向)に広がって形成されることを確実に防止することができる。このため、隣接する端子3同士の間隔(ピッチ)をより狭く設定した場合でも、これらが不本意に接触してしまうのを防止することができ、所望の間隔となるように端子3を正確に形成することができるとともに、端子3を充填材層8’に確実に密着するように形成することができる。
また、前記工程[3]および本工程[4]において、充填材層8’を兼用することにより、各工程毎にマスクを設ける手間を省略することができるという利点がある。
なお、本工程[4]に各種メッキ法を用いる場合には、必要に応じて、本工程[4A]に先立って、メッキ液から半導体チップ1を保護するための保護膜を半導体チップ1の裏面や側面に形成するようにしてもよい。
以上のような工程を経て、本発明の半導体チップ1が得られる。本発明の半導体チップ1は、充填材層8’を除去することなく、配線基板4へ実装することができる。これにより、隣接する端子3同士の間でのマイグレーションの発生をより確実に防止することができる。また、封止材を充填する工程を省略することができるため、半導体装置の生産性を向上させることができる。
このように、本発明では、半導体チップの端子を形成するために用いた樹脂層を、端子の間での絶縁材として機能(マイグレーションの発生を防止)する充填材層(樹脂層)として用いることにより、端子を形成した後(端子の形成に用いた樹脂層を一旦除去した後)、隣接する端子同士の間隙に樹脂を充填して充填材層を形成する場合に比べて、製造工程数の削減や製造コストの低減を図ることができるという利点がある。また、隣接する端子同士の間でのマイグレーションの発生をより確実に防止することができ、信頼性も向上する。
なお、本実施形態では、図3に示すような半導体チップ1を製造する場合について説明したが、型の形状を変えることにより、例えば、図6、図7に示すような端子3を有する半導体チップ1を製造することができる。
図6に示すように、本発明の半導体チップ1は、端子3が、その一部において横断面積が基板2に向かって漸減する斬減部を有するものであってもよい。
また、図7に示すような半導体チップであると、アンカー効果がより効果的に発揮されるため、半導体チップ1と配線基板4との接合強度をより向上させることができる。
次に、本発明の半導体実装基板100を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを表示装置に適用した場合を一例に説明する。
図8は、本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図8中の上側を「上」、下側を「下」と言う。
図8に示す表示装置(電気光学装置)300は、透過型の液晶表示装置であり、表示パネル(表示部)200と、本発明の半導体実装基板100と、図示しないバックライトとを有している。
表示パネル200は、枠状のシール材230を介して貼りあわされた第1パネル基板220と、第1パネル基板220に対向する第2パネル基板240と、これらで囲まれる空間に封入された液晶を含む液晶層270とを有している。
第1パネル基板220および第2パネル基板240は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板220、240の液晶層270側の面には、それぞれ、例えばITO等で構成される透明電極210、250が設けられている。これらの透明電極210、250を介して、液晶層270に電圧が印加される。
また、第1パネル基板220の下面および第2パネル基板240の上面(いずれも液晶層270と反対側の面)には、それぞれ、偏光板260、280が設けられている。
また、第1パネル基板220は、第2パネル基板240から張り出した部分(張出領域201)を有している。この張出領域201にまで、各透明電極210、250が延在して設けられている。
半導体実装基板(可撓性回路基板)100は、配線基板4と、この配線基板4に実装された半導体チップ1とを有している。
配線基板4は、可撓性を有する基板5の一方の面(図8中、上面)51に配線パターン(リード)60が形成され、その一端部(図8中、左側)において、配線パターン60が下方を向くように長手方向の途中で折り曲げられている。
そして、この一端部において、配線パターン60と張出領域201に延在する各透明電極210、250の端部とが、導電性粒子410を含む異方性導電性材料(異方性導電性ペースト、異方性導電性膜)400を介して接続されている。
また、配線パターン60の面方向の中央部には、配線パターン60の端部により端子6が形成されており、この端子6に半導体チップ1の端子3が接合(接続)されている。
これにより、各透明電極210、250と半導体チップ1との電気的導通が得られている。
半導体チップ1は、表示パネル200の駆動用ICとして設けられており、各透明電極210、250への電圧の印加量、印加パターン等を制御する。この半導体チップ1の駆動制御により、表示パネル200では、所望の情報(静止画および動画の双方を含む画像)が表示される。
なお、本発明の電子デバイスは、図示の表示装置300への適用に限定されず、例えば、有機または無機EL表示装置、電気泳動表示装置等の他の表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
以下、本発明の電子機器について、図9〜図11に示す実施形態に基づき、詳細に説明する。
図9は、本発明の電子機器を適用したモバイル型(またはノート型)のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ1100は、キーボード1102を備えた本体部1104と、表示ユニット1106とにより構成され、表示ユニット1106は、本体部1104に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ1100は、表示ユニット1106が前述の表示装置300を備えており、表示パネル(表示部)200の表示面が表示ユニット1106の前面に向くよう配置されている。
図10は、本発明の電子機器を適用した携帯電話機(PHSも含む)の構成を示す斜視図である。
この図において、携帯電話機1200は、複数の操作ボタン1202、受話口1204および送話口1206とともに、前述の表示装置300を備えている。
表示装置300の表示パネル(表示部)200は、操作ボタン1202と受話口1204との間において、その表示面が携帯電話機1200の前面に向くよう配置されている。
図11は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ1300は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号(画像信号)を生成する。
ディジタルスチルカメラ1300におけるケース(ボディー)1302の背面には、前述の表示装置300の表示パネル(表示部)200が設けられ、CCDによる撮像信号に基づいて表示を行う構成になっており、表示パネル200は、被写体を電子画像として表示するファインダとして機能する。
また、ケース1302の正面側(図11においては裏面側)には、光学レンズ(撮像光学系)やCCDなどを含む受光ユニット1304が設けられている。
撮影者が表示パネル200に表示された被写体像を確認し、シャッタボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリ1308に転送・格納される。
また、このディジタルスチルカメラ1300においては、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、図11に示されるように、ビデオ信号出力端子1312にはテレビモニタ1430が、デ−タ通信用の入出力端子1314にはパーソナルコンピュータ1440が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ1308に格納された撮像信号が、テレビモニタ1430や、パーソナルコンピュータ1440に出力される構成になっている。
なお、本発明の電子機器は、図9のパーソナルコンピュータ(モバイル型パーソナルコンピュータ)、図10の携帯電話、図11のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置(例えばインクジェットプリンタ)、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシュミレータ等に適用することができる。
以上、本発明の半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器を図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではなく、各構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することができる。
また、前述した実施形態では、半導体チップ1が、充填材層8’を有するものとして説明したが、充填材層8’はなくてもよい。また、樹脂層8’は、端子3を形成後に設けられたものであってもよい。
また、前述した実施形態では、隣接する端子3間同士の間隔が、前述したような関係を満足するものとして説明したが、このような関係は、全ての隣接する端子3間において満足するものでなくてもよく、少なくともその一部において満足するものであればよい。
また、本発明の半導体チップの製造方法では、必要に応じて、任意の目的の工程を追加することもできる。
また、前述した実施形態では、型9を用いて貫通孔111を形成する場合について説明したが、これに限定されず、例えば、レーザ照射等によって貫通孔111を形成してもよい。
また、前述した実施形態では、樹脂層が単層のものについて説明したが、これに限定されず、2層であってもよいし、3層以上であってもよい。
本発明の半導体実装基板の全体構成を示す縦断面図である。 実装前の本発明の半導体チップおよび配線基板の構成を示す縦断面図である。 本発明の半導体チップの実施形態を示す斜視図である。 本発明の半導体チップの製造方法の実施形態を示す工程図(縦断面図)である。 本発明の半導体チップの製造方法の実施形態を示す工程図(縦断面図)である。 本発明の半導体チップの他の実施形態を示す斜視図である。 本発明の半導体チップの他の実施形態を示す斜視図である。 本発明の電子デバイスを表示装置に適用した場合の実施形態を示す断面図である。 本発明の電子機器を適用したモバイル型(またはノート型)のパーソナルコンピュータの構成を示す斜視図である。 本発明の電子機器を適用した携帯電話機(PHSも含む)の構成を示す斜視図である。 本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。
符号の説明
1……半導体チップ 2……基板 21、22……面 211……配線パターン 212……パッシベーション膜 3……端子 30……端部 31、32、33……金属層 34、35……端部 4……配線基板 5……基板 51……面 6……端子 60……配線パターン 7……間隙 8……樹脂層 8’……充填材層(樹脂層) 9……型 91……凸部 10……樹脂層 111……貫通孔 100……半導体実装基板 200……表示パネル 201……張出領域 210……透明電極 220……第1パネル基板 230……シール材 240……第2パネル基板 250……透明電極 260、280……偏光板 270……液晶層 300……表示装置 400……異方性導電性材料 410……導電性粒子 1100……パーソナルコンピュータ 1102……キーボード 1104……本体部 1106……表示ユニット 1200……携帯電話機 1202……操作ボタン 1204……受話口 1206……送話口 1300……ディジタルスチルカメラ 1302……ケース(ボディー) 1304……受光ユニット 1306……シャッタボタン 1308……メモリ 1312……ビデオ信号出力端子 1314……データ通信用の入出力端子 1430……テレビモニタ 1440……パーソナルコンピュータ

Claims (30)

  1. 配線パターンが形成された基板と、
    前記配線パターンの一部に接触するよう設けられた複数の端子とを有し、
    前記端子の、前記基板と接触する側の端部の面積をS[μm]、
    前記端子の、前記基板と接触する側とは反対側の端部の面積をS[μm]としたとき、
    /S≧1.1の関係を満足することを特徴とする半導体チップ。
  2. 前記端子の前記基板と接触する側の端部での、隣接する前記端子同士の距離をX[μm]、
    前記端子の前記基板と接触する側とは反対側の端部での、隣接する前記端子同士の距離をY[μm]としたとき、
    X/Y≧1.1の関係を満足する請求項1に記載の半導体チップ。
  3. 前記端子は、その横断面積が、前記基板に向かって漸減する漸減部を有する請求項1または2に記載の半導体チップ。
  4. 主として熱可塑性樹脂で構成され、かつ、
    隣接する前記端子同士の間隙を埋めるように形成された樹脂層を有する請求項1ないし3のいずれかに記載の半導体チップ。
  5. 前記端子の高さは、前記樹脂層の厚さよりも低い請求項4に記載の半導体チップ。
  6. 前記樹脂層の厚さをA[μm]、前記端子の高さをB[μm]としたとき、0<A−B≦5の関係を満足する請求項4または5に記載の半導体チップ。
  7. 前記樹脂層と前記端子とは、密着している請求項4ないし6のいずれかに記載の半導体チップ。
  8. 前記端子は、前記樹脂層が形成された後に、無電解メッキ法により形成されたものである請求項4ないし7のいずれかに記載の半導体チップ。
  9. 前記熱可塑性樹脂は、液晶ポリマーである請求項4ないし8のいずれかに記載の半導体チップ。
  10. 前記端子は、複数の金属層の積層体で構成されている請求項1ないし9のいずれかに記載の半導体チップ。
  11. 複数の前記金属層のうち、最も前記基板側に位置する金属層は、NiまたはNiを含む合金を主成分とした金属で構成されている請求項10に記載の半導体チップ。
  12. 複数の前記金属層のうち、最も外側に位置する金属層は、低融点金属を主成分とした金属で構成されている請求項10または11に記載の半導体チップ。
  13. 前記低融点金属は、SnまたはSnを含む合金である請求項12に記載の半導体チップ。
  14. 基板の配線パターンが形成された側の面に、主として熱可塑性樹脂で構成された樹脂層を形成する工程と、
    前記樹脂層に、複数の貫通孔を形成する工程と、
    前記貫通孔内に、前記配線パターンに接触する端子を形成する工程とを有し、
    前記端子の、前記基板と接触する側の端部の面積をS[μm]、
    前記端子の、前記基板と接触する側とは反対側の端部の面積をS[μm]としたとき、
    /S≧1.1の関係を満足するように前記端子を形成することを特徴とする半導体チップの製造方法。
  15. 前記樹脂層に型を押し当てることにより、前記貫通孔を形成する請求項14に記載の半導体チップの製造方法。
  16. 前記端子の前記基板と接触する側の端部での、隣接する前記端子同士の距離をX[μm]、
    前記端子の前記基板と接触する側とは反対側の端部での、隣接する前記端子同士の距離をY[μm]としたとき、
    X/Y≧1.1の関係を満足する請求項14または15に記載の半導体チップの製造方法。
  17. 前記端子を、少なくともその一部において、横断面積が前記基板に向かって漸減するよう形成する請求項14ないし16のいずれかに記載の半導体チップの製造方法。
  18. 前記端子を、その高さが前記樹脂層の厚さより低くなるよう形成する請求項14ないし17のいずれかに記載の半導体チップの製造方法。
  19. 前記樹脂層の厚さをA[μm]、前記端子の高さをB[μm]としたとき、0<A−B≦5の関係を満足する請求項14ないし18のいずれかに記載の半導体チップの製造方法。
  20. 無電解メッキ法により、前記端子を形成する請求項14ないし19のいずれかに記載の半導体チップの製造方法。
  21. 前記端子を、複数の金属層の積層体として形成する請求項14ないし20のいずれかに記載の半導体チップの製造方法。
  22. 複数の前記金属層のうち、最も前記基板側に形成する金属層は、NiまたはNiを含む合金を主成分とした金属で構成されている請求項21に記載の半導体チップの製造方法。
  23. 複数の前記金属層のうち、最も外側に形成される金属層は、低融点金属を主成分とした金属で構成されている請求項21または22に記載の半導体チップの製造方法。
  24. 前記低融点金属は、SnまたはSnを含む合金である請求項23に記載の半導体チップの製造方法。
  25. 前記熱可塑性樹脂は、液晶ポリマーである請求項14ないし24のいずれかに記載の半導体チップの製造方法。
  26. 請求項1ないし13のいずれかに記載の半導体チップが、配線基板に実装されてなることを特徴とする半導体実装基板。
  27. 主として熱可塑性樹脂で構成され、かつ、
    隣接する前記端子同士の間隙を埋めるように形成された樹脂層を有するものであって、
    前記樹脂層は、前記半導体チップと前記配線基板との間隙を封止する封止材としての機能を有する請求項26に記載の半導体実装基板。
  28. 請求項26または27に記載の半導体実装基板を備えることを特徴とする電子デバイス。
  29. 請求項28に記載の電子デバイスを備えることを特徴とする電子機器。
  30. 表示部を備える請求項29に記載の電子機器。
JP2003366609A 2003-10-27 2003-10-27 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 Pending JP2005129874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003366609A JP2005129874A (ja) 2003-10-27 2003-10-27 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366609A JP2005129874A (ja) 2003-10-27 2003-10-27 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器

Publications (1)

Publication Number Publication Date
JP2005129874A true JP2005129874A (ja) 2005-05-19

Family

ID=34644899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366609A Pending JP2005129874A (ja) 2003-10-27 2003-10-27 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器

Country Status (1)

Country Link
JP (1) JP2005129874A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269804A (ja) * 2005-03-24 2006-10-05 Mitsumi Electric Co Ltd 半導体装置
JP2007103859A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路チップ、ならびに電子回路装置およびその製造方法
JP2009094304A (ja) * 2007-10-10 2009-04-30 Casio Comput Co Ltd 半導体装置の製造方法
WO2010150912A1 (ja) * 2009-06-24 2010-12-29 日本電気株式会社 半導体装置及びその製造方法並びにこれを用いた回路装置
JP2020155728A (ja) * 2019-03-22 2020-09-24 三菱マテリアル株式会社 接合構造体

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269804A (ja) * 2005-03-24 2006-10-05 Mitsumi Electric Co Ltd 半導体装置
JP2007103859A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路チップ、ならびに電子回路装置およびその製造方法
JP2009094304A (ja) * 2007-10-10 2009-04-30 Casio Comput Co Ltd 半導体装置の製造方法
WO2010150912A1 (ja) * 2009-06-24 2010-12-29 日本電気株式会社 半導体装置及びその製造方法並びにこれを用いた回路装置
JP2011009363A (ja) * 2009-06-24 2011-01-13 Nec Corp 半導体装置及びその製造方法並びにこれを用いた複合回路装置
CN102460670A (zh) * 2009-06-24 2012-05-16 日本电气株式会社 半导体器件、半导体器件制造方法和使用半导体器件的电路器件
US8610269B2 (en) 2009-06-24 2013-12-17 Nec Corporation Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device
JP2020155728A (ja) * 2019-03-22 2020-09-24 三菱マテリアル株式会社 接合構造体
WO2020196132A1 (ja) * 2019-03-22 2020-10-01 三菱マテリアル株式会社 接合構造体
JP7215273B2 (ja) 2019-03-22 2023-01-31 三菱マテリアル株式会社 接合構造体

Similar Documents

Publication Publication Date Title
JP4114483B2 (ja) 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器
US7544897B2 (en) Connecting substrate, connecting structure. connection method and electronic apparatus
TWI277159B (en) Semiconductor device, circuit board, electro-optic device, electronic device
US20200118989A1 (en) Light emitting device package structure and manufacturing method thereof
JP2012244100A (ja) 半導体装置、及び、半導体装置の製造方法
JP3823318B2 (ja) 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器
KR100863443B1 (ko) 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치
JP2005129874A (ja) 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2004200247A (ja) 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JP3073550B2 (ja) 半導体装置
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP2004193517A (ja) 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2005123254A (ja) 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2004273959A (ja) 半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP4059072B2 (ja) バンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器
JP2005116840A (ja) 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2004273956A (ja) バンプ構造、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP2003209342A (ja) 配線基板の製造方法及び配線基板
JP2004193518A (ja) 半導体チップの製造方法、半導体チップ、半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器
JP5028126B2 (ja) 誘電体基板の製造方法
CN1972570A (zh) 电路板形成导电结构的制程
JP2004193230A (ja) 端子、配線基板、半導体実装基板、電子デバイスおよび電子機器
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2004273958A (ja) 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器