JP3073550B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3073550B2 JP3073550B2 JP03156776A JP15677691A JP3073550B2 JP 3073550 B2 JP3073550 B2 JP 3073550B2 JP 03156776 A JP03156776 A JP 03156776A JP 15677691 A JP15677691 A JP 15677691A JP 3073550 B2 JP3073550 B2 JP 3073550B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- substrate
- semiconductor chip
- semiconductor device
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
Description
【０００１】
【産業上の利用分野】本発明は、基板と半導体チップと
がフリップチップ方式で接続された半導体装置に関す
る。
がフリップチップ方式で接続された半導体装置に関す
る。
【０００２】
【従来の技術】近年の半導体集積回路技術の発達により
電子機器の小型化，薄形化，高性能化が進んでいる。こ
れにともない回路基板上に半導体チップを高密度に実装
する方法が必要となってきている。このような要求を満
たす実装方法として、フリップチップ方式，ビームリー
ド方式，テープキャリヤ方式等が注目されている。特に
フリップチップ方式は他の方式のものより小型化，薄形
化に適しているので期待されている。図１１はフリップ
チップ方式で実装された従来の半導体装置の断面図、図
１２は同半導体装置のバンプ５部分の拡大図である。こ
の半導体装置では次のようにして半導体チップ１と回路
基板７とを接続している。
電子機器の小型化，薄形化，高性能化が進んでいる。こ
れにともない回路基板上に半導体チップを高密度に実装
する方法が必要となってきている。このような要求を満
たす実装方法として、フリップチップ方式，ビームリー
ド方式，テープキャリヤ方式等が注目されている。特に
フリップチップ方式は他の方式のものより小型化，薄形
化に適しているので期待されている。図１１はフリップ
チップ方式で実装された従来の半導体装置の断面図、図
１２は同半導体装置のバンプ５部分の拡大図である。こ
の半導体装置では次のようにして半導体チップ１と回路
基板７とを接続している。
【０００３】まず、半導体チップ１のパッド３上にバン
プ５を形成する。このバンプ５は半田やニッケル等の金
属材料からなり、電気メッキ等を用いて形成されてい
る。また、回路基板７の電極接続部９としてはバンプ５
に対してぬれ性の良い材料、例えば、銀パラジウム，銀
白金，銅，ニッケル等で構成されたものを用いる。な
お、必要に応じて電極接続部９に半田をメッキしても良
い。次にバンプ５と電極接続部９との位置を合わせ、マ
ウントした後、半導体チップ１と回路基板７とをリフロ
ー接続する。
プ５を形成する。このバンプ５は半田やニッケル等の金
属材料からなり、電気メッキ等を用いて形成されてい
る。また、回路基板７の電極接続部９としてはバンプ５
に対してぬれ性の良い材料、例えば、銀パラジウム，銀
白金，銅，ニッケル等で構成されたものを用いる。な
お、必要に応じて電極接続部９に半田をメッキしても良
い。次にバンプ５と電極接続部９との位置を合わせ、マ
ウントした後、半導体チップ１と回路基板７とをリフロ
ー接続する。
【０００４】最後に、半導体チップ１と回路基板７との
熱膨張係数の違いから生じる応力が、バンプ５に集中す
るのを防止するために、半導体チップ１と回路基板７と
の間の隙間に樹脂１１が含浸するように、半導体チップ
１を樹脂１１で覆う。以上のようにして得られた半導体
装置では、樹脂１１により半導体チップ１と回路基板７
との熱膨張係数の不一致に起因する不良が起こり難くな
る。
熱膨張係数の違いから生じる応力が、バンプ５に集中す
るのを防止するために、半導体チップ１と回路基板７と
の間の隙間に樹脂１１が含浸するように、半導体チップ
１を樹脂１１で覆う。以上のようにして得られた半導体
装置では、樹脂１１により半導体チップ１と回路基板７
との熱膨張係数の不一致に起因する不良が起こり難くな
る。
【０００５】しかしながら、半導体チップ１と回路基板
７との熱膨張係数の差が大きいと、図１２に示された矢
印Ｂの部分、例えば、バンプ５と回路基板７と樹脂１１
との界面に応力が集中し、バンプ５が破壊され易くな
る。バンプ５は半導体チップ１と回路基板７との電気的
接続及び機械的接続とを同時に行なっているため、その
破壊は直ちに電気的特性に悪影響を与える。
７との熱膨張係数の差が大きいと、図１２に示された矢
印Ｂの部分、例えば、バンプ５と回路基板７と樹脂１１
との界面に応力が集中し、バンプ５が破壊され易くな
る。バンプ５は半導体チップ１と回路基板７との電気的
接続及び機械的接続とを同時に行なっているため、その
破壊は直ちに電気的特性に悪影響を与える。
【０００６】このような問題を解決するにはバンプ５を
できるだけ高くすれば良いことが知られている。しかし
ながら、バンプ５を高くするのは容易ではなく、例え
ば、電気メッキを用いた場合、実用的には５０μｍ程度
が高さの限界である。高いバンプ５を形成するのが困難
なのは次の理由による。
できるだけ高くすれば良いことが知られている。しかし
ながら、バンプ５を高くするのは容易ではなく、例え
ば、電気メッキを用いた場合、実用的には５０μｍ程度
が高さの限界である。高いバンプ５を形成するのが困難
なのは次の理由による。
【０００７】電気メッキでバンプ５を形成するには、図
１３（ａ）に示すように、半導体チップ１上にレジスト
膜を塗布した後、バンプ５となる領域のレジスト膜を除
去してレジストパターン１３を形成する。次いで半導体
チップ１に電気メッキを施す。このときバンプ５は、あ
る高さまではレジストパターン１３の開孔部を埋めるよ
うに垂直に成長するが、同図（ｂ）に示すように、それ
を越えるとバンプ５は、マッシュルーム状に成長する。
このマッシュルーム状のバンプ５は、同図中、矢印Ｃで
示した部分に応力が集中し、破壊されやすいことが知ら
れている。このため、信頼性の高い接続を得るには、バ
ンプ５を垂直に成長させなければならない。そのために
は厚いレジスト膜を塗布する必要がある。しかし、一般
に、均一で厚いレジスト膜を形成することは困難であ
り、また微細加工もレジスト膜が厚くなるほど困難にな
る。
１３（ａ）に示すように、半導体チップ１上にレジスト
膜を塗布した後、バンプ５となる領域のレジスト膜を除
去してレジストパターン１３を形成する。次いで半導体
チップ１に電気メッキを施す。このときバンプ５は、あ
る高さまではレジストパターン１３の開孔部を埋めるよ
うに垂直に成長するが、同図（ｂ）に示すように、それ
を越えるとバンプ５は、マッシュルーム状に成長する。
このマッシュルーム状のバンプ５は、同図中、矢印Ｃで
示した部分に応力が集中し、破壊されやすいことが知ら
れている。このため、信頼性の高い接続を得るには、バ
ンプ５を垂直に成長させなければならない。そのために
は厚いレジスト膜を塗布する必要がある。しかし、一般
に、均一で厚いレジスト膜を形成することは困難であ
り、また微細加工もレジスト膜が厚くなるほど困難にな
る。
【０００８】したがって、信頼性の高い接続を得るため
に、高いバンプを形成すると微細なピッチの接続が困難
になり、回路基板７上に半導体チップ１を高密度実装す
ることができなくなる。このため、実用的なバンプには
その高さに制限がある。また、このようなフェイスダウ
ン方式の接続を用いた半導体装置では、セラミックパッ
ケージの半導体装置に比べて放熱性が低いという欠点が
あった。
に、高いバンプを形成すると微細なピッチの接続が困難
になり、回路基板７上に半導体チップ１を高密度実装す
ることができなくなる。このため、実用的なバンプには
その高さに制限がある。また、このようなフェイスダウ
ン方式の接続を用いた半導体装置では、セラミックパッ
ケージの半導体装置に比べて放熱性が低いという欠点が
あった。
【０００９】図１４に示すように、セラミックパッケー
ジの場合には、半導体チップ１から放出した熱は、同図
中、矢印Ｄで示すように、半導体チップ１の裏面からダ
イボンド部分を介してセラミックパッケージ１５へ流
れ、回路基板７に逃げる。セラミックは熱伝導率が高い
ため、熱はスムーズにセラミックパッケージ１５に流
れ、この結果、半導体チップ１は比較的低温に保たれ
る。
ジの場合には、半導体チップ１から放出した熱は、同図
中、矢印Ｄで示すように、半導体チップ１の裏面からダ
イボンド部分を介してセラミックパッケージ１５へ流
れ、回路基板７に逃げる。セラミックは熱伝導率が高い
ため、熱はスムーズにセラミックパッケージ１５に流
れ、この結果、半導体チップ１は比較的低温に保たれ
る。
【００１０】しかしながら、図１１に示したフェイスダ
ウン実装された半導体装置では、半導体チップ１と回路
基板７との間には、セラミックより１桁以上熱伝導率が
低い樹脂１１が含浸されているため、半導体チップ１か
ら樹脂１１、樹脂１１から回路基板７という経路の熱伝
導はほとんどない。このため、図１１中、矢印Ａで示し
たように、ほとんどの熱は、バンプ５が形成された狭い
領域からしか逃げないため、半導体チップ１の温度が上
昇し、装置が正常な動作をしなくなるという問題があっ
た。
ウン実装された半導体装置では、半導体チップ１と回路
基板７との間には、セラミックより１桁以上熱伝導率が
低い樹脂１１が含浸されているため、半導体チップ１か
ら樹脂１１、樹脂１１から回路基板７という経路の熱伝
導はほとんどない。このため、図１１中、矢印Ａで示し
たように、ほとんどの熱は、バンプ５が形成された狭い
領域からしか逃げないため、半導体チップ１の温度が上
昇し、装置が正常な動作をしなくなるという問題があっ
た。
【００１１】
【発明が解決しようとする課題】上述の如く従来のフェ
イスダウン実装された半導体装置では、半導体チップと
回路基板との熱膨張率の差により不良が生じたり、放熱
性が低いため温度が上昇して動作不良が生じるという問
題があった。本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、熱ストレスに強いフェ
イスダウン実装された半導体装置を提供することにあ
る。
イスダウン実装された半導体装置では、半導体チップと
回路基板との熱膨張率の差により不良が生じたり、放熱
性が低いため温度が上昇して動作不良が生じるという問
題があった。本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、熱ストレスに強いフェ
イスダウン実装された半導体装置を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の骨子は、金属材
料が充填された貫通孔を有するスペーサを介して基板と
半導体チップとをフェイスダウン接続したことにある。
料が充填された貫通孔を有するスペーサを介して基板と
半導体チップとをフェイスダウン接続したことにある。
【００１３】即ち、上記の目的を達成するために、本発
明の半導体装置は、配線が設けられた基板と、金属材料
が充填された貫通孔を有し、前記基板上に設けられたス
ペーサと、このスペーサを介して前記基板にフェイスダ
ウン接続された半導体チップと、前記金属材料を封止す
る樹脂組成物とを具備し、前記スペーサと前記金属材料
の間にシリコン酸化膜を設けたことを特徴とする。
明の半導体装置は、配線が設けられた基板と、金属材料
が充填された貫通孔を有し、前記基板上に設けられたス
ペーサと、このスペーサを介して前記基板にフェイスダ
ウン接続された半導体チップと、前記金属材料を封止す
る樹脂組成物とを具備し、前記スペーサと前記金属材料
の間にシリコン酸化膜を設けたことを特徴とする。
【００１４】また、本発明の他の半導体装置は、配線が
設けられた透光性基板と、金属材料が充填された貫通孔
と充填されていない開口部とを有する前記透光性基板上
に設けられたスペーサと、前記金属材料が前記開口部に
撮像面が位置するべく前記スペーサを介して前記透光性
基板にフェイスダウン接続された固体撮像素子チップ
と、前記金属材料を封止する樹脂組成物とを具備し、前
記スペーサと前記金属材料との間にシリコン酸化膜を設
けたことを特徴とする。
設けられた透光性基板と、金属材料が充填された貫通孔
と充填されていない開口部とを有する前記透光性基板上
に設けられたスペーサと、前記金属材料が前記開口部に
撮像面が位置するべく前記スペーサを介して前記透光性
基板にフェイスダウン接続された固体撮像素子チップ
と、前記金属材料を封止する樹脂組成物とを具備し、前
記スペーサと前記金属材料との間にシリコン酸化膜を設
けたことを特徴とする。
【００１５】
【作用】本発明の半導体装置では、基板と半導体チップ
とを接続する導電性材料の高さは、スペーサの厚さで決
定される。スペーサの加工は容易なため、厚いスペーサ
にも貫通孔を形成することができる。したがって、基板
と半導体チップとを従来より高い導電性材料で接続でき
るので、応力の集中を防止でき、もって熱ストレスに強
い半導体装置を得ることができる。
とを接続する導電性材料の高さは、スペーサの厚さで決
定される。スペーサの加工は容易なため、厚いスペーサ
にも貫通孔を形成することができる。したがって、基板
と半導体チップとを従来より高い導電性材料で接続でき
るので、応力の集中を防止でき、もって熱ストレスに強
い半導体装置を得ることができる。
【００１６】また、半導体チップの大部分の熱は、基板
との接触部分が大きいスペーサを介して基板に逃げるた
め、放熱性が良くなる。したがって、温度上昇による信
頼性の低下を未然に防止できる。
との接触部分が大きいスペーサを介して基板に逃げるた
め、放熱性が良くなる。したがって、温度上昇による信
頼性の低下を未然に防止できる。
【００１７】また、本発明の他の半導体装置では、スペ
ーサの導電性材料が充填されていない貫通孔によって、
固体撮像素子のレンズ上に気体によって占められた空間
が形成されるため、確実にレンズとその境界に屈折率の
違いが生じ、レンズの機能を確保できる。
ーサの導電性材料が充填されていない貫通孔によって、
固体撮像素子のレンズ上に気体によって占められた空間
が形成されるため、確実にレンズとその境界に屈折率の
違いが生じ、レンズの機能を確保できる。
【００１８】
【実施例】以下、図面を参照しながら実施例を説明す
る。
る。
【００１９】図１には本発明の第１の実施例に係るフェ
イスダウン実装された半導体装置の断面図が示されてい
る。なお、図１１の従来の半導体装置と対応する部分に
は図１１と同一符号を付し、詳細な説明は省略する。こ
の半導体装置は、大きく分けて、半導体チップ１と、回
路基板７と、スペーサ２１とで構成されている。以下、
これを実装方法に従い説明する。
イスダウン実装された半導体装置の断面図が示されてい
る。なお、図１１の従来の半導体装置と対応する部分に
は図１１と同一符号を付し、詳細な説明は省略する。こ
の半導体装置は、大きく分けて、半導体チップ１と、回
路基板７と、スペーサ２１とで構成されている。以下、
これを実装方法に従い説明する。
【００２０】最初、回路基板７の電極接続部９上に少量
のエポキシ系接着剤を塗布する。電極接続部９としては
ＡｌＮ上にチタン，パラジウム，金を順次蒸着して形成
した積層膜をパターンニングしたものを用いた。
のエポキシ系接着剤を塗布する。電極接続部９としては
ＡｌＮ上にチタン，パラジウム，金を順次蒸着して形成
した積層膜をパターンニングしたものを用いた。
【００２１】次に図２に示すようなスペーサ２１を用意
する。図２（ａ）はスペーサ２１の平面図，図２（ｂ）
はスペーサ２１のＡ−Ａ´断面図，図２（ｃ）はスペー
サ２１のバンプ５部分の拡大図である。
する。図２（ａ）はスペーサ２１の平面図，図２（ｂ）
はスペーサ２１のＡ−Ａ´断面図，図２（ｃ）はスペー
サ２１のバンプ５部分の拡大図である。
【００２２】スペーサ２１は複数の角型の貫通孔が設け
られたシリコン基板２３と、これら貫通孔に充填された
バンプ５とで構成されている。シリコン基板２３の厚さ
は０．１５ｍｍ程度であり、貫通孔の一辺の長さは０．
１ｍｍ程度である。また、シリコン基板２３の表面には
シリコン酸化膜２５が被着されており、バンプ５とシリ
コン基板２３とが密着しないようになっている。なお、
このスペーサ２１の形成方法は後述する。次にバンプ５
と電極接続部９との位置合わせを行ない、スペーサ２１
と回路基板７とを接着する。
られたシリコン基板２３と、これら貫通孔に充填された
バンプ５とで構成されている。シリコン基板２３の厚さ
は０．１５ｍｍ程度であり、貫通孔の一辺の長さは０．
１ｍｍ程度である。また、シリコン基板２３の表面には
シリコン酸化膜２５が被着されており、バンプ５とシリ
コン基板２３とが密着しないようになっている。なお、
このスペーサ２１の形成方法は後述する。次にバンプ５
と電極接続部９との位置合わせを行ない、スペーサ２１
と回路基板７とを接着する。
【００２３】次にスペーサ２１上に少量のエポキシ系接
着剤を塗布した後、半導体チップ１のパッド３とスペー
サ２１のバンプ５との位置合わせを行なって、半導体チ
ップ１とスペーサ２１とを加熱圧着する。なお、パッド
３にはチタン／パラジウム／金の薄膜を被着してある。
また、この薄膜の代わりにクロム／ニッケル／金の薄膜
を被着しても良い。
着剤を塗布した後、半導体チップ１のパッド３とスペー
サ２１のバンプ５との位置合わせを行なって、半導体チ
ップ１とスペーサ２１とを加熱圧着する。なお、パッド
３にはチタン／パラジウム／金の薄膜を被着してある。
また、この薄膜の代わりにクロム／ニッケル／金の薄膜
を被着しても良い。
【００２４】次に半導体チップ１とスペーサ２１とを加
熱圧着したまま２５０℃に加熱し、半田をリフローす
る。次いで温度を１５０℃に下げ、約１時間放置し、エ
ポキシ系接着剤を硬化させる。
熱圧着したまま２５０℃に加熱し、半田をリフローす
る。次いで温度を１５０℃に下げ、約１時間放置し、エ
ポキシ系接着剤を硬化させる。
【００２５】最後に、半導体チップ１の裏面からエポキ
シ系接着剤２７をポッティングした後、上記エポキシ系
接着剤と同様な条件で硬化させ、エポキシ系接着剤２７
で半導体チップ１，スペーサ２１を封止する。
シ系接着剤２７をポッティングした後、上記エポキシ系
接着剤と同様な条件で硬化させ、エポキシ系接着剤２７
で半導体チップ１，スペーサ２１を封止する。
【００２６】このような半導体装置では、スペーサ２１
が熱伝導性の良いシリコン基板２３で形成されているた
め、半導体チップ１の大部分の熱はシリコン基板２３を
介して回路基板７へ逃げる。この結果、最も発熱量が大
きい、図中、破線で示した能動領域２９の大部分の熱
を、バンプ５を介さずに最短距離で回路基板７へ逃がす
ことができ、これにより、半導体チップ１に発熱の大き
いパワー素子が形成されていても、温度上昇による信頼
性の低下を防止できる。なお、半導体チップ１とシリコ
ン基板２３と間にはエポキシ系接着剤２７がわずかに残
るが、その厚さは２μｍ以下であるのでその影響はほと
んど無視できる。
が熱伝導性の良いシリコン基板２３で形成されているた
め、半導体チップ１の大部分の熱はシリコン基板２３を
介して回路基板７へ逃げる。この結果、最も発熱量が大
きい、図中、破線で示した能動領域２９の大部分の熱
を、バンプ５を介さずに最短距離で回路基板７へ逃がす
ことができ、これにより、半導体チップ１に発熱の大き
いパワー素子が形成されていても、温度上昇による信頼
性の低下を防止できる。なお、半導体チップ１とシリコ
ン基板２３と間にはエポキシ系接着剤２７がわずかに残
るが、その厚さは２μｍ以下であるのでその影響はほと
んど無視できる。
【００２７】また、バンプ５の高さは、シリコン基板２
３の厚さのみで決まるため、容易に従来より高いバンプ
を形成できる。これにより半導体チップ１と回路基板７
との熱膨張係数の差が大きくても、バンプ５と回路基板
７と接着剤２５との界面に応力が集中しなくなり、バン
プ５の破壊を防止できる。
３の厚さのみで決まるため、容易に従来より高いバンプ
を形成できる。これにより半導体チップ１と回路基板７
との熱膨張係数の差が大きくても、バンプ５と回路基板
７と接着剤２５との界面に応力が集中しなくなり、バン
プ５の破壊を防止できる。
【００２８】かくして本実施例では、スペーサ２１を用
いて高いバンプ５で半導体チップ１と回路基板７とをフ
ェイスダウン接続しているため、半導体チップ１の熱を
効率よく回路基板７に逃がすことができ、信頼性の高い
半導体装置を得ることができる。また、後述するよう
に、微細なピッチで貫通孔を形成できるので、上述した
利点を保ちながら高密度実装を行なうことができる。
いて高いバンプ５で半導体チップ１と回路基板７とをフ
ェイスダウン接続しているため、半導体チップ１の熱を
効率よく回路基板７に逃がすことができ、信頼性の高い
半導体装置を得ることができる。また、後述するよう
に、微細なピッチで貫通孔を形成できるので、上述した
利点を保ちながら高密度実装を行なうことができる。
【００２９】なお、本実施例では回路基板７とスペーサ
２１とを接着した後に、半導体チップ１とスペーサ２１
とを接着したが、半導体チップ１とスペーサ２１とを接
着した後に、回路基板７とスペーサ２１とを接着しても
良い。また、回路基板７とスペーサ２１と半導体チップ
１とを順次重ね、同時に加熱圧縮しても良い。また、本
実施例では、接着剤としてエポキシ系接着剤を使用した
が、他の種類の接着剤の使用も可能であるし、必ずしも
接着剤を必要とするものではない。次にスペーサ２１の
形成方法を説明する。図３はスペーサ２１の形成工程を
示す図である。最初、図３（ａ）に示すように、シリコ
ン基板２３の（１００）結晶面の表と裏にＫＯＨを用い
た異方性エッチングを施して貫通孔を形成する。
２１とを接着した後に、半導体チップ１とスペーサ２１
とを接着したが、半導体チップ１とスペーサ２１とを接
着した後に、回路基板７とスペーサ２１とを接着しても
良い。また、回路基板７とスペーサ２１と半導体チップ
１とを順次重ね、同時に加熱圧縮しても良い。また、本
実施例では、接着剤としてエポキシ系接着剤を使用した
が、他の種類の接着剤の使用も可能であるし、必ずしも
接着剤を必要とするものではない。次にスペーサ２１の
形成方法を説明する。図３はスペーサ２１の形成工程を
示す図である。最初、図３（ａ）に示すように、シリコ
ン基板２３の（１００）結晶面の表と裏にＫＯＨを用い
た異方性エッチングを施して貫通孔を形成する。
【００３０】次に同図（ｂ）に示すように、フッ硝酸を
用いた等方性エッチングにより貫通孔の整形を行なう。
この際、等方性エッチングは形状が尖鋭的な部分から進
むため、貫通孔は広がり、滑らかに整形される。次に同
図（ｃ）に示すように、シリコン基板２３を熱酸化炉中
に約６時間放置して表面に厚さ約２μｍのシリコン酸化
膜２５を形成する。
用いた等方性エッチングにより貫通孔の整形を行なう。
この際、等方性エッチングは形状が尖鋭的な部分から進
むため、貫通孔は広がり、滑らかに整形される。次に同
図（ｃ）に示すように、シリコン基板２３を熱酸化炉中
に約６時間放置して表面に厚さ約２μｍのシリコン酸化
膜２５を形成する。
【００３１】次に同図（ｄ）に示すように、表面にクロ
ムメッキ処理が施された銅板３１を用意し、この銅板３
１上にレジスト３３を塗布し、８５℃で３０分間プリベ
ークした後、レジスト３３を露光・現像し，パターンニ
ングする。
ムメッキ処理が施された銅板３１を用意し、この銅板３
１上にレジスト３３を塗布し、８５℃で３０分間プリベ
ークした後、レジスト３３を露光・現像し，パターンニ
ングする。
【００３２】なお、クロムの代わりにチタン，アルミニ
ウム等の金属層や酸化インジウム，酸化錫あるいはこれ
らの複合酸化物や窒化チタン，カーボンを銅板３１の表
面に形成しても良い。次に同図（ｅ）に示すように、シ
リコン基板２３と銅板３１との位置を合わせて加熱圧着
する。
ウム等の金属層や酸化インジウム，酸化錫あるいはこれ
らの複合酸化物や窒化チタン，カーボンを銅板３１の表
面に形成しても良い。次に同図（ｅ）に示すように、シ
リコン基板２３と銅板３１との位置を合わせて加熱圧着
する。
【００３３】次に同図（ｆ）に示すように、加熱圧着さ
れたシリコン基板２３と銅板３１とを８５℃で３０分間
プリベークした後、銅板３１を電界溶液中に浸して電気
メッキを行ない、半田を貫通孔に析出させてバンプ５を
形成する。最後に、アセトンを用いてレジスト３３を剥
離すると、同時に銅板３１からシリコン基板２３が剥離
し、図２に示したスペーサ２１が得られる。
れたシリコン基板２３と銅板３１とを８５℃で３０分間
プリベークした後、銅板３１を電界溶液中に浸して電気
メッキを行ない、半田を貫通孔に析出させてバンプ５を
形成する。最後に、アセトンを用いてレジスト３３を剥
離すると、同時に銅板３１からシリコン基板２３が剥離
し、図２に示したスペーサ２１が得られる。
【００３４】以上述べたスペーサ２１の形成方法では、
バンプ５の高さはシリコン基板２３の厚さで決まる。シ
リコン基板２３はレジストより加工性が良いため、厚い
シリコン基板２３を用いることで、深くて口径が小さい
貫通孔を形成でき、もって、狭いピッチで従来より高い
バンプ５を形成できる。なお、ここではシリコン酸化膜
２５をシリコン基板２３に被着したが、その代わりに他
の絶縁膜、例えば、シリコン窒化膜や樹脂膜をシリコン
基板２３に被着しても良い。また、シリコン基板２３の
代わりに他の伝導率の大きい基板を用いても良い。更に
また、半田以外のバンプ５の材料としては、錫，鉛，
銅，銀，タングステン，タンタル，パラジウム，ニッケ
ル，アルミニウム，インジウム，ビスマス，金のうちの
１つの金属または複数の金属を合金化したものを使用す
ることができる。図４はスペーサ２１の他の形成方法を
示す図である。これが先に説明した形成方法と異なる点
は、ＹＡＧレーザを用いて貫通孔を形成したことにあ
る。
バンプ５の高さはシリコン基板２３の厚さで決まる。シ
リコン基板２３はレジストより加工性が良いため、厚い
シリコン基板２３を用いることで、深くて口径が小さい
貫通孔を形成でき、もって、狭いピッチで従来より高い
バンプ５を形成できる。なお、ここではシリコン酸化膜
２５をシリコン基板２３に被着したが、その代わりに他
の絶縁膜、例えば、シリコン窒化膜や樹脂膜をシリコン
基板２３に被着しても良い。また、シリコン基板２３の
代わりに他の伝導率の大きい基板を用いても良い。更に
また、半田以外のバンプ５の材料としては、錫，鉛，
銅，銀，タングステン，タンタル，パラジウム，ニッケ
ル，アルミニウム，インジウム，ビスマス，金のうちの
１つの金属または複数の金属を合金化したものを使用す
ることができる。図４はスペーサ２１の他の形成方法を
示す図である。これが先に説明した形成方法と異なる点
は、ＹＡＧレーザを用いて貫通孔を形成したことにあ
る。
【００３５】即ち、Ｃｌ2 又はＣｌ2 とＮ2 との混合ガ
スからなる反応性ガス中でシリコン基板２３にＹＡＧレ
ーザ光３５を照射することで（図４（ａ））、シリコン
基板２３に貫通孔を形成し（図４（ｂ））、次いでシリ
コン基板２３の表面にシリコン酸化膜２５を形成する
（図（ｃ））。この後の工程は、先のスペーサ２１の形
成工程（図３（ｄ）〜（ｆ））と同じである。なお、Ｙ
ＡＧレーザの代わりに、他のレーザ、例えば、エキシマ
レーザを用いても良い。図５はスペーサ２１の更に別の
形成方法を示す図である。これが先に説明した形成方法
と異なる点は、電気メッキを用いないでバンプを形成し
たことにある。
スからなる反応性ガス中でシリコン基板２３にＹＡＧレ
ーザ光３５を照射することで（図４（ａ））、シリコン
基板２３に貫通孔を形成し（図４（ｂ））、次いでシリ
コン基板２３の表面にシリコン酸化膜２５を形成する
（図（ｃ））。この後の工程は、先のスペーサ２１の形
成工程（図３（ｄ）〜（ｆ））と同じである。なお、Ｙ
ＡＧレーザの代わりに、他のレーザ、例えば、エキシマ
レーザを用いても良い。図５はスペーサ２１の更に別の
形成方法を示す図である。これが先に説明した形成方法
と異なる点は、電気メッキを用いないでバンプを形成し
たことにある。
【００３６】即ち、最初、図５（ａ）に示すように、貫
通孔，シリコン酸化膜２５が形成されたシリコン基板２
３に、スキージ３７を用いて導電性ペースト３９を印刷
する。導電性ペースト３９としては、ポリスチレン系樹
脂中に半田粒子を拡散させたものを用いる。このとき、
同図（ｂ）に示すように、所定のスキージ３７の角度と
印刷圧力でもって、貫通孔内に導電性ペースト３９を充
填する。次いで同図（ｃ）に示すように、表面に残った
不要な導電性ペースト３９を拭き取った後、シリコン基
板２３を約８０℃の雰囲気中に放置して、導電性ペース
ト３９の仮固定を行ない、バンプ５ａを形成する。
通孔，シリコン酸化膜２５が形成されたシリコン基板２
３に、スキージ３７を用いて導電性ペースト３９を印刷
する。導電性ペースト３９としては、ポリスチレン系樹
脂中に半田粒子を拡散させたものを用いる。このとき、
同図（ｂ）に示すように、所定のスキージ３７の角度と
印刷圧力でもって、貫通孔内に導電性ペースト３９を充
填する。次いで同図（ｃ）に示すように、表面に残った
不要な導電性ペースト３９を拭き取った後、シリコン基
板２３を約８０℃の雰囲気中に放置して、導電性ペース
ト３９の仮固定を行ない、バンプ５ａを形成する。
【００３７】なお、導電性ペースト３９の材料として
は、上述したポリスチレン系樹脂の代わりに、塩化ビニ
ル，ポリカーボネイト，エポキシ系の樹脂やガラスフリ
ットを用いたもの、また半田粒子の代わりに、錫，鉛，
銅，銀，タングステン，タンタル，パラジウム，ニッケ
ル，アルミニウム，インジウム，ビスマス，金のうちの
１つの金属または複数の金属を合金化したもの、あるい
は樹脂のボールに上記金属をコーティングしたものを使
用することができる。
は、上述したポリスチレン系樹脂の代わりに、塩化ビニ
ル，ポリカーボネイト，エポキシ系の樹脂やガラスフリ
ットを用いたもの、また半田粒子の代わりに、錫，鉛，
銅，銀，タングステン，タンタル，パラジウム，ニッケ
ル，アルミニウム，インジウム，ビスマス，金のうちの
１つの金属または複数の金属を合金化したもの、あるい
は樹脂のボールに上記金属をコーティングしたものを使
用することができる。
【００３８】以上、スペーサ２１の形成方法として貫通
孔の形成方法が異なるものを２つ、バンプの形成方法が
異なるものを２つ説明したが、その組み合わせは自由で
ある。その他、例えば、シリコン基板２３の片面ないし
両面の貫通孔を除いた部分に、耐エッチング被膜を形成
した後、湿式エッチングによって貫通孔を形成しても良
い。図６は本発明の第２の実施例に係る固体撮像装置の
斜視図、図７は同固体撮像装置の断面図、図８は同固体
撮像装置のスペーサ２１ａの平面図である。
孔の形成方法が異なるものを２つ、バンプの形成方法が
異なるものを２つ説明したが、その組み合わせは自由で
ある。その他、例えば、シリコン基板２３の片面ないし
両面の貫通孔を除いた部分に、耐エッチング被膜を形成
した後、湿式エッチングによって貫通孔を形成しても良
い。図６は本発明の第２の実施例に係る固体撮像装置の
斜視図、図７は同固体撮像装置の断面図、図８は同固体
撮像装置のスペーサ２１ａの平面図である。
【００３９】この固体撮像装置が第１の実施例の半導体
装置と異なる点は、スペーサ２１ａにバンプ５用の貫通
孔４９の他に、固体撮像素子チップ４１用の開口部５１
を設けたことにある。
装置と異なる点は、スペーサ２１ａにバンプ５用の貫通
孔４９の他に、固体撮像素子チップ４１用の開口部５１
を設けたことにある。
【００４０】チップキャリアとしての基板７上には、固
体撮像素子チップ４１と外部回路とを電気的に接続する
ための電極パターン（導体パターン）４３と、固体撮像
素子チップ４１の電気信号を外部に取り出すための可撓
リード線４５が形成されている。
体撮像素子チップ４１と外部回路とを電気的に接続する
ための電極パターン（導体パターン）４３と、固体撮像
素子チップ４１の電気信号を外部に取り出すための可撓
リード線４５が形成されている。
【００４１】基板７としては、光学的に透明で、半導体
に影響を及ぼさない無アルカリガラスを用いている。固
体撮像素子チップ４１には、バンプ５と、透明有機樹脂
からなる半凸レンズ形のマイクロレンズ４７とが形成さ
れている。スペーサ２１ａは、厚さ５０〜３００μｍ程
度のシリコン基板からなり、複数の貫通孔４９と、１つ
の開口部５１が設けられている。
に影響を及ぼさない無アルカリガラスを用いている。固
体撮像素子チップ４１には、バンプ５と、透明有機樹脂
からなる半凸レンズ形のマイクロレンズ４７とが形成さ
れている。スペーサ２１ａは、厚さ５０〜３００μｍ程
度のシリコン基板からなり、複数の貫通孔４９と、１つ
の開口部５１が設けられている。
【００４２】貫通孔４９には、接続用金属５３が充填さ
れており、バンプ５は、この金属５３を介して電極パタ
ーン４３に接続している。接続用金属５３としては、
錫，鉛，銅，銀，金，タングステン，タンタル，パラジ
ウム，ニッケル，アルミニウム，インジウム，ビスマス
等の単体金属や、これら金属の中から選ばれた複数の金
属を合金化したものを使用することができる。貫通孔４
９の形成は、シリコンの（１００）面を異方性エッチン
グすることによって、高精度且つ安価に行なうことがで
きる。
れており、バンプ５は、この金属５３を介して電極パタ
ーン４３に接続している。接続用金属５３としては、
錫，鉛，銅，銀，金，タングステン，タンタル，パラジ
ウム，ニッケル，アルミニウム，インジウム，ビスマス
等の単体金属や、これら金属の中から選ばれた複数の金
属を合金化したものを使用することができる。貫通孔４
９の形成は、シリコンの（１００）面を異方性エッチン
グすることによって、高精度且つ安価に行なうことがで
きる。
【００４３】開口部５１は、固体撮像素子チップ４１の
撮像領域に合わせて形成されている。スペーサ２１ａと
基板７との間隙ΔＬ１、スペーサ２１ａと固体撮像素子
チップ４１との間隙ΔＬ２は、ともに１０〜２０μｍ程
度である。これら間隙ΔＬ１，ΔＬ２は、ディスペンサ
ーで適量の封止用の樹脂１１を流し込んだ後に、これを
硬化することによって封止されている。
撮像領域に合わせて形成されている。スペーサ２１ａと
基板７との間隙ΔＬ１、スペーサ２１ａと固体撮像素子
チップ４１との間隙ΔＬ２は、ともに１０〜２０μｍ程
度である。これら間隙ΔＬ１，ΔＬ２は、ディスペンサ
ーで適量の封止用の樹脂１１を流し込んだ後に、これを
硬化することによって封止されている。
【００４４】樹脂１１は、自分自身の表面張力によっ
て、開口部５１には流れ出ず、開口部５１以外の間隙の
みを封止する。したがって、固体撮像素子チップ４１の
撮像領域上に、気体によって占められた空間を確保する
ことができる。
て、開口部５１には流れ出ず、開口部５１以外の間隙の
みを封止する。したがって、固体撮像素子チップ４１の
撮像領域上に、気体によって占められた空間を確保する
ことができる。
【００４５】樹脂１１としては、エポキシ系樹脂，フェ
ノール系樹脂，ポリイミド，熱硬化性ポリブタジエン樹
脂，アクリル樹脂，シリコーン樹脂等の硬化性樹脂，あ
るいはポリエチレン，ポリカーボネート，ポリエチレン
テレフタラート，ポリスチレン等の熱可塑性樹脂を使用
することができる。また、封止用の樹脂１１の熱膨張率
を下げるために、上記樹脂にシリカ粉末等を加えたもの
を樹脂１１として使用しても良い。
ノール系樹脂，ポリイミド，熱硬化性ポリブタジエン樹
脂，アクリル樹脂，シリコーン樹脂等の硬化性樹脂，あ
るいはポリエチレン，ポリカーボネート，ポリエチレン
テレフタラート，ポリスチレン等の熱可塑性樹脂を使用
することができる。また、封止用の樹脂１１の熱膨張率
を下げるために、上記樹脂にシリカ粉末等を加えたもの
を樹脂１１として使用しても良い。
【００４６】このように構成された固体撮像素子でも、
スペーサ２１ａにより、従来より高い金属５３を形成で
きるため、先の実施例の半導体装置と同様に、熱ストレ
スによる信頼性の低下を防止できる。
スペーサ２１ａにより、従来より高い金属５３を形成で
きるため、先の実施例の半導体装置と同様に、熱ストレ
スによる信頼性の低下を防止できる。
【００４７】また、本実施例の固体撮像装置は、例え
ば、図１１に示された特開昭６２−３１８６６４号公報
の固体撮像装置とは異なり、撮像領域の間隙が樹脂１１
で封止されていないため、マイクロレンズ４７はその機
能を十分に発揮することができる。
ば、図１１に示された特開昭６２−３１８６６４号公報
の固体撮像装置とは異なり、撮像領域の間隙が樹脂１１
で封止されていないため、マイクロレンズ４７はその機
能を十分に発揮することができる。
【００４８】即ち、図１１に示した如きの固体撮像装置
では、マイクロレンズ４７は自分自身の屈折率に近い樹
脂１１で覆われているため、基板１１に入射する光は基
板１１とマイクロレンズ４７との間で屈折しなくなり、
この結果、マイクロレンズ４７はレンズとしての機能を
失う。
では、マイクロレンズ４７は自分自身の屈折率に近い樹
脂１１で覆われているため、基板１１に入射する光は基
板１１とマイクロレンズ４７との間で屈折しなくなり、
この結果、マイクロレンズ４７はレンズとしての機能を
失う。
【００４９】一方、本実施例の固体撮像装置では、撮像
領域上に空間が確保されているため、マイクロレンズ４
７とその境界とでは屈折率が十分異なり、この結果、マ
イクロレンズ４７はレンズとして機能することになる。
このようにして、本実施例では、マイクロレンズ４７に
必要な空間を容易に得ることができるため、高感度でよ
り小型な固体撮像装置を低価格で提供できるようにな
る。
領域上に空間が確保されているため、マイクロレンズ４
７とその境界とでは屈折率が十分異なり、この結果、マ
イクロレンズ４７はレンズとして機能することになる。
このようにして、本実施例では、マイクロレンズ４７に
必要な空間を容易に得ることができるため、高感度でよ
り小型な固体撮像装置を低価格で提供できるようにな
る。
【００５０】図９は本発明の第３の実施例に係る固体撮
像装置の断面図である。なお、図７の固体撮像装置と対
応する部分には図７と同一符号を付し、詳細な説明は省
略する。これが先に説明した固体撮像装置と異なる点
は、スペーサ２１ｂの貫通孔４９の形成方法にある。
像装置の断面図である。なお、図７の固体撮像装置と対
応する部分には図７と同一符号を付し、詳細な説明は省
略する。これが先に説明した固体撮像装置と異なる点
は、スペーサ２１ｂの貫通孔４９の形成方法にある。
【００５１】即ち、シリコン基板の両面側からエッチン
グして貫通孔４９を形成する。このようして形成された
貫通孔４９のアスペクト比（穴の深さ／穴径）は、片側
のみからエッチングして形成した場合の２倍になる。し
たがって、貫通孔４９の密度をより高くすることがで
き、もってより小型の固体撮像装置を得ることができ
る。
グして貫通孔４９を形成する。このようして形成された
貫通孔４９のアスペクト比（穴の深さ／穴径）は、片側
のみからエッチングして形成した場合の２倍になる。し
たがって、貫通孔４９の密度をより高くすることがで
き、もってより小型の固体撮像装置を得ることができ
る。
【００５２】
【発明の効果】以上詳述したように本発明によれば、貫
通孔に高い導電性材料が充填されたスペーサを介して基
板と半導体チップとをフェイスダウン接続したことによ
り、熱ストレス耐性を改善でき、信頼性の高い半導体装
置を得ることができる。
通孔に高い導電性材料が充填されたスペーサを介して基
板と半導体チップとをフェイスダウン接続したことによ
り、熱ストレス耐性を改善でき、信頼性の高い半導体装
置を得ることができる。
【図１】本発明の第１の実施例に係る半導体装置の断面
図。
図。
【図２】スペーサの構成を示す図。
【図３】スペーサの形成方法を示す図。
【図４】スペーサの他の形成方法を示す図。
【図５】スペーサの更に別の形成方法を示す図。
【図６】本発明の第２の実施例に係る固体撮像装置の斜
視図。
視図。
【図７】図６の固体撮像装置の断面図
【図８】図６の固体撮像装置のスペーサの平面図。
【図９】本発明の第３の実施例に係る固体撮像装置の断
面図。
面図。
【図１０】従来のマイクロレンズを備えた固体撮像装置
の断面図。
の断面図。
【図１１】従来のフリップチップ方式で実装された半導
体装置の断面図。
体装置の断面図。
【図１２】図１１の半導体装置のバンプ部分の拡大図。
【図１３】従来のバンプの形成方法を説明するための
図。
図。
【図１４】従来のセラミックパッケージされた半導体装
置の断面図。
置の断面図。
【符号の説明】 １…半導体チップ、３…パッド、５…バンプ、７…回路
基板、９…電極接続部、１１…樹脂、１３…レジストパ
ターン、１５…セラミックパッケージ、１７…、１９
…、２１，２１ａ…スペーサ、２３…シリコン基板、２
５…シリコン酸化膜、２７…接着剤、２９…能動領域、
３１…銅板、３３…レジスト、３５…ＹＡＧレーザ光、
３７…スキージ、３９…導電性ペースト、４１…固体撮
像素子チップ、４３…電極パターン、４５…可撓リード
線、４７…マイクロレンズ、４９…貫通孔、５１…開口
部、５３…接続金属。
基板、９…電極接続部、１１…樹脂、１３…レジストパ
ターン、１５…セラミックパッケージ、１７…、１９
…、２１，２１ａ…スペーサ、２３…シリコン基板、２
５…シリコン酸化膜、２７…接着剤、２９…能動領域、
３１…銅板、３３…レジスト、３５…ＹＡＧレーザ光、
３７…スキージ、３９…導電性ペースト、４１…固体撮
像素子チップ、４３…電極パターン、４５…可撓リード
線、４７…マイクロレンズ、４９…貫通孔、５１…開口
部、５３…接続金属。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−996（ＪＰ，Ａ) 特開 平２−229443（ＪＰ，Ａ) 特開 平３−192795（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311
Claims (2)
- 【請求項１】配線が設けられた基板と、金属材料 が充填された貫通孔を有し、前記基板上に設け
られたスペーサと、 このスペーサを介して前記基板にフェイスダウン接続さ
れた半導体チップと、 前記金属材料を封止する樹脂組成物とを具備し、前記スペーサと前記金属材料の間にシリコン酸化膜を設
けたことを特徴とする 半導体装置。 - 【請求項２】配線が設けられた透光性基板と、金属材料 が充填された貫通孔と充填されていない開口部
とを有する前記透光性基板上に設けられたスペーサと、 前記金属材料が前記開口部に撮像面が位置するべく前記
スペーサを介して前記透光性基板にフェイスダウン接続
された固体撮像素子チップと、 前記金属材料を封止する樹脂組成物とを具備し、前記スペーサと前記金属材料との間にシリコン酸化膜を
設けたことを特徴とする 半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03156776A JP3073550B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03156776A JP3073550B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056920A JPH056920A (ja) | 1993-01-14 |
| JP3073550B2 true JP3073550B2 (ja) | 2000-08-07 |
Family
ID=15635068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03156776A Expired - Fee Related JP3073550B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3073550B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637143A (ja) * | 1992-07-15 | 1994-02-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2616471B2 (ja) * | 1994-12-02 | 1997-06-04 | 日本電気株式会社 | 半導体素子の実装方法 |
| KR100443484B1 (ko) * | 1996-02-19 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
| DE69738289D1 (de) * | 1996-07-22 | 2007-12-27 | Honda Motor Co Ltd | Verbindung zwischen leiterplatte und steckerelement |
| US6312266B1 (en) * | 2000-08-24 | 2001-11-06 | High Connection Density, Inc. | Carrier for land grid array connectors |
| JP4647851B2 (ja) * | 2001-08-07 | 2011-03-09 | 日立マクセル株式会社 | カメラモジュール |
| WO2009028463A1 (ja) * | 2007-08-24 | 2009-03-05 | Nec Corporation | スペーサ及びその製造方法 |
| JP2011258837A (ja) | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | 実装構造、電子機器、応力緩和部材及びその製造方法 |
| JP2014146648A (ja) * | 2013-01-28 | 2014-08-14 | Fujikura Ltd | 光学素子実装基板およびその製造方法 |
-
1991
- 1991-06-27 JP JP03156776A patent/JP3073550B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056920A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207319B2 (ja) | 光電変換装置及びその製造方法 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JP3604248B2 (ja) | 半導体装置の製造方法 | |
| WO2009144960A1 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| JPH0837190A (ja) | 半導体装置 | |
| KR20020087975A (ko) | 반도체장치, 그 제조방법 및 전자기기 | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| JP2002083904A (ja) | 半導体装置およびその製造方法 | |
| JP3073550B2 (ja) | 半導体装置 | |
| JP2002083903A (ja) | 半導体装置およびその製造方法 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JP2009272512A (ja) | 半導体装置の製造方法 | |
| KR100868616B1 (ko) | 반도체(플립 칩) 실장 부품과 그 제조 방법 | |
| JP3915630B2 (ja) | Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置 | |
| JP2001274282A (ja) | 半導体装置 | |
| JP2001274184A (ja) | 回路装置の製造方法 | |
| JP3340779B2 (ja) | 半導体装置 | |
| JP2734381B2 (ja) | 半導体装置の実装構造およびその製造方法 | |
| JPH0582713A (ja) | マルチチツプモジユール及びその製造方法 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07131076A (ja) | Ｌｅｄアレイ装置 | |
| JPH10209204A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |