JP2734381B2 - 半導体装置の実装構造およびその製造方法 - Google Patents
半導体装置の実装構造およびその製造方法Info
- Publication number
- JP2734381B2 JP2734381B2 JP6242653A JP24265394A JP2734381B2 JP 2734381 B2 JP2734381 B2 JP 2734381B2 JP 6242653 A JP6242653 A JP 6242653A JP 24265394 A JP24265394 A JP 24265394A JP 2734381 B2 JP2734381 B2 JP 2734381B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- seal
- solder
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体チップのパッドと
マザーボードのパッドとをフリップチップ方式で接続す
る半導体装置に関し、特に放熱キャップを必要とする半
導体装置に関する。
マザーボードのパッドとをフリップチップ方式で接続す
る半導体装置に関し、特に放熱キャップを必要とする半
導体装置に関する。
【０００２】
【従来の技術】近年コンピュータの性能はますます高速
度のものが要求されており、それに伴い半導体装置は、
大電力、かつ超多ピンの半導体チップをフェースダウン
構造に実装したものが出現するようになって来ている。
このフェースダウン構造における半導体チップの外部配
線接続方式としては、フリップ・チップ方式が一般的に
知られている。このフリップ・チップ方式を採用した半
導体装置の実装例が特公平３−４７５８５号公報に示さ
れている。この公報には図２に基板上にフリップチップ
１個を実装した例が示されている。この図２と同じ図を
図５として以下この構成について説明する。
度のものが要求されており、それに伴い半導体装置は、
大電力、かつ超多ピンの半導体チップをフェースダウン
構造に実装したものが出現するようになって来ている。
このフェースダウン構造における半導体チップの外部配
線接続方式としては、フリップ・チップ方式が一般的に
知られている。このフリップ・チップ方式を採用した半
導体装置の実装例が特公平３−４７５８５号公報に示さ
れている。この公報には図２に基板上にフリップチップ
１個を実装した例が示されている。この図２と同じ図を
図５として以下この構成について説明する。
【０００３】図５を参照すると、１は半導体チップ等か
らなるフリップチップ，２は伝熱性の良い接着剤であ
り、半導体チップ１を放熱用金属板３に接合するための
構成である。この放熱用金属板３は、たとえば銅等の熱
伝導性の良い金属からなり、その形状はフリップチップ
１の平面形状とほぼ等しく、通常はほぼ矩形に形成され
る。蓋体６の内側項面には、モジュール基板９の上に取
付けられたフリップチップ１の位置に対応してそのほぼ
真正面に向かい合う位置に放熱用金属板３の位置決め凹
部１２が形成されている。位置決め凹部１２の形状は放
熱用金属板３とほぼ同様の矩形に形成され、その大きさ
は放熱用金属板３の取付位置の許容誤差だけ当該放熱用
金属板３の大きさよりも大きく設定されている。４はヒ
ートシンク、５は伝熱性の良い接着剤であり、ヒートシ
ンク４を蓋体６に接合するための構成である。また、蓋
体６は伝熱性の良い接着剤７によってモジュール基板９
に接合されている。なお、モジュール基板９はその下端
面に入出力ピン８を備えている。また、放熱用金属板３
と蓋体６との間には微細な間隔１０が設けられている。
そしてこの間隔１０にはヘリウムのような伝熱性の良い
気体１１が満たされている。フリップチップボンディン
グ技術は、１９９４年２月１０日（株）工業調査会から
発行され（社）ハイブリッドマイクロエレクトロニクス
協会により編集された刊行物「エレクトロニクス実装技
術基礎講座」第１巻第２６７−２７０頁に記載されてい
る。それによれば「チップの素子形成面と回路基板とを
対向させ、それぞれの電極を位置合わせし、Ｓｎ／Ｐｂ
はんだバンプを介して電気的・機械的に接続するのが通
常の概念」であった。
らなるフリップチップ，２は伝熱性の良い接着剤であ
り、半導体チップ１を放熱用金属板３に接合するための
構成である。この放熱用金属板３は、たとえば銅等の熱
伝導性の良い金属からなり、その形状はフリップチップ
１の平面形状とほぼ等しく、通常はほぼ矩形に形成され
る。蓋体６の内側項面には、モジュール基板９の上に取
付けられたフリップチップ１の位置に対応してそのほぼ
真正面に向かい合う位置に放熱用金属板３の位置決め凹
部１２が形成されている。位置決め凹部１２の形状は放
熱用金属板３とほぼ同様の矩形に形成され、その大きさ
は放熱用金属板３の取付位置の許容誤差だけ当該放熱用
金属板３の大きさよりも大きく設定されている。４はヒ
ートシンク、５は伝熱性の良い接着剤であり、ヒートシ
ンク４を蓋体６に接合するための構成である。また、蓋
体６は伝熱性の良い接着剤７によってモジュール基板９
に接合されている。なお、モジュール基板９はその下端
面に入出力ピン８を備えている。また、放熱用金属板３
と蓋体６との間には微細な間隔１０が設けられている。
そしてこの間隔１０にはヘリウムのような伝熱性の良い
気体１１が満たされている。フリップチップボンディン
グ技術は、１９９４年２月１０日（株）工業調査会から
発行され（社）ハイブリッドマイクロエレクトロニクス
協会により編集された刊行物「エレクトロニクス実装技
術基礎講座」第１巻第２６７−２７０頁に記載されてい
る。それによれば「チップの素子形成面と回路基板とを
対向させ、それぞれの電極を位置合わせし、Ｓｎ／Ｐｂ
はんだバンプを介して電気的・機械的に接続するのが通
常の概念」であった。
【０００４】
【発明が解決しようとする課題】このような従来の技術
では気体１１で熱伝導しなければならず、冷却効率は向
上しないという問題がある。また、蓋体６の上に接着剤
５で強制空冷のためのヒートシンク４を形成するため、
実装空間が大きくなるという問題もある。さらに、蓋体
６とモジュール基板９との間を接着剤７のみで接着する
ため組立ての際、高さの調整が困難である。半導体チッ
プと実装基板との間に介在するものがはんだバンプとす
れば、熱ストレスによりクラックが発生するという問題
もあった。
では気体１１で熱伝導しなければならず、冷却効率は向
上しないという問題がある。また、蓋体６の上に接着剤
５で強制空冷のためのヒートシンク４を形成するため、
実装空間が大きくなるという問題もある。さらに、蓋体
６とモジュール基板９との間を接着剤７のみで接着する
ため組立ての際、高さの調整が困難である。半導体チッ
プと実装基板との間に介在するものがはんだバンプとす
れば、熱ストレスによりクラックが発生するという問題
もあった。
【０００５】本発明の目的は、冷却効率を向上させかつ
実装空間を少なくするようにした半導体装置を提供する
ことにある。
実装空間を少なくするようにした半導体装置を提供する
ことにある。
【０００６】本発明の他の目的は、組立の際、高さの調
整を容易にするようにした半導体装置およびその製造方
法を提供することにある。
整を容易にするようにした半導体装置およびその製造方
法を提供することにある。
【０００７】本発明の他の目的は、熱ストレスによるク
ラックの発生を少なくするようにした半導体装置を提供
することにある。
ラックの発生を少なくするようにした半導体装置を提供
することにある。
【０００８】
【課題を解決するための手段】本発明の第１の半導体装
置の実装構造は、基板と、この基板にフリップチップ実
装される半導体装置と、この半導体装置が収納されると
ともに接着剤で接着される凹部を有するキャップとを含
む。
置の実装構造は、基板と、この基板にフリップチップ実
装される半導体装置と、この半導体装置が収納されると
ともに接着剤で接着される凹部を有するキャップとを含
む。
【０００９】本発明の第２の半導体装置の実装構造は、
基板と、この基板にフリップチップ実装される半導体装
置と、凹状を呈し前記半導体装置を収納するとともに該
半導体装置と同時に前記基板に実装されるキャップとを
含む。
基板と、この基板にフリップチップ実装される半導体装
置と、凹状を呈し前記半導体装置を収納するとともに該
半導体装置と同時に前記基板に実装されるキャップとを
含む。
【００１０】本発明の第３の半導体装置の実装構造は、
前記半導体装置と前記基板とはハンダにより実装される
ことを特徴とする。
前記半導体装置と前記基板とはハンダにより実装される
ことを特徴とする。
【００１１】本発明の第４の半導体装置の実装構造は、
前記キャップの端部に設けられたシール部と、前記基板
上の前記シール部と対応する位置に設けられたシールパ
ッドと、このシールパッドと前記シール部の間の該シー
ルパッド上の中央部に設けられた突起リングと、この突
起リングを覆うように鼓状に形成されたハンダとを含
む。
前記キャップの端部に設けられたシール部と、前記基板
上の前記シール部と対応する位置に設けられたシールパ
ッドと、このシールパッドと前記シール部の間の該シー
ルパッド上の中央部に設けられた突起リングと、この突
起リングを覆うように鼓状に形成されたハンダとを含
む。
【００１２】本発明の半導体装置の実装構造の製造方法
は、半導体装置とこの半導体装置を収納する凹部を有す
るキャップとを含む半導体装置の実装構造の製造方法で
あって、前記半導体装置を前記キャップの前記凹部に収
納し接着する第１の工程と、前記キャップと該キャップ
に収納された前記半導体装置とを前記基板上に実装する
第２の工程とを含む。
は、半導体装置とこの半導体装置を収納する凹部を有す
るキャップとを含む半導体装置の実装構造の製造方法で
あって、前記半導体装置を前記キャップの前記凹部に収
納し接着する第１の工程と、前記キャップと該キャップ
に収納された前記半導体装置とを前記基板上に実装する
第２の工程とを含む。
【００１３】
【００１４】
【００１５】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１６】図１を参照すると、本発明の第１の実施例
は、半導体チップ１，この半導体チップ１の表面に複
数，メッキ法で銅を材料として２〜３ミクロン（μｍ）
の厚さで形成され、さらに２〜３ミクロン（μｍ）の厚
さのニッケルが形成され、内部配線（図示せず）と電気
的に接続されるチップ電極２，このチップ電極２の上に
厚さ４０〜８０ミクロン（μｍ）の錫（Ｓｎ）−鉛（Ｐ
ｂ）共晶ハンダで形成されたハンダ６，チップ電極２の
それぞれに対応した位置に銅（Ｃｕ）で形成された基板
電極８，この基板電極８を搭載した配線基板７，半導体
チップ１のチップ電極２搭載面の裏側の面に塗布された
熱伝導性のよい、例えば銀エポキシ樹脂からなる接着剤
４，この接着剤４で接続され半導体チップ１を覆う熱伝
導率の高い金属、例えば銅で形成された放熱キャップ
３，この放熱キャップ３の端部に形成されたシール部
５，このシール部５に接続されるハンダ６，および配線
基板７上で基板電極８の外側でこのハンダ６に対応した
位置に形成されたシールパッド９を含む。
は、半導体チップ１，この半導体チップ１の表面に複
数，メッキ法で銅を材料として２〜３ミクロン（μｍ）
の厚さで形成され、さらに２〜３ミクロン（μｍ）の厚
さのニッケルが形成され、内部配線（図示せず）と電気
的に接続されるチップ電極２，このチップ電極２の上に
厚さ４０〜８０ミクロン（μｍ）の錫（Ｓｎ）−鉛（Ｐ
ｂ）共晶ハンダで形成されたハンダ６，チップ電極２の
それぞれに対応した位置に銅（Ｃｕ）で形成された基板
電極８，この基板電極８を搭載した配線基板７，半導体
チップ１のチップ電極２搭載面の裏側の面に塗布された
熱伝導性のよい、例えば銀エポキシ樹脂からなる接着剤
４，この接着剤４で接続され半導体チップ１を覆う熱伝
導率の高い金属、例えば銅で形成された放熱キャップ
３，この放熱キャップ３の端部に形成されたシール部
５，このシール部５に接続されるハンダ６，および配線
基板７上で基板電極８の外側でこのハンダ６に対応した
位置に形成されたシールパッド９を含む。
【００１７】チップ電極２は、ピッチ２００〜４００ミ
クロン（μｍ），パッド径１５０〜３００ミクロン（μ
ｍ），および厚さ２〜３ミクロン（μｍ）の銅（Ｃｕ）
およびこの銅（Ｃｕ）の上に２〜３ミクロン（μｍ）の
ニッケル（Ｎｉ）が形成される。
クロン（μｍ），パッド径１５０〜３００ミクロン（μ
ｍ），および厚さ２〜３ミクロン（μｍ）の銅（Ｃｕ）
およびこの銅（Ｃｕ）の上に２〜３ミクロン（μｍ）の
ニッケル（Ｎｉ）が形成される。
【００１８】次に本発明の第１の実施例の製造方法につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００１９】図２（Ａ）を参照すると、配線基板７上
の、半導体チップ１のチップ電極２のそれぞれに対応し
た位置に、銅（Ｃｕ）からなる基板電極８が形成されて
いる。この基板電極８の上には径１５０〜３００ミクロ
ン（μｍ）の範囲でチップ電極２の大きさにほぼ合わさ
れたハンダ６が形成される。
の、半導体チップ１のチップ電極２のそれぞれに対応し
た位置に、銅（Ｃｕ）からなる基板電極８が形成されて
いる。この基板電極８の上には径１５０〜３００ミクロ
ン（μｍ）の範囲でチップ電極２の大きさにほぼ合わさ
れたハンダ６が形成される。
【００２０】配線基板７上の基板電極８の外側で放熱キ
ャップ３のシール部５に対応した位置に、銅（Ｃｕ）か
らなるシールパッド９が形成されている。シールパッド
９の上には基板電極８の上に形成されたハンダ６と同様
のハンダ６が形成される。このハンダの形成は、マスク
などを作り、マスクにより基板に像を転写することを主
要な手段として、写真の縮小，パターンの繰返し，ＣＡ
Ｄ，最新の電子ビーム手法など一連の手法によりつく
る、いわゆるフォトリソグラフィ法や電解または無電解
メッキ法の組合せにより行われる。
ャップ３のシール部５に対応した位置に、銅（Ｃｕ）か
らなるシールパッド９が形成されている。シールパッド
９の上には基板電極８の上に形成されたハンダ６と同様
のハンダ６が形成される。このハンダの形成は、マスク
などを作り、マスクにより基板に像を転写することを主
要な手段として、写真の縮小，パターンの繰返し，ＣＡ
Ｄ，最新の電子ビーム手法など一連の手法によりつく
る、いわゆるフォトリソグラフィ法や電解または無電解
メッキ法の組合せにより行われる。
【００２１】図２（Ｂ）を参照すると、フリップチップ
構造の半導体装置６が示されている。ハンダ６は、例え
ば錫（Ｓｎ）−鉛（Ｐｂ）共晶ハンダからなる。ハンダ
のメッキ後、メッキ用レジスト膜が剥離され、続いてハ
ンダが溶解整形（ウェットバック）されて球状のハンダ
６が形成される。
構造の半導体装置６が示されている。ハンダ６は、例え
ば錫（Ｓｎ）−鉛（Ｐｂ）共晶ハンダからなる。ハンダ
のメッキ後、メッキ用レジスト膜が剥離され、続いてハ
ンダが溶解整形（ウェットバック）されて球状のハンダ
６が形成される。
【００２２】図２（Ｃ）を参照すると、銅（Ｃｕ）から
なる放熱キャップ３は、半導体チップ１の収納可能な凹
部形状に形成される。この放熱キャップ３の両端部には
配線基板７のシールパッド９に対応した形状のシール部
５が形成される。このシール部５の上にはハンダ６が形
成される。放熱キャップ３の凹部内側には、半導体チッ
プ１の裏面を固着するための接着剤４がディスペンサー
のノズルから滴下される。
なる放熱キャップ３は、半導体チップ１の収納可能な凹
部形状に形成される。この放熱キャップ３の両端部には
配線基板７のシールパッド９に対応した形状のシール部
５が形成される。このシール部５の上にはハンダ６が形
成される。放熱キャップ３の凹部内側には、半導体チッ
プ１の裏面を固着するための接着剤４がディスペンサー
のノズルから滴下される。
【００２３】図２（Ｄ）を参照して、半導体チップ１と
放熱キャップ３との接続工程について説明する。
放熱キャップ３との接続工程について説明する。
【００２４】図２（Ｃ）に示されるように、放熱キャッ
プ３の凹部が上向きにされてディスペンサーのノズルか
ら接着剤４が適量滴下されたあと、図２（Ｄ）に示され
るように、半導体チップ１のハンダ６の上向きになるよ
うに真空吸着により固定され、凹部に下降される。
プ３の凹部が上向きにされてディスペンサーのノズルか
ら接着剤４が適量滴下されたあと、図２（Ｄ）に示され
るように、半導体チップ１のハンダ６の上向きになるよ
うに真空吸着により固定され、凹部に下降される。
【００２５】次に、接着剤４で接触加圧されたあと、１
７０〜２００℃の温度で１〜２時間加熱されて接着剤４
を介して放熱キャップ３および半導体チップ１が接続さ
れる。
７０〜２００℃の温度で１〜２時間加熱されて接着剤４
を介して放熱キャップ３および半導体チップ１が接続さ
れる。
【００２６】この接続の際、位置合わせは光学的に行わ
れる。
れる。
【００２７】この接続工程は、酸素または窒素雰囲気内
のいずれでも実施できるが、窒素雰囲気で行う方がハン
ダの酸化防止が図れるので接続としては適している。
のいずれでも実施できるが、窒素雰囲気で行う方がハン
ダの酸化防止が図れるので接続としては適している。
【００２８】シール部５と半導体チップ１の下面とは平
行で高さもほぼ同一に保たれている。
行で高さもほぼ同一に保たれている。
【００２９】図２（Ｅ）を参照すると、半導体チップ１
は放熱キャップ３に固着された状態が示されている。
は放熱キャップ３に固着された状態が示されている。
【００３０】図２（Ｆ）を参照すると、図２（Ｅ）に示
される固定状態のままで、放熱キャップ３の裏面が真空
吸着により固定される。配線基板７の基板電極８および
シールパッド９とハンダ６との位置合わせは、光学的に
行われる。次に半導体チップ１を固定した放熱キャップ
３が下降されて、チップ電極２のハンダ６およびシール
パッド９のハンダ６が接触され、窒素雰囲気内で加熱さ
れる。
される固定状態のままで、放熱キャップ３の裏面が真空
吸着により固定される。配線基板７の基板電極８および
シールパッド９とハンダ６との位置合わせは、光学的に
行われる。次に半導体チップ１を固定した放熱キャップ
３が下降されて、チップ電極２のハンダ６およびシール
パッド９のハンダ６が接触され、窒素雰囲気内で加熱さ
れる。
【００３１】この製造方法によりチップ電極２と基板電
極８との間並びにシール部５とシールパッド９との間が
同時に接続されるという効果がある。
極８との間並びにシール部５とシールパッド９との間が
同時に接続されるという効果がある。
【００３２】次に、本発明の第２の実施例について図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
【００３３】図３を参照すると、本発明の第２の実施例
の特徴の１つは、配線基板７の基板電極８上に突起電極
１０が接続されたことにある。突起電極１０は、径５０
〜１００ミクロン（μｍ），高さ５０〜７０ミクロン
（μｍ）の円柱状の銅（Ｃｕ），この銅（Ｃｕ）の表面
に２〜３ミクロン（μｍ）の厚さで形成されたニッケル
（Ｎｉ），このニッケル（Ｎｉ）の表面に２〜３ミクロ
ン（μｍ）の厚さで形成された金メッキ（Ａｕ），およ
びこの金メッキ（Ａｕ）の上に１０〜１５ミクロン（μ
ｍ）の厚さで形成された錫（Ｓｎ）−鉛（Ｐｂ）共晶ハ
ンダメッキで形成される。
の特徴の１つは、配線基板７の基板電極８上に突起電極
１０が接続されたことにある。突起電極１０は、径５０
〜１００ミクロン（μｍ），高さ５０〜７０ミクロン
（μｍ）の円柱状の銅（Ｃｕ），この銅（Ｃｕ）の表面
に２〜３ミクロン（μｍ）の厚さで形成されたニッケル
（Ｎｉ），このニッケル（Ｎｉ）の表面に２〜３ミクロ
ン（μｍ）の厚さで形成された金メッキ（Ａｕ），およ
びこの金メッキ（Ａｕ）の上に１０〜１５ミクロン（μ
ｍ）の厚さで形成された錫（Ｓｎ）−鉛（Ｐｂ）共晶ハ
ンダメッキで形成される。
【００３４】本発明の第２の実施例の特徴の他の１つ
は、シルバーパッド９上に形成された突起リング１１に
ある。この突起リング１１は、幅５００〜７００ミクロ
ン（μｍ）で、それ以外の径，高さおよび材料の構成等
は突起電極１０と同じである。この第２の実施例におけ
るチップ電極２上のハンダ６は、第１の実施例の厚さ４
０〜８０ミクロン（μｍ）に対し、１０〜１５ミクロン
（μｍ）で十分である。
は、シルバーパッド９上に形成された突起リング１１に
ある。この突起リング１１は、幅５００〜７００ミクロ
ン（μｍ）で、それ以外の径，高さおよび材料の構成等
は突起電極１０と同じである。この第２の実施例におけ
るチップ電極２上のハンダ６は、第１の実施例の厚さ４
０〜８０ミクロン（μｍ）に対し、１０〜１５ミクロン
（μｍ）で十分である。
【００３５】その他の構成は、第１の実施例の対応する
構成と同じである。
構成と同じである。
【００３６】この第２の実施例における突起電極１０
は、基板電極８側に接続されているが、第２の実施例の
変形例は、この突起電極１０をチップ電極２に接続する
構成が特徴である。変形例における他の構成要素は、第
２の実施例における他の構成要素と同じである。
は、基板電極８側に接続されているが、第２の実施例の
変形例は、この突起電極１０をチップ電極２に接続する
構成が特徴である。変形例における他の構成要素は、第
２の実施例における他の構成要素と同じである。
【００３７】次に本発明の第２の実施例の製造方法につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００３８】図４（Ａ）を参照すると、配線基板７上の
半導体チップ１のチップ電極２のそれぞれに対応した位
置に、銅（Ｃｕ）からなる基板電極８が形成されてい
る。
半導体チップ１のチップ電極２のそれぞれに対応した位
置に、銅（Ｃｕ）からなる基板電極８が形成されてい
る。
【００３９】この基板電極８の上に銅（Ｃｕ）からなる
突起電極１０が形成される。
突起電極１０が形成される。
【００４０】配線基板７上の基板電極８の外側で放熱キ
ャップ３のシール部５に対応した位置に、銅（Ｃｕ）か
らなるシールパッド９が形成されている。
ャップ３のシール部５に対応した位置に、銅（Ｃｕ）か
らなるシールパッド９が形成されている。
【００４１】このシールパッド９の上にも、銅（Ｃｕ）
からなる突起リング１１が形成される。
からなる突起リング１１が形成される。
【００４２】これら突起電極１０や突起リング１１の形
成は、第１の実施例におけるハンダの形成と同様に、フ
ォトリソグラフィ法やメッキ法により行われる。
成は、第１の実施例におけるハンダの形成と同様に、フ
ォトリソグラフィ法やメッキ法により行われる。
【００４３】図４（Ｂ）を参照すると、図４（Ａ）に示
されたシールパッド９，突起リング１，基板電極８およ
び突起電極１０の上に、例えば錫（Ｓｎ）−鉛（Ｐｂ）
共晶ハンダのようなハンダ６がメッキされる。
されたシールパッド９，突起リング１，基板電極８およ
び突起電極１０の上に、例えば錫（Ｓｎ）−鉛（Ｐｂ）
共晶ハンダのようなハンダ６がメッキされる。
【００４４】図４（Ｃ）を参照すると、図４（Ｂ）に示
されるハンダ６のメッキ後の配線基板７上に、図２
（Ｅ）で示される半導体チップ１および放熱キャップ３
の固着状態のままで、放熱キャップ３の裏面が真空吸着
により固定される。突起リング１１および突起電極１０
上のハンダ６とチップ電極２およびシール部５上のハン
ダ６との位置合わせは光学的に行われる。
されるハンダ６のメッキ後の配線基板７上に、図２
（Ｅ）で示される半導体チップ１および放熱キャップ３
の固着状態のままで、放熱キャップ３の裏面が真空吸着
により固定される。突起リング１１および突起電極１０
上のハンダ６とチップ電極２およびシール部５上のハン
ダ６との位置合わせは光学的に行われる。
【００４５】次に、半導体チップ１を固定した放熱キャ
ップ３が下降されて突起リング１１および突起電極１０
上のハンダ６とチップ電極２およびシール部５上のハン
ダ６とが接触され、窒素雰囲気内で加熱される。
ップ３が下降されて突起リング１１および突起電極１０
上のハンダ６とチップ電極２およびシール部５上のハン
ダ６とが接触され、窒素雰囲気内で加熱される。
【００４６】この製造方法によりチップ電極２と突起電
極１０の間並びにシール部５と突起リング１１との間が
同時に接続されるという効果がある。
極１０の間並びにシール部５と突起リング１１との間が
同時に接続されるという効果がある。
【００４７】本発明の第２の実施例は、シールパッド
９，突起リング１１，ハンダ６，およびシール部５の組
合せ、および基板電極８，突起電極１０，ハンダ６およ
びチップ電極２の組合せにより組立の際、高さの調整を
容易にできるという効果がある。
９，突起リング１１，ハンダ６，およびシール部５の組
合せ、および基板電極８，突起電極１０，ハンダ６およ
びチップ電極２の組合せにより組立の際、高さの調整を
容易にできるという効果がある。
【００４８】また、この第２の実施例は突起リング１１
および突起電極１０を中核にしてハンダ６を鼓状に形成
することにより、熱ストレスによるクラックの発生を少
なくできるとう効果がある。
および突起電極１０を中核にしてハンダ６を鼓状に形成
することにより、熱ストレスによるクラックの発生を少
なくできるとう効果がある。
【００４９】
【発明の効果】本発明は、放熱キャップを熱伝導率のよ
い金属で半導体チップを覆うような凹形形状にすること
により、放熱キャップ１の上にヒートシンクを搭載する
必要はなく、冷却効率を向上させ実装空間を少なくする
ことができるという効果がある。
い金属で半導体チップを覆うような凹形形状にすること
により、放熱キャップ１の上にヒートシンクを搭載する
必要はなく、冷却効率を向上させ実装空間を少なくする
ことができるという効果がある。
【００５０】また、本発明は放熱キャップと配線基板７
との間に少なくともシール部，ハンダおよびシールパッ
ドの組合せ、およびチップ電極ハンダおよび基板電極の
組合せを介することにより、本発明である半導体装置の
組立ての際、高さの調整が容易になるという効果があ
る。
との間に少なくともシール部，ハンダおよびシールパッ
ドの組合せ、およびチップ電極ハンダおよび基板電極の
組合せを介することにより、本発明である半導体装置の
組立ての際、高さの調整が容易になるという効果があ
る。
【００５１】さらに、本発明は中核に突起リングまたは
突起電極を中核に鼓状にハンダを形成することにより熱
ストレスによるクラックの発生を極めて減少させること
ができるという効果がある。
突起電極を中核に鼓状にハンダを形成することにより熱
ストレスによるクラックの発生を極めて減少させること
ができるという効果がある。
【図１】本発明の第１の実施例を示す図である。
【図２】（Ａ）〜（Ｆ）は、本発明の第１の実施例の製
造方法を説明するための図である。
造方法を説明するための図である。
【図３】本発明の第２の実施例を示す図である。
【図４】（Ａ）〜（Ｃ）は本発明の第２の実施例の製造
方法を説明するための図である。
方法を説明するための図である。
【図５】従来技術の一例を示す図である。
１ 半導体チップ ２ チップ電極 ３ 放熱キャップ ４ 接着剤 ５ シール部 ６ ハンダ ７ マザーボード ８ 基板電極 ９ シールパッド １０ 突起電極 １１ 突起リング
Claims (3)
- 【請求項１】 半導体チップと、 凹形形状の窪みに前記半導体チップを収納するように前
記接着剤で接着した熱伝導率の高い金属で形成された放
熱キャップと、この 放熱キャップの端部に設けられたシール部と、 配線基板と、 この配線基板上で前記シール部に対応する位置に設けら
れたシールパッドと、 このシールパッドと前記シール部との間に、前記半導体
チップを密閉するように形成されたハンダと、 前記シールパッドの中心部周辺上に形成された突起リン
グとを含み、 前記ハンダがこの突起リングを覆うように鼓状に形成さ
れたことを特徴とする半導体装置。 - 【請求項２】 基板と、 この基板にフリップチップ実装される半導体装置と、 この半導体装置が収納されるとともに接着剤で接着され
る凹部を有するキャップと、この キャップの端部に設けられたシール部と、 前記基板上の前記シール部と対応する位置に設けられた
シールパッドと、 このシールパッドと前記シール部の間の該シールパッド
上の中央部に設けられた突起リングと、 この突起リングを覆うように鼓状に形成されたハンダと
を含むことを特徴とする半導体装置の実装構造。 - 【請求項３】 基板と、 この基板にフリップチップ実装される半導体装置と、 凹状を呈し前記半導体装置を収納するとともに該半導体
装置と同時に前記基板に実装されるキャップと、この キャップの端部に設けられたシール部と、 前記基板上の前記シール部と対応する位置に設けられた
シールパッドと、 このシールパッドと前記シール部の間の該シールパッド
上の中央部に設けられた突起リングと、 この突起リングを覆うように鼓状に形成されたハンダと
を含むことを特徴とする半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6242653A JP2734381B2 (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の実装構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6242653A JP2734381B2 (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の実装構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107164A JPH08107164A (ja) | 1996-04-23 |
| JP2734381B2 true JP2734381B2 (ja) | 1998-03-30 |
Family
ID=17092252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6242653A Expired - Lifetime JP2734381B2 (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の実装構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734381B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416806C (zh) * | 2003-08-20 | 2008-09-03 | 日月光半导体制造股份有限公司 | 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件 |
| CN100420004C (zh) * | 2004-01-09 | 2008-09-17 | 日月光半导体制造股份有限公司 | 倒装芯片封装体 |
| US7327029B2 (en) * | 2005-09-27 | 2008-02-05 | Agere Systems, Inc. | Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink |
| CN109887849A (zh) * | 2019-01-31 | 2019-06-14 | 通富微电子股份有限公司 | 一种散热片贴装芯片的方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62249429A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体装置 |
| JPH01150343A (ja) * | 1987-12-07 | 1989-06-13 | Nec Corp | チップキャリア用キャップ |
| JPH0582584A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160540U (ja) * | 1986-04-02 | 1987-10-13 |
-
1994
- 1994-10-06 JP JP6242653A patent/JP2734381B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62249429A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体装置 |
| JPH01150343A (ja) * | 1987-12-07 | 1989-06-13 | Nec Corp | チップキャリア用キャップ |
| JPH0582584A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08107164A (ja) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR960001345B1 (ko) | 글래스 리드 탑재형 반도체 장치 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JP2001506057A (ja) | 集積回路パッケージ用チップスケールボールグリッドアレイ | |
| US7605020B2 (en) | Semiconductor chip package | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09293808A (ja) | 半導体装置 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JP2734381B2 (ja) | 半導体装置の実装構造およびその製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JP3634048B2 (ja) | 半導体装置 | |
| JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
| JP2806362B2 (ja) | 半導体装置の製造方法 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP3265544B2 (ja) | 半導体チップの実装構造 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP2000252376A (ja) | 集積回路チップ搭載基板ユニットフレーム | |
| JP3314139B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |