JPH0582584A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0582584A
JPH0582584A JP3239098A JP23909891A JPH0582584A JP H0582584 A JPH0582584 A JP H0582584A JP 3239098 A JP3239098 A JP 3239098A JP 23909891 A JP23909891 A JP 23909891A JP H0582584 A JPH0582584 A JP H0582584A
Authority
JP
Japan
Prior art keywords
semiconductor chip
protective component
cap
semiconductor device
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3239098A
Other languages
English (en)
Inventor
Akishi Kudo
陽史 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3239098A priority Critical patent/JPH0582584A/ja
Publication of JPH0582584A publication Critical patent/JPH0582584A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【構成】 成形せずに所定の長さに切断したＴＡＢリー
ド５を有する半導体チップ１を良熱伝導性の保護部品６
の凹部に収容して固定し、この半導体チップ１を多層基
板２に搭載して半導体チップのＴＡＢリード５と多層基
板２のパッドを接続した後、キャップ７または封止樹脂
によって半導体チップ１を密封する。 【効果】 ＴＡＢリードの成形を行う必要がなく、また
半導体チップと多層基板との間に弾性部品を介在させる
必要がないため、信頼性を向上させ、しかも製造と管理
の工数を節減することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＴＡＢリードを有する
半導体チップを多層基板上に搭載して接続した半導体装
置に関し、特に、半導体チップの発熱量が大きい半導体
装置に関する。
【０００２】
【従来の技術】図４は従来の半導体装置の一例を示す断
面図である。
【０００３】ＴＡＢリードを有する半導体チップを多層
基板上に搭載して接続した従来の半導体装置は、図４に
示すように、テープオートメイテッドボンディング（Ｔ
ＡＢ）方式で接続するためのリード（ＴＡＢリード）４
５を有する半導体チップ４１と、内面に半導体チップ４
１を固着して保護するキャップ４３と、半導体チップ４
１を搭載し上面にＴＡＢリード４５を接続するための接
続パッド４２ａを有し、下面にマザーボード（図示省
略）とはんだ接続するためのバンプ４２ｂを有する多層
基板４２とを備えており、半導体チップ４１と多層基板
４２との間に弾性部品４４を配設してキャップ４３の周
辺部を多層基板４２に固着して半導体チップ４１を密封
する構成となっている。
【０００４】
【発明が解決しようとする課題】上述したように、従来
の半導体装置は、キャップの周辺部が多層基板に密着
し、かつＴＡＢリードが変形しないようにするため、半
導体チップと多層基板との間に弾性部品を配設している
が、この弾性部品によって半導体チップの回路面が押圧
されるため、電子回路の接続不良が発生することがあ
る。このため、従来の半導体装置は、半導体チップのＴ
ＡＢリードの高さとキャップの周辺部の深さを一定の誤
差の範囲内で製作しなければならないという問題点を有
している。また、ＴＡＢリードを成形するための成形型
の維持と管理に大きな工数を必要とすという問題点もあ
る。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
成形せずに所定の長さに切断したＴＡＢリードを有する
半導体チップと、前記半導体チップを収容する凹部を有
する良熱伝導性の保護部品と、前記半導体チップを搭載
し上面に前記ＴＡＢリードを接続するためのパッドを有
し下面にマザーボードとはんだ接続するためのバンプを
有する多層基板とを備えており、前記半導体チップを収
容した前記保護部品と前記多層基板とを結合した後前記
半導体チップを密封するためのキャップとを設けるか、
または、封止樹脂によって前記半導体チップを密封する
ようにしたものである。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００７】図１は本発明の第一の実施例を示す図で、
（ａ）は平面図、（ｂ）はＡ−Ａ線断面図である。
【０００８】図１において、成形せずに所定の長さに切
断したＴＡＢリード５を有する半導体チップ１は、この
半導体チップ１を収容するための凹部を有する良熱伝導
性の保護部品６の凹部の中に収容されて、導電性エポキ
シ樹脂９によってダイボンディングされている。半導体
チップ１を収容した保護部品６は、半導体チップ１を下
側にして、ＴＡＢリード５と多層基板２上に設けてある
接続パッド２ａとの位置合わせを行なって多層基板２の
上に搭載され、エポキシ樹脂８によってその四隅を多層
基板２に固定されている。ＴＡＢリード５と接続パッド
２ａとは、熱圧着によって電気的に接続されている。キ
ャップ７は、シールリング６ａおよびシールリング２ｃ
を介してその上部の周辺部および下部の周辺部をそれぞ
れ保護部品６および多層基板２にシーム溶接によって接
続されており、これによって半導体チップ１の気密性を
保持してその信頼性を確保している。多層基板２は、下
面にマザーボード１１とはんだ接続するためのバンプ２
ｂを有しており、このバンプ２ｂとマザーボード１１の
配線パターン１２とは、はんだ１３によって接続されて
いる。
【０００９】上述のように構成した半導体装置は、ＴＡ
Ｂリード５の成形を行わず、また半導体チップ１と多層
基板２との間に弾性部品を介在させる必要がないため、
信頼性を向上させ、しかも製造と管理の工数を節減する
ことができる。
【００１０】図２は本発明の第二の実施例を示す断面図
である。
【００１１】本実施例は、半導体チップ２１および保護
部品２６および多層基板２２の構成およびそれらの結合
関係は図１の実施例と同じであるが、半導体チップ２１
を密封するための手段として、キャップを使用せずに、
封止樹脂２０を用いて封止を行っている。封止樹脂２０
の材料は、封止後の信頼性を確保するため、半導体チッ
プ２１および多層基板２２の熱膨張係数に近い熱膨張係
数を有する材料を選定する。一般に半導体チップ２１は
シリコンでできているため、多層基板２２の材料として
はセラミックを使用する。従って、封止樹脂２０の材料
は、低熱膨張フィラーを充填した低熱膨張係数（１×１
０-5程度）のエポキシ樹脂を使用する。本実施例の作用
および効果は、図１の実施例と同じである。
【００１２】図３は本発明の第三の実施例を示す断面図
である。
【００１３】本実施例は、図２の実施例の保護部品を、
上部に冷却用のフィン３６ａを設けた保護部品３６に代
えたものである。このように構成することにより、半導
体チップ３１を、空気や絶縁性流体等によって直接に冷
却することができるため、冷却能率を高めて信頼性を一
層向上させることができる。その他の構成および作用・
効果は、図２の実施例と同じである。なお、図１の実施
例の場合も同様に、冷却用のフィンを設けた保護部品に
代えることができる。
【００１４】
【発明の効果】以上説明したように、本発明の半導体装
置は、成形せずに所定の長さに切断したＴＡＢリードを
有する半導体チップを良熱伝導性の保護部品の凹部に収
容して固定し、この半導体チップを多層基板に搭載して
半導体チップのＴＡＢリードと多層基板のパッドを接続
した後、キャップまたは封止樹脂によって半導体チップ
を密封するように構成することにより、ＴＡＢリードの
成形を行う必要がなく、また半導体チップと多層基板と
の間に弾性部品を介在させる必要がないため、信頼性を
向上させ、しかも製造と管理の工数を節減することがで
きるという効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す図で、（ａ）は平
面図、（ｂ）はＡ−Ａ線断面図である。
【図２】本発明の第二の実施例を示す断面図である。
【図３】本発明の第三の実施例を示す断面図である。
【図４】従来の半導体装置の一例を示す断面図である。
【符号の説明】
１ 半導体チップ ２ 多層基板 ２ａ 接続パッド ２ｂ バンプ ２ｃ シールリング ５ ＴＡＢリード ６ 保護部品 ６ａ シールリング ７ キャップ ８ エポキシ樹脂 ９ 導電性エポキシ樹脂 １１ マザーボード １２ 配線パターン １３ はんだ ２０ 封止樹脂 ２１ 半導体チップ ２２ 多層基板 ２６ 保護部品 ３１ 半導体チップ ３６ 保護部品 ３６ａ フィン ４１ 半導体チップ ４２ 多層基板 ４２ａ 接続パッド ４２ｂ バンプ ４３ キャップ ４５ ＴＡＢリード ４９ 導電性エポキシ樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 成形せずに所定の長さに切断したＴＡＢ
    リードを有する半導体チップと、前記半導体チップを収
    容する凹部を有する良熱伝導性の保護部品と、前記半導
    体チップを搭載し上面に前記ＴＡＢリードを接続するた
    めのパッドを有し下面にマザーボードとはんだ接続する
    ためのバンプを有する多層基板と、前記半導体チップを
    収容した前記保護部品と前記多層基板とを結合した後前
    記半導体チップを密封するキャップとを備えることを特
    徴とする半導体装置。
  2. 【請求項２】 成形せずに所定の長さに切断したＴＡＢ
    リードを有する半導体チップと、前記半導体チップを収
    容する凹部を有する良熱伝導性の保護部品と、前記半導
    体チップを搭載し上面に前記ＴＡＢリードを接続するた
    めのパッドを有し下面にマザーボードとはんだ接続する
    ためのバンプを有する多層基板とを備え、前記半導体チ
    ップを収容した前記保護部品と前記多層基板とを結合し
    た後封止樹脂によって前記半導体チップを密封したこと
    を特徴とする半導体装置。
  3. 【請求項３】 保護部品に冷却用のフィンを設けたこと
    を特徴とする請求項１または請求項２記載の半導体装
    置。
JP3239098A 1991-09-19 1991-09-19 半導体装置 Pending JPH0582584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3239098A JPH0582584A (ja) 1991-09-19 1991-09-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3239098A JPH0582584A (ja) 1991-09-19 1991-09-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH0582584A true JPH0582584A (ja) 1993-04-02

Family

ID=17039783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3239098A Pending JPH0582584A (ja) 1991-09-19 1991-09-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH0582584A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107164A (ja) * 1994-10-06 1996-04-23 Nec Corp 半導体装置
EP0740340A2 (en) * 1995-04-07 1996-10-30 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
KR100235091B1 (ko) * 1995-04-10 1999-12-15 모기 쥰이찌 반도체장치 및 반도체소자탑재용 필름

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107164A (ja) * 1994-10-06 1996-04-23 Nec Corp 半導体装置
JP2734381B2 (ja) * 1994-10-06 1998-03-30 日本電気株式会社 半導体装置の実装構造およびその製造方法
EP0740340A2 (en) * 1995-04-07 1996-10-30 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
EP0740340A3 (en) * 1995-04-07 1997-10-29 Shinko Electric Ind Co Structure and method of mounting a semiconductor device
US5737191A (en) * 1995-04-07 1998-04-07 Shinko Electric Industries Co., Ltd. Structure and process for mounting semiconductor chip
KR100235091B1 (ko) * 1995-04-10 1999-12-15 모기 쥰이찌 반도체장치 및 반도체소자탑재용 필름

Similar Documents

Publication Publication Date Title
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
US6984889B2 (en) Semiconductor device
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR100186309B1 (ko) 적층형 버텀 리드 패키지
JP2664754B2 (ja) 高密度電子パッケージ及びその製造方法
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US7439452B2 (en) Multi-chip module packaging with thermal expansion coefficiencies
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JPH07153903A (ja) 半導体装置パッケージ
JPH1174425A (ja) フリップチップパッケージ用高性能熱拡散装置
US4964019A (en) Multilayer bonding and cooling of integrated circuit devices
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPH0582584A (ja) 半導体装置
JPH0917827A (ja) 半導体装置
JPH08148647A (ja) 半導体装置
JP2004048084A (ja) 半導体パワーモジュール
JPS63190363A (ja) パワ−パツケ−ジ
JPH09330994A (ja) 半導体装置
JPH1117064A (ja) 半導体パッケージ
JP2551243B2 (ja) 半導体装置
KR100230919B1 (ko) 반도체 패키지
JP2000124401A (ja) 半導体装置
JP2500664B2 (ja) 半導体装置
KR100256305B1 (ko) 칩 스케일 패키지

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20050128

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Effective date: 20050128

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Effective date: 20070521

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070620

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100629

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20120629

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20120629

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6