JP2007304300A - 薄膜回路装置およびその製造方法、並びに電子機器 - Google Patents

薄膜回路装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2007304300A
JP2007304300A JP2006132094A JP2006132094A JP2007304300A JP 2007304300 A JP2007304300 A JP 2007304300A JP 2006132094 A JP2006132094 A JP 2006132094A JP 2006132094 A JP2006132094 A JP 2006132094A JP 2007304300 A JP2007304300 A JP 2007304300A
Authority
JP
Japan
Prior art keywords
thin film
connection terminal
terminal portion
wiring
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006132094A
Other languages
English (en)
Inventor
Yasuaki Kodaira
泰明 小平
Hirofumi Kurosawa
弘文 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006132094A priority Critical patent/JP2007304300A/ja
Publication of JP2007304300A publication Critical patent/JP2007304300A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】接続配線の断線を防止でき、接続信頼性を向上させた薄膜回路装置およびその製造方法、並びに当該薄膜回路装置を備えた電子機器を提供する。
【解決手段】本実施形態に係る薄膜回路装置は、配線部２を備える回路基板１と、回路基板１上に搭載され、素子表面よりも低い位置に接続端子部１３が設けられた薄膜素子１０と、回路基板１上において薄膜素子１０の周囲に形成され、素子表面から回路基板１の表面に至る傾斜面を有する絶縁性傾斜部３と、接続端子部１３から絶縁性傾斜部３を通って配線部２に至るように形成された接続配線４と、を有し、接続端子部１３上に、接続端子部１３と素子表面との間の段差を解消する突起電極１４が設けられており、突起電極１４を介して接続端子部１３と接続配線４が接続されている。
【選択図】図３

Description

本発明は、半導体素子等の薄膜素子を備えた薄膜回路装置およびその製造方法、並びに電子機器に関する。
半導体素子等の薄膜素子は、回路基板上に搭載されて、薄膜回路装置として使用される。薄膜素子と回路基板とを電気的に接続させる方法の１つとして、従来、ワイヤボンディング法が使用されていた。
しかしながら、ワイヤボンディング法では、高い温度および圧力が局所的に回路基板の配線部および薄膜素子の接続端子部にかかる。薄膜素子の基板や、回路基板として可撓性を有する樹脂フィルム等を採用した場合には、ワイヤボンディング時の熱および圧力により、基板の軟化や、局所的な変形が生じるおそれがある。
これを防止するため、近年、インクジェットまたはディスペンサを用いて接続配線を形成する技術が開発されている（特許文献１参照）。インクジェット等を用いた技術では、流動性の導電性材料を吐出することにより接続配線を描いた後に、当該導電性材料を固化させることにより、接続配線が形成される。このため、薄膜素子や回路基板に高い温度や圧力がかからなくなり、上記の不具合を解消することができる。
特許文献１に記載の技術では、薄膜素子の周囲に傾斜面を有する絶縁部を形成することにより、薄膜素子の表面と回路基板の表面との間の段差を解消している。これにより、接続配線の断線の発生を防止している。
特開２００４−２８１５３９号公報
しかしながら、従来、薄膜素子の接続端子部は、薄膜素子の表面よりも低い位置に設けられている。この薄膜素子の表面から接続端子部までの段差に起因して、接続配線の断線が発生するおそれがある。
本発明は上記の事情に鑑みてなされたものであり、その目的は、接続配線の断線を防止でき、接続信頼性を向上させた薄膜回路装置およびその製造方法を提供することにある。
本発明の他の目的は、上記の薄膜回路装置を備えた電子機器を提供することにある。
上記の目的を達成するため、本発明の薄膜回路装置は、配線部を備える回路基板と、前記回路基板上に搭載され、素子表面よりも低い位置に接続端子部が設けられた薄膜素子と、前記回路基板上において前記薄膜素子の周囲に形成され、前記素子表面から前記回路基板の表面に至る傾斜面を有する絶縁性傾斜部と、前記接続端子部から前記絶縁性傾斜部を通って前記配線部に至るように形成された接続配線と、を有し、前記接続端子部上に、前記接続端子部と前記素子表面との間の段差を解消する突起電極が設けられており、前記突起電極を介して前記接続端子部と前記接続配線が接続されている。
上記の本発明では、接続端子部上に突起電極を設けることにより、接続端子部と素子表面との間の段差が解消される。また、薄膜素子の周囲に設けた絶縁性傾斜部により、薄膜素子の素子表面と回路基板の表面との間の段差が解消されている。本発明では、薄膜素子の接続端子部から回路基板の配線部に至る経路の段差が解消されるため、段差に起因する接続配線の断線を防止できる。この結果、薄膜素子と回路基板の接続信頼性が向上した薄膜回路装置を実現できる。
前記薄膜素子の前記素子表面に、前記接続端子部に連通し、前記接続配線の一部を収容する溝が設けられており、前記接続配線は、当該溝に沿って形成されている。例えば、接続配線を流動性の導電性材料を用いて形成する場合には、溝を設けることにより、接続配線が左右に広がることが抑制される。これにより、接続配線間の短絡を防止できる。
前記薄膜素子は、可撓性基板と、前記可撓性基板上に所定のパターンの薄膜が積層されて形成された薄膜回路層と、を有することが好ましい。これにより、軽量で柔軟性を備えた薄膜素子を有する薄膜回路装置が得られる。
例えば、前記回路基板は、可撓性を有する。これにより、軽量で柔軟性を備えた薄膜回路装置が得られる。
上記の目的を達成するため、本発明は、上記した薄膜回路装置を備える電子機器を提供するものである。本発明の薄膜回路装置を有することにより、接続信頼性が向上した電子機器を実現することができる。
上記の目的を達成するため、本発明の薄膜回路装置は、素子表面よりも低い位置に接続端子部を備える薄膜素子を形成する工程と、前記薄膜素子の前記接続端子部上に、前記接続端子部と前記素子表面との間の段差を解消する突起電極を形成する工程と、前記突起電極が設けられた前記薄膜素子を、配線部を備える回路基板上に搭載する工程と、前記回路基板上であって前記薄膜素子の周囲に、前記薄膜素子の表面から前記回路基板の表面に至る傾斜面を有する絶縁性傾斜部を形成する工程と、前記接続端子部から前記絶縁性傾斜部を通って前記配線部に至るように、接続配線を形成する工程と、を有する。
上記の本発明では、接続端子部上に突起電極を設けることにより、接続端子部と素子表面との間の段差を解消している。また、薄膜素子の周囲に絶縁性傾斜部を設けることにより、薄膜素子の素子表面と回路基板の表面との間の段差を解消している。本発明では、薄膜素子の接続端子部から回路基板の配線部に至る経路の段差を解消していることから、接続配線の断線を防止できる。この結果、薄膜素子と回路基板の接続信頼性が向上した薄膜回路装置を製造することができる。
前記接続配線を形成する工程において、流動性の導電性材料を供給し、当該導電性材料を固化させて、前記接続配線を形成することが好ましい。これにより、薄膜素子に係る温度および圧力を低減することができ、信頼性を向上させた薄膜回路装置を製造できる。
（薄膜回路装置）
以下に、本発明の実施の形態について、図面を参照して説明する。
図１は、薄膜素子と回路基板を示す斜視図である。
薄膜素子１０とは、半導体層等の所定の機能を実現するための薄膜が積層された構造体をいい、例えば薄膜回路層や微細構造体を含む。薄膜素子１０は、通常のＩＣチップの他、薄膜トランジスタ及び電気光学素子を含む表示素子であってもよい。電気光学素子とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる素子であり、自ら発光するものと外部からの光の通過を制御するものの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、エレクトロクロミック素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
図１に示すように、薄膜素子１０には、複数の接続端子部１３が形成されており、この接続端子部１３の位置に突起電極１４が形成されている。図１では、接続端子部１３は突起電極１４下に存在するため現れていないが、後述するように、接続端子部１３は、薄膜素子１０の表面よりも低い位置に設けられている。接続端子部１３上に周囲より突出した突起電極１４が設けられていることにより、実質的に周囲より突出した接続端子部が得られることとなる。
回路基板１の表面には、配線部２が形成されている。配線部２は、例えば銅により形成される。回路基板１の材料に限定はない。例えば、回路基板１として、薄く、可撓性を有する樹脂フィルムを用いることができる。
図２は、本実施形態に係る薄膜回路装置の製造方法を説明するための図である。
図２（ａ）に示すように、回路基板１上に薄膜素子１０を搭載する。接続端子部１３の形成面の裏面を回路基板１へ向けて、薄膜素子１０を回路基板１に搭載する。薄膜素子１０と回路基板１との間に接着剤を介在させてもよい。
図２（ｂ）に示すように、薄膜素子１０の周囲に、絶縁性材料からなる傾斜部３を形成する。傾斜部３は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ：benzocyclobutene)、ポリベンゾオキサゾール（ＰＢＯ：polybenzoxazole)等の樹脂で形成してもよい。傾斜部３は、液状樹脂をポッティングにより形成してもよいし、ドライフィルムを固着することにより形成してもよい。傾斜部３は、薄膜素子１０から外方向に下がる傾斜面を有するように形成する。これにより、薄膜素子１０の表面と、回路基板１の表面との間の段差が解消され、後に形成する接続配線の断線を防止することができる。
図２（ｃ）に示すように、薄膜素子１０の表面、傾斜部３および回路基板１の表面上に、薄膜素子１０の突起電極１４と、回路基板１の配線部２とを接続する接続配線４を形成する。接続配線４は、突起電極１４から傾斜部３を通って配線部２上に至るように形成する。例えば、薄膜素子１０の表面、傾斜部３、回路基板１の表面上に流動性の導電性材料を吐出して、当該導電性材料の固化処理を行うことにより、接続配線４を形成する。
導電性材料は、例えば、ＲｕＯ2、ＩｒＯ2、ＯｓＯ2、ＭｏＯ2、ＲｅＯ2、ＷＯ2、ＹＢａ2Ｃｕ3Ｏ7-x、Ｐｔ、Ａｕ、Ａｇ、Ｉｎ、Ｉｎ−Ｇａ合金、Ｇａ、半田等の金属を溶媒に分散して構成される。溶媒としては、ブチルカルビトールアセテート、３−ジメチル−２−イミタゾリジン、ＢＭＡ等が挙げられる。導電性材料として、Ｉｎ−Ｇａ、Ｉｎ、半田等の低融点金属を加熱等によって溶融させた状態で用いてもよい。
次いで、所望の電気的特性を得るために導電性材料の固化処理を行う。導電性材料が金属の微粒子を含んでいる場合、インクジェットから吐出される導電性材料には溶媒中に微粒子が散在している。この導電性材料から溶媒を蒸発させることで導電性を得るが、より高い信頼性を得るためには金属の融点以上に加熱する。この処理により、溶媒が蒸発するのに加えて、金属が溶解し微粒子が互いに一本化する。
以上により、薄膜素子１０の接続端子部１３と、回路基板１の配線部２とが、突起電極１４および接続配線４を介して電気的に接続される。これにより、薄膜回路装置５が製造される。薄膜回路装置５とは、１つ以上の薄膜素子１０を回路基板１に搭載することにより、所望の機能を実現するようにした装置をいう。なお、回路基板１上には、薄膜素子１０以外の他の素子が搭載されてもよい。
図３は、薄膜回路装置の要部断面図である。
本実施形態に係る薄膜素子１０は、製造元基板１１と、製造元基板１１上に形成された薄膜回路層１２とを有する。薄膜回路層１２は、複数の薄膜が積層されて形成される。これにより、薄膜回路層１２中に、トランジスタや、ＴＦＴ（薄膜トランジスタ）が形成されている。薄膜素子１０がＩＣチップの場合には、製造元基板１１は、例えば、単結晶シリコンウェハからなる。
薄膜回路層１２には、接続端子部１３が形成されている。接続端子部１３は、一般的に、薄膜回路層１２中の最上層の導電層を利用して形成される。薄膜回路層１２中の層の大部分は、接続端子部１３に形成されないことが多いため、接続端子部１３の表面は、薄膜回路層１２の表面よりもかなり低くなる。例えば、薄膜回路層１２の厚さの半分程度の深さに接続端子部１３が形成される場合がある。
本実施形態では、接続端子部１３上に突起電極１４が設けられており、接続端子部１３と素子表面との間の段差が解消されている。突起電極１４の表面は、素子表面と同位置か、素子表面より突出している。図３では、突起電極１４が素子表面より突出している例を示している。薄膜素子１０からの突起電極１４の突出量は、突起電極１４の形成時に調整可能である。
突起電極１４は、例えば、ニッケルを主体とし、表面に金を被覆してなる。突起電極１４は、例えば、印刷法あるいはめっき処理により形成される。めっき処理は、電解めっき、無電解めっきのいずれを用いてもよい。例えば、接続端子部１３上にニッケル電極を形成した後、ニッケル電極の表面に金メッキを施すことにより、突起電極１４を形成する。
薄膜素子１０の側部には、絶縁性材料からなる傾斜部３が形成されている。傾斜部３は、薄膜素子１０から外方向に下がる傾斜面を有する。これにより、薄膜素子１０の表面と、回路基板１の表面との間の段差が解消されている。
薄膜素子１０の突起電極１４から傾斜部３を通って回路基板１の配線部２に至るように、接続配線４が形成されている。
図４は、突起電極１４を形成しない従来例の薄膜素子の回路装置の要部断面図である。 突起電極１４を設けない場合には、薄膜素子１０の表面から接続端子部１３へと凹状の段差部Ｃが生じる。薄膜素子１０の表面は絶縁性である。この場合には、流動性の導電性材料が流れることにより、段差部Ｃにおいて、接続配線４が断線するか、接続配線４が非常に薄くなり、接続配線４の抵抗値が上昇するという問題がある。
これに対して、本実施形態では、図３に示すように、接続端子部１３上に突起電極１４が設けられており、接続端子部１３と素子表面との間の段差が解消されている。これにより、接続配線４の断線を防止することができる。なお、めっき等により形成される突起電極１４の表面は滑らかなため、突起電極１４の表面を被覆する接続配線４を容易に形成することができる。
上記した本実施形態に係る薄膜回路装置によれば、接続端子部１３上に突起電極１４を設けることにより、接続端子部１３と素子表面との間の段差を解消することができることから、接続配線４の断線を防止することができる。従って、薄膜素子１０と回路基板１との接続信頼性を向上させることができる。
（変形例）
流動性の導電性材料を用いて接続配線４を形成する場合には、接続配線４の断線を防止することに加えて、隣接する接続配線との短絡を防止することも重要となる。本例では、これを防止するための薄膜回路装置５の構成について説明する。
図５（ａ）に示すように、接続端子部１３から薄膜素子１０の端部（外縁）にかけて、薄膜回路層１２に溝１５が設けられている。溝１５の幅は、接続端子部１３の幅以下に設定される。溝１５の深さは、接続端子部１３と同等か、接続端子部１３よりも浅く形成されている。ただし、溝１５の幅や深さに特に限定はない。
図５（ｂ）に示すように、接続端子部１３およびこれに連通する溝１５が形成された薄膜素子１０に、突起電極１４が形成される。図５（ｂ）に示す溝１５内あるいは溝１５に沿って接続配線４が形成される。本例では、流動性の導電性材料は溝１５に流れ込むことから、導電性材料が左右に広がることを抑制することができる。この結果、互いに隣接する接続配線４のショートを防止することができる。特に、接続配線４が溝１５に収まるように、溝１５の幅を設定することにより、接続配線４が左右に広がることを最も効果的に防止することができる。
（薄膜素子の他の例）
次に、薄膜素子１０として、液晶素子等の表示素子を用いた例について説明する。なお、以下の説明は、液晶素子以外の他の表示素子にも適用される。
図６は、液晶素子からなる薄膜素子１０ａの斜視図である。
図６に示すように、薄膜素子１０ａの中央部には、回路部１６が形成されている。回路部１６は、複数の画素が形成された画素部と、画素部の周囲に設けられた垂直ドライバおよび水平ドライバにより構成されている。回路部１６には、複数の薄膜トランジスタが形成されている。薄膜素子１０ａの周囲の一部分に、接続端子部１３が形成されている。
図７（ａ）は、図１の接続端子部１３と回路部１６の断面図である。図７（ａ）の接続端子部１３の断面図は、図６のＡ−Ａ’線に沿った断面図である。また、図面の簡略化のため、回路部１６の断面図には、１つの薄膜トランジスタのみを図解している。
図７（ａ）に示すように、製造元基板１１上に、薄膜回路層１２が形成されている。薄膜回路層１２は、複数の薄膜が積層されて形成されており、薄膜トランジスタや、接続端子部１３が形成されている。以下、薄膜回路層１２の層構成の一例について説明する。
例えば、石英ガラス基板、耐熱ガラス基板からなる製造元基板１１上には、酸化シリコンからなる絶縁膜２１が形成されている。回路部１６において、絶縁膜２１上には例えばポリシリコンからなる半導体層２２が形成されている。半導体層２２は、薄膜トランジスタの活性層となる。
半導体層２２を被覆して全面に、例えば酸化シリコンからなるゲート絶縁膜２３が形成されている。半導体層２２上には、ゲート絶縁膜２３を介してゲート電極２４ａが形成されている。ゲート電極２４ａは、例えばポリシリコン、あるいは金属材料からなる。接続端子部１３の領域には、ゲート絶縁膜２３上に電極２４ｂが形成されている。ゲート電極２４ａと電極２４ｂは、同一の材料により形成されている。
ゲート電極２４ａおよび電極２４ｂを被覆して全面に、例えば酸化シリコンからなる層間絶縁膜２５が形成されている。回路部１６において、ソース・ドレイン電極２６ａが層間絶縁膜２５に埋め込まれて形成されている。１つの半導体層２２に対して、ゲート電極２４ａの両側に２つのソース・ドレイン電極２６ａが接続されている。
接続端子部１３の領域に電極２６ｂが形成されている。電極２６ｂは、ソース・ドレイン電極２６ａと同一の材料により形成されている。ソース・ドレイン電極２６ａおよび電極２６ｂを被覆して全面に、保護層２７が形成されている。保護層２７は、酸化シリコン等の無機膜であっても樹脂等の有機膜であってもよい。回路部１６において、保護層２７には、１つのソース・ドレイン電極２６ａに達する開口部が形成されている。また、保護層２７には、接続端子部１３の位置に開口部が形成されている。
回路部１６において、保護層２７上には透明導電膜２８ａが形成されており、透明導電膜２８ａと１つのソース・ドレイン電極２６ａが接続されている。透明導電膜２８ａは、例えばＩＴＯ（Indium Tin Oxide）からなる。電極２６ｂ上には、接続端子部１３となる透明導電膜２８ｂが形成されている。透明導電膜２８ｂは、透明導電膜２８ａと同一の材料により形成されている。透明導電膜２８ｂは、その下層の電極２６ｂ、２４ｂを介して回路部１６に接続されている。
図７（ｂ）に示すように、上記の薄膜素子１０ａの接続端子部１３上に突起電極１４が形成される。突起電極１４は、例えば、ニッケルを主体とし、表面に金を被覆してなる。突起電極１４は、例えば、印刷法あるいはめっき処理により形成される。めっき処理は、電解めっき、無電解めっきのいずれを用いてもよい。例えば、接続端子部１３上にニッケル電極を形成した後、ニッケル電極の表面に金メッキを施すことにより、突起電極１４を形成する。
上記した本実施形態に係る薄膜回路装置によれば、接続端子部１３上に突起電極１４を設けることにより、接続端子部１３と素子表面との間の段差を解消することができることから、接続配線４の断線を防止することができる。従って、薄膜素子１０ａと回路基板１との接続信頼性を向上させることができる。
上記の本実施形態に係る薄膜回路装置に使用される薄膜素子の製造方法について、図８〜図１０を参照して説明する。まず、図８を参照して、薄膜素子の製造方法について説明する。
図８（ａ）に示すように、製造元基板１１上に酸化シリコン膜を堆積して、絶縁膜２１を形成する。続いて、絶縁膜２１の全面に、例えばＣＶＤ法によりポリシリコン膜を堆積し、当該ポリシリコン膜をパターニングする。これにより、回路部１６における絶縁膜２１上に半導体層２２を形成する。パターニングは、リソグラフィ技術によりレジストパターンを形成し、レジストパターンを用いて被加工膜をエッチングすることにより行われる。
図８（ｂ）に示すように、半導体層２２および絶縁膜２１上に、ポリシリコンあるいは金属材料からなる電極材料を堆積し、電極材料をパターニングする。これにより、回路部１６における半導体層２２上にゲート電極２４ａを形成し、接続端子部１３の位置に電極２４ｂを形成する。
図８（ｃ）に示すように、ＣＶＤ法により全面に酸化シリコンを堆積して層間絶縁膜２５を形成する。続いて、レジストを用いたエッチングにより、半導体層２２および電極２４ｂを露出させる開口部を層間絶縁膜２５に形成する。続いて、全面に電極材料を堆積し、当該電極材料をパターニングすることにより、回路部１６にソース・ドレイン電極２６ａを形成し、接続端子部１３の位置に電極２６ｂを形成する。電極材料としては、例えばアルミニウムやタングステンを使用する。
図８（ｄ）に示すように、ＣＶＤ法あるいは塗布法により、全面に保護層２７を形成する。続いて、レジストを用いたエッチングにより、ソース・ドレイン電極２６ａおよび電極２４ｂを露出させる開口部を保護層２７に形成する。続いて、全面に例えばＩＴＯを堆積し、ＩＴＯをパターニングすることにより、回路部１６に透明導電膜２８ａを形成し、接続端子部１３の位置に透明導電膜２８ｂを形成する。以上により、製造元基板１１上に薄膜回路層１２を備える薄膜素子１０ａが形成される。
図９（ａ）に示すように、接続端子部１３以外の領域に、保護層３０を形成する。保護層３０の材料に限定はないが、例えばレジストにより保護層３０を形成する。
図９（ｂ）に示すように、接続端子部１３上にのみに突起電極１４を形成する。突起電極１４は、例えば、印刷法あるいはめっき処理により形成する。めっき処理は、電気めっき、無電解めっきのいずれを用いてもよい。例えば、接続端子部１３上にニッケル電極を形成した後、ニッケル電極の表面に金メッキを施すことにより、突起電極１４を形成する。
図９（ｃ）に示すように、保護層３０を除去する。例えば、アッシング処理あるいはレジスト剥離液を用いて保護層３０を除去する。
以上により、接続端子部１３の位置に突起電極１４を備えた薄膜素子１０ａが製造される。以降の工程としては、図１に示すように、回路基板１上へ薄膜素子１０ａが搭載され、薄膜素子１０ａの周囲に傾斜部３が形成され、接続配線４が形成される。これにより、回路基板１の配線部２と、薄膜素子１０ａの接続端子部１３とが、突起電極１４および導接続配線４を介して電気的に接続され、薄膜回路装置が製造される。
本実施形態に係る薄膜回路装置の製造方法によれば、接続端子部１３上に突起電極１４を設けることにより、接続端子部１３と素子表面との間の段差を解消することができることから、接続配線４の断線を防止することができる。従って、薄膜素子１０ａと回路基板１との接続信頼性を向上させることができる。流動性の導電性材料を用いて接続配線４を形成する方法は、薄膜素子１０ａへ高温および高圧を与えることがないため、薄膜素子あるいは回路基板の基板材料として、耐熱性や機械的強度の低い基板材料を用いることができる。
（可撓性基板への薄膜素子の転写方法）
可撓性を有する基板上に薄膜回路層を有する薄膜素子の製造方法について説明する。薄膜回路層の製造では、高温プロセスや、厳密な加工精度が要求されるため、耐熱性や形状安定性に優れ、薄膜素子の製造に適した製造元基板が使用される。この条件を満たす製造元基板としては、フレキシブル基板（可撓性基板）ではなく、石英ガラスや耐熱ガラスが用いられる。このため、薄膜素子の薄膜回路層を、製造元基板から、例えばフレキシブル基板に転写することにより、軽量で耐衝撃性に優れ、可撓性を有する薄膜素子が製造される。この製造方法の一例について、図１０および図１１を参照して説明する。
図１０（ａ）に示すように、製造元基板１１上に第１の剥離層２０を形成し、第１の剥離層２０上に薄膜回路層１２および突起電極１４を形成する。薄膜回路層１２および接続端子部１３の形成方法については、上記した通りである。
製造元基板１１としては、例えば、１０００℃程度に耐える石英ガラスなどの透光性耐熱基板を用いる。製造元基板１１には、石英ガラスの他、ソーダガラス、コーニング７０５９（商品名）、日本電気硝子ＯＡ−２（商品名）等の耐熱性ガラス等を使用可能である。製造元基板１１の厚さには大きな制限要素はないが、０．１ｍｍ〜１．１ｍｍ程度であることが好ましい。製造元基板１１の厚さが薄すぎると強度の低下を招き、逆に厚すぎると製造元基板１１の透過率が低い場合に照射光の減衰を招く。ただし、製造元基板１１の照射光の透過率が高い場合には、上記上限値を超えてその厚みを厚くすることができる。
第１の剥離層２０は、後の工程で照射される光を吸収し、その層内あるいは界面においては剥離を生じるような性質を有するものであり、好ましくは、光の照射により、第１の剥離層２０を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわちアブレーションが生じて層内剥離あるいは界面剥離に至るものがよい。
さらに、光の照射により、第１の剥離層２０から気体が放出され、分離効果が発現される場合もある。すなわち、第１の剥離層２０に含有されていた成分が気体となって放出される場合と、第１の剥離層２０が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。
このような第１の剥離層２０としては、例えばアモルファスシリコンが挙げられる。また、第１の剥離層２０は多層膜から構成されていてもよい。多層膜は、例えばアモルファスシリコン膜とその上に形成されたＡｌ等の金属膜からなるものとすることができる。その他、上記性質を有するセラミックス、金属、有機高分子材料などを用いることも可能である。
第１の剥離層２０の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。例えば、ＣＶＤ、スパッタリング等の各種気相成膜法、各種めっき法、スピンコート等の塗布法、各種印刷法、転写法、インクジェットコーティング法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
次に、図１０（ｂ）に示すように、薄膜回路層１２および突起電極１４上に、仮接着層４３を形成する。続いて、仮接着層４３上に、第２の剥離層４４を表面に形成した仮転写基板４５を張り合わせる。
仮接着層４３の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。また、仮接着層４３は、粘着シートのようなものでもよい。
仮接着層４３は、光照射または加熱を施されることにより、仮接着層４３の接着力が著しく減少または消失することが好ましい。または、仮接着層４３は、水溶性の接着剤であってもよい。水溶性接着剤を使用した場合には、水中に浸すことにより仮接着層４３のみを溶解させることができる。
仮転写基板４５は、薄膜回路層１２の形成後に接合されるものであるので、薄膜回路層１２の製造時のプロセス温度などに対する制約はなく、常温で保型性があればよい。ここでは、後の工程で光照射を行うことから、例えばガラス基板、合成樹脂などの透光性材料から構成されている仮転写基板４５を用いる。第２の剥離層４４としては、第１の剥離層２０と同様の材料が用いられる。
次に、図１０（ｃ）に示すように、製造元基板１１の裏面側から照射光５１を照射する。この照射光５１は、製造元基板１１を透過し、第１の剥離層２０に照射される。これにより、第１の剥離層２０に層内剥離あるいは界面剥離が生じる。第１の剥離層２０の層内剥離あるいは界面剥離が生じる原理は、第１の剥離層２０の構成材料にアブレーションが生じること、また、第１の剥離層２０に含まれるガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであると推定される。
ここで、アブレーションとは、照射光５１を吸収した固定材料（第１の剥離層２０の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、第１の剥離層２０の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
照射光５１の光源としては、例えば、Ｘ線、紫外線、可視光、赤外線、レーザ光、ミリ波、マイクロ波、電子線、放射線等のいかなるものであってもよい。このような中でも、アブレーションを生じさせやすいという観点から、レーザ光が好適に用いられる。レーザ光の種類は、気体レーザ、固体レーザ（半導体レーザ）等のいずれでもよく、中でも、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好ましく、さらにエキシマレーザが好ましい。
次に、図１０（ｄ）に示すように、薄膜回路層１２から製造元基板１１を分離する。例えば、製造元基板１１と仮転写基板４５に、双方を離間させる方向に力を加えることによって、薄膜回路層１２から製造元基板１１を取り外す。又は製造元基板１１を機械的研磨及びエッチング等の手法により除去しても良い。
なお、図１０（ｄ）においては、第１の剥離層２０が製造元基板１１側に付着する場合を示したが、第１の剥離層２０内または第１の剥離層２０と製造元基板１１との間で剥離が生じる場合もある。この場合には、薄膜回路層１２に第１の剥離層２０が付着して残るが、この薄膜回路層１２に付着した第１の剥離層２０は、洗浄、エッチング、アッシング等により除去することが可能である。
次に、図１１（ａ）に示すように、薄膜回路層１２に、接着層４１を介して可撓性基板４０を接合する。接着層４１としては、永久接着剤が用いられ、その好適な例としては、反応硬化型接着剤、熱硬化型接着剤、光硬化型接着剤（例：紫外線硬化型接着剤）、嫌気硬化型接着剤が挙げられる。接着剤の組成は、エポキシ系、アクリレート系、シリコーン系のいずれであってもよい。
次に、図１１（ｂ）に示すように、仮転写基板４５側から照射光５２を照射する。この照射光５２は、仮転写基板４５を透過し、第２の剥離層４４に照射される。これにより、第２の剥離層４４に層内剥離あるいは界面剥離が生じる。
次に、図１１（ｃ）に示すように、薄膜回路層１２から仮転写基板４５を分離する。例えば、仮転写基板４５と可撓性基板４０に、双方を離間させる方向に力を加えることによって、薄膜回路層１２から仮転写基板４５を取り外す。
次に、図１１（ｄ）に示すように、仮接着層４３を除去する。仮接着層４３が水溶性接着剤から構成される場合には、水洗等により除去することが可能である。また、仮接着層４３を洗い流すことにより、仮転写基板４５を分離することが可能である。
なお、仮接着層４３が、例えば、光照射等により分解可能な接着剤から構成されている場合には、適当な光を照射することにより仮接着層４３を除去することが可能となる。
以上のようにして、可撓性基板４０上に薄膜回路層１２を備える薄膜素子が製造される。図１に示すように、この薄膜素子１０ａが回路基板１上に搭載されて、接続配線４により両者の電気的接続がなされることにより、薄膜回路装置となる。
本実施形態に係る薄膜回路装置の製造方法によれば、可撓性を有する基板を備える薄膜素子を、回路基板１上に搭載する際に、インクジェットやディスペンサ等を採用することにより、薄膜素子の基板の変形を抑制することができる。また、インクジェット等を用いた際に、接続配線４の断線を防止できることから、回路基板１と薄膜素子１０との接続信頼性を向上させることができる。
（電子機器）
薄膜回路装置が表示装置からなる場合には、当該表示装置は、電子機器に好適に用いられる。図１２および図１３は、表示装置を適用可能な各種電子機器の例を示す図である。
図１２（ａ）は携帯電話への適用例である。携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本実施形態に係る表示装置１００を備えている。本実施形態の表示装置は、表示部として利用可能である。
図１２（ｂ）は、ビデオカメラへの適用例である。ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本実施形態に係る表示装置１００を備えている。本実施形態の表示装置は、ファインダや表示部として利用可能である。
図１２（ｃ）は、携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例である。当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本実施形態に係る表示装置１００を備えている。本実施形態の表示装置は、表示部として利用可能である。
図１２（ｄ）は、ヘッドマウントディスプレイへの適用例である。ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本実施形態に係る表示装置１００を備えている。本実施形態に係る表示装置は、画像表示源として利用可能である。
図１３（ａ）は、テレビジョンへの適用例であり、当該テレビジョン３００は、本実施形態に係る表示装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本実施形態に係る表示装置を適用し得る。
図１３（ｂ）は、ロールアップ式テレビジョンへの適用例である。当該ロールアップ式テレビジョン３１０は、本実施形態に係る表示装置１００を備えている。
本発明は、上記の実施形態の説明に限定されない。
例えば、薄膜素子はＣＰＵ、センサー、あるいはＦｅＲＡＭ（ferroelectric ＲＡＭ）、ＳＲＡＭ、ＤＲＡＭ、ＮＯＲ型ＲＡＭ、ＮＡＮＤ型ＲＡＭ、浮遊ゲート型不揮発性メモリ、マグネティックＲＡＭ（ＭＲＡＭ）等各種の記憶素子であってもよい。
本実施形態に係る電子機器は、上述した例に限られない。例えば、電子機器として、これらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイが挙げられる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
薄膜素子と回路基板を示す斜視図である。 本実施形態に係る薄膜回路装置の製造工程を示す図である。 本実施形態に係る薄膜回路装置の要部断面図である。 従来例の薄膜回路装置の要部断面図である。 薄膜素子の他の例を示す図である。 薄膜素子として表示素子の一例を示す斜視図である。 薄膜素子の回路部および接続端子部の断面図である。 薄膜素子の製造における工程断面図である。 薄膜素子の製造における工程断面図である。 可撓性基板をもつ薄膜素子の製造における工程断面図である。 可撓性基板をもつ薄膜素子の製造における工程断面図である。 本実施形態に係る電子機器の一例を示す図である。 本実施形態に係る電子機器の一例を示す図である。
符号の説明
１…回路基板、２…配線部、３…傾斜部、４…接続配線、５…薄膜回路装置、１０，１０…薄膜素子、１１…製造元基板、１２…薄膜回路層、１３…接続端子部、１４…突起電極、１５…溝、１６…回路部、２０…第１の剥離層、２１…絶縁膜、２２…半導体層、２３…ゲート絶縁膜、２４ａ…ゲート電極、２４ｂ…電極、２５…層間絶縁膜、２６ａ…ソース・ドレイン電極、２６ｂ…電極、２７…保護層、２８ａ…透明導電膜、２８ｂ…透明導電膜、２９…第２保護層、３０…保護層、４０…可撓性基板、４１…接着層、４３…仮接着層、４４…第２の剥離層、４５…仮転写基板、５１…照射光、５２…照射光

Claims (7)

  1. 配線部を備える回路基板と、
    前記回路基板上に搭載され、素子表面よりも低い位置に接続端子部が設けられた薄膜素子と、
    前記回路基板上において前記薄膜素子の周囲に形成され、前記素子表面から前記回路基板の表面に至る傾斜面を有する絶縁性傾斜部と、
    前記接続端子部から前記絶縁性傾斜部を通って前記配線部に至るように形成された接続配線と、
    を有し、
    前記接続端子部上に、前記接続端子部と前記素子表面との間の段差を解消する突起電極が設けられており、前記突起電極を介して前記接続端子部と前記接続配線が接続されている、
    薄膜回路装置。
  2. 前記薄膜素子の前記素子表面に、前記接続端子部に連通し、前記接続配線の一部を収容する溝が設けられており、
    前記接続配線は、当該溝に沿って形成されている、
    請求項１記載の薄膜回路装置。
  3. 前記薄膜素子は、
    可撓性基板と、
    前記可撓性基板上に所定のパターンの薄膜が積層されて形成された薄膜回路層と、
    を有する請求項１記載の薄膜回路装置。
  4. 前記回路基板は、可撓性を有する、
    請求項１記載の薄膜回路装置。
  5. 請求項１〜４のいずれかに記載の薄膜回路装置を備える電子機器。
  6. 素子表面よりも低い位置に接続端子部を備える薄膜素子を形成する工程と、
    前記薄膜素子の前記接続端子部上に、前記接続端子部と前記素子表面との間の段差を解消する突起電極を形成する工程と、
    前記突起電極が設けられた前記薄膜素子を、配線部を備える回路基板上に搭載する工程と、
    前記回路基板上であって前記薄膜素子の周囲に、前記薄膜素子の表面から前記回路基板の表面に至る傾斜面を有する絶縁性傾斜部を形成する工程と、
    前記接続端子部から前記絶縁性傾斜部を通って前記配線部に至るように、接続配線を形成する工程と、
    を有する薄膜回路装置の製造方法。
  7. 前記接続配線を形成する工程において、流動性の導電性材料を供給し、当該導電性材料を固化させて、前記接続配線を形成する、
    請求項６記載の薄膜回路装置の製造方法。
JP2006132094A 2006-05-11 2006-05-11 薄膜回路装置およびその製造方法、並びに電子機器 Pending JP2007304300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006132094A JP2007304300A (ja) 2006-05-11 2006-05-11 薄膜回路装置およびその製造方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006132094A JP2007304300A (ja) 2006-05-11 2006-05-11 薄膜回路装置およびその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2007304300A true JP2007304300A (ja) 2007-11-22

Family

ID=38838280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006132094A Pending JP2007304300A (ja) 2006-05-11 2006-05-11 薄膜回路装置およびその製造方法、並びに電子機器

Country Status (1)

Country Link
JP (1) JP2007304300A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008091A (ja) * 2009-06-26 2011-01-13 Mitsubishi Electric Corp 画像表示素子及びその製造方法
EP2267780A3 (en) * 2009-06-26 2014-03-26 Mitsubishi Electric Corporation Image display element and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008091A (ja) * 2009-06-26 2011-01-13 Mitsubishi Electric Corp 画像表示素子及びその製造方法
EP2267780A3 (en) * 2009-06-26 2014-03-26 Mitsubishi Electric Corporation Image display element and manufacturing method thereof
EP2267779A3 (en) * 2009-06-26 2014-03-26 Mitsubishi Electric Corporation Image display element and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7776667B2 (en) Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US7105422B2 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
TWI381416B (zh) 具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視
US7462514B2 (en) Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
JP3969295B2 (ja) 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JP4489092B2 (ja) 有機電界発光表示装置及び有機電界発光表示装置の製造方法
JP4939756B2 (ja) 半導体装置の作製方法
JP4754848B2 (ja) 半導体装置の作製方法
JP2008122905A (ja) 有機電界発光表示装置及びその製造方法
JP4932173B2 (ja) 膜パターンの形成方法
JP4785396B2 (ja) 半導体装置の作製方法
JP4713192B2 (ja) 薄膜トランジスタの作製方法
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP5076925B2 (ja) アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP2007305622A (ja) 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2004200247A (ja) 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JP4940402B2 (ja) 薄膜装置の製造方法
US7923293B2 (en) Method for manufacturing a semiconductor device wherein the electrical connection between two components is provided by capillary phenomenon of a liquid conductor material in a cavity therebetween
JP5581599B2 (ja) 薄膜装置、およびその製造方法、並びに電気光学装置
JP2004193517A (ja) 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2005129874A (ja) 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2005183031A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器
JP2005203505A (ja) 回路基板の製造方法、転写方法、転写元基板及び転写先基板
JP2005123254A (ja) 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器