TWI381416B - 具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視 - Google Patents

具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視 Download PDF

Info

Publication number
TWI381416B
TWI381416B TW094100657A TW94100657A TWI381416B TW I381416 B TWI381416 B TW I381416B TW 094100657 A TW094100657 A TW 094100657A TW 94100657 A TW94100657 A TW 94100657A TW I381416 B TWI381416 B TW I381416B
Authority
TW
Taiwan
Prior art keywords
film
mask pattern
semiconductor
substrate
insulating film
Prior art date
Application number
TW094100657A
Other languages
English (en)
Other versions
TW200525594A (en
Inventor
Shinji Maekawa
Gen Fujii
Hiroko Shiroguchi
Masafumi Morisue
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200525594A publication Critical patent/TW200525594A/zh
Application granted granted Critical
Publication of TWI381416B publication Critical patent/TWI381416B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G03F7/0007—Filters, e.g. additive colour filters; Components for display devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Description

具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及EL電視
本發明關於具有藉由使用以噴墨方法為代表的微滴排放方法形成的半導體元件的半導體裝置的製造方法，以及關於形成半導體元件的每個部分的掩罩圖案、接觸孔以及膜的技術。
據調查，使用微滴排放裝置來形成用於半導體元件的薄膜圖案和佈線，以便實現低成本設備，並簡化製造半導體裝置中的過程。
藉由微影術以形成半導體元件的接觸孔，其中，將光阻施加到基底的整個表面，進行預烘乾，將紫外線等經由掩罩圖案而照射到基底上，藉由顯影(development)形成光阻圖案。然後，藉由利用光阻圖案作為掩罩圖案進行蝕刻，去除要成為接觸孔的部分上形成的絕緣膜，從而形成接觸孔。
此外，藉由使用光阻圖案來蝕刻半導體膜、絕緣膜、金屬膜等，形成所需形狀的膜圖案。
[專利文獻1]
日本專利公開號2000－89213。
然而，在傳統的用於形成膜圖案、具有接觸孔的絕緣膜等的過程中，膜圖案的大量材料和光阻被浪費，並且要求大量的步驟來形成掩罩圖案，這降低了産能。
在開啟接觸孔時不充分地控制光阻的施加量以及基膜的表面條件的情況下，光阻擴展到接觸孔上，及可能産生有缺陷的接觸。
鑒於上述問題而作出本發明，以提供藉由簡單的步驟製造具有絕緣膜、半導體膜、導電膜等的膜圖案的基底的方法，以及以高産量製造低成本的半導體裝置的方法。
根據本發明，在基底上形成具有低濕水性的第一保護膜（下文中稱為掩罩圖案）之後，在第一掩罩圖案的外緣上施加或排放高濕水性材料，以形成膜圖案和具有膜圖案的基底。
根據本發明，在基底上形成具有低濕水性的第一掩罩圖案之後，在除了第一掩罩圖案的區域上施加或排放高濕水性材料，以形成膜圖案和具有膜圖案的基底。
根據本發明，在基底上形成具有低濕水性的第一掩罩圖案之後，在不形成第一掩罩圖案的區域上施加或排放高濕水性材料，以形成膜圖案和具有膜圖案的基底。
根據本發明，在薄膜或構件上形成具有低濕水性的第一掩罩圖案之後，形成具有高濕水性的第二掩罩圖案，去除第一掩罩圖案以及覆蓋有第一掩罩圖案的薄膜或構件，形成具有膜圖案或接觸孔的絕緣膜。注意，可在稍後去除第二掩罩圖案。
當液體在具有高濕水性的第二掩罩圖案上擴展時，具有低濕水性的第一掩罩圖案容易排斥液體。諸如用於第二掩罩圖案的材料之類的液體溶液以半球形狀被排斥在在第一掩罩圖案的表面上，因此，可以自對準的方式形成第二掩罩圖案。
可藉由向絕緣層照射電漿氟化物來形成具有低濕水性的第一掩罩圖案。可在氟化物或氟化物氣體中産生電漿氟化物，或可藉由使用具有包括氟塑料的電介質的電極來産生。
對於形成具有低濕水性的第一掩罩圖案，可在預定位置上排放或施加具有低濕水性的材料。例如，具有低濕水性的材料是含碳氟化合物鏈的化合物。
較佳的是，具有低濕水性的第一掩罩圖案的接觸角大於具有高濕水性的第二掩罩圖案的接觸角，接觸角之間的差為30°，更佳的為40°或以上。結果，由於第二掩罩圖案的材料以半球形狀被PC在第一掩罩圖案的表面上，可以自對準的方式形成每個掩罩圖案。
第二掩罩圖案較佳地用於形成膜圖案的掩罩。
膜圖案是具有所而形狀的絕緣膜、半導體膜、導電膜、或具有接觸孔的絕緣膜。典型地，使用閘極絕緣膜、層間絕緣膜、保護膜、諸如具有接觸孔的絕緣膜的絕緣膜、通道形成區域、源極區域和汲極區域的半導體膜、以及諸如源極電極、汲極電極、佈線、閘極電極、像素電極以及天線的導電膜。在去除掩罩圖案之後，掩罩圖案的化合物仍然存在於膜圖案的周圍中（形成掩罩圖案的區域）。
藉由使用液相方法或印刷方法形成具有低濕水性的第一掩罩圖案。液相方法代表性地包括微滴排放方法、噴墨方法等。
使用液相方法形成具有高濕水性的第二掩罩圖案。液相方法代表性地包括微滴排放方法、噴墨方法、旋塗方法、輥塗方法、槽隙塗敷(slot coating)方法等。
根據本發明，使用藉由使用具有低濕水性的第一掩罩圖案和具有高濕水性的第二掩罩圖案形成的膜圖案或構件來形成半導體元件。半導體元件例如是TFT、場效應電晶體(FET)、MOS電晶體、雙極型電晶體、有機半導體電晶體、MIM元件、記憶元件、二極體、光電轉換器、電容器、電阻器等。
根據本發明，提供具有藉由使用具有低濕水性的第一掩罩圖案和具有高濕水性的第二掩罩圖案形成的膜圖案的半導體裝置、具有膜圖案的基底或半導體元件、及其製造方法。半導體裝置例如是由半導體元件形成的積體電路、顯示器、無線標簽、IC標簽、IC卡等。顯示器代表性地包括液晶顯示器、發光顯示器、DMD（數位微鏡設備）、PDP（電漿顯示器）、FED（場發射顯示器）、電泳顯示器（電子紙）等。TFT例如是參差TFT、反向參差TFT（通道蝕刻型TFT或通道保護型TFT）、上閘極共面TFT、下閘極共面TFT等。
在本發明中，顯示器指的是使用顯示元件的裝置，即圖像顯示裝置。此外，諸如可撓印刷電路(FPC)或TAB（帶自動接合）帶或TCP（帶載送封裝）之類的連接器與顯示器相連接的模組，IC（積體電路）和CPU直接藉由COG（玻璃上晶片）方法安裝在顯示元件上的模組都包含於顯示器中。
本發明提供上述膜圖案、具有膜圖案的基底、半導體元件、或具有半導體裝置的液晶電視機或EL電視機。
根據本發明，在親液表面上藉由使用用於形成排斥液體表面的材料形成掩罩圖案之後，藉由使用親液材料在掩罩圖案的外緣上形成膜圖案和具有膜圖案的基底。
根據本發明，在親液表面上藉由使用用於形成排斥液體表面的材料形成掩罩圖案之後，藉由使用親液材料在除了掩罩圖案之外的區域中形成膜圖案和具有膜圖案的基底。
根據本發明，在親液表面上藉由使用用於形成排斥液體表面的材料形成掩罩圖案之後，藉由使用親液材料在不形成掩罩圖案的區域中形成膜圖案和具有膜圖案的基底。
根據本發明，在具有親液表面的薄膜或構件上藉由使用用於形成排斥液體表面的材料形成第一掩罩圖案之後，藉由使用親液材料形成第二掩罩圖案，去除第一掩罩圖案和覆蓋有第一掩罩圖案的膜或構件以形成膜圖案或具有接觸孔的絕緣膜。注意，也可去除第二掩罩圖案。
膜圖案是具有所希望的形狀的絕緣膜、半導體膜、導電膜或具有接觸孔的絕緣膜。典型地，使用閘極絕緣膜、層間絕緣膜、保護膜、諸如具有接觸孔的絕緣膜的絕緣膜、通道形成區域、源極區域和汲極區域的半導體膜、以及諸如源極電極、汲極電極、佈線、閘極電極、像素電極以及天線的導電膜。在去除掩罩圖案之後，掩罩圖案的化合物仍然存在於膜圖案的周圍中（形成掩罩圖案的區域）。
用於形成排斥液體表面的材料具有代表性的為由化學式：Rn－Si－X(4 － n )（n＝1、2和3）表示的矽烷偶聯劑。在此，R包含諸如烷基之類的相對較惰性的基團。此外，X表示水解基團，它與基底表面上的吸附的水或羥基縮合而結合，如鹵素、甲氧基、乙氧基或乙醯氧基等。
包含氟碳基作為R的矽烷偶聯劑（氟烷基矽烷(FAS)）形成具有較高液體排斥性的排斥液體表面。
具有碳氟化合物鏈的材料（代表性的為碳氟樹脂）是具有排斥液體表面的材料的例子。
形成排斥水表面的溶劑是諸如正戊烷、正己烷、正庚烷、正辛烷、正癸烷、二環戊烷、苯、甲苯、二甲苯、四甲苯、茚、四氫化萘、十氫化萘、以及鯊烯或四氫呋喃等之類的烴類溶劑。
藉由將電漿、鐳射或電子束照射到具有排斥液體表面的材料，可提高液體排斥性。
作為親液材料，使用可藉由水解接合到親液表面的取代基（羥基、氫基團）或能夠進行氫鍵合的取代基（羥基、氫基團、羰基、氨基、磺醯基、醚基等）。代表性的，可使用諸如丙烯酸類樹脂、聚醯亞胺樹脂、三聚氰胺樹脂、聚脂樹脂、聚碳酸酯樹脂、酚醛樹脂、環氧樹脂、聚縮醛樹脂、聚醚、聚氨酯、聚醯胺（尼龍）、呋喃樹脂、鄰苯二甲酸二烯丙脂樹脂(dially phthalate resin)、以及矽氧烷和聚矽氮烷等之類的有機樹脂。矽氧烷是包含矽(Si)和氧(O)鍵作為主鏈結構、並至少包含氫作為取代基或氟化物、烷基或芳香碳氫化物中的至少一個作為取代基的聚合物材料。聚矽氮烷是包含矽(Si)和氮(Ni)鏈的聚合物材料，它是含聚矽氮烷的液體材料。
親液表面具有表面上有極性的反應基團，代表性的為可藉由水解接合到親液表面的取代基（羥基、氫基團）或能夠進行氫鍵合的取代基（羥基、氫基團、羰基、氨基、磺醯基、醚基等）。
藉由使用液相方法形成由用於形成排斥液體表面的材料形成的掩罩圖案。液相方法代表性地包括微滴排放方法、噴墨方法等。
使用液相方法形成由親液溶液形成的掩罩圖案或膜圖案。液相方法代表性地例如微滴排放方法、噴墨方法、旋塗方法、輥塗方法、槽隙塗敷方法等。
根據本發明，使用藉由使用由用於形成排斥液體表面的掩罩圖案形成的膜圖案或構件來形成半導體元件。半導體元件包括TFT、場效應電晶體(FET)、MOS電晶體、二極型電晶體、有機半導體電晶體、MIM元件、記憶元件、二極體、光電變換器、電容器、電阻器等。
本發明提供具有藉由使用具有排斥液體表面的掩罩圖案形成的膜圖案、具有膜圖案的基底、或具有半導體元件的半導體裝置、及其製造方法。半導體裝置例如是由半導體元件形成的積體電路、顯示器、無線標簽、IC標簽等。顯示器例如是包括液晶顯示器、發光顯示器、DMD（數位微鏡設備）、PDP（電漿顯示器）、FED（場發射顯示器）、電泳顯示器（電子紙）等。TFT例如是參差TFT、以及反向參差TFT（通道蝕刻型TFT或通道保護型TFT）。
在本發明中，顯示器指的是使用顯示元件的裝置，即圖像顯示器。此外，諸如可撓印刷電路(FPC)或TAB（帶自動接合）帶或TCP（帶載送封裝）之類的連接器連接到顯示面板的模組，IC（積體電路）和CPU直接藉由COG（玻璃上晶片）方法安裝在顯示元件上的模組都包含於顯示器中。
本發明提供上述膜圖案、具有膜圖案的基底、半導體元件、或具有半導體裝置的液晶電視機或EL電視機。
藉由使用根據本發明的具有低濕水性的第一掩罩圖案和具有高濕水性的第二掩罩圖案，可在所希望的位置上形成所希望的形狀的膜圖案。可在所希望的位置上選擇性地形成充當層間絕緣膜、偏振膜、閘極絕緣膜等的膜。而且，由於可不用使用光阻掩罩圖案進行曝露和顯影處理來形成具有膜圖案和接觸孔的絕緣膜，與傳統技術相比能夠顯著地簡化處理。
藉由在具有低濕水性的掩罩圖案上照射電漿、鐳射或電子束，可進一步降低濕水性。
藉由使用由用於形成排斥液體表面的材料形成的掩罩圖案，可在所希望的位置上形成所希望的形狀的膜圖案。可在所希望的位置上選擇性地形成充當層間絕緣膜、偏振膜、閘極絕緣膜等的膜。而且，由於可不用使用光阻掩罩圖案進行曝露和顯影處理來形成具有膜圖案和接觸孔的絕緣膜，與傳統技術相比能夠顯著地簡化處理。由於掩罩圖案具有排斥液體表面，不形成親液材料形成的膜，從而可藉由簡化的處理容易地去除掩罩圖案以及形成良好的接觸孔。
藉由對由用於形成排斥液體表面的材料形成的掩罩圖案照射電漿、鐳射或電子束等，可進一步提高液體排斥性。
藉由在形成具有低濕水性的掩罩圖案、由用於形成排斥液體表面的材料形成的膜圖案、導電膜等之前施加微滴排放方法，可藉由改變基底和噴嘴的相對位置來將微滴排放在任意位置上，噴嘴是含有上述膜的材料的微滴的排放孔。由於可根據噴嘴直徑、要排放的微滴的量、以及噴嘴和形成排放的微滴的基底之間的移動速率的相對關係來控制要形成的圖案的厚度和寬度，因此可藉由排放可高精度地在所希望的位置形成這些膜。由於可省略印刷處理，即使用掩罩圖案的曝露和顯影處理，因此可相當地簡化處理並降低成本。藉由使用微滴排放方法，可在任意位置形成圖案，可控制圖案的厚度和寬度。因此，可以高産量低成本地製造即使是一邊長大於1至2m的大型半導體基底。
根據本發明，以此方式，可藉由簡單的處理，高精度地形成膜圖案、具有膜圖案的基底、具有接觸孔的絕緣膜、以及具有這些的半導體元件和半導體裝置。此外，本發明可提供以低成本和高産量製造半導體元件和半導體裝置的方法。
雖然將藉由參考附圖，舉例說明來充分描述本發明，但是要瞭解習於此技藝者而言，顯然可知各種變化和修改。因此，除非這種變化和修改背離了下文中界定的本發明的範圍，否則，它們都應包含於本發明之中。注意，實施方式中的相同的部分以相同的代號標主，並省略對其的詳細說明。
[實施方式1]
在該實施方式中，參考圖1描述使用具有低濕水性的掩罩圖案形成具有所希望的形狀的膜圖案的步驟。注意，該實施方式中所描述的掩罩圖案是用於形成膜圖案的掩罩圖案。
如圖1A所示，基底101上形成第一膜102。藉由微滴排放方法、噴墨方法等在第一膜上形成具有低濕水性的第一掩罩圖案103。在此，微滴排放方法用作為形成掩罩圖案的方法。
作為基底101，可使用玻璃基底、石英基底、以諸如氧化鋁之類的絕緣物質形成的基底、能夠抵抗後續步驟的處理熱量的塑膠基底、矽晶片、金屬基底等等。在該情況下，較佳的是形成絕緣膜，用於防止雜質等從基底側（如氧化矽(SiOx)、氮化矽(SiNx)、氧氮化矽(SiOxNy)(x>y)、以及氧氮化矽(SiNxOy)(x>y)膜）分散。也可使用上面形成有諸如氧化矽和氮化矽之類的絕緣膜的諸如不銹鋼之類的金屬板或半導體基底。又，可使用320×400mm、370×470mm、550×650mm、600×720mm、680×880mm、1000×1200mm、1100×1250mm、或1150×1300尺寸的基底作為基底101。在此，使用玻璃基底作為基底101。
在使用塑膠基底作為基底101的情況下，較佳的是使用具有較高的玻璃轉換溫度的PC（聚碳酸酯）、PES（聚乙烯碸）、PET（聚對苯二甲酸乙酯）、PEN（聚萘二甲酸乙酯）等。
作為第一膜102，可使用藉由噴塗方法、汽相沈積方法、CVD方法、塗敷方法等形成的絕緣層、導電層以及半導體層中的任一種。已知的無機絕緣材料或有機絕緣材料可適當地用於由絕緣層形成的第一膜102。代表性地，可藉由微滴排放方法、施加方法或印刷方法形成SiO2 和具有Si－CH3 鍵的同類物等，典型地為聚醯亞胺、聚醯胺、聚酯、丙烯酸、PSG（磷矽酸鹽玻璃）、BPSG（硼磷矽酸鹽玻璃）、膜、矽酸鹽SOG（玻璃上旋塗）、烷氧基矽酸鹽SOG、聚矽氮烷SOG、以及矽氧烷聚合物。又，可藉由PVD（物理汽相沈積）方法、CVD（化學汽相沈積）方法、以及熱氧化方法形成氮化矽、氧氮化矽、氧化矽等。而且，可藉由汽相沈積方法、陽極氧化方法等形成諸如Ag、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr以及Ba之類的金屬氧化物。在此，藉由噴塗方法形成氧化矽膜。
作為用於由導電層形成的第一膜102的材料，可使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等的金屬、合金或金屬氮化物。此外，可適當地使用用於透光導電膜的氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、鎵摻雜的氧化鋅(GZO)、包含氧化矽的氧化銦錫、有機銦、有機錫等。此外，可使用包含1至20%的鎳的鋁。在此，使用鋁形成第一導電層。
作為用於由半導體層形成的第一膜102的材料，可形成具有使用矽、鍺化矽(SiGe)等的非晶形態半導體、具有非晶形態和晶態的半非晶形態半導體、在非晶形態半導體中可觀察到0.5至20nm的晶粒微晶半導體、以及晶體半導體中的任何一個的膜。此外，也可使用諸如聚亞噻吩亞乙烯(polythienylene vinylene)、聚2，5－亞噻吩亞乙烯(poly(2,5－thienylene vinylene))、聚乙炔、聚乙炔衍生物、以及聚芳撐亞乙烯基(polyarylene vinylene)之類的有機半導體材料。
在此，藉由CVD方法形成氧化矽膜作為第一膜。
第一掩罩圖案充當用於形成在以後形成的膜圖案的掩罩。因此，較佳的是第一掩罩圖案具有低濕水性。
藉由形成在預定位置具有高濕水性的絕緣層並在表面上照射氟電漿，形成第一掩罩圖案103。又，可藉由提供具有電介質並産生電漿的電極來進行電漿處理，使得曝露於使用空氣、氧氣或氮氣的電漿。在該情況下，不要求電介質覆蓋電極的整個表面。作為電介質，可使用含氟樹脂。藉由使用含氟樹脂，在絕緣層的表面上形成CF2 鍵，從而表面特性被調製，且濕水性降低。
作為用於絕緣膜的材料，可使用藉由將諸如聚乙烯醇(PVA)之類的水溶性樹脂與H2 O溶液混合而獲得的材料。而且，也可混合PVA和其他水溶性樹脂。此外，可使用諸如丙烯酸類樹脂、聚醯亞胺樹脂、三聚氰胺樹脂、聚脂樹脂、聚碳酸酯樹脂、酚醛樹脂、環氧樹脂、聚縮醛樹脂、聚醚、聚氨酯、聚醯胺（尼龍）、呋喃樹脂、鄰苯二甲酸二烯丙脂樹脂、以及光阻等之類的有機樹脂。
可藉由微滴排放方法、絲網（模板）印刷方法、膠印（平版）印刷方法、凸版印刷方法、或凹版（凹雕）印刷方法等來形成絕緣層。從而，可在預定位置形成絕緣層。
可藉由施加或排放具有低濕水性的材料來形成第一掩罩圖案103。具有低濕水性的材料典型的為具有碳氟鏈的化合物。具有碳氟鏈的該化合物例如是由化學式：Rn－Si－X( 4 － n ) （n＝1、2和3）表示的矽烷偶聯劑。在此，R包含諸如烴基之類的相對較惰性的基團(group)。此外，X表示水解基團，它與基底表面上的吸附的水或羥基縮合而結合，如鹵素、甲氧基、乙氧基或乙醯氧基等。
藉由使用具有適合於R的氟烷基的氟矽烷偶聯劑（氟烷基矽烷(FAS)）作為代表性的矽烷偶聯劑的例子，可降低濕水性。FAS的R具有可表示為(CF3 )(CF2 )x(CH2 )y 的結構（x：從0至10的整數，y：從0至4的整數）。在多個R或X結合於Si的情況下，R或X可以全部相同或不同。具有代表性地來說，FAS是諸如十七氟四氫癸基三乙氧基矽烷、十七氟四氫癸基三氯矽烷、十三氟四氫辛基三氯矽烷以及三氟丙基三甲氧基矽烷之類的氟烷基矽烷（下文中稱為FAS）。
作為具有低濕水性的溶劑，使用諸如正戊烷、正己烷、正庚烷、正辛烷、正癸烷、二環戊烷、苯、甲苯、二甲苯、四甲基苯、茚、四氫化萘、十氫化萘、以及鯊烯或四氫呋喃之類的烴類溶劑。
作為具有低濕水性的化合物的例子，可使用具有碳氟化合物鏈的材料（含氟樹脂）。作為含氟樹脂，可使用聚四氟乙烯（PTFE；聚四氟乙烯樹脂）、全氟烷氧基矽鏈烷(perfluoroalkoxyalkane)（PFA；四氟乙烯－全氟烷基乙烯基醚共聚樹脂）、全氟乙烯丙烯共聚物（PFEP；四氟乙烯六氟丙烯共聚物樹脂）、乙烯－四氟乙烯共聚物（ETFE；四氟乙烯－乙烯共聚物樹脂）、聚偏二氟乙烯（PVDF；聚偏二氟乙烯樹脂）、聚三氟氯乙烯（PCTFE；聚三氟氯乙烯樹脂）、乙烯－三氟氯乙烯共聚物（ECTFE；聚三氟氯乙烯－乙烯共聚物樹脂）、聚四氟乙烯－全氟間二氧雜環戊烯(perfluorodioxol)共聚物(TFE/PDD)、聚氟乙烯（PVF；氟乙烯樹脂）等。
接著，使用乙醇清潔附有低濕水性材料的表面，從而可形成相當薄的且具有低濕水性的第一掩罩圖案。
在形成具有精細形狀的膜圖案的情況中，較佳的是在第一膜102上形成的第一掩罩圖案103具有如圖7A所示的閉環形狀。在該情況下，如圖7B所示，在具有閉環形狀的掩罩圖案中排放具有高濕水性的材料111，然後進行乾燥和烘焙處理。因此，如圖7C所示，可以任意的形狀形成具有高濕水性的膜圖案121。在圖7C中，去除掩罩圖案，掩罩圖案的化合物122存在於薄膜的表面上。
用於微滴排放方法的噴嘴的直徑設置為0.1至50μm（較佳的為0.6至26μm），從噴嘴排放的化合物的量設置為0.00001至50pl（較佳的為0.0001至10pl）。該量隨著噴嘴的直徑而成比例地增加。而且，較佳的是正被處理的物件與噴嘴的排放口盡可能地靠近，以將微滴排到所希望的位置，距離較佳地設置為0.1至2mm。
注意，用於微滴排放方法的化合物的黏度較佳的為300mPa．s或更少，或更佳的為50mPa．s或更少，以用於防止乾燥和用於從排放口平緩地排放化合物。注意到，可根據所使用的溶劑和施加方式來適當地控制化合物的黏度、表面張力等。
如圖1B所示，與第一掩罩圖案相比具有高濕水性的材料111被施加在第一膜102上的第一掩罩圖案103內。
在此，參考圖29描述具有低濕水性的區域和具有高濕水性的區域之間的關係。具有低濕水性的區域（圖29中的第一掩罩圖案103）是如圖29所示的相對於第一膜102的表面的液體接觸角θ1大的區域。在該表面上，液體以半球面形狀被排斥。另一方面，具有高濕水性的區域（圖1B中的具有高濕水性的材料111形成的區域）是相對於第一膜102的表面的液體接觸角θ2小的區域。在該表面上，液體像是可能要擴展。
因此，在具有不同接觸角的兩個區域彼此接觸的情況中，具有相對較小的接觸角的區域成為具有高濕水性的區域，而具有較大接觸角的區域成為具有低濕水性的區域。在該兩個區域上施加或排放溶劑時，溶劑在具有高濕水性的區域的表面上擴展，而在具有低濕水性的區域和具有高濕水性的區域之間的邊界上縮退為半球面形狀。
較佳的是，具有低濕水性的區域的接觸角θ1和具有高濕水性的區域的接觸角θ2之間的差為30°或更大，更佳的為40°或更大。結果，具有高濕水性的區域的材料在具有低濕水性的區域的表面上以半球面形狀被排斥，從而，可以自對準的方式形成每個掩罩圖案。因此，在描述為用於形成第一掩罩圖案103的材料的物質和方法之中，在接觸角之間的差為30°或更大，或更佳的為40°或更大的情況下，由具有較小接觸角的材料形成的區域變為具有高濕水性的區域，而具有較大接觸角的區域變為具有低濕水性的區域。類似地，在隨後將描述為作為具有高濕水性的材料111的物質之間，在接觸角之間的差為30°或更大，或更佳的為40°或更大的情況下，由具有較小接觸角的材料形成的區域變為具有高濕水性的區域，而由具有較大接觸角的材料形成的區域變為具有低濕水性的區域。
在表面具有凸起和凹陷的情況下，在具有低濕水性的區域中，接觸角變得更小。也就是說，濕水性被降低。另一方面，在具有高濕水性的區域中，接觸角變得更大。也就是說，濕水性提高。因此，藉由在具有凸起和凹陷的每個表面上施加或排放具有低濕水性的材料和具有高濕水性的材料，並進行烘焙處理，可形成端部均勻的層。
作為具有高濕水性的材料111，可適當地使用與第一掩罩圖案相比具有高濕水性的絕緣材料、導電材料以及半導體材料。作為代表，絕緣材料是諸如丙烯酸類樹脂、聚醯樹脂、三聚氰胺甲醛樹脂、聚酯樹脂、聚碳酸酯樹脂、酚醛樹脂、環氧樹脂、聚縮醛樹脂、聚醚、聚氨酯、聚醯胺（尼龍）、呋喃樹脂以及鄰苯二甲酸二烯丙脂樹脂之類的有機樹脂，也可以使用矽氧烷聚合物、聚矽氮烷、PSG（磷矽酸鹽玻璃）、BPSG（硼磷矽酸鹽玻璃）。
而且，也可使用水、酒精溶液、醚溶液、使用諸如二甲基甲醯胺、二甲基乙醯胺、二甲亞碸、N－甲吡咯烷酮、六甲基磷胺(hexamethylphosphamidon)、氯仿、二氯甲烷之類的溶劑的溶液。
此外，可使用溶劑中溶解或分散的導體作為導電材料的代表。作為導體，可使用諸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr以及Ba之類的金屬、鹵化銀微粒、或可分散的毫微粒。可選地，可使用ITO、包含用於光透射膜的氧化矽、有機銦、有機錫、氧化鋅(ZnO)、氮化鈦的ITO等。
此外，也可使用眾多溶解或散佈的上述導體。
作為半導體材料的代表，可使用有機半導體材料。較佳的是，具有共軛雙鍵作為主鏈的π－電子共軛高分子量材料用作為有機半導體材料。代表性地來說，可使用諸如聚噻吩、聚（3－烷基噻吩）、聚噻吩衍生物以及並五苯之類的可熔的高分子量材料。
可藉由微滴排放方法、噴墨方法、旋塗塗敷方法、輥塗方法、槽隙塗敷方法等來施加與第一掩罩圖案相比具有較高濕水性的材料。
接著，如圖1C所示，藉由對與第一掩罩圖案相比具有較高濕水性的材料進行乾燥和烘焙，形成膜圖案121。因此，在絕緣膜具有高濕水性的情況下，膜圖案形成為具有所希望的形狀的絕緣層。此外，在導電材料具有高濕水性的情況下，膜圖案形成為具有所希望的形狀的導電層。在半導體材料具有高濕水性的情況下，膜圖案形成為具有所希望的形狀的半導體層。注意，在該步驟中，第一掩罩圖案的溶劑被蒸發，在第一膜102的表面上留下化合物或滲透入第一膜102。注意到，可藉由諸如使用氧氣進行灰化、濕蝕刻、乾蝕刻之類的已知蝕刻方法來去除留在第一膜102的表面上的化合物。在圖1C中，122表示滲透入第一膜102中的掩罩圖案的化合物。在該步驟中，可根據具有高濕水性的材料適當地進行乾燥和烘焙。
作為上述步驟的替代，在乾燥第一掩罩圖案的溶劑之後可施加具有高濕水性的材料。也就是說，在藉由使用具有低濕水性的材料在第一膜102上形成第一掩罩圖案103之後，如圖24B所示，乾燥第一掩罩圖案。此時，第一掩罩圖案的化合物留在第一掩罩的表面上，或滲透入膜。在圖24B中，122表示滲透入第一掩罩圖案的化合物的區域。接著，如圖24C所示，排放一種與第一掩罩圖案相比具有高濕水性的材料。在該情況下，第一掩罩圖案的化合物122留在形成第一掩罩圖案的區域中，因此，與第一掩罩圖案相比具有較高濕水性的材料被排斥，並被選擇性地施加，如圖24C所示。此後，對與第一掩罩圖案相比具有較高濕水性的材料進行適當地乾燥或烘焙，以形成膜圖案121。
藉由上述步驟，不用使用已知的微影術就能形成具有所希望的形狀的膜圖案。因此，可顯著地減少製造步驟的數量。
[實施方式2]
在本實施方式中，參考圖32A至32C描述使用由用於形成排斥液體表面的材料形成的掩罩圖案形成具有所希望的形狀的膜圖案的步驟。注意，該實施方式中所描述的掩罩圖案是用於形成膜圖案的掩罩圖案。
如圖32A所示，基底1001上形成第一膜1002。藉由微滴排放方法、噴墨方法等在第一膜上形成保護膜（第一掩罩圖案）1003。在此，微滴排放方法用於形成掩罩圖案。較佳的是，第一膜1002具有親液表面。在基底1001具有親液表面的情況中，不要求形成第一膜。
基底1001可以是玻璃基底、石英基底、以諸如氧化鋁之類的絕緣物質形成的基底、能夠抵抗後續步驟的處理熱量的塑膠基底、矽晶片、金屬基底等等。在該情況下，較佳的是形成絕緣膜，用於防止雜質等從基底側（如氧化矽(SiOx)、氮化矽(SiNx)、氧氮化矽(SiOxNy)(x>y)、以及氧氮化矽(SiNxOy)(x>y)膜）分散。此外，也可使用表面形成有諸如氧化矽或氮化矽之類的絕緣膜的諸如不銹鋼之類的金屬板或半導體基底。
較佳的是第一膜102具有親液表面。雖然在此示出了膜，但是也可使用具有親液表面的構件。
可藉由使用用於形成親液表面的溶液來形成第一掩罩圖案103。用於形成親液表面的溶液的化合物典型的為由化學式：Rn－Si－x( 4 － n ) （n＝1、2和3）表示的矽烷偶聯劑。在此，R包含諸如烴基之類的相對較惰性的基團(group)。此外，X表示水解基團，它與基底表面上的吸附的水或羥基縮合而結合，如鹵素、甲氧基、乙氧基或乙醯氧基等。
藉由使用具有適合於R的氟烷基的氟矽烷偶聯劑（氟烷基矽烷(FAS)）作為代表性的矽烷偶聯劑的例子，可提高液體排斥性。FAS的R具有可表示為(CF3 )(CF2 )x (CH2 )y 的結構（x：從0至10的整數，y：從0至4的整數）。在多個R或X結合於Si的情況下，R或X可以全部相同或不同。具有代表性地來說，FAS是諸如十七氟四氫癸基三乙氧基矽烷、十七氟四氫癸基三氯矽烷、十三氟四氫辛基三氯矽烷以及三氟丙基三甲氧基矽烷之類的氟烷基矽烷（下文中稱為FAS）。
作為用於形成排斥液體表面的溶劑，使用諸如正戊烷、正庚烷、正辛烷、正癸烷、二環戊烷、苯、甲苯、二甲苯、四甲基苯、茚、四氫化萘、十氫化萘、以及鯊烯或四氫呋喃之類的烴類溶劑。
作為用於形成排斥液體表面的化合物的實施例，可使用具有碳氟化合物鏈的材料（含氟樹脂）。作為含氟樹脂，可使用聚四氟乙烯（PTFE；聚四氟乙烯樹脂）、全氟烷氧基烷perfluoroalkoxyalkane（PFA；四氟乙烯－全氟烷即乙烯基醚共聚樹脂）、全氟乙烯丙烯共聚物（PFEP；四氟乙烯六氟丙烯共聚物樹脂）、乙烯－四氟乙烯共聚物（ETFE；四氟乙烯－乙烯共聚物樹脂）、聚偏二氟乙烯（PVDF；聚偏二氟乙烯樹脂）、聚氯三氟乙烯（PCTFE；聚三氟氯乙烯樹脂）、乙烯－三氟氯乙烯共聚物（ECTFE；聚三氟氯乙烯－乙烯共聚物樹脂）、聚四氟乙烯－全氟間二氧雜環戊烯共聚物(TFE/PDD)、聚氟乙烯（PVF；氟乙烯樹脂）等。
也可使用不形成排斥液體表面（即形成親液表面）的有機材料，在該情況下，有機材料應用CF4 電漿等進行處理，以獲得液體排斥性。例如，在電漿處理之前，可使用藉由將諸如聚乙烯醇(PVA)之類的水溶性樹脂與H2 O等溶液混合而獲得的材料。而且，也可組合使用PVA和其他水溶性樹脂。注意，即使在掩罩圖案具有排斥液體表面的情況下，也可藉由進行電漿處理等進一步加強排斥性。
在形成具有精細形狀的膜圖案的情況中，較佳的是在具有親液表面的第一膜1002上形成的第一掩罩圖案1003具有閉環形狀。在該情況下，如圖33B所示，在具有閉環形狀的掩罩圖案中排放第二溶液1011，然後進行乾燥和烘焙處理。因此，如圖33C所示，可形成具有任意的形狀的膜圖案1021。在圖33C中，去除掩罩圖案，掩罩圖案的化合物1022留在親液表面上。
用於微滴排放方法的噴嘴的直徑設置為0.1至50μm（較佳的為0.6至26μm），從噴嘴排放的化合物的量設置為0.00001至50pl（較佳的為0.0001至10pl）。該量隨著噴嘴的直徑而成比例地增加。而且，較佳的是正被處理的物件與噴嘴的排放口盡可能地靠近，以將微滴排到所希望的位置，距離較佳地設置為0.1至2mm。
注意，用於微滴排放方法的化合物的黏度較佳的為300mPa．s或更少，或更佳的為50mPa．s或更少，以用於防止乾燥和用於從排放口平緩地排放化合物。注意到，可根據所使用的溶劑和施加方式來適當地控制化合物的黏度、表面張力等。
如圖32B所示，第二溶液1011施加在第一掩罩圖案1003內。作為第二溶液，可使用親液溶劑。作為代表，親液溶液是諸如丙烯酸類樹脂、聚茚樹脂、三聚氰胺甲醛樹脂、聚脂樹脂、聚碳酸酯樹脂、酚醛樹脂、環氧樹脂、聚縮醛樹脂、聚醚、聚氨酯、聚醯胺（尼龍）、呋喃樹脂以及鄰苯二甲酸二烯丙脂樹脂之類的有機樹脂，也可以是矽氧烷和聚矽氮烷。由，也可使用水、酒精溶液、醚溶液、使用諸如二甲基甲醯胺、二甲基乙醯胺、二甲亞碸、N－甲基吡咯烷酮、六甲基磷胺、氯仿、二氯甲烷之類的溶劑的溶液。可藉由微滴排放方法、噴墨方法、旋塗塗敷方法、輥塗方法、槽隙塗敷方法等來施加第二溶液。
接著，如圖32C所示，藉由對第二溶液1011進行乾燥和烘焙，形成膜圖案1021。在該過程中，掩罩圖案的溶劑被蒸發，在第一膜1002的表面上留下化合物或滲透入膜。注意到，可藉由諸如使用氧氣進行灰化、濕蝕刻、乾蝕刻之類的已知蝕刻方法來去除留在第一膜1002的表面上的化合物。在圖32C中，1022表示滲透入第一膜1002中的掩罩圖案的化合物。在該步驟中，可根據第二溶液的材料適當地進行乾燥和烘焙。
作為上述步驟的替代，在乾燥第一掩罩圖案的溶劑之後可施加第二溶液。也就是說，在藉由如圖34A所示使用用於形成排斥液體表面的溶液在第一膜1002上形成第一掩罩圖案1003之後，如圖34B所示，乾燥第一掩罩圖案。此時，第一掩罩圖案的化合物留在第一膜1002的表面上，或滲透入膜。在圖34B中，1022表示第一掩罩圖案的化合物滲透入第一膜的區域。接著，如圖34C所示，施加親液的第二溶液。在該情況下，第一掩罩圖案的化合物1022留在形成第一掩罩圖案的區域中，因此，第二溶液被排斥，並被選擇性地施加，如圖34C所示。此後，對第二溶液進行適當地乾燥或烘焙，以形成第二膜圖案1021。
藉由上述步驟，不用使用已知的微影術就能形成具有所希望的形狀的膜圖案。因此，可顯著地減少製造步驟的數量。
[實施方式3]
下面的實施方式和實施例將參考實施方式1進行描述。然而，也可適當地適用實施方式2。
在該實施方式中，參考圖2A至2C描述使用具有低濕水性的第一掩罩圖案和具有高濕水性的第二掩罩圖案形成具有所需形狀的膜圖案的步驟。注意，該實施方式中描述的第一掩罩圖案是用於形成第二掩罩圖案的掩罩圖案。第二掩罩圖案是用於蝕刻的掩罩圖案。
如圖2A所示，第一基底101上形成第一膜201，第一膜201上形成第二膜202。對第一膜使用適當的材料。作為第二膜，可使用與實施方式1中第一膜102的材料類似的材料。
接著，藉由微滴排放方法施加具有低濕水性的材料夾在第二膜202上形成具有低濕水性的第一掩罩圖案103。此時，具有高濕水性的材料與具有低濕水性的材料一起被乾燥和烘焙。
接著，如圖2B所示，施加具有高濕水性的材料，以形成具有高濕水性的第二掩罩圖案212。具有高濕水性的材料比具有低濕水性的材料具有更高的濕水性，因此，在與第一掩罩圖案103接觸的部分，它被排斥。如圖2B所示，具有高濕水性的材料施加在不形成第一掩罩圖案的區域中。可藉由微滴排放方法、噴墨方法、旋塗塗敷方法、輥塗方法、槽隙塗敷方法等來施加具有高濕水性的材料。此後，依據所需，對具有高濕水性的材料進行乾燥和烘焙。因此，可形成作為用於蝕刻的掩罩圖案的第二掩罩圖案212。
接著，如圖2C所示，去除第一掩罩圖案103。在該實施方式中，藉由灰化來去除第一掩罩圖案103。此後，藉由諸如乾蝕刻和濕蝕刻之類的已知方法蝕刻第二膜的曝露區域，從而可形成具有所希望的形狀的膜圖案221。在第一掩罩圖案具有柱形或圓柱形形狀的情況下，膜圖案具有接觸孔。
如圖2D所示，可藉由去除第二掩罩圖案曝露具有所希望的形狀的膜圖案221。
藉由上述過程，不用使用已知的微影術就能形成具有所希望的形狀的膜圖案。因此，可顯著地減少製造步驟的數量。此外，與傳統技術相比，可以更少的步驟形成膜圖案或良好的接觸孔。
[實施方式4]
下文中描述的是半導體元件的製造方法。注意，在該實施方式中，採用TFT作為半導體元件的例子，然而，本發明不限於此。作為有機半導體電晶體，可使用二極體、MIM元件、記憶元件、光電轉換器、電容器、電阻器等。
在該實施方式中，參考圖3A至3D描述使用本發明的形成通道蝕刻型TFT作為用作半導體元件的反向參差的TFT的代表的步驟。
如圖3A所示，在基底101上形成閘極電極301。藉由微滴排放方法、印刷方法、電場電鍍方法、PVD方法、CVD方法形成閘極電極301。在藉由使用PVD方法和CVD方法形成導電層的情況中，藉由實施方式3中的方法或微影術，在導電層上形成掩罩圖案，從而藉由蝕刻成所希望的形狀來形成閘極電極。在該實施方式中，在基底上選擇性地排放包含導電材料的化合物。在該情況中，作為蝕刻步驟，不要求使用掩罩圖案，可顯著地簡化製造步驟。
在藉由微滴排放方法形成閘極電極的情況中，從排放孔排放的化合物可以是從溶解或分散於溶劑中的實施方式1中所描述的具有低濕水性的材料中選擇出的導體。此外，可藉由疊層導電層來形成閘極電極301。
考慮到電阻率，從排放孔排放出的化合物較佳的是溶解或分散于溶劑中的金、銀或銅中的任一種。更佳的是，使用電阻率低且成本低的銀或銅。然而，在使用銅的情況下，較佳的是相結合地形成阻擋膜，以防止雜質。溶劑可以是諸如如醋酸丁酯和乙酸乙酯之類的酯、如異丙醇和乙醇之類的醇、如甲基乙基甲酮和丙酮之類的有機溶劑等。
關於阻擋層，在使用銅作為佈線的情況下，較佳的使用諸如氮化矽、氧氮化矽、氮化鋁、氮化鈦和氮化鉭(TaN)之類的包含氮的絕緣的或導電的物質。也可藉由微滴排放方法形成上述物質。
注意，用於微滴排放方法的化合物的黏度較佳的為5至20mPa.s，用於防止乾燥和從排放口平滑排放化合物。較佳的是，表面張力為40mN/m或更小。注意，可根據使用的溶劑和施加方式適當地控制化合物的黏度等。作為例子，藉由將氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、鎵摻雜的氧化鋅(GZO)、包含氧化矽的氧化銦錫、或有機錫溶解或分散於溶劑中獲得的化合物的黏度為5至20mPa.s，藉由將銀溶解或分散於溶劑中獲得的化合物的黏度為5至20mPa.s，以及藉由將金溶解或分散於溶劑中獲得的化合物的黏度是10至20mPa.s。
較佳的是，導體的顆粒的直徑盡可能地小，以防止噴嘴阻塞並用於形成精細的圖案，雖然這是與每個噴嘴的直徑和所希望的圖案形狀有關的。較佳的是，顆粒的直徑為0.1μm或更小。藉由諸如電解方法、霧化方法以及濕還原方法之類的已知方法來形成化合物。顆粒尺寸一般為大約0.5至10μm。然而，當藉由氣相蒸發方法形成導體時，分散劑所保護的毫微分子大約是7nm，這是非常小的。當藉由塗敷劑覆蓋毫微顆粒的表面時，毫微顆粒在溶劑中不會凝結。室溫下毫微顆粒穩定地分散。也就是說，毫微顆粒實質上呈現出與液體相同的性態。因此，較佳的是使用塗敷劑。
可在低壓力下進行排放化合物的步驟。這是因為，排放的化合物的溶劑揮發直到它降落在正被處理的物件上，因此可省略或縮短用於乾燥和烘焙的後續步驟。在排放合成物之後，利用鐳射照射、快速熱退火、熱熔爐等，在大氣壓力或低壓下進行乾燥和烘焙步驟之一或兩者。雖然乾燥和烘焙的目的、溫度和時間不同，但是兩者都是熱處理。例如，以100℃進行三分鐘的乾燥，以200至350℃進行15至120分鐘的烘焙。為了順利地執行乾燥和烘焙步驟，可加熱基底，其溫度可設置在100至800℃（較佳的是200至350℃），雖然這取決於基底的材料等。藉由該步驟，溶液中的溶劑揮發，或者化學地去除分散劑，周圍的樹脂固化且收縮，從而加速了熔融和焊接。該步驟在氧氣環境、氮氣環境或空氣中進行。然而，較佳的是在氧氣環境中進行該步驟，在該環境中，容易去除溶解或分散有金屬元素的溶劑。
注意，藉由微滴排放方法形成的導電層是藉由三維地隨機疊加微細顆粒來形成的。也就是說，由三維塊集顆粒形成導電層。
因此，其表面具有細微的凸起和凹陷。此外，當藉由光吸收層的熱及其保溫時間烘焙細微的顆粒時，顆粒的粒徑增大。因此，形成了具有大的凸起和凹陷的層。
可藉由使用連續振盪或脈衝振盪氣體雷射器或固態雷射器來照射鐳射。作為前者的雷射器，使用準分子雷射器、YAG雷射器等，使用諸如摻雜有Cr、Nd等的YAG和YVO4 之類的晶體的雷射器用作為後者的固態雷射器。考慮到鐳射的吸收率，較佳的是使用連續振盪雷射器。此外，也可使用稱為混合鐳射照射方法的方法，其中脈衝振盪和連續振盪相組合。雖然，取決於基底的抗熱特性，較佳的是藉由瞬間照射鐳射數微秒至數十秒來施加熱處理。藉由使用紅外燈或用於照射紫外光至紅外光或鹵素燈快速地升高溫度，暫態地施加熱量達數微秒至數分鐘，在惰性氣體中進行快速熱退火(RTA)。暫態地進行該處理，因此，有利的是僅最外面的表面的薄膜實質上被加熱，而下層膜不受到影響。
接著，在閘極電極301上形成閘極絕緣膜302。藉由使用諸如電漿CVD方法或濺射方法之類的薄膜形成方法，由包含氮化矽、氧化矽以及其他矽化物的絕緣膜的單層或多層結構來形成閘極絕緣膜302。較佳的是，以氮化矽膜（氧氮化矽膜）、氧化矽膜、氮化矽膜（氧氮化矽膜）的順序從與閘極電極層接觸的一側疊層地形成閘極絕緣層。利用該結構，閘極電極與氮化矽膜接觸，因此，可防止由於氧化造成劣化。
接著，在閘極絕緣膜302上形成第一半導體膜303。作為第一半導體膜303，使用具有非晶形態半導體、非晶形態和晶態混合的半非晶形態半導體（也稱為SAS）、在非晶形態半導體中可觀察到0.5至20nm的晶粒的微晶半導體、以及晶體半導體中的任何一個的膜。特別地，可觀察到0.5至20nm的晶粒的微晶稱為微晶體。可由10至60nm厚的半導體膜形成包含矽、鍺化矽(SiGe)等的膜。
SAS具有介於非晶結構和晶體結構（包括單晶和多晶結構）之間的中間結構，它是具有自由能穩定的第三狀態的半導體。又，SAS包括具有近程有序和晶格畸變的結晶區域。在矽是主要成份的情況下，可至少在膜的一部分中觀察到0.5至20nm的結晶區域，並且拉曼光譜從520cm－ 1 向低頻側偏移。藉由X射線衍射測量到(111)和(220)的衍射峰值，這是由Si晶格引起的。又，包含至少1原子%的氫或氦，以便終止懸空鍵(dangling bond)。
藉由輝光放電（電漿CVD）沈積矽氣體來形成SAS。矽氣體典型的為SiH4 、以及Si2 H6 、SiH2 Cl2 、SiH Cl3 、SiCl4 、SiF4 等。藉由用氫或氫和諸如氦、氬、氪、氖之類的惰性氣體中的一個或多個來稀釋矽，可容易地形成SAS。較佳地用10至1000倍的稀釋比來稀釋矽氣體。藉由輝光放電分解進行的膜的反應産生可在0.1至133Pa的壓力下進行。輝光放電可以1至120MHz的功率形成，更佳的是用13至60MHz的RF功率形成。較佳的是，用於加熱基底額定溫度為300°C或更低，更佳的為100至250°C。
又，可藉由加熱或照射鐳射使非晶形態半導體結晶化來形成晶體半導體。此外，可直接形成晶體半導體。在該情況下，使用諸如GeF4 或F2 之類的含氟氣體和諸如SiH4 和Si2 H6 之類的矽烷氣體，藉由使用熱或電漿來直接形成晶體半導體膜。
接著，形成導電的第二半導體膜304。在形成n通道型TFT的情況下，導電的第二半導體膜304中添加了來自元素周期表的第15族中的元素，代表性的為磷或砷。在形成p通道型TFT的情況中，添加來自元素周期表的第13族的元素，代表性的為硼。使用添加有含來自第13族或15族的諸如硼、磷和砷之類的元素的氣體的矽氣體，藉由電漿CVD方法，沈積第二半導體膜304。在形成半導體膜之後，可藉由在半導體膜上施加含有來自第13或15族的元素的溶液並照射鐳射來形成導電的第二半導體膜。作為鐳射，適當地使用來自已知的脈衝振盪雷射器或連續振盪雷射器的鐳射。
接著，藉由微滴排放方法在導電的第二半導體膜304上形成第一掩罩圖案305。較佳的是，第一掩罩圖案305由具有芳香環和雜環作為主鏈結構、具有較少脂族部分、並包含雜原子團的耐熱的高分子量的材料形成。這種高分子量材料典型的為聚醯亞胺或聚苯並咪唑。在使用聚醯亞胺的情況中，從噴嘴向第二半導體膜304上排放含聚醯亞胺的化合物，在200°C烘焙30分鐘。
接著，藉由使用第一掩罩圖案305，蝕刻第一半導體膜303和第二半導體膜304，形成具有所希望的形狀的第一半導體區域312和第二半導體區域313。作為蝕刻氣體，可使用由Cl2 、BCl3 、SiCl4 、CCl4 等表示的含氯氣體、由CF4 、SF6 、NF3 、CHF3 等表示的含氟氣體、或O2 。蝕刻後，去除第一掩罩圖案305。
接著，藉由微滴排放方法排放導電材料，在第二半導體區域313上形成源極電極和汲極電極314。作為導電材料，可使用與溶解或分散於溶劑中的閘極電極301的材料類似的材料。在此，選擇性地排放含Ag的化合物（下文中稱為Ag膏(paste)），藉由照射鐳射或熱處理適當地進行乾燥和烘焙處理，以形成每個厚度為600至800nm的電極。
藉由在O2 中進行烘焙處理，包含於Ag膏中的諸如黏合劑（熱固化樹脂）等之類的有機物質被分解，從而可形成幾乎沒有有機物質的Ag膜。而且，可使膜表面平坦化。藉由在低壓下排放Ag膏，膏中的溶劑揮發，可省略隨後的熱處理或可縮短熱處理時間。
藉由在利用濺射方法預先沈積導電膜並藉由微滴排放方法形成掩罩圖案之後，藉由蝕刻形成源極沈積和汲極沈積314。可使用上述材料來形成掩罩圖案。
接著，如圖3C所示，藉由利用源極電極和汲極電極314作為掩罩，蝕刻第二半導體區域，使第一半導體區域312曝露。在此，藉由蝕刻分離的第二半導體區域以第三半導體區域321標註。對於蝕刻條件，適當地適用上述的條件。此外，在該實施方式中，藉由使用源極電極和汲極電極來蝕刻第二半導體區域，然而，本發明不限於該步驟，可形成上述掩罩圖案來用於蝕刻半導體膜。
注意，可藉由印刷方法、噴射方法、旋塗方法、微滴排放方法等，使用有機半導體材料形成第一半導體區域312。在該情況下，不要求如上所述的蝕刻步驟，可減少步驟數。用於本發明的有機半導體材料較佳的是具有共軛雙鍵作為主鏈的π－電子共軛高分子量材料。代表性地來說，可使用諸如聚噻吩、聚（3－烷基噻吩）、聚噻吩衍生物以及並五苯之類的可熔的高分子量材料。作為可用于本發明中的有機半導體材料，存在可用於在沈積可熔的先驅物(precursor)之後藉由處理形成第二半導體區域的材料。藉由先驅物形成的這種有機半導體材料是聚亞噻吩亞乙烯、聚2，5－亞噻吩亞乙烯、聚乙炔、聚乙炔衍生物、以及聚芳撐亞乙烯基等。
在將先驅物轉換成有機半導體的過程中，添加諸如氯化氫氣體之類的反應催化劑，以及施加熱處理。用於溶解這些可熔的有機半導體材料的溶劑典型的是甲苯、二甲苯、氯苯、二氯苯、苯甲醚、氯仿、二氯甲烷、γ－丁基內酯、丁基溶纖劑、環己烷、NMP（N－甲基－2－吡咯烷酮）、環己酮、2－丁酮、二噁烷、二甲基甲醯胺(DMF)、或THF（四氫呋喃）。
在使用有機半導體用於第一半導體區域312的情況下，可形成由諸如聚乙炔、聚苯胺、PEDOT（聚乙二氧撐噻吩(poly－ethylyenedioxythiophen)）、以及PSS（聚苯乙烯磺酸酯(poly－styrenesulphonate)）之類的有機導電材料形成的導電層。
而且，可使用金屬元素形成的導電層代替第三半導體區域321。在該情況下，由於大多數有機半導體材料具有以電洞作為傳送電荷的物質的載流子的p型半導體，較佳的是使用功函數高的金屬，以便獲得與半導體層的歐姆接觸。
具體來說，金、鉑、鉻、鈀、鋁、銦、鉬、鎳等的金屬、合金等是較佳的。藉由使用利用這些金屬或合金材料的導電膏，可藉由印刷方法、輥塗方法和微滴排放方法來形成導電層。
此外，由有機半導體材料形成的第一半導體區域、由有機導電材料形成的導電層、由金屬元素形成的導電層可疊層。
在第一半導體區域312由SAS形成的情況下，可採用源極區域和汲極區域的端部與閘極電極的端部形成相同平面的自對準結構，以及源極區域和汲極區域覆蓋閘極區域的結構。此外，可採用這樣一種結構，其中源極區域和汲極區域以某一距離形成而不覆蓋閘極電極。在該結構中，可減少截止電流，因此，在使用TFT作為顯示器的開關元件的情況下，可提高對比度。而且，可使用多閘極TFT，其中第二半導體區域覆蓋多個閘極電極。在該情況下，同樣能減少截止電流。
接著，較佳的是在源極電極和汲極電極314上沈積鈍化膜。可藉由諸如電漿CVD方法和噴塗方法之類的薄膜形成方法，用氮化矽、氧化矽、氮化矽氧化物、氧氮化矽、氧氮化鋁、或氧化鋁、菱形碳(DLC)、含氮碳和其他絕緣材料來形成鈍化膜。
接著，形成具有低濕水性的第二掩罩圖案322。第二掩罩圖案是用於形成在後續步驟中形成的層間絕緣膜的掩罩圖案。第二掩罩圖案由與實施方式1中描述的第一掩罩圖案103的材料類似的材料形成。
接著，藉由在除了第二掩罩圖案之外的區域中施加絕緣材料來形成具有高濕水性的層間絕緣膜323。作為第二掩罩圖案，形成與層間絕緣膜323相比具有較高濕水性並具有所希望的形狀的層間絕緣膜。可藉由使用丙烯酸類樹脂(acry resin)、聚醯亞胺樹脂、聚脂樹脂、環氧樹脂、聚酯、聚氨酯、矽氧烷聚合物以及聚矽氮烷來形成層間絕緣膜323。
如圖3D所示，藉由O2 灰化，去除第二掩罩圖案322，從而曝露源極電極和汲極電極314。在源極電極和汲極電極上沈積鈍化膜的情況下，還去除鈍化膜。隨後，形成分別連接源極電極和汲極電極的導電膜331。在此，藉由微滴排放方法排放藉由在溶劑中溶解或分散導電材料而獲得的膏，進行烘焙，從而形成導電膜。作為導電膜的導電材料，可使用與源極電極和汲極電極類似的材料。注意，導電膜311充當連接佈線或像素電極。
藉由上述步驟，可形成通道蝕刻型TFT。
[實施方式5]
在該實施方式中，參考圖4描述形成通道保護型（通道截斷環型）TFT的步驟。
如圖4A所示，類似於實施方式4，在基底101上形成閘極電極301、閘極絕緣膜302、以及第一半導體膜303。
接著，在疊有閘極電極301的第一半導體膜303的區域中形成保護膜401。可使用實施方式4中描述的類似的方式和第一掩罩圖案305類似的材料來形成保護膜401。
接著，類似於實施方式4，沈積第二半導體膜（導電半導體膜）304。接著，類似於實施方式4，形成第一掩罩圖案305。
接著，如圖4B所示，使用第一掩罩圖案蝕刻第一半導體膜，從而形成第一半導體區域312。然後，蝕刻第二半導體膜以形成第二半導體區域313。接著，在第二半導體區域313上形成源極電極和汲極電極314。
接著，如圖4C所示，用源極電極和汲極電極314作為掩罩來蝕刻第二半導體區域，以曝露保護膜401。在同時，分離第二半導體膜，並形成充當源極區域和汲極區域的第三半導體區域321。在該實施方式中，使用源極電極和汲極電極蝕刻第二半導體膜，然而，本發明不限於該步驟，可藉由形成類似於上述第一掩罩圖案的掩罩來選擇性地蝕刻半導體膜。
接著，如圖4D所示，在源極電極和汲極電極314上沈積鈍化膜。然後，在形成具有低濕水性的第二掩罩圖案322之後，使用具有高濕水性的絕緣材料形成層間絕緣膜323。
接著，如圖4E所示，在去除第二掩罩圖案322之後，類似於實施方式4，形成分別連接至源極電極和汲極電極314的導電膜331。
藉由上述步驟，可形成通道保護型TFT。保護膜401充當通道保護膜，因此可防止要成為通道區域的第一半導體區域由於在蝕刻添加了雜質的半導體膜時過蝕刻等造成的損壞。因此，可獲得表現出具有穩定特性的高遷移率的TFT。
[實施方式6]
在該實施方式中，參考圖5A至5E描述形成參差的(staggered)TFT的步驟。
如圖5A所示，在基底101上形成源極電極和汲極電極501。藉由使用與實施方式4中描述的源極電極和汲極電極314的材料類似的材料形成源極電極和汲極電極501。使用微滴排放方法、印刷方法、電場電鍍方法、PVD方法、CVD方法。在使用PVD方法或CVD方法的情況中，藉由實施方式3中的方法或微影術形成掩罩圖案，施加蝕刻以將掩罩圖案形成為所希望的形狀。
接著，沈積含元素周期表的第13族或15族的雜質的導電性第一半導體膜502。藉由與實施方式4中形成第二半導體膜303的方法類似的方法形成第一半導體膜502。接著，形成用於在源極電極和汲極電極501上和之間蝕刻第一半導體膜的一部分的第一掩罩圖案503。藉由與實施方式4中第一掩罩圖案類似的材料和製造方法形成第一掩罩圖案。
接著，如圖5B所示，使用第一掩罩圖案503，藉由已知的方法蝕刻第一半導體膜，形成源極區域和汲極區域511。接著，順序地沈積第二半導體膜512和閘極絕緣膜513。藉由適當地使用與實施方式4中描述的第一半導體膜303和閘極絕緣膜302的材料和製造方法各自形成第二半導體膜512和閘極絕緣膜513。
接著，在源極區域和汲極區域之間形成閘極電極514。接著，形成第二掩罩圖案515。使用與實施方式4中描述的形成閘極電極301和第一掩罩圖案305的材料和方法個自形成閘極電極514和第二掩罩圖案515。
接著，如圖5C所示，使用第二掩罩圖案515蝕刻閘極絕緣膜513，以形成閘極電極521。藉由蝕刻第二半導體膜512形成半導體區域522，曝露了源極電極和汲極電極501的一部分。
接著，如圖5D所示，在曝露的源極電極和汲極電極501表面上形成具有低濕水性的第三掩罩圖案531之後，藉由使用具有高濕水性的材料形成層間絕緣膜323。對於第三掩罩圖案531，適當地施加用於形成實施方式4中描述的第二掩罩圖案322的材料和方法。
接著，如圖5E所示，在去除第三掩罩圖案531之後，形成導電膜331。
藉由上述步驟，形成了參差TFT。
[實施方式7]
在該實施方式中，參考圖6A至6D描述形成上閘極共面(top gate coplanar) TFT。
如圖6A所示，在基底100上沈積第一絕緣膜602。藉由諸如PVD方法和CVD方法之類的已知方法，由氧化矽膜、氮化矽膜、氧氮化矽膜、氮化矽氧化物膜等形成第一絕緣膜，用於防止雜質從TFT中基底101進入。在以雜質不進入TFT的材料（代表性的為石英等）形成基底101的情況下，不要求提供第一絕緣膜602。
接著，在第一絕緣膜602上形成半導體區域603。藉由實施方式1或3中的方法或已知的蝕刻方法蝕刻實施方式4中所述的第一半導體膜303，形成半導體區域603，以形成所希望的形狀。
接著，在半導體區域603上排放包含元素周期表中第13族或15族的雜質的溶液604之後，照射鐳射605。藉由該步驟，如圖6B所示，可形成導電半導體區域（源極區域和汲極區域）611。因此，較佳的是在隨後要成為源極區域和汲極區域的半導體區域上排放含元素周期表第13或15族的雜質的溶液。
接著，如圖6B所示，在源極區域和汲極區域611上形成具有低濕水性的第一掩罩圖案612。提供第一掩罩圖案612用於防止在隨後形成的閘極絕緣膜和層間絕緣膜的形成，因此，較佳的是在隨後形成接觸孔和連接佈線的區域中排放第一掩罩圖案612。使用用於形成第二掩罩圖案類似的材料和方法形成第一掩罩圖案。
接著，藉由微滴排放方法或施加方法，形成諸如例如矽氧烷聚合物和聚矽氮烷之類的有機SOG和無機SOG之類的具有高濕水性的材料，藉由乾燥和烘焙處理形成閘極絕緣膜613。注意，有機SOG和無機SOG由於它們的高濕水性而受第一掩罩圖案排斥。在該步驟中，乾燥第一掩罩圖案612，從而在半導體區域603之中或之上留下第一掩罩圖案的化合物622。
如圖6C所示，在半導體區域603上源極區域和汲極區域611之間的閘極絕緣膜613上形成閘極電極621。藉由使用實施方式4中描述的用於形成閘極電極301的類似的材料和方法來形成閘極電極621。
接著，藉由施加具有高濕水性的絕緣材料，形成層間絕緣膜323。由於第一掩罩圖案的化合物622具有低濕水性，排斥具有高濕水性的絕緣材料。因此，可選擇性地形成層間絕緣膜323。
接著，形成導電膜331。
藉由上述步驟，可形成上閘極共面TFT。
[實施方式8]
在該實施方式中，參考圖25A至25D描述與實施方式7不同的用於形成上閘極共面TFT的步驟。在實施方式7中，描述了藉由施加方法或微滴排放方法形成閘極絕緣膜的TFT。在該實施方式中，描述藉由CVD方法或PVD方法沈積閘極絕緣膜的TFT。
如圖25A所示，類似於實施方式7，形成半導體區域603。在藉由微滴排放方法在半導體區域603上排放含元素周期表中第13或15族的雜質的溶液604之後，照射鐳射605，形成如圖25B所示的導電半導體區域（源極區域和汲極區域）611。
接著，藉由CVD方法或PVD方法在半導體區域和第一絕緣膜602上沈積閘極絕緣膜713。在該情況下，閘極絕緣膜沈積在基底的整個表面上。接著，在半導體區域603上源極區域和汲極區域611之間的閘極絕緣膜713上形成閘極電極621。
接著，如圖25C所示，在源極區域和汲極區域611以及閘極絕緣膜713重疊的區域中形成具有低濕水性的第一掩罩圖案612。提供用於防止隨後形成的層間絕緣膜的形成的第一掩罩圖案612，因此，較佳的是在隨後形成接觸孔和連接佈線的區域中排放第一掩罩圖案。接著，藉由施加具有高濕水性的絕緣材料形成層間絕緣膜323。由於第一掩罩圖案具有高濕水性，第一掩罩圖案排斥了具有高濕水性的絕緣材料。
接著，如圖25D所示，藉由使用層間絕緣膜323作為掩罩，藉由O2 灰化去除第一掩罩圖案612，從而曝露閘極絕緣膜713的一部分。然後，蝕刻閘極絕緣膜的曝露區域，以曝露源極區域和汲極區域。接著，形成分別連接源極區域和汲極區域的導電膜311。
藉由上述步驟，可形成上閘極共面TFT。同樣，藉由形成接觸孔的類似步驟和已知方法，可形成下閘極共面TFT。
[實施方式9]
在該實施方式中，描述用於形成上述實施方式中的掩罩圖案的微滴排放裝置的一種方式。在圖20中，以虛線示出一個面板1930形成在基底1900上的區域。
微滴排放裝置1905具有包括多個噴嘴的頭。在該實施方式中，提供了三個頭（1903a、1903b和1903c），每個頭具有十個噴嘴，然而，可根據處理面積和步驟來設置噴嘴和頭部的數量。
每個頭1905連接到控制機構1907。電腦1910控制控制機構1907，從而可繪製程式控制的圖案。舉例而言，可根據形成在固定在平台1931上的基底1900上的標記1911來決定繪製的時機。或者，可根據基底1900的邊緣來確定基準點。這是藉由諸如CCD之類的圖像拾取機構1904檢測的，並藉由視頻信號處理機構1909轉換成數位信號。電腦1910識別數位信號，並產生送往控制機構1907的控制信號。當以此方式繪製圖案時，形成圖案的表面與噴嘴的末端之間的距離為0.1至5cm，較佳的為0.1至2cm，更佳的為0.1mm。利用如此短的距離，提高了微滴的著陸精度。
此時，關於要形成在基底1900上的圖案的資料儲存在儲存媒體1908中。根據該資料，控制信號發送到控制裝置1907，可獨立地控制每個頭1903a、1903b和1903c。也就是，頭1903a、1903b和1903c的每個噴嘴額排放不同材料的微滴。例如，頭1903a和1903b的噴嘴排放含絕緣材料的微滴，頭1903c的噴嘴可排放含導電材料的微滴。
此外，也可獨立地控制頭的每個噴嘴。由於可獨立地控制噴嘴，因此可從特定的噴嘴排放不同材料的微滴。例如，可向頭1903a提供用於排放含導電材料的微滴的噴嘴和用於排放含絕緣材料的微滴的噴嘴。
此外，在大面積上施加微滴排放處理的情況下，諸如形成層間絕緣膜的步驟，較佳的是從所有的噴嘴排放含用於層間絕緣膜的材料的微滴。此外，較佳的是從多個頭的所有噴嘴排放合用於層間絕緣膜的材料的微滴。因此，可提高吞吐量。不用說，在形成層間絕緣膜的步驟中，可藉由掃描多個噴嘴對大面積施加微滴排放處理，其中每個噴嘴排放含用於形成層間絕緣膜步驟中層間絕緣膜的材料的微滴。
藉由鋸齒狀或來回地掃描頭，可在大的母玻璃上形成圖案。此時，較佳的是，相對多次地掃描頭和基底。當相對於基底掃描頭時，較佳的是使頭向移動的反方向傾斜。
當從大的玻璃形成多個面板時，較佳的是，頭的寬度等於一個面板的寬度。這是因為可藉由對形成一個面板1930的區域進行一次掃描來形成圖案，從而可預期到高生産量。
頭的寬度可小於面板的寬度。此時，可串聯地設置寬度小的多個頭，與一個面板的寬度相對應。藉由串聯地佈置寬度小的多個頭，可防止隨著頭的寬度變大而可能發生的頭的彎曲。不用說，可藉由多次掃描寬度小的頭來形成圖案。
較佳的是，在低壓下進行藉由微滴排放方法排放溶液的微滴的步驟。這是因為，在排放的溶液著陸於正被處理的表面上之前，溶液中的溶劑揮發，從而可省略溶液的乾燥和烘焙步驟。此外，較佳的是在低壓下進行，因為導體的表面不形成氧化膜等。也可在氮氣和有機氣體氛圍中進行溶液的排放步驟。
作為微滴排放方法，可使用壓電方法。壓電方法用於噴墨印表機，因為它對微滴的出衆的可控制性以及對墨水的選擇的高自由度。壓電方法中，有售主型(vender type)（代表性的為MLP（多層壓電）型）、活塞型（代表性的為ML Chip（多層陶瓷超集合成壓電段）型）、側壁型以及頂壁型。取決於溶液的溶劑，可使用使用稱為泡噴射(bubble－jet)（日本注冊商標）方法（熱方法）的微滴排放方法，其中藉由加熱器産生泡來推出溶液。
[實施例1]
接著，參考圖8至13描述主動矩陣基底和包括主動矩陣基底的顯示面板的製造方法。在該實施例中，液晶顯示面板作為顯示面板的實施例。圖8至10中的每一個示意性地示出了像素部分和連接端子部分的垂直斷面結構。圖11至13中的每一個示出了對應於A－B和C－D的平面結構。
如圖8A所示，藉由在400°C氧化基底800的表面，形成厚度為100nm的絕緣膜801。該絕緣膜充當隨後形成的導電膜的蝕刻阻擋膜。接著，在絕緣膜801上形成第一導電膜802，藉由在第一導電膜上進行微滴排放方法來形成第一掩罩圖案803至805。朝日玻璃有限公司的AN100玻璃基底用於基底800，藉由使用鎢作為氬氣中的靶進行濺射，沈積100nm厚的鎢膜，用作第一導電膜802。藉由微滴排放方法排放聚醯亞胺，並藉由在200°C施加30分鐘的烘焙處理，形成第一掩罩圖案。第一掩罩圖案排放在作為形成的層的閘極佈線層、閘極電極層和連接導電層上。
接著，如圖8B所示，藉由使用第一掩罩圖案803至805，蝕刻第一導電膜的一部分，形成閘極佈線層811、閘極電極層812以及連接導電層813。此後，藉由使用剝離溶液剝離第一掩罩圖案803至805。
接著，藉由電漿CVD方法沈積閘極絕緣膜814。使用SiH4 和N2 O（流量SiH4 ：N2 O＝1：200），在400°C加熱的腔室中，藉由電漿CVD方法由厚度110nm的氧氣化矽(H：1.8%，N：2.6%，O：63.9%，Si：31.7%)形成閘極絕緣膜814。
然後，沈積具有n通道型的第一半導體膜815和第二半導體膜816。藉由電漿CVD方法，由厚度150nm的非晶矽膜形成第一半導體膜815。接著，藉由在去除非晶矽膜的表面上的氧化膜之後，使用矽烷氣體和膦化氫(phosphine)氣體形成厚度50nm的半非晶矽膜。
接著，在第二半導體膜上形成第二掩罩圖案817和818。藉由微滴排放方法在第二半導體膜上排放聚醯亞胺，並在200°C施加熱處理30分鐘形成第二掩罩圖案。在隨後形成半導體區域的區域中排放第二掩罩圖案817。
接著，如圖8C所示，藉由使用第二掩罩圖案蝕刻第二半導體膜816，形成第一半導體區域821和822（源極區域和汲極區域）。藉由使用流量為CF4 ：O2 ＝10：9的混合氣體來蝕刻第二半導體膜816。此後，藉由使用剝離溶液剝離第二掩罩圖案817和818。
接著，形成第三掩罩圖案823。藉由微滴排放方法排放聚醯亞胺在第一半導體區域821和822以及第一半導體膜815的部分上，並在200°C施加熱處理30分鐘形成第三掩罩圖案。
接著，如圖8D所示，藉由使用第三掩罩圖案823蝕刻第一半導體膜815，形成第二半導體區域831。注意，圖8D示意性地示出了垂直斷面結構，而圖11示出了對應於A－B和C－D的平面結構。注意，藉由使用剝離溶液剝離第三掩罩圖案823。
接著，如圖8E所示，形成具有低濕水性的第四掩罩圖案832。將藉由將氟矽烷偶聯劑溶解於溶劑中而獲得的溶液排放在閘極絕緣膜814和連接導電層813重疊的區域上，形成具有低濕水性的第四掩罩圖案。注意，第四掩罩圖案832是用於形成第五掩罩圖案的保護膜，第五掩罩圖案用於在隨後形成的汲極電極和連接導電層813彼此連接的區域中形成接觸孔。
接著，藉由使用具有高濕水性的材料形成第五掩罩圖案833。第五掩罩圖案是用於形成第一接觸孔的掩罩，藉由微滴排放方法排放聚醯亞胺並在200°C施加熱處理30分鐘形成第五掩罩圖案。此時，由於第四掩罩圖案832具有低濕水性，而第五掩罩圖案833具有高濕水性，在形成第四掩罩圖案的區域中不形成第五掩罩圖案。
接著，如圖9A所示，藉由氧氣灰化去除第四掩罩圖案832以曝露閘極絕緣膜的部分。接著，藉由使用第五掩罩圖案833蝕刻曝露的閘極絕緣膜。使用CHF3 蝕刻閘極絕緣膜。此後，藉由氧氣灰化和使用剝離溶液蝕刻來剝離第五掩罩圖案833。
接著，藉由微滴排放方法形成源極佈線層841和汲極佈線層842。此時，形成汲極佈線層842，使之與第二半導體區域822和連接導電層813連接。藉由排放分散有Ag（銀）的溶液，並在100°C施加熱處理30分鐘進行乾燥，在含10%的氧氣的氣體中以230°C施加烘焙一小時，形成源極佈線層841和汲極佈線層842。接著，形成保護膜843。使用氬氣和氮氣（量Ar：N2 ＝1：1）的混合氣體環境中的矽靶，藉由濺射方法由100nm厚的氮化矽膜形成保護膜。
圖12示出了對應於圖9A的A－B和C－D的平面圖。
接著，如圖9B所示，在保護膜843和連接導電層813重疊的區域、以及閘極佈線層和源極佈線層連接至連接端子的區域中形成具有低濕水性的第六掩罩圖案851和852。此後，形成層間絕緣膜853。第六掩罩圖案是用於隨後形成的層間絕緣膜的掩罩。在藉由微滴排放方法排放藉由將氟矽烷偶聯劑溶解於溶劑中而獲得的溶液作為第六掩罩圖案，以及藉由微滴排放方法排放聚醯亞胺作為具有高濕水性的絕緣材料之後，兩層都分別在200°C烘焙30分鐘以及在300°C烘焙一小時。
接著，如圖9C所示，在藉由使用CF4 、O2 以及He（流量CF4 ：O2 ：He＝8：12：7）的混合氣體蝕刻第六掩罩圖案851之後，蝕刻保護膜843和閘極絕緣膜814的部分，以形成第二接觸孔。藉由該蝕刻步驟，蝕刻在閘極佈線層和源極佈線層連接至連接端子的區域中的保護膜843和閘極絕緣膜814。
在沈積第二導電膜861之後，形成第七掩罩圖案。藉由濺射方法沈積110nm厚的含氧化矽的氧化銦錫(ITO)、在隨後形成像素電極的區域中藉由微滴排放方法微滴排放聚醯亞胺、以及在200°C烘焙30分鐘，形成第二導電膜。
在該實施例中，由含氧化矽的ITO形成像素電極，用於製造光透射液晶顯示面板，然而，可藉由使用含氧化銦錫(ITO)、氧化鋅(ZnO)、氧化錫(SnO2 )等的化合物並施加烘焙來形成預定的圖案，來形成像素電極。在製造反射型液晶顯示面板的情況下，可使用含諸如Ag（銀）、Au（金）、Cu（銅）、W（鎢）和Al（鋁）之類的金屬粒子的化合物。
接著，如圖9D所示，藉由使用第七掩罩蝕刻第二導電膜來形成像素電極871。藉由該蝕刻步驟，形成在閘極佈線層和源極佈線層連接至連接端子的區域中的第二導電膜也被蝕刻。此後，藉由使用剝離溶液剝離第七掩罩圖案。注意，圖13示出了對應於圖9D中A－B和C－D的平面圖。
像素電極871藉由第二接觸孔連接至連接導電層813。連接導電層813連接至汲極佈線層842，因此，像素電極871和汲極佈線層842電氣運接。在該實施例中，由銀（Ag）形成汲極佈線層842，由含氧化矽的ITO形成像素電極871，然而，這些不直接彼此連接。因此，銀不會被氧化，可電氣連接汲極佈線層842和像素電極871，而不會增加接觸電阻。
此外，可藉由微滴排放方法選擇性地排放含導電材料的溶液形成像素電極，而不用蝕刻步驟。而且，可藉由在不形成像素的區域中形成具有低濕水性的掩罩圖案之後藉由排放導電溶液形成像素電極。在該情況下，藉由O2 灰化，去除掩罩圖案。可留下掩罩圖案而不被去除。
藉由上述步驟，可形成主動矩陣基底。
接著，如圖10A所示，藉由印刷方法和旋塗方法沈積絕緣膜以覆蓋像素電極871，從而藉由摩擦(rubbing)處理形成定位膜872。注意，也可藉由傾斜沈積形成定位膜872。接著，藉由微滴排放方法在像素周圍形成密封劑873。
接著，如圖10B所示，藉由分配器(dispenser)方法（排滴方法）在密封劑873形成的閉環內排落液晶材料。
在此，圖28示出了藉由“一滴填充”方法(One Drop Filling)在主動矩陣基底上排下液晶材料的步驟。圖28A示出了藉由分配器2701排落液晶材料的步驟的透視圖，而圖28B是圖28A中A－B的截面圖。
從分配器2701排落或排放液晶材料2704，以覆蓋由密封劑2702圍繞的像素部分2703。可移動分配器2701，或可移動基底2700而使分配器2701固定，以形成液晶層。此外，可藉由提供多個分配器同時排落液晶。
如圖28B所示，在密封劑2702圍繞的區域中選擇性地排落或排放液晶材料2704。
接著，在真空環境下，將基底與提供有定位膜883和對立電極882的對立基底(counter substrate)881相黏合，用紫外射線照射進行固化，從而藉由填充液晶材料形成液晶層884。
也可以是，填料可混合於密封劑873中，可在對立基底上形成彩色篩檢程式、遮罩膜（黑矩陣）等。此外，可藉由浸漬方法形成液晶層884，其中黏合對立基底，隨後藉由使用毛細現象填充液晶。
雖然在此在像素部分上滴落液晶材料，可在將液晶材料滴落到對立基底側之後黏合具有像素部分的基底。
接著，如圖10C所示，可藉由各向異性導電層885將連接端子（連接至閘極佈線層的連接端子886，連接至源極佈線層的連接端子（未示出）分別黏合到閘極佈線層811和源極佈線層（未示出），來形成液晶顯示面板。
可在基底的整個表面上形成層閘絕緣膜853和定位膜872。在該情況下，在形成密封劑之前，藉由微滴排放方法形成掩罩之後，藉由已知的蝕刻方法去除這些絕緣膜，從而曝露源極佈線層和閘極佈線層。
藉由上述步驟，可製造液晶顯示面板。注意，可在連接端子和源極佈線（閘極佈線）之間或像素部分中提供用於防止靜電放電的保護電路，代表性的為二極體等。在該情況下，藉由與上述類似的步驟形成二極體，並連接像素部分的閘極佈線層和二極體的汲極佈線層或源極佈線層，也可獲得如二極體的作用。
注意，實施方式1至9中任一個可適用於該實施例中。在該實施例中，描述了作為顯示面板的液晶顯示面板的製造方法，然而，本發明不限於此，本發明可適用於具有由有機材料或無機材料作為發光層形成的發光物質的發光顯示器，以及諸如DMD（數位微鏡設備）、PDP（電漿顯示器）、FED（場發射顯示器）和電泳顯示器（電子紙）之類的有源顯示面板。
[實施例2]
在本實施例中，參考圖26A至26D描述使用無源矩陣基底的顯示面板。在該實施例中，描述EL（電致發光）顯示面板（發光顯示面板）作為顯示面板的實施例。
如圖26A所示，在透光的基底2601上形成以光透射導電膜形成的第一像素電極2602。並行提供多個第一像素電極2602。在該實施例，藉由繪製，同時並行地排放含ITO和ZnO2 的組合物的溶液，並烘焙，來形成第一像素電極。
接著，在第一像素電極2602上形成以均勻的間隔跨第一電極的多個第一絕緣膜2603。作為第一絕緣膜，形成諸如SiO2 和SiN之類的絕緣膜，並並行蝕刻。
接著，如圖26B所示，在隨後形成有機EL層的區域中形成具有低濕水性的掩罩圖案2611，該區域是相鄰的第一絕緣膜2603及其之間的部分。作為具有低濕水性的掩罩圖案，藉由微滴排放方法排放含FAS的溶液。
注意，在某些情況下，有機EL層含無機材料形成的材料。
接著，藉由在不形成具有低濕水性的掩罩圖案的區域中（即掩罩圖案的外緣）排放高濕水性溶液，進行乾燥和烘焙，形成第二絕緣膜2612。在該實施例中，排放聚醯亞胺。
根據具有高濕水性的溶液的成分、黏度和表面張力，可如圖26B所示那樣形成截面具有倒錐形形狀的第二絕緣膜2612。
根據具有高濕水性的溶液的成分、黏度和表面張力，可如圖27所示那樣形成截面具有正向錐形形狀的第二絕緣膜2631。
接著，如圖26C所示，藉由O2 灰化，去除掩罩圖案2611。接著，藉由蒸發有機EL材料，在相鄰的第一絕緣膜2603及其之間的區域上形成有機EL層2621。藉由該步驟，也在第二絕緣膜2612上沈積有機EL材料2622。
接著，如圖26D所示，藉由沈積導電材料形成第二像素電極2623。藉由該步驟，在形成在第二絕緣膜2612上的有機EL材料2622上沈積第二導電材料2624。在該實施例中，第二像素電極由Al、Al－Li合金、Ag－Mg合金等形成。
在第二絕緣膜2612具有倒錐形截面的情況下，防止有機EL層2621和像素電極2623由第二絕緣膜2612的頭沈積，因此，可藉由第二絕緣膜2612分離，而不使用已知的微影術。
在第二絕緣膜2631具有正向錐形的截面的情況下，如圖27B所示，可藉由微滴排放方法在每個第二絕緣膜2631之間排放有機EL材料和導電材料，形成有機EL材料2622和第二像素沈積2623。
此後，可藉由沈積保護膜製造有機EL顯示面板。
注意，實施方式1至9中任一個可適用於該實施例中。在該實施例中，描述作為顯示面板的有機EL顯示面板的製造方法，然而，本發明不限於此，本發明可適用于諸如DMD（數位微鏡設備）、PDP（電漿顯示器）、FED（場發射顯示器）和電泳顯示器（電子紙）之類的無源顯示面板。
在該實施例中，可不用使用已知的光刻來形成用於絕緣有機EL層的絕緣膜。
[實施例3]
在本實施例中，參考圖14A至14C描述將驅動器電路（信號驅動器電路1402和掃描驅動器電路1403a和1403b）安裝到上述實施例中描述的顯示面板。
如圖14A所示，信號驅動器電路1402和掃描驅動器電路1403a和1403b安裝到像素部分1401的周圍。在圖14A中，IC晶片1405安裝在基底1400上作為信號驅動器電路1402、掃描驅動器電路1403a和1403b等。然後，IC晶片1405和外部電路藉由FPC（可撓印刷電路）相連接
如圖14B所示，像素部分1401和掃描驅動器電路1403a和1403b等一體地形成在基底上，並且在TFT由SAS或晶體半導體形成的某些情況下信號驅動器電路1402等作為IC晶片被獨立地安裝。在圖14B中，藉由COG方法，IC晶片1405安裝在基底1400上作為信號驅動器電路1402。藉由FPC1406連接IC晶片1405和外部電路。
如圖14C所示，在某些情況下，藉由TAB方法替代COG方法來安裝信號驅動器電路1402等。藉由FPC1406連接IC晶片1405和外部電路。在圖14C中，藉由TAB方法安裝信號驅動器電路，然而，也可藉由TAB方法安裝掃描驅動器電路。
藉由TAB方法安裝IC晶片，相對於基底來說可提供大的像素部分，並可實現更窄的框架。
藉由使用矽晶片形成IC晶片，然而，可提供形成在玻璃基底上的IC（稱為驅動器IC）來替代IC晶片。IC晶片得自於電路矽晶片，因此，母基底的形狀受限。另一方面，驅動器IC在提高産量方面是有利的，因為母基底是形狀不受限的玻璃制的。因此，可自由地設計驅動器IC的形狀和尺寸。在將驅動器IC形成為其長邊為15至80mm的情況下，與安裝IC晶片的情況相比，可減少所需的數量。結果，可降低連接端子的數量，提高産量。
可藉由使用基底上形成的晶體半導體來形成驅動器IC，可藉由照射連續振盪鐳射來形成晶體半導體。藉由照射連續振盪鐳射而獲得的半導體膜具有較少的晶體缺陷，和大的直徑的晶格。結果，具有這種半導體膜的電晶體具有良好的遷移率和回應，導致高速驅動並較佳的用於驅動器IC。
[實施例4]
在本實施例中，參考圖15A至15D描述將驅動器電路（信號驅動器電路1402和掃描驅動器電路1403a和1403b）安裝到上述實施例中描述的顯示面板的方法。可藉由使用各向異性導電材料的連接方法、佈線接合方法等安裝驅動器電路，其中之一參考圖15A至15D描述。在本實施例中，描述使用驅動器IC用於信號驅動器電路1402和掃描驅動器電路1403a和1403b的實施例。可適當地使用IC晶片代替驅動器IC。
圖15A示出了藉由使用各向異性的導電材料在主動矩陣基底1701上安裝驅動器IC1703。源極佈線、閘極佈線（未示出）等中的每一個以及作為佈線的引出電極的電極墊1702a和1702b形成在主動矩陣基底1701上。
連接端子1704a和1704b設置在驅動器IC 1703的表面上，保護絕緣膜1705形成在其週邊。
驅動器IC 1703用各向異性的導電黏合劑1706和連接端子1704a和1704b固定在主動矩陣基底1701上，電極墊1702a和1702b藉由包含在各向異性的導電黏合劑中的導電粒子電氣連接。各向異性導電黏合劑是含有分散的導電粒子（粒子直徑大約3至7μm）的黏合樹脂，如環氧樹脂、酚醛樹脂等。導電粒子（粒子直徑大約為數微米至數百微米）由從金、銀、銅、鈀和鉑中選擇出的一種或多種元素的合金粒子形成。又，可使用具有這些元素的多層結構的粒子。而且，也可使用用從金、銀、銅、鈀和鉑中選擇出的一種或多種元素的合金塗覆樹脂顆粒來獲得顆粒。
除了各向異性導電黏合劑，可轉而使用在基膜上的膜中形成的各向異性導電膜。各向異性導電膜也散佈有與各向異性導電黏合劑類似的導電粒子。藉由使用混合在各向異性黏合劑1706中的適當尺寸和密度的導電粒子1707，可以這種方法將驅動器IC安裝到主動矩陣基底上。該安裝方法適用於圖14A和14B的驅動器IC的安裝方法。
圖15B示出了使用有機樹脂的收縮力的安裝方法的實施例，其中，在驅動器IC的連接端子的表面上由Ta、Ti等形成緩衝層1711a和1711b，藉由無電極電鍍方法等形成大約20μm厚的Au，以形成隆起(bump)1712a和1712b。藉由在驅動器IC和主動矩陣基底之間提供光可固化的絕緣樹脂1713，可使用光可固化的樹脂的收縮力來安裝壓力焊接的電極。該安裝方法適用於圖14A和14B的驅動器IC的安裝方法。
如圖15C所示，驅動器IC 1703藉由黏合劑1721固定在主動矩陣基底1701上，驅動器IC和電極墊1702a和1702b可藉由佈線1722a和1722b連接。然後，使用有機樹脂1723進行密封。該安裝方法適用於圖14A和14B的驅動器IC的安裝方法。
如圖15D所示，可藉由含導電粒子1708的各向異性導電黏合劑1706，向FPC（可撓印刷電路）1731上的佈線1732提供驅動器IC 1703。該結構非常有效地適用於外殼尺寸受限的諸如攜帶型終端之類的電子裝置。該安裝方法適用於圖14C的驅動器IC的安裝方法。
不特別地限定驅動器IC的安裝方法，可採用已知的COG方法、佈線接合方法、TAB方法或使用焊料隆起墊的回流處理。在施加回流處理的情況下，較佳的是使用諸如聚醯亞胺基底、HT基底（日本鋼鐵化學集團有限公司(Nippon Steel Chemical Group Co.,Ltd.)）和由具有極性團(polarity group)的降冰片烯樹脂形成的ARTON（JSR公司）之類的高抗熱性塑膠。
[實施例5]
在由SAS形成半導體層的實施例4中描述的液晶顯示面板中，如圖14B和14C所示，對基底1400上形成的掃描線側上的驅動器電路進行描述。
圖21是由使用其電場電子遷移率為1至15cm2 /V.sec的SAS的n通道TFT形成的掃描驅動器電路的方塊圖。
在圖21中，1500所表示的框對應於輸出用於一個級的採樣脈衝的脈沖輸出電路。同樣，由n個脈衝輸出電路形成移位暫存器。像素連接到緩衝器電路1501。
圖22示出了由n通道TFT 3601至3612形成的脈衝輸出電路1500的具體配置。考慮到使用SAS的n通道TFT的工作特性，可確定TFT的尺寸。例如，假設通道長度是8μm，可把通道寬度設置為10至80μm的範圍。
圖23示出了緩衝器電路1501的具體配置。緩衝器電路也由n通道TFT 3621至3636形成。考慮到使用SAS的n通道TFT的工作特性，可確定TFT的尺寸。例如，假設通道長度是10μm，可把通道寬度設置為10至1800μm的範圍。
[實施例6]
在本實施例中，作出關於顯示模組的描述。在此，參考圖16，將液晶模組描述為顯示模組的實施例。
在圖16所示的液晶模組中，用密封劑1600固定主動矩陣基底1601和對立基底1602，其間插入有像素部分1603和液晶層1604，形成顯示區域。
在進行彩色顯示時，要求著色層1605。在RGB方法的情況下，對每個像素提供對應於紅、綠和藍的著色層。在主動矩陣基底1601和對立基底1602外提供偏振片1606和1607。在偏振片1606的表面上形成保護膜1616，用於減緩外部衝擊。
設置在主動矩陣基底1601上的連接端子1608藉由FPC 1609連接到佈線基底1610。為FPC和連接佈線提供像素驅動器電路（IC晶片、驅動器IC等）1611。佈線基底1610結合有外部電路1612，例如控制電路和電源電路。
冷陰極管1613、反射器1614以及光學膜1615是背光單元，作為將光投向液晶顯示面板的光源。液晶面板、光源、佈線基底、FPC等由玻璃框架(bezel)1617保持和保護。
[實施例7]
在該實施例中，參考圖30A和30B按照顯示模組的實施例描述發光顯示模組的外表。圖30A是由用第一密封劑1205和第二密封劑1206密封的第一基底和第二基底形成的面板的上視圖。圖30B是沿圖30A中的A－A'的截面圖。
在圖30A中，以虛線示出的標號1201表示信號（源極線）驅動器電路，1202表示像素部分，1203表示掃描（閘極線）驅動器電路。在該實施例中，信號驅動器電路1201、像素部分1202以及掃描驅動器電路1203處於第一密封劑和第二密封劑密封的區域中。較佳的是使用包含填料的具有高黏度的環氧樹脂作為第一密封劑。較佳的是使用具有低黏度的環氧樹脂作為第二密封劑。較佳的是第一密封劑1205和第二密封劑1206盡可能不透過濕氣或氧氣。
此外，可在像素部分1202和密封劑1205之間提供乾燥劑。在像素部分中，可在掃面線或信號線上提供乾燥劑。作為乾燥劑，較佳的是使用藉由化學吸收吸收濕氣(H2 O)的物質，如鹼土金屬的氧化物，例如氧化鈣(CaO)和氧化鋇(BaO)。然而，也可使用諸如沸石和矽膠之類的藉由物理吸收來吸收濕氣的物質。
此外，含乾燥劑的顆粒的具有高濕氣滲透性的樹脂可固定在第二基底1204上。在此，具有高濕氣滲透性的樹脂例如是諸如酯丙烯酸酯、醚丙烯酸酯、氨基甲酸酯丙烯酸酯、醚氨基甲酸酯丙烯酸酯、丁二烯氨基甲酸酯丙烯酸酯、特定的氨基甲酸酯丙烯酸酯、環氧丙烯酸酯、氨基樹脂丙烯酸酯、以及丙烯酸類樹脂丙烯酸酯之類的丙烯酸類樹脂。此外，可使用諸如雙酚A型液體環氧樹脂、雙酚A型固體環氧樹脂、含溴環氧樹脂、雙酚F型樹脂、雙酚AD型樹脂、酚醛樹脂、甲酚樹脂、線型酚醛型樹脂、脂環族環氧樹脂、Epi－Bis型環氧樹脂、縮水甘油酯樹脂、縮水甘油胺樹脂、雜環環氧樹脂、以及改性環氧樹脂之類的環氧樹脂。又，也可使用其他物質。可使用諸如矽氧烷聚合物、聚醯亞胺、PSG（磷矽酸鹽玻璃）、以及BPSG（硼磷矽酸鹽玻璃）之類的無機物質。
藉由在與掃描線重疊的區域中提供乾燥劑，並在第二基底上固定含乾燥劑的顆粒的具有高濕氣滲透性的樹脂，可抑制濕氣進入顯示元件，從而抑制引起的劣化，而不用降低孔徑比(aperture ratio)。
注意，標號1210表示用於將輸入到信號驅動器電路1201和掃描驅動器電路1203的信號進行傳送的連接佈線，藉由連接佈線1208從作為外部輸入端子的FPC（可撓印刷電路）1209接收視頻信號和時脈信號。
接著，參考圖30B描述截面結構。驅動器電路和像素部分形成在第一基底1200上，具有多個半導體元件，例如TFT。示出了作為驅動器電路的信號驅動器電路1201以及像素部分1202。注意，信號驅動器電路1201包括由n通道型TFT 1221和p通道型TFT 1222的組合形成的CMOS電路。
在該實施例中，信號驅動器電路的TFT、掃描驅動器電路以及像素部分形成在同一基底上。因此，可減小發光顯示裝置的體積。
像素部分1202由包括開關TFT 1211、驅動TFT 1212、以及由電氣連接到驅動TFT 1212的汲極的反射導電膜形成的第一像素電極（陽極）1213的多個像素形成。
用於這些TFT 1211、1212、1221以及1222的層間絕緣膜可藉由使用含無機材料（氧化矽、氮化矽、氧氮化矽等）以及有機材料（聚醯亞胺、聚醯胺、聚醯亞胺醯胺、苯並環丁烯(benzocyclobutene)、或矽氧烷聚合物）作為主成份的材料來形成。藉由使用矽氧烷聚合物作為層間絕緣膜的源極材料，可獲得具有氧化矽作為骨幹結構以及氫和/或烷基作為支鏈的結構的絕緣膜。
此外，在第一像素電極（陽極）1213的兩端形成絕緣體（稱為堤(bank)、分隔壁(partition)、阻檔層(barrier)等）1214。為了對於絕緣體1214獲得良好的膜覆蓋，將絕緣體1214形成為其頂部和底部具有有曲率的彎曲表面。可藉由使用含無機材料（氧化矽、氮化矽、氧氮化矽、氮化矽氧化物等）或有機材料（聚醯亞胺、聚醯胺、聚醯亞胺醯胺、苯並環丁烯、或矽氧烷聚合物）作為主成份的材料來形成絕緣體1214。此外，藉由使用矽氧烷聚合物作為絕緣體的源極材料，可獲得具有矽和氧作為骨幹結構以及氫和/或烷基作為支鏈的絕緣膜。又，可用氮化鋁膜、氮化鋁氧化物膜、含碳作為主成份的薄膜、或由氮化矽膜形成的保護膜（平面化層(planarizing layer)）來覆蓋絕緣體1214。藉由使用溶解或分散有吸收可見光的材料的有機材料，如黑色顏料和染料，可吸收來自隨後形成的發光元件的漫射光。結果，提高了每個元件的對比度。此外，藉由提供由阻擋光的絕緣體形成的層間絕緣膜1220，可利用絕緣體1214獲得光遮罩效果。
藉由使用有機化合物材料的蒸發，在第一像素電極（陽極）1213上選擇性地形成含發光物質的層1215。
含發光物質的層可適當地具有已知的結構。在此，參考圖31A至31F描述含發光物質的層1215的結構。
圖31A示出了使用含1至15%的氧化矽的光透射氧化物導電材料形成的第一像素電極11的例子。其上提供含發光物質的層16，層16中疊層有電洞注入層或電洞傳輸層41、發光層42、電子傳輸層或電子注入層43。第二像素電極17由含諸如LiF和MgAg之類的鹼金屬或鹼土金屬的第一電極層33和由諸如鋁之類的金屬材料形成的第二電極層34形成。如圖31A中箭頭所示，具有該結構的像素可從第一像素電極11側發光。
圖31B示出了從第二像素電極17發光的例子。第一像素電極11是由諸如鋁和鈦之類的金屬或含等於或小於化學計量構成比率的濃度的上述金屬和氣的金屬材料形成的第一電極層35，以及由含1至15原子%的濃度的氧化矽的氧化物導電材料形成的第二電極層32形成。其上設置含發光物質的層16，層16中疊層有電洞注入層或電洞傳輸層41、發光層42、電子傳輸層或電子注入層43。第二像素電極17由含諸如LiF和CaF之類的鹼金屬或鹼土金屬的第三電極層33和由諸如鋁之類的金屬材料形成的第四電極層34形成。藉由以100nm或更小的厚度形成這兩層，以能夠透光，可從第二像素電極17發光。
圖31E示出了從第一電極和第二電極兩方向發光的實施例。具有高功函數的透光導電膜用於第一像素電極11，而具有低功函數的透光導電膜用於第二像素電極17。作為代表，第一像素電極11由含1至15原子%的濃度的氧化矽的氧化物導電材料形成，第二像素電極17由含諸如LiF和CaF之類的鹼金屬或鹼土金屬的第三電極層33和由諸如鋁之類的金屬材料形成的第四電極層34形成，這兩層的厚度分別為等於或小於100nm。
圖31C示出了從第一像素電極11發光的實施例，在第一像素電極11中含發光物質的層以電子傳輸層或電子注入層43、發光層42、電洞注入層或電洞傳輸層43的順序疊層。由含1至15原子%的濃度的氧化矽的氧化物導電材料形成的第二電極層32、以及由諸如鋁和鈦之類的金屬或含等於或小於化學計量構成比率的濃度的上述金屬和氮的金屬材料形成的第一電極層35，以此順序從含發光物質的層16形成第二像素電極17。第一像素電極11由含諸如LiF和CaF之類的鹼金屬或鹼土金屬的第三電極層33和由諸如鋁之類的金屬材料形成的第四電極層34形成。藉由以100nm或更小的厚度形成這兩層，以能夠透光，可從第一像素電極11發光。
圖31D示出從第二像素電極17發光的例子，在第二像素電極17中含發光物質的層以電子傳輸層或電子注入層43、發光層42、電洞注入層或電洞傳輸層43的順序疊層。第一像素電極11具有與圖31A的第二像素電極類似的結構，並且形成足夠的厚度以反射從含發光物質的層發出的光。第二像素電極由含1至15原子%的濃度的氧化矽的氧化物導電材料形成。藉由使用金屬氧化物作為無機物質（有代表性的為氧化鉬或氧化釩）形成電洞注入層或電洞傳輸層41，因提供在形成第二像素電極17時引入的氧氣，故提高電洞諸如特性，從而可降低驅動電壓。
圖31F示出了從第一電極和第二電極兩方向發光的例子。具有低功函數的透光導電膜用於第一像素電極11，而具有高功函數的透光導電膜用於第二像素電極17。代表性地，第一像素電極11由含諸如LiF和CaF之類的鹼金屬或鹼土金屬的第三電極層33和由諸如鋁之類的金屬材料形成的第四電極層34形成，第二像素電極17由含1至15原子%的濃度的氧化矽的氧化物導電材料形成。
以此方式，形成如圖30B所示的由第一像素電極（陽極）1213、含發光物質的層1515、以及第二像素電極（陰極）1216的發光元件1217。發光元件1217向第二基底1204側發光。
為了密封發光元件1217，形成保護疊層1218。藉由疊層第一無機絕緣膜、鬆弛膜、以及第二無機絕緣膜來形成保護疊層1218。接著，利用第一密封劑1205和第二密封劑1206黏合保護疊層1218和第二基底1204。注意，較佳的是使用用於滴落密封劑的裝置來排落第二密封劑，舉例而言，如實施例1的圖28所示的用於滴落液晶的裝置。在藉由從分配器滴或排放在主動矩陣基底上施加密封劑之後，可真空黏合第二基底和主動矩陣基底和藉由紫外線固化密封。
注意，在固定在第二基底1204的表面上的偏振片1225的表面上提供1/2λ或1/4λ的相位－對比板(phase－contrast plate)1229和抗反射膜1226。此外，可從第二基底1204順序地提供1/4λ的相位－對比板、1/2λ的相位－對比板和偏振片1225。藉由提供相位－對比板和偏振片，可防止外部光反射在像素電極上。第一像素電極1213和第二像素電極1216由透光的或不透光的導電膜形成，層間絕緣膜1220由吸收可見光的材料或溶解或分散有吸收可見光的有機材料形成，從而外部光不反射在每個像素電極上，因此，不必使用相位－對比板或偏振片。
連接佈線1208和FPC 1209藉由各向異性導電膜或各向異性導電樹脂1227而彼此電連接。此外，較佳的是，用密封樹脂密封每個佈線層和連接端子之間的連接部分。根據該結構，可防止濕氣從截面部分進入發光元件而引起劣化。
注意，可在第二基底1204和保護疊層1218之間提供用例如氮氣的惰性氣體填充的空間。因此，可進一步防止濕氣和氧氣。
可在像素部分1202和偏振片1225之間提供著色層。在該情況下，藉由在像素部分提供能夠發出白色光的發光元件以及表示RGB的著色層，可進行全色彩顯示。此外，藉由在像素部分提供能夠發出藍色的發光元件，並單獨提供色彩變換層等，可進行全色彩顯示。同樣，可在每個像素部分形成發出紅色、綠色和藍色的發光元件，也可使用著色層。這種顯示模組具有高色彩純度，並能夠進行高解析度顯示。
藉由使用用於第一基底1200或第二基底1204中一個或二個的膜、樹脂等形成的基底形成光顯示模組。藉由密封而不以這種方式使用對立基底，可形成重量改進、緊湊而薄的顯示裝置。
注意，實施方式1至9中任一個可適用於該實施例中。在該實施例中，描述作為顯示模組的發光顯示模組，然而，本發明不限於此，本發明可適用于諸如發光顯示器、DMD（數位微鏡設備）、PDP（電漿顯示器）、FED（場發射顯示器）和電泳顯示器（電子紙）之類的顯示模組。
[實施例8]
藉由將實施例6和7描述的顯示模組結合於外殼中，可製造各種電子裝置。電子裝置包括電視機、攝影機、數位照相機、護鏡式顯示器（頭戴式顯示器）、導航系統、音頻再現設備（車載音頻系統、音頻元件等）、筆記型個人電腦、遊戲機、攜帶型資訊終端（移動電腦、可攜式電話機、可攜式遊戲機、電子書等）、具有儲存媒體的圖像再現裝置（具體來說是具有可重放諸如數位視頻盤(DVD)之類的儲存媒體並能夠顯示重放的圖像的顯示器的裝置）等。在此，關於這些電子裝置的實施例，圖17和18示出了電視機及其方塊圖，圖19A和19B示出了數位照相機。
圖17示出了接收類比電視廣播的電視機的典型結構。在圖17中，天線1101接收的電視廣播的電波輸入到調諧器1102。調諧器1102藉由將從天線1101輸入的高頻電視信號與根據所希望的接收機頻率控制的本地振盪頻率的信號相混頻，産生並輸出中頻(IF)信號。
從調諧器1102取出的IF信號藉由中頻放大器（IF放大器）1103放大至所要求的電壓，然後藉由視頻檢測電路1104進行視頻檢測，以及藉由聲音檢測電路1105進行聲音檢測。從視頻檢測電路1104輸出的視頻信號藉由視頻信號處理電路1106被分離成亮度信號和顏色信號，藉由預定的視頻信號處理變為視頻信號，然後輸出到作為本發明之一的液晶顯示器、發光顯示器、DMD（數位微鏡設備）、PDP（電漿顯示器）、FED（場發射顯示器）和電泳顯示器（電子紙）等的視頻系統輸出部1108。
此外，從聲音檢測電路1105輸出的信號藉由諸如聲音系統處理電路1107的FM解調之類的處理，變為聲音信號，然後經適當放大，輸出到諸如揚聲器之類的聲音系統輸出部1109。
使用本發明的電視機不限於諸如如VHF波段和UHF波段之類的地面式廣播、電纜廣播、或BS廣播之類的類比廣播，而是可適用於數位陸地電視廣播、電纜數位廣播或BS數位廣播。
圖18示出了從正面看到的電視機的透視圖，包括外殼1151、顯示部1152、揚聲器部1153、操作部1154、視頻輸出端子1155等。圖17示出了其結構。
顯示部1152是圖17的視頻系統輸出部1108的例子，它顯示圖像。
揚聲器部1153是圖17的聲音系統輸出部的例子，它輸出聲音。
操作部1154備有電源開關、音量開關、開關選擇器、調諧開關、選擇開關等。藉由按壓開關，操作電源開/閉、圖像選擇、聲音控制、調諧器選擇等。雖然未示出，但是還可藉由遙控器型的操作都來進行上述選擇。
視頻輸出端子1155是用於從VTR、DVD、遊戲機等將視頻信號輸入到電視機中的端子。
在該實施例中所描述的電視機是壁挂式電視機時，在主體的背部提供用於懸挂在牆壁上的部分。
藉由使用作為本發明的半導體裝置的例子的顯示器，用於電視機的顯示部，可以高産量製造低成本的電視機。此外，藉由對控制電視機的視頻處理電路、聲音檢測電路以及聲音處理電路的CPU使用本發明的半導體裝置，可以高産量製造低成本的電視機。因此，本發明可尤其適用于諸如壁挂式電視機、火車站、機場等的資訊顯示板、街道上的廣告顯示板之類的大型顯示介質。
圖19A和19B示出了數位照相機的例子。圖19A是從正面看到的數位照相機的透視圖，而圖19B是從背面看到的透視圖。圖19A中，數位照相機包括釋放按鈕1301、主開關1302、取景器1303、閃光燈1304、透鏡1305、照相機鏡筒1306和外殼1307。
在圖19B中，提供取景器目鏡窗1311、監視器1312、以及操作按鈕1313。
藉由將釋放按鈕1301按壓至一半位置，聚焦調節元件和曝光調節元件工作，當釋放按鈕1301按壓至底部位置時，快門打開。
藉由按壓或旋轉主開關1302，切換數位照相機的電源的開/閉。
取景器1303置於數位照相機的正面的透鏡1305上部，用於從圖19B所示的取景器目鏡窗1311檢查拍攝範圍和聚焦位置。
閃光燈1304置於數位照相機的正面的上部，當物件亮度低時，隨著釋放按鈕被按壓而快門打開時，發出輔助光。
透鏡1305置於數位照相機的正面。透鏡由聚焦透鏡、變焦透鏡等組成，並與未示出的快門和光圈一起構成成像光學系統。而且，在透鏡後提供諸如CCD（電荷耦合器件）之類的圖像感測器。
照相機鏡筒1306移動透鏡，用於調節聚焦透鏡和變焦透鏡等的焦距。當拍攝圖像時，透鏡1305藉由向外推出照相機鏡筒而向前移動。當攜帶時，為了緊湊，透鏡1305裝載在內。在該實施例中，藉由推出照相機鏡筒藉由變焦來拍攝物件，然而本發明不限於該結構，本發明可以是能夠根據外殼1307中的成像光學系統的結構而不用推出照相機鏡筒來藉由變焦拍攝圖像的數位照相機。
取景器目鏡窗1311設置在數位照相機的背部上面，用於檢查拍攝範圍和聚焦位置。
操作按鈕1313是具有各種功能的設置在數位照相機的背面的按鈕，包括設置按鈕、功能表按鈕、顯示按鈕、功能按鈕、選擇按鈕等。
藉由使用按照本發明的半導體裝置的一個實施方式的顯示器用於監視器，可以高産量製造低成本的數位照相機。此外，藉由對執行接收具有各種功能的按鈕、主開關、釋放按鈕等的輸入的處理的CPU，對控制進行自動聚焦操作和自動聚焦調整操作的電路、控制驅動閃頻燈和CCD（電荷耦合器件）的定時電路、從諸如CCD之類的圖像感測器光電轉換的信號産生視頻信號的圖像拾取電路、將圖像拾取電路産生的視頻信號轉換成數位信號的A/D變換器、讀寫記憶體的視頻資料的記憶體介面中的每一個的CPU，使用按照本發明的半導體裝置的一種方式的CPU，可以高産量製造低成本的數位照相機。
本申請案係分別於2004年1月16日以及2004年4月28日向日本專利局申請的日本專利申請序列號2004－009232和2004－134898為基礎，它們的內容於此一併列入參考。
11．．．第一像素電極
16．．．含發光物質的層
17．．．第二像素電極
32．．．第二電極層
33．．．第一電極層
34．．．第二電極層
35．．．第一電極層
41．．．電洞傳輸層
42．．．發光層
43．．．電子注入層
101．．．基底
102．．．第一膜
103．．．第一掩罩圖案
111．．．高濕水性的材料
121．．．膜圖案
122．．．化合物
201．．．第一膜
202．．．第二膜
212．．．第二掩罩圖案
221．．．膜圖案
301．．．閘極電極
302．．．閘極絕緣膜
303．．．第一半導體膜
304．．．第二半導體膜
305．．．第一掩罩圖案
312．．．第一半導體區域
313．．．第二半導體區域
314．．．汲極電極
321．．．第三半導體區域
322．．．第二掩罩圖案
323．．．層間絕緣膜
331．．．導電膜
401．．．保護膜
501．．．汲極電極
502．．．第一半導體膜
503．．．第一掩罩圖案
511．．．汲極區
512．．．第二半導體膜
513．．．閘極絕緣膜
514．．．閘極電極
515．．．第二掩罩圖案
521．．．閘極電極
522．．．半導體區
531．．．第三掩罩圖案
602．．．第一絕緣膜
603．．．半導體區域
604．．．溶液
605．．．鐳射
611．．．導電半導體區域
612．．．第一掩罩圖案
613．．．閘極絕緣膜
621．．．閘極電極
622．．．化合物
713．．．閘極絕緣膜
800．．．基底
801．．．絕緣膜
802．．．第一導電膜
803．．．第一掩罩圖案
804．．．第一掩罩圖案
805．．．第一掩罩圖案
811．．．閘極佈線層
812．．．閘極電極層
813．．．連接導電層
814．．．閘極絕緣膜
815．．．第一半導體膜
816．．．第二半導體膜
817．．．第二掩罩圖案
818．．．第二掩罩圖案
821．．．第一半導體區域
822．．．第一半導體區域
823．．．第三掩罩圖案
831．．．第二半導體區域
832．．．第四掩罩圖案
833．．．第五掩罩圖案
841．．．源極佈線層
842．．．汲極佈線層
843．．．保護膜
851．．．第六掩罩圖案
852．．．第六掩罩圖案
853．．．層間絕緣膜
861．．．第二導電膜
871．．．像素電極
872．．．定位膜
873．．．密封劑
881．．．對立基底
882．．．對立電極
883．．．定位膜
884．．．液晶層
885．．．各向異性導電層
886．．．連接端子
1001．．．基底
1002．．．第一膜
1003．．．第一掩罩圖案
1011．．．第二溶液
1021．．．膜圖案
1022．．．化合物
1101．．．天線
1102．．．調諧器
1103．．．中頻放大器
1104．．．視頻檢測電路
1105．．．聲音檢測電路
1106．．．視頻信號處理電路
1107．．．聲音系統處理電路
1108．．．視頻系統輸出部
1109．．．聲音系統輸出部
1151．．．外殼
1152．．．顯示部
1153．．．揚聲器部
1154．．．操作部
1155．．．視頻輸出端子
1200．．．第一基底
1201．．．信號驅動器電路
1202．．．信號驅動器電路
1203．．．掃描驅動器電路
1204．．．第二基底
1205．．．第一密封劑
1206．．．第二密封劑
1208．．．連接佈線
1209．．．可撓電路
1210．．．連接佈線
1211．．．開關TFT
1212．．．驅動TFT
1213．．．第一像素電極
1214．．．絕緣體
1215．．．層
1216．．．第二像素電極
1217．．．發光元件
1218．．．保護疊層
1220．．．層間絕緣膜
1221．．．n通道型TFT
1222．．．p通道型TFT
1225．．．偏振片
1226．．．抗反射膜
1227．．．各向異性導電樹脂
1229．．．相位－對比板
1301．．．釋放按鈕
1302．．．主開關
1303．．．取景器
1304．．．閃光燈
1305．．．透鏡
1306．．．照相機鏡筒
1307．．．外殼
1311．．．取景器目鏡窗
1312．．．監視器
1313．．．操作按鈕
1400．．．基底
1401．．．像素部份
1402．．．信號驅動器電路
1403a．．．掃描驅動器電路
1403b．．．掃描驅動器電路
1405．．．IC晶片
1406．．．可撓印刷電路
1500．．．脈沖輸出電路
1501．．．緩衝器電路
1601．．．主動矩陣基底
1602．．．對立基底
1603．．．像素部份
1604．．．液晶層
1605．．．著色層
1606．．．偏振片
1607．．．偏振片
1608．．．連接端子
1609．．．可撓電路
1610．．．佈線基底
1611．．．像素驅動器電路
1612．．．外部電路
1613．．．冷陰極管
1614．．．反射器
1615．．．光學膜
1616．．．保護膜
1617．．．玻璃框架
1701．．．主動矩陣基底
1702a．．．電極墊
1702b．．．電極墊
1703．．．驅動器IC
1704a．．．連接端子
1704b．．．連接端子
1705．．．保護絕緣膜
1706．．．各向異性的導電黏合劑
1707．．．導電粒子
1708．．．導電粒子
1711a．．．緩衝層
1711b．．．緩衝層
1712a．．．隆起
1712b．．．隆起
1713．．．光可固化的絕緣樹脂
1721．．．黏
1722a．．．佈線
1722b．．．佈線
1723．．．有機樹脂
1731．．．可撓印刷電路
1732．．．佈線
1900．．．基底
1903a．．．頭
1903b．．．頭
1903c．．．頭
1904．．．圖像拾取機構
1905．．．微滴排放裝置
1907．．．控制機構
1908．．．儲存媒體
1909．．．視頻信號處理機構
1910．．．電腦
1911．．．標記
1930．．．面板
1931．．．平台
2601．．．基底
2602．．．第一像素電極
2603．．．第一絕緣膜
2611．．．掩罩圖案
2612．．．第二絕緣膜
2621．．．有機EL層
2622．．．有機EL材料
2623．．．第二像素電極
2624．．．第二導電材料
2631．．．第二絕緣膜
2700．．．基底
2701．．．分配器
2702．．．液晶材料
2703．．．像素部份
2704．．．液晶材料
3601．．．n通道TFT
3602．．．n通道TFT
3603．．．n通道TFT
3604．．．n通道TFT
3605．．．n通道TFT
3606．．．n通道TFT
3607．．．n通道TFT
3608．．．n通道TFT
3609．．．n通道TFT
3610．．．n通道TFT
3611．．．n通道TFT
3612．．．n通道TFT
3621．．．n通道TFT
3622．．．n通道TFT
3623．．．n通道TFT
3624．．．n通道TFT
3625．．．n通道TFT
3626．．．n通道TFT
3627．．．n通道TFT
3628．．．n通道TFT
3629．．．n通道TFT
3630．．．n通道TFT
3631．．．n通道TFT
3632．．．n通道TFT
3633．．．n通道TFT
3634．．．n通道TFT
3635．．．n通道TFT
圖1A至1C是示出根據本發明的形成膜圖案的步驟的剖面視圖。
圖2A至2D是示出根據本發明的形成膜圖案的步驟的剖面視圖。
圖3A至3D是示出根據本發明的製造半導體裝置的步驟的剖面視圖。
圖4A至4E是示出根據本發明的製造半導體裝置的步驟的剖面視圖。
圖5A至5E是示出根據本發明的製造半導體裝置的步驟的剖面視圖。
6圖A至6D是示出根據本發明的製造半導體裝置的步驟的剖面視圖。
圖7A至7C是示出根據本發明的形成膜圖案的步驟的剖面視圖。
圖8A至8E是示出根據本發明的製造半導體裝置的步驟的剖面視圖。
圖9A至9D是示出根據本發明的製造半導體裝置的步驟的剖面視圖。
圖10A至10C是示出根據本發明的製造半導體裝置的步驟的剖面視圖。
圖11是示出根據本發明的製造半導體裝置的步驟的上視圖。
圖12是示出根據本發明的製造半導體裝置的步驟的上視圖。
圖13是示出根據本發明的製造半導體裝置的步驟的上視圖。
圖14A至14C是示出根據本發明的半導體裝置的驅動器電路的安裝方法的上視圖。
圖15A至15D是示出根據本發明的半導體裝置的驅動器電路的安裝方法的剖面視圖。
圖16是示出根據本發明的液晶顯示器模組的結構的示圖。
圖17是示出電子裝置的結構的方塊圖。
圖18是示出電子裝置的實施例的圖。
圖19A和19B是示出電子裝置的實施例的圖。
圖20是示出可用於本發明的微滴排放裝置的結構的圖。
圖21是示出根據本發明的在液晶顯示面板中使用TFT形成掃描驅動器電路的情況中的電路配置的圖。
圖22是示出根據本發明的在液晶顯示面板中使用TFT形成掃描驅動器電路的情況下的電路配置的圖（移位暫存器電路）。
圖23是示出根據本發明的在液晶顯示面板中使用TFT形成掃描驅動器電路的情況下的電路配置的圖（緩衝器電路）。
圖24A至24C是示出根據本發明的形成膜圖案的步驟的剖視圖。
圖25A至25D是示出根據本發明的製造半導體裝置的步驟的剖視圖。
圖26A至26D是示出根據本發明的製造半導體裝置的步驟的剖視圖。
圖27A至27B是是示出根據本發明的製造半導體裝置的步驟的剖視圖。
圖28A和28B是示出可用于本發明的微滴排放方法的示圖。
圖29是示出具有低濕水性的區域和高濕水性的區域的接觸角的圖。
圖30A和30B是示出根據本發明的發光顯示模組的結構的示圖。
圖31A至31F是示出可用於本發明的發光元件的模式的圖。
圖32A至32C是示出根據本發明的形成膜圖案的步驟的剖面視圖。
圖33A至33C是示出根據本發明的形成膜圖案的步驟的剖視圖。
圖34A至34C是示出根據本發明的形成膜圖案的步驟的剖面視圖。
101．．．基底
102．．．第一膜
103．．．第一掩罩圖案
111．．．高濕水性的材料

Claims (16)

  1. 一種用於製造半導體裝置的方法，包括以下步驟：排放溶液接觸源極電極及汲極電極，以形成具有排斥液體表面的第一掩罩圖案；排放親液溶液於該第一掩罩圖案的外緣上，以形成層間絕緣膜；以及在去除該第一掩罩圖案之後，形成連接至該源極電極及該汲極電極之導電膜。
  2. 如申請專利範圍第1項之方法，其中，該導電膜是像素電極。
  3. 如申請專利範圍第1項之方法，其中，該半導體裝置包含從由薄膜電晶體、場效電晶體和有機半導體電晶體組成的組中選擇出的電晶體。
  4. 如申請專利範圍第3項之方法，其中，該薄膜電晶體具有從由上閘極結構、下閘極結構、共面結構和反向參差結構組成的組中選擇出的結構。
  5. 一種用於製造半導體裝置的方法，包括以下步驟：排放溶液接觸源極電極及汲極電極，以形成具有排斥液體表面的第一掩罩圖案；排放親液溶液於該第一掩罩圖案的外緣上，以形成層間絕緣膜；以及藉由排放膏，形成連接至該源極電極或該汲極電極之 導電膜於該層間絕緣膜上。
  6. 如申請專利範圍第5項之方法，其中，該導電膜是像素電極。
  7. 如申請專利範圍第5項之方法，其中，該半導體裝置包含從由薄膜電晶體、場效電晶體和有機半導體電晶體組成的組中選擇出的電晶體。
  8. 如申請專利範圍第7項之方法，其中，該薄膜電晶體具有從由上閘極結構、下閘極結構、共面結構和反向參差結構組成的組中選擇出的結構。
  9. 一種用於製造半導體裝置的方法，包括以下步驟：排放溶液接觸源極電極及汲極電極，以形成具有排斥液體表面的第一掩罩圖案；排放親液溶液於該第一掩罩圖案的外緣上，以形成包含樹脂之層間絕緣膜；以及在去除該第一掩罩圖案之後，形成連接至該源極電極及該汲極電極之導電膜。
  10. 如申請專利範圍第9項之方法，其中，該導電膜是像素電極。
  11. 如申請專利範圍第9項之方法，其中，該半導體裝置包含從由薄膜電晶體、場效電晶體和有機半導體電晶體組成的組中選擇出的電晶體。
  12. 如申請專利範圍第11項之方法，其中，該薄膜電晶體具有從由上閘極結構、下閘極結構、共面結構和反向參差結構組成的組中選擇出的結構。
  13. 一種用於製造半導體裝置的方法，包括以下步驟：排放溶液接觸源極電極及汲極電極，以形成具有排斥液體表面的第一掩罩圖案；排放親液溶液於該第一掩罩圖案的外緣上，以形成包含樹脂之層間絕緣膜；以及藉由排放膏，形成連接至該源極電極或該汲極電極之導電膜於該層間絕緣膜上。
  14. 如申請專利範圍第13項之方法，其中，該導電膜是像素電極。
  15. 如申請專利範圍第13項之方法，其中，該半導體裝置包含從由薄膜電晶體、場效電晶體和有機半導體電晶體組成的組中選擇出的電晶體。
  16. 如申請專利範圍第15項之方法，其中，該薄膜電晶體具有從由上閘極結構、下閘極結構、共面結構和反向參差結構組成的組中選擇出的結構。
TW094100657A 2004-01-16 2005-01-10 具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視 TWI381416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004009232 2004-01-16
JP2004134898 2004-04-28

Publications (2)

Publication Number Publication Date
TW200525594A TW200525594A (en) 2005-08-01
TWI381416B true TWI381416B (zh) 2013-01-01

Family

ID=34752113

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094100657A TWI381416B (zh) 2004-01-16 2005-01-10 具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視
TW098127269A TWI409849B (zh) 2004-01-16 2005-01-10 具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098127269A TWI409849B (zh) 2004-01-16 2005-01-10 具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視

Country Status (5)

Country Link
US (3) US8053171B2 (zh)
JP (2) JP5292224B2 (zh)
KR (2) KR101200703B1 (zh)
CN (2) CN100550295C (zh)
TW (2) TWI381416B (zh)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015990B2 (en) * 2000-04-24 2006-03-21 Nitto Denko Corporation Liquid crystal display including O-type and E-type polarizer
CN100467141C (zh) * 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
KR101115291B1 (ko) 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US7462514B2 (en) * 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US20050196710A1 (en) * 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100325A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 薄膜トランジスタの製造方法
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4337744B2 (ja) * 2005-02-04 2009-09-30 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板の製造方法
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2007035909A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp 電子デバイスおよび電子デバイスの製造方法
JP4504300B2 (ja) * 2005-11-11 2010-07-14 株式会社東芝 半導体装置およびその製造方法
JP5301080B2 (ja) * 2005-12-26 2013-09-25 株式会社ジャパンディスプレイ 液晶表示装置
KR100753224B1 (ko) * 2005-12-30 2007-08-30 (재)대구경북과학기술연구원 전계발광소자용 백플레인과 이를 포함하는 전계발광소자
CN101030536B (zh) * 2006-03-02 2010-06-23 株式会社半导体能源研究所 电路图案、薄膜晶体管及电子设备的制造方法
TWI333114B (en) 2006-06-20 2010-11-11 Au Optronics Corp Manufacturing active device array substrate and manufacturing color filter substrate
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
GB0614341D0 (en) * 2006-07-19 2006-08-30 Plastic Logic Ltd Encapsulation for flexible displays
CN1888966B (zh) * 2006-07-26 2010-10-06 友达光电股份有限公司 主动元件阵列基板以及彩色滤光基板的制作方法
JP4297505B2 (ja) * 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
US7678701B2 (en) * 2006-07-31 2010-03-16 Eastman Kodak Company Flexible substrate with electronic devices formed thereon
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
US8017422B2 (en) 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JP2009000600A (ja) * 2007-06-20 2009-01-08 Seiko Epson Corp パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法
KR101326127B1 (ko) * 2007-09-05 2013-11-06 재단법인서울대학교산학협력재단 패턴 어레이 형성 방법 및 이를 사용하여 형성된 패턴어레이를 포함하는 유기 소자
US8083956B2 (en) 2007-10-11 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP4661864B2 (ja) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 膜パターン形成方法及び発光装置の製造方法
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TWI425643B (zh) * 2009-03-31 2014-02-01 Sony Corp 固態攝像裝置及其製造方法、攝像裝置和抗反射結構之製造方法
JP5218238B2 (ja) * 2009-04-10 2013-06-26 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5246001B2 (ja) * 2009-04-10 2013-07-24 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081503A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
WO2011044053A1 (en) * 2009-10-06 2011-04-14 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
JP5651961B2 (ja) * 2010-02-03 2015-01-14 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
JP5370189B2 (ja) * 2010-02-04 2013-12-18 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
JP2011164196A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
US8734657B2 (en) * 2010-02-19 2014-05-27 R.S.M. Electron Power, Inc. Liquid barrier and method for making a liquid barrier
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002236A1 (en) * 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
KR101902922B1 (ko) * 2011-03-03 2018-10-02 삼성전자주식회사 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP2013055080A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
JP5693515B2 (ja) * 2012-01-10 2015-04-01 エイチズィーオー・インコーポレーテッド 内部耐水性被覆を備える電子デバイス
JP5891952B2 (ja) 2012-05-29 2016-03-23 株式会社ジャパンディスプレイ 表示装置の製造方法
TWI493765B (zh) * 2012-08-07 2015-07-21 E Ink Holdings Inc 有機半導體元件及其製作方法
JP2016004112A (ja) * 2014-06-16 2016-01-12 株式会社ジャパンディスプレイ 表示装置の製造方法
GB201418512D0 (en) * 2014-10-17 2014-12-03 Oxford Nanopore Tech Ltd Electrical device with detachable components
EP3214655A4 (en) * 2014-10-29 2018-07-11 Toppan Printing Co., Ltd. Thin-film transistor and method for producing same
JP6528517B2 (ja) 2015-04-06 2019-06-12 三菱電機株式会社 配向膜の塗布方法
NZ738352A (en) 2015-06-15 2019-07-26 Magic Leap Inc Method of manufacturing a liquid crystal device
WO2018034223A1 (ja) * 2016-08-17 2018-02-22 シャープ株式会社 走査アンテナ用液晶セル、及び走査アンテナ用液晶セルの製造方法
CN109789440A (zh) * 2016-09-27 2019-05-21 富士胶片株式会社 膜的制造方法
CN106298860B (zh) 2016-10-24 2019-04-12 上海天马微电子有限公司 一种有机发光显示面板及其制作方法
KR101914075B1 (ko) 2016-12-07 2018-11-02 주식회사 아모 슬롯 코팅 기반 유기발광 다이오드 면광원 제조 방법
JP7164525B2 (ja) * 2016-12-14 2022-11-01 マジック リープ， インコーポレイテッド 表面整合パターンのソフトインプリント複製を用いた液晶のパターン化
CN106880876A (zh) * 2017-02-24 2017-06-23 创领心律管理医疗器械（上海）有限公司 一种植入性医疗器械的抗菌涂层的制备方法
CN113241325A (zh) * 2020-01-23 2021-08-10 富士电机株式会社 电子装置以及电子装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073712A1 (en) * 2001-03-09 2002-09-19 Seiko Epson Corporation Pattering method
TW526393B (en) * 2000-07-03 2003-04-01 Nec Corp Pattern forming method and method of manufacturing thin film transistor
TW552639B (en) * 1999-03-17 2003-09-11 Canon Sales Co Inc Method for forming interlayer insulating film and its semiconductor device
TW556044B (en) * 2001-02-15 2003-10-01 Sipix Imaging Inc Process for roll-to-roll manufacture of a display by synchronized photolithographic exposure on a substrate web
TW559687B (en) * 2002-11-07 2003-11-01 Taiwan Semiconductor Mfg Method of determining mask feature and application thereof

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139845A (ja) 1992-10-27 1994-05-20 Matsushita Electric Ind Co Ltd パターン化した透明導電膜の形成方法
JPH06182980A (ja) 1992-12-22 1994-07-05 Matsushita Electric Works Ltd インクジェットプリンターによる印刷装置
US6449024B1 (en) * 1996-01-26 2002-09-10 Semiconductor Energy Laboratory Co., Inc. Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index
JPH10283847A (ja) 1997-04-01 1998-10-23 Sharp Corp 透明導電膜
DE69917388T2 (de) * 1998-02-18 2005-05-25 Seiko Epson Corp. Verfahren zur herstellung eines vielschichtspiegels mit verteilter reflektion
JP3988064B2 (ja) 1998-07-22 2007-10-10 株式会社ノーリツ 給湯装置
JP2000089213A (ja) 1998-09-11 2000-03-31 Canon Inc 液晶素子及びその製造方法
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP2001039713A (ja) 1999-07-26 2001-02-13 Nippon Telegr & Teleph Corp <Ntt> 酸化亜鉛の製造方法
TW495809B (en) * 2000-02-28 2002-07-21 Semiconductor Energy Lab Thin film forming device, thin film forming method, and self-light emitting device
US6838696B2 (en) 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2002237383A (ja) 2000-03-31 2002-08-23 Seiko Epson Corp 有機ｅｌ素子の製造方法、有機ｅｌ素子
TW490997B (en) 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP4000853B2 (ja) 2000-12-28 2007-10-31 セイコーエプソン株式会社 分子膜パターンの形成方法、分子膜パターン、及び半導体装置の製造方法
US6939665B2 (en) * 2000-12-28 2005-09-06 Seiko Epson Corporation System and methods for manufacturing a molecular film pattern
US7157788B2 (en) * 2001-02-21 2007-01-02 Showa Denko K.K. Metal oxide dispersion for dye-sensitized solar cells, photoactive electrode and dye-sensitized solar cell
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6908574B2 (en) 2001-08-13 2005-06-21 Dowa Mining Co., Ltd. Tin-containing indium oxides, a process for producing them, a coating solution using them and electrically conductive coatings formed of them
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
JP2003124215A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP2003124210A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp 表面処理方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
US7369122B2 (en) 2001-12-14 2008-05-06 3M Innovative Properties Company Touch panel spacer dots and methods of making
JP2003282559A (ja) 2002-03-22 2003-10-03 Seiko Epson Corp 被処理部材の保管方法およびパターン形成方法、デバイス、並びにデバイスの製造方法
JP2004006700A (ja) 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
JP2003309265A (ja) 2002-04-15 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP4366898B2 (ja) 2002-05-15 2009-11-18 コニカミノルタホールディングス株式会社 反射率検出用素子、シート状画像入力装置及びシート状画像入力方法
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
JP4656843B2 (ja) 2003-01-17 2011-03-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7405033B2 (en) 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7601386B2 (en) * 2003-07-11 2009-10-13 Seiko Epson Corporation Process for forming a film, process for manufacturing a device, electro-optical device and electronic equipment
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
JP5093985B2 (ja) 2004-01-16 2012-12-12 株式会社半導体エネルギー研究所 膜パターンの形成方法
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552639B (en) * 1999-03-17 2003-09-11 Canon Sales Co Inc Method for forming interlayer insulating film and its semiconductor device
TW526393B (en) * 2000-07-03 2003-04-01 Nec Corp Pattern forming method and method of manufacturing thin film transistor
TW556044B (en) * 2001-02-15 2003-10-01 Sipix Imaging Inc Process for roll-to-roll manufacture of a display by synchronized photolithographic exposure on a substrate web
WO2002073712A1 (en) * 2001-03-09 2002-09-19 Seiko Epson Corporation Pattering method
TW559687B (en) * 2002-11-07 2003-11-01 Taiwan Semiconductor Mfg Method of determining mask feature and application thereof

Also Published As

Publication number Publication date
US8053171B2 (en) 2011-11-08
CN1661775A (zh) 2005-08-31
JP5298149B2 (ja) 2013-09-25
KR101234003B1 (ko) 2013-02-18
US8624252B2 (en) 2014-01-07
US20050158665A1 (en) 2005-07-21
CN101630639B (zh) 2012-12-05
CN100550295C (zh) 2009-10-14
JP2011143404A (ja) 2011-07-28
JP5292224B2 (ja) 2013-09-18
CN101630639A (zh) 2010-01-20
TWI409849B (zh) 2013-09-21
US20090291552A1 (en) 2009-11-26
KR101200703B1 (ko) 2012-11-13
US20130001560A1 (en) 2013-01-03
KR20050075725A (ko) 2005-07-21
TW201001507A (en) 2010-01-01
JP2009296000A (ja) 2009-12-17
TW200525594A (en) 2005-08-01
US8293457B2 (en) 2012-10-23
KR20100013297A (ko) 2010-02-09

Similar Documents

Publication Publication Date Title
TWI381416B (zh) 具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視
JP5093985B2 (ja) 膜パターンの形成方法
US7732334B2 (en) Method for manufacturing semiconductor device
US7223641B2 (en) Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
CN1700417B (zh) 半导体器件及其制造方法、液晶电视、和el电视
KR101058176B1 (ko) 박막 트랜지스터의 제조 방법
KR101114897B1 (ko) 반도체 장치, 텔레비전 세트 및 상기 제조 방법
US7531294B2 (en) Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
JP5025107B2 (ja) 半導体装置の作製方法
JP4939756B2 (ja) 半導体装置の作製方法
JP2006032916A (ja) 配線基板、及び半導体装置、並びにその作製方法
JP4932173B2 (ja) 膜パターンの形成方法
JP4754841B2 (ja) 半導体装置の作製方法
JP4877871B2 (ja) 表示装置の作製方法、液晶テレビジョン、及びｅｌテレビジョン
JP4785396B2 (ja) 半導体装置の作製方法
JP2005311335A (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees