JP4504300B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4504300B2 JP4504300B2 JP2005327600A JP2005327600A JP4504300B2 JP 4504300 B2 JP4504300 B2 JP 4504300B2 JP 2005327600 A JP2005327600 A JP 2005327600A JP 2005327600 A JP2005327600 A JP 2005327600A JP 4504300 B2 JP4504300 B2 JP 4504300B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- selection transistor
- transistor
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
Description
次に、この実施形態に係る半導体装置の製造方法について、図1乃至図3に示した半導体装置を例に挙げて説明する。
Claims (5)
- 半導体基板上にマトリクス状に配置された複数のメモリセルトランジスタの電流経路が第1方向に沿って直列接続された第1セル列と、
前記第1方向に沿って前記第1セル列と隣接して配置された第2セル列と、
前記第1セル列を選択する第1選択トランジスタと、
前記第1選択トランジスタと隣接しソースまたはドレインの一方を共有して配置され、前記第2セル列を選択する第2選択トランジスタと、
前記第1、第2選択トランジスタに共有された前記ソースまたはドレイン上に設けられたコンタクト配線と、
前記第1方向に沿って配置され、前記第1方向と交差する第2方向において前記コンタクト配線を挟むように前記半導体基板中に隔離して設けられた前記第1、第2選択トランジスタ間における素子分離膜と、
前記メモリセルトランジスタのゲート電極の側壁上に形成されたシリコン酸化膜からなるサイドウォール膜と、
前記メモリセルトランジスタのゲート電極の上面、前記第1選択トランジスタのゲート電極の上面および前記第2選択トランジスタに対向する側面、前記第2選択トランジスタのゲート電極の上面および前記第1選択トランジスタに対向する側面、前記素子分離膜上に設けられ、シリコン酸化膜からなる前記サイドウォール膜をプラズマ法を用いて窒化させたプラズマ窒化膜と
を具備することを特徴とする半導体装置。 - 半導体基板上にマトリクス状に配置された複数のメモリセルトランジスタの電流経路が第1方向に沿って直列接続された第1セル列と、
前記第1方向に沿って前記第1セル列と隣接して配置された第2セル列と、
前記第1セル列を選択する第1選択トランジスタと、
前記第1選択トランジスタと隣接しソースまたはドレインの一方を共有して配置され、前記第2セル列を選択する第2選択トランジスタと、
前記第1、第2選択トランジスタに共有された前記ソースまたはドレイン上に設けられたコンタクト配線と、
前記第1方向に沿って配置され、前記第1方向と交差する第2方向において前記コンタクト配線を挟むように前記半導体基板中に隔離して設けられた前記第1、第2選択トランジスタ間における素子分離膜と、
前記メモリセルトランジスタのゲート電極の側壁上に形成されたシリコン酸化膜からなるサイドウォール膜と、
前記メモリセルトランジスタのゲート電極の上面、前記第1選択トランジスタのゲート電極の上面および前記第2選択トランジスタに対向する側面、前記第2選択トランジスタのゲート電極の上面および前記第1選択トランジスタに対向する側面、前記素子分離膜上に設けられ、シリコン酸化膜からなる前記サイドウォール膜をプラズマ法を用いて高密度酸化させた前記サイドウォール膜より高密度のプラズマ酸化膜と
を具備することを特徴とする半導体装置。 - 半導体基板中に所定方向に沿って形成され前記半導体基板の表面を複数の素子領域に区画する素子分離絶縁膜と、
前記素子領域上に形成された第1メモリセルトランジスタの第1ゲート電極と、
前記素子領域上に形成され、前記第1メモリセルトランジスタを選択する第1選択トランジスタの第2ゲート電極と、
前記素子領域上に形成された第2メモリセルトランジスタの第3ゲート電極と、
前記素子領域上に形成され、前記第2メモリセルトランジスタを選択する第2選択トランジスタの第4ゲート電極であって、前記第1選択トランジスタとソースまたはドレインの一方を共有して隣接して配置された第2選択トランジスタと
を備えた半導体装置の製造方法であって、
前記半導体基板上、前記素子分離絶縁膜上、前記第1、第2、第3、第4ゲート電極の上面および側面上にシリコン酸化膜からなるサイドウォール膜を形成する工程と、
プラズマ法を用いて、前記第1、第3ゲート電極の側面上のサイドウォール膜の状態は維持しつつ、前記第1、第2、第3、第4ゲート電極の上面のサイドウォール膜、前記第4ゲート電極に対向する前記第2ゲート電極の側面のサイドウォール膜、前記第2ゲート電極に対向する前記第4ゲート電極の側面のサイドウォール膜、前記ソースまたはドレイン上のサイドウォール膜、および前記ソースまたはドレインに隣接する前記素子分離絶縁膜上のサイドウォール膜を窒化又は高密度酸化してバリア膜を形成する工程と、
前記第1および第2ゲート電極間および前記バリア膜上に、シリコン酸化膜からなるスペーサ絶縁膜を形成する工程と、
前記第2および第4ゲート電極間の前記スペーサ絶縁膜をウエットエッチング法により除去する工程と、
前記第2および第4ゲート電極間および前記各ゲート電極の上面上を覆うように層間絶縁膜を形成する工程と、
前記第2および第4ゲート電極間における前記層間絶縁膜を貫通して前記ソースまたはドレイン上にコンタクト配線を形成する工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記素子分離絶縁膜は過水素化シラザン重合体をスピンコーティングして形成すること
を特徴とする請求項3に記載の半導体装置の製造方法。 - 前記スペーサ絶縁膜の除去工程はフッ酸を含んだ液体により行うこと
を特徴とする請求項3または4記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005327600A JP4504300B2 (ja) | 2005-11-11 | 2005-11-11 | 半導体装置およびその製造方法 |
KR1020060111020A KR100795631B1 (ko) | 2005-11-11 | 2006-11-10 | 반도체 장치 및 그 제조 방법 |
US11/558,692 US20070138593A1 (en) | 2005-11-11 | 2006-11-10 | Semiconductor device that is advantageous in microfabrication and method of manufacturing the same |
US12/351,906 US20090124080A1 (en) | 2005-11-11 | 2009-01-12 | Semiconductor device that is advantageous in microfabrication and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005327600A JP4504300B2 (ja) | 2005-11-11 | 2005-11-11 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007134580A JP2007134580A (ja) | 2007-05-31 |
JP4504300B2 true JP4504300B2 (ja) | 2010-07-14 |
Family
ID=38155979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005327600A Expired - Fee Related JP4504300B2 (ja) | 2005-11-11 | 2005-11-11 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20070138593A1 (ja) |
JP (1) | JP4504300B2 (ja) |
KR (1) | KR100795631B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4448148B2 (ja) * | 2006-03-29 | 2010-04-07 | キヤノン株式会社 | 有機発光装置 |
JP2009130136A (ja) * | 2007-11-22 | 2009-06-11 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
KR20130022534A (ko) * | 2011-08-25 | 2013-03-07 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
US11293817B2 (en) | 2017-01-06 | 2022-04-05 | Newtonoid Technologies, L.L.C. | Transparent ceramic composition |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148586A (ja) * | 1994-11-21 | 1996-06-07 | Toshiba Corp | 半導体装置の製造方法 |
JP2004006433A (ja) * | 2002-03-15 | 2004-01-08 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2004153037A (ja) * | 2002-10-31 | 2004-05-27 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2005286155A (ja) * | 2004-03-30 | 2005-10-13 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
JP2006060138A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000311992A (ja) * | 1999-04-26 | 2000-11-07 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
TW484228B (en) * | 1999-08-31 | 2002-04-21 | Toshiba Corp | Non-volatile semiconductor memory device and the manufacturing method thereof |
JP4149644B2 (ja) * | 2000-08-11 | 2008-09-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4023770B2 (ja) * | 2000-12-20 | 2007-12-19 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US20020130376A1 (en) * | 2001-03-16 | 2002-09-19 | Zhongze Wang | Method to reduce transistor channel length using SDOX |
US6995414B2 (en) * | 2001-11-16 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device including multi-layer gate structure |
JP4018596B2 (ja) * | 2002-10-02 | 2007-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
US8053171B2 (en) * | 2004-01-16 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television |
US7521378B2 (en) * | 2004-07-01 | 2009-04-21 | Micron Technology, Inc. | Low temperature process for polysilazane oxidation/densification |
JP4031000B2 (ja) * | 2005-01-13 | 2008-01-09 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP4607613B2 (ja) * | 2005-02-09 | 2011-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
-
2005
- 2005-11-11 JP JP2005327600A patent/JP4504300B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-10 US US11/558,692 patent/US20070138593A1/en not_active Abandoned
- 2006-11-10 KR KR1020060111020A patent/KR100795631B1/ko not_active IP Right Cessation
-
2009
- 2009-01-12 US US12/351,906 patent/US20090124080A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148586A (ja) * | 1994-11-21 | 1996-06-07 | Toshiba Corp | 半導体装置の製造方法 |
JP2004006433A (ja) * | 2002-03-15 | 2004-01-08 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2004153037A (ja) * | 2002-10-31 | 2004-05-27 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2005286155A (ja) * | 2004-03-30 | 2005-10-13 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
JP2006060138A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100795631B1 (ko) | 2008-01-17 |
US20090124080A1 (en) | 2009-05-14 |
JP2007134580A (ja) | 2007-05-31 |
US20070138593A1 (en) | 2007-06-21 |
KR20070050849A (ko) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9147681B2 (en) | Electronic systems having substantially vertical semiconductor structures | |
JP3917063B2 (ja) | 半導体装置及びその製造方法 | |
US9391082B2 (en) | Memory arrays with a memory cell adjacent to a smaller size of a pillar having a greater channel length than a memory cell adjacent to a larger size of the pillar and methods | |
US7952140B2 (en) | Methods of fabricating semiconductor devices having multiple channel transistors and semiconductor devices fabricated thereby | |
JP2004221589A (ja) | 電荷貯蔵絶縁膜を有する不揮発性メモリ素子及びその製造方法 | |
JP2009194244A (ja) | 半導体記憶装置及びその製造方法 | |
US20090004814A1 (en) | Method of fabricating flash memory device | |
US7320934B2 (en) | Method of forming a contact in a flash memory device | |
JP2006339241A (ja) | 半導体集積回路装置 | |
US9530683B2 (en) | Forming source/drain zones with a dielectric plug over an isolation region between active regions | |
KR100725171B1 (ko) | 마스크 롬을 구비하는 반도체 장치 및 그 제조 방법 | |
US7335940B2 (en) | Flash memory and manufacturing method thereof | |
JP2006054292A (ja) | 半導体装置およびその製造方法 | |
JP4504300B2 (ja) | 半導体装置およびその製造方法 | |
US20060214211A1 (en) | Semiconductor device and method for manufacturing the same | |
KR100660283B1 (ko) | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 | |
JP2006351789A (ja) | 半導体集積回路装置 | |
JP2005286155A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
JP2007184489A (ja) | 半導体集積回路装置及びその製造方法 | |
JP2004356428A (ja) | 不揮発性半導体記憶装置、及び、その製造方法 | |
JP2008016546A (ja) | 半導体記憶装置及びその製造方法 | |
JP2009253037A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009252820A (ja) | 半導体装置の製造方法 | |
KR20040029525A (ko) | 플레쉬 메모리 소자 및 그 제조방법 | |
JP4651461B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100422 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |