JP2004221589A - 電荷貯蔵絶縁膜を有する不揮発性メモリ素子及びその製造方法 - Google Patents
電荷貯蔵絶縁膜を有する不揮発性メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004221589A JP2004221589A JP2004006031A JP2004006031A JP2004221589A JP 2004221589 A JP2004221589 A JP 2004221589A JP 2004006031 A JP2004006031 A JP 2004006031A JP 2004006031 A JP2004006031 A JP 2004006031A JP 2004221589 A JP2004221589 A JP 2004221589A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- layer
- gate
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000009413 insulation Methods 0.000 title abstract 6
- 238000002955 isolation Methods 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 238000003860 storage Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 43
- 229910044991 metal oxide Inorganic materials 0.000 claims description 18
- 150000004706 metal oxides Chemical class 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 192
- 210000004027 cell Anatomy 0.000 description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 1
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 1
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 1
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 1
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 1
- 102100034184 Macrophage scavenger receptor types I and II Human genes 0.000 description 1
- 101710134306 Macrophage scavenger receptor types I and II Proteins 0.000 description 1
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 101150064834 ssl1 gene Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 電荷貯蔵絶縁膜を有する不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】 この素子は、半導体基板に定義されたセル領域と、セル領域に形成されて活性領域を限定する複数個の平行な素子分離膜を含む。活性領域及び素子分離膜を含むセル領域の全面は電荷貯蔵絶縁膜74Cで覆われる。電荷貯蔵絶縁膜上に素子分離膜の上部を横切る複数個の平行なゲートラインが形成され、所定のゲートラインの間に導電性パターンが配置される。導電性パターンは電荷貯蔵絶縁膜を貫通して活性領域に電気的に接続される。この素子の製造方法によると、セル領域が定義された半導体基板に活性領域を限定する素子分離膜を形成し、素子分離膜が形成された半導体基板の全面に電荷貯蔵絶縁膜を形成する。
【選択図】 図７
【解決手段】 この素子は、半導体基板に定義されたセル領域と、セル領域に形成されて活性領域を限定する複数個の平行な素子分離膜を含む。活性領域及び素子分離膜を含むセル領域の全面は電荷貯蔵絶縁膜74Cで覆われる。電荷貯蔵絶縁膜上に素子分離膜の上部を横切る複数個の平行なゲートラインが形成され、所定のゲートラインの間に導電性パターンが配置される。導電性パターンは電荷貯蔵絶縁膜を貫通して活性領域に電気的に接続される。この素子の製造方法によると、セル領域が定義された半導体基板に活性領域を限定する素子分離膜を形成し、素子分離膜が形成された半導体基板の全面に電荷貯蔵絶縁膜を形成する。
【選択図】 図７
Description
本発明は不揮発性メモリ素子及びその製造方法に関するものであり、さらに具体的には、電荷を貯蔵することができる絶縁膜が具備された記憶セルを含む不揮発性メモリ素子及びその製造方法に関するものである。
不揮発性メモリ素子は電源が供給されなくても、そのデータを維持することができるメモリ素子であり、代表的にはフラッシュメモリ素子、強誘電体メモリ素子、相変換メモリ素子、磁気メモリ素子などがある。
これらのうち、フラッシュメモリ素子はＭＯＳトランジスタと類似の構造の単位セルを含む。したがって、別途の情報貯蔵要素が不要であるので、セル領域の集積度を高めることができる。フラッシュメモリ素子は導電性浮遊ゲート内に電荷を貯蔵する構造と、電荷貯蔵絶縁膜に電荷を貯蔵する構造との二つの代表的な構造を有する。電荷貯蔵絶縁膜に電荷を貯蔵するフラッシュメモリ素子は低い書き込み及び消去電圧と、優れた耐久性及び維持特性を有して、マルチビット貯蔵可能な素子を形成することができるので、最近多くの研究が進行しつつある。
図１は従来の電荷貯蔵絶縁膜を有する不揮発性メモリ素子の単位セルを示す平面図である。
図２乃至図５は図１のＡ−Ａに沿って切断した従来の不揮発性メモリ素子の製造方法を示す工程断面図である。
図１を参照すると、従来の不揮発性メモリ素子は半導体基板の所定の領域に素子分離膜２８ａが配置され、前記素子分離膜２８ａは活性領域を限定する。前記活性領域の上部を横切ってゲート電極３０が配置され、前記ゲート電極３０と前記活性領域との間に電荷トラップ層が介在される。
図２を参照すると、従来の不揮発性メモリ素子の製造方法は半導体基板１０上に下部絶縁膜１４、電荷トラップ層１６及び上部絶縁膜１８を形成する。前記上部絶縁膜１８上に第１導電膜２０及びハードマスク膜２２を形成する。前記ハードマスク膜２２及び前記第１導電膜２０をパターニングし、続いて、前記上部絶縁膜１８、前記電荷トラップ層１６、前記下部絶縁膜１４及び前記半導体基板１０をパターニングして前記半導体基板１０にトレンチ領域１２を形成する。
図３を参照すると、前記トレンチ領域１２が形成された半導体基板に熱酸化工程を適用して前記トレンチ領域１２の内壁にトレンチ酸化膜２４を形成する。一般的に、前記半導体基板１０及び前記第１導電膜２０はシリコンからなるので、前記下部絶縁膜１４と接する前記半導体基板１０の一部分と、前記上部絶縁膜１８と接する前記第１導電膜２０の一部分とが共に熱酸化される（２６）。シリコンは熱酸化される時に、そのかさが約２倍に増加する。したがって、前記半導体基板１０及び前記第１導電膜２０の酸化によって前記電荷トラップ層１６に張力及び圧縮力が加えられて前記電荷トラップ層１６に欠陥が生成され得る。これと共に、前記トレンチ領域１２を形成する間に加えられたエッチング損傷によって前記トレンチ領域１２の側壁に整列された前記電荷トラップ１６のエッジに欠陥が生成されることがある。
続いて、図３を参照すると、前記トレンチ酸化膜２４が形成された半導体基板上に前記トレンチ領域１２を満たす絶縁膜２８を形成する。
図４を参照すると、化学機械的研磨工程を使用して前記絶縁膜２８を研磨して前記ハードマスク膜２２を露出させると同時に、前記トレンチ領域１２を満たす絶縁膜パターン２８ａを形成する。続いて、前記ハードマスク膜２２を除去して前記第１導電膜２０を露出させる。
図５を参照すると、前記第１導電膜２０が露出した基板の全面にポリシリコン３０及びシリサイド層３２を積層する。続いて、前記ポリシリコン層３０及び前記シリサイド層３２と前記第１導電膜２０とをパターニングして前記素子分離膜２８ａの上部を横切るゲート電極３４を形成する。
上述のような従来の不揮発性メモリ素子は素子分離膜と隣接する領域に欠陥を有する可能性が高く、データの貯蔵及び維持特性が劣悪になる恐れがある。
米国特許第５，７６８，１９２号明細書
本発明の目的は、優れた品質の電荷貯蔵絶縁膜を含む不揮発性メモリ素子の記憶セル及びその製造方法を提供することにある。
本発明の他の目的は、優れた品質の電荷貯蔵絶縁膜を有する記憶セルを含む不揮発性メモリ素子及びその製造方法を提供することにある。
上述の目的は平板電荷貯蔵絶縁膜を含む不揮発性メモリ素子により達成され得る。この素子は半導体基板に定義されたセル領域と、前記セル領域に形成されて活性領域を限定する複数個の平行なトレンチ素子分離膜とを含む。前記活性領域及び前記素子分離膜上に電荷貯蔵絶縁膜がコンフォマルに形成される。前記電荷貯蔵絶縁膜上に前記素子分離膜の上部を横切る複数個の平行なゲートラインが形成され、所定の前記ゲートラインの間に導電性パターンが配置される。前記導電性パターンは前記電荷貯蔵絶縁膜を貫通して前記活性領域に電気的に接続される。
本発明の一実施の形態で、この素子は、セル領域、高電圧領域及び低電圧領域を含む。具体的に、この素子はセル領域、高電圧領域及び低電圧領域が具備された半導体基板に形成されて前記セル領域に複数個の平行な第１活性領域、前記高電圧領域に第２活性領域、前記低電圧領域に第３活性領域を限定する素子分離膜を含む。前記第１活性領域及び前記素子分離膜上に電荷貯蔵絶縁膜がコンフォマルに形成される。前記電荷貯蔵絶縁膜上に前記素子分離膜の上部を横切る複数個の平行なゲートラインが形成され、前記第２活性領域の上部及び前記第３活性領域の上部を高電圧ゲートパターン及び低電圧ゲートパターンが各々横切る。前記高電圧ゲートパターンと前記第２活性領域との間と、前記低電圧ゲートパターンと前記第３活性領域との間とに各々高電圧ゲート絶縁膜及び低電圧ゲート絶縁膜が介在される。
本発明で、前記素子分離膜の上部面は前記活性領域の表面よりも高いレベルに位置することが望ましい。これと共に、前記電荷貯蔵絶縁膜は下部酸化膜、電荷トラップ層及び上部酸化膜を含み、前記上部酸化膜は絶縁性金属酸化膜であることが望ましい。さらに、前記高電圧ゲート絶縁膜及び前記低電圧ゲート絶縁膜は各々二重層の絶縁膜、または前記高電圧ゲート絶縁膜は三重層の絶縁膜であり、前記低電圧ゲート絶縁膜は二重層の絶縁膜であり得る。
本発明で、前記高電圧ゲート電極及び前記低電圧ゲート電極の各々は前記素子分離膜の側壁の間に形成された下部ゲートパターンと、前記下部ゲートパターン上に形成され、前記素子分離膜パターン上に一部重畳された上部ゲートパターンとで構成することができる。
上述の課題は平板電荷貯蔵絶縁膜を有する不揮発性メモリ素子の製造方法により解決することができる。この方法は、セル領域が定義された半導体基板にパッド絶縁膜及びハードマスク膜を形成することを含む。前記ハードマスク膜、前記パッド絶縁膜及び前記半導体基板をパターニングして前記セル領域にトレンチを形成し、前記セル領域の全面に前記トレンチを満たすトレンチ絶縁膜を形成する。化学機械的研磨工程を使用して前記トレンチ絶縁膜を研磨して前記ハードマスク膜を露出させる。この時に、前記トレンチを満たし、活性領域を限定する素子分離膜が形成される。前記ハードマスク膜及び前記パッド絶縁膜を除去し、前記素子分離膜及び前記活性領域を含むセル領域の全面に電荷貯蔵絶縁膜を形成する。前記電荷貯蔵絶縁膜上に前記素子分離膜の上部を横切る複数個の平行なゲートラインを形成し、所定の前記ゲートラインの間に前記電荷貯蔵絶縁膜を貫通して前記活性領域に電気的に接続された導電性パターンを形成する。
具体的に、前記電荷貯蔵絶縁膜は下部酸化膜、電荷トラップ層及び上部酸化膜を順次に積層して形成することができ、この場合に、前記上部酸化膜は絶縁性金属酸化膜で形成することが望ましい。
本発明によると、多層の絶縁膜からなる電荷貯蔵絶縁膜が活性領域上にのみ形成されず、セル領域の全面に形成、またはゲートパターンに沿って活性領域及び素子分離膜の上部を横切る。また、前記電荷貯蔵絶縁膜を前記素子分離膜を形成した以後に形成するので、前記電荷貯蔵絶縁膜に加えられるストレスを顕著に減らすことができる。
さらに、前記電荷貯蔵絶縁膜の最上層を絶縁性金属酸化膜で形成することによって、前記金属酸化膜をエッチング阻止膜として使用して層間絶縁膜をパターニングすることによって、コンタクトホールを形成、またはグルーブを形成する間、半導体基板の損傷を防止することができる。
以下、添付の図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明はここで説明される実施の形態に限定されず、他の形態で具体化することもできる。むしろ、ここで紹介される実施の形態は開示された内容が徹底し、完全になれるように、そして当業者に本発明の思想が十分に伝達されるようにするために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層、または基板「上」にあると言及される場合に、それは他の層または基板上に直接形成することができるもの、またはそれらの間に第３の層を介在させることもできるものである。明細書の全体にわたって同一の参照番号に表示された部分は同一の構成要素を示す。
図６は本発明の望ましい実施の形態による不揮発性メモリ素子のセル領域を示す平面図である。
図６を参照すると、不揮発性メモリ素子のセル領域は半導体基板に定義された選択ゲート領域ＳＲと前記選択ゲート領域ＳＲの間に定義されたワードライン領域ＷＲとを含む。前記半導体基板に素子分離膜ＳＴＩが形成され、前記素子分離膜ＳＴＩを含むセル領域の全面は電荷貯蔵絶縁膜７４ｃで覆われる。以後、説明するが、前記電荷貯蔵絶縁膜７４ｃは前記ワードライン領域ＷＲにのみ形成することもできる。本発明の特徴の一つは前記電荷貯蔵絶縁膜７４ｃが活性領域だけではなく、前記活性領域と隣接する素子分離膜上にもコンフォマルに形成されることである。
前記電荷貯蔵絶縁膜７４ｃ上に複数個の平行なゲートラインが配置される。前記ゲートラインは前記素子分離膜ＳＴＩの上部を横切る。前記ゲートラインは前記ワードライン領域ＷＲに配置された複数個のワードラインｗ１〜ｗｎと、前記ワードラインｗ１〜ｗｎの両側の前記選択ゲート領域ＳＲに各々配置された接地選択ライン（ｇｒｏｕｎｄ ｓｅｌｅｃｔｉｏｎ ｌｉｎｅ；ＧＳＬ）及びストリング選択ライン（ｓｔｒｉｎｇ ｓｅｌｅｃｔｉｏｎ ｌｉｎｅ；ＳＳＬ）とを含む。ＮＡＮＤ型セルアレイには接地選択ラインＧＳＬが互いに対向して形成され、これら接地選択ラインＧＳＬの間に共通ソースライン（ｃｏｍｍｏｎ ｓｏｕｒｃｅ ｌｉｎｅ；ＣＳＬ）が配置される。また、前記ストリング選択ラインＳＳＬも互いに対向して配置され、前記ストリング選択ラインＳＳＬの間に複数個のビットラインプラグＢＣが配置される。前記共通ソースラインＧＳＬは前記ワードラインｗｎと平行に配置されて、前記素子分離膜ＳＴＩの間の活性領域に電気的に接続される。前記ビットラインプラグＢＣは前記ワードラインｗｎと平行に配列されて、前記素子分離膜ＳＴＩの間の活性領域に各々電気的に接続される。したがって、図６に示したように、前記電荷貯蔵絶縁膜７４ｃは前記セル領域の全面を覆うことができ、この時に、前記電荷貯蔵絶縁膜７４ｃは前記共通ソースラインＣＳＬ及び前記ビットラインプラグＢＣに対応して前記素子分離膜ＳＴＩ及び前記活性領域を露出させるオフーニングを有する。しかし、前記電荷貯蔵絶縁膜７４ｃは前記ゲートラインの下部にのみ形成することもできる。
図７及び図８は各々図６のＢ−Ｂに沿って切断した本発明の望ましい実施の形態による不揮発性メモリ素子のセルアレイを示す断面図である。
図９は図６のＣ−Ｃに沿って切断した本発明の望ましい実施の形態による不揮発性メモリ素子のセルアレイを示す断面図である。
図７及び図９を参照すると、本発明による不揮発性メモリ素子のセル領域は半導体基板５０に形成された複数個の平行なトレンチ素子分離膜５６を含む。前記素子分離膜５６は前記半導体基板５０に活性領域５８を限定する。前記セル領域にはワードラインｗｎが配置され、ワードライン領域ＷＲと選択ゲートラインＳＳＬｎ、ＧＳＬｎが配置される選択ゲート領域ＳＲとを含む。前記素子分離膜５６及び前記活性領域５８を含む半導体基板上に電荷貯蔵絶縁膜７４ｃが形成され、前記電荷貯蔵絶縁膜７４ｃ上に複数個のゲートラインが形成される。前記電荷貯蔵絶縁膜７４ｃは下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８を含む。
ＮＡＮＤ型セルアレイで、選択トランジスタがソフトプログラムされることを防止するために、選択トランジスタのゲート絶縁膜はメモリセルのゲート絶縁膜よりも厚いことが望ましい。したがって、本発明によるメモリ素子は前記選択ゲート領域ＳＲの前記電荷貯蔵絶縁膜７４ｃと前記半導体基板との間に介在された酸化膜５４をさらに含む。また別の構造として、図８に示したように、前記電荷貯蔵トラップ層６６及び前記上部酸化膜６８は前記ワードライン領域ＷＲにのみ形成し、前記選択ゲート領域ＳＲには前記下部酸化膜６４上にまた別の酸化膜７６を形成することもできる。
前記素子分離膜５６の上部面は前記活性領域の表面よりも高いレベルに位置する。また、前記活性領域の上部に突出した前記素子分離膜５６の側壁は所定の傾斜角または曲率を有することができる。
前記ゲートラインは前記素子分離膜５６の上部を横切り、平行に配置された接地選択ラインＧＳＬとストリング選択ラインＳＳＬとを含み、前記接地選択ラインＧＳＬと前記ストリング選択ラインＳＳＬとの間に平行に配置された複数個のワードラインｗ１〜ｗｎを含む。前記接地選択ラインＧＳＬ及び前記ストリング選択ラインＳＳＬは前記選択ゲート領域ＳＲに配置され、前記ワードラインｗ１〜ｗｎは前記ワードライン領域ＷＲに配置される。互いに対向する接地選択ラインＧＳＬ１、ＧＳＬ２の間に前記ワードラインｗ１〜ｗｎと平行な導電性パターンが配置され、互いに対向するストリング選択ラインＳＳＬ１、ＳＳＬ２の間に前記ワードラインｗ１〜ｗｎと平行な方向に配列された複数個の導電性パターンが配置される。前記ワードラインと平行な導電性パターンは共通ソースラインＣＳＬに該当し、前記ワードラインと平行な方向に配列された複数個の導電性パターンはビットラインプラグＢＣに該当する。
前記共通ソースラインＣＳＬは前記ゲートラインを含む半導体基板上に形成された層間絶縁膜１３０内に形成され、前記電荷貯蔵絶縁膜７４ｃ及び酸化膜５４を貫通して前記活性領域に電気的に接続される。また、前記ビットラインプラグＢＣは前記層間絶縁膜１３０、前記電荷貯蔵絶縁膜７４ｃ及び前記酸化膜５４を貫通して前記活性領域に電気的に接続される。図８に示したように、選択ゲート領域ＳＲの前記下部酸化膜６４上にまた別の酸化膜７６が形成される場合に、前記共通ソースラインＣＳＬ及び前記ビットラインプラグＢＣは前記下部酸化膜６４及び前記酸化膜７６を貫通して前記活性領域に電気的に接続される。
前記共通ソースラインＣＳＬは、ゲートラインが形成された半導体基板上に第１層間絶縁膜１１０を形成し、前記第１層間絶縁膜１１０、前記電荷貯蔵絶縁膜７４ｃ及び前記酸化膜５４をパターニングするか、または前記第１層間絶縁膜１１０、前記下部酸化膜６４及びまた別の酸化膜７６をパターニングしてグルーブを形成した後に、前記グルーブ内に導電膜を満たして形成することができる。前記ビットラインプラグＢＣは、前記共通ソースラインＣＳＬを含む前記第１層間絶縁膜１１０上に第２層間絶縁膜１２０を形成し、前記第１及び第２層間絶縁膜１１０、１２０、前記電荷貯蔵絶縁膜７４ｃ及び前記酸化膜５４をパターニングするか（図７）、前記第１及び第２層間絶縁膜１１０、１２０、前記下部酸化膜６４及び前記酸化膜７６をパターニングして（図８）前記活性領域を露出させる複数個のコンタクトホールを形成し、前記コンタクトホールの各々に導電膜を満たして形成することができる。前記電荷貯蔵絶縁膜７４ｃを構成する前記上部酸化膜６８は絶縁性金属酸化物として、例えばアルミニウム酸化物で形成することができる。前記絶縁性金属酸化物はシリコン酸化物とエッチング選択性を有することができるので、前記グルーブまたは前記コンタクトホールを形成するために、前記第１層間絶縁膜をエッチングする間エッチング阻止膜として使用することができる。
図１０及び図１２は各々本発明の望ましい実施の形態による不揮発性メモリ素子の高電圧領域及び低電圧領域を示す平面図である。
図１１及び図１３は各々図１０及び図１２のＥ−Ｅ及びＦ−Ｆに沿って切断した本発明の望ましい実施の形態による不揮発性メモリ素子の高電圧領域及び低電圧領域を示す断面図である。
図１０及び図１１を参照すると、高電圧領域には動作電圧が高い高電圧トランジスタが配置される。前記高電圧領域には素子分離膜５６が配置されて活性領域６０を限定する。前記活性領域６０の上部を横切って高電圧ゲート電極７８ｈが配置され、前記高電圧ゲート電極７８ｈと前記活性領域６０との間に高電圧ゲート絶縁膜７４ｈが介在される。前記高電圧ゲート絶縁膜７４ｈは二重層または三重層であり得る。
図１２及び図１３を参照すると、低電圧領域には動作電圧が低い低電圧トランジスタが配置される。半導体基板に素子分離膜５６が配置されて活性領域６２を限定し、前記活性領域の上部を横切って低電圧ゲート電極７８ｌが配置され、前記低電圧ゲート電極７８ｌと前記活性領域６２との間に低電圧ゲート絶縁膜７４ｌが介在される。本発明で、前記低電圧ゲート絶縁膜７４ｌは二重層であり得る。
図１４乃至図４２は本発明の望ましい実施の形態による不揮発性メモリ素子及びその製造方法を説明するための断面図である。
図面で、ｂ部分はセル領域を示し、ｃ部分は図１０のＥ−Ｅに沿って切断した高電圧領域を示し、ｄ部分は図１２のＦ−Ｆに沿って切断した低電圧領域を示す。ＳＲで表示された部分は図６のＣ−Ｃに沿って切断した断面であり、ＷＲで表示された部分は図６のＤ−Ｄに沿って切断した断面である。
図１４乃至図２１は本発明の第１実施の形態による不揮発性メモリ素子及びその製造方法を説明するための断面図である。
図１４を参照すると、本発明の第１実施の形態はセル領域ｂ、高電圧領域ｃ及び低電圧領域ｄで定義された半導体基板５０上にパッド酸化膜５３ａ及びパッド窒化膜５３ｂが順次に積層されたパッド絶縁膜５３を形成する。前記高電圧領域ｃの前記パッド絶縁膜５３を除去する。
図１５を参照すると、前記半導体基板５０に熱酸化工程を適用して前記高電圧領域ｃに第１酸化膜５２ａを形成する。
図１６を参照すると、前記低電圧領域ｄの前記パッド絶縁膜５３を除去する。この時に、前記セル領域ｂの前記選択ゲート領域ＳＲ上に形成された前記パッド絶縁膜５３と共に除去する。この段階は、フォトリソグラフィ工程を使用することによって、前記選択ゲート領域ＳＲのパッド絶縁膜５３を選択的にエッチングすることができる。
前記半導体基板５０に熱酸化工程を適用して前記低電圧領域ｄ及び前記選択ゲート領域ＳＲに第２酸化膜５４を形成する。前記高電圧領域ｃの前記第１酸化膜５２は前記熱酸化工程によりその厚さが増加する。
図１７を参照すると、前記パッド絶縁膜５３、前記第１酸化膜５２及び前記第２酸化膜５４が形成された半導体基板の全面にハードマスク膜５５を形成する。前記ハードマスク膜５５はシリコン窒化膜で形成することができる。
図１８を参照すると、前記半導体基板５０に複数個の素子分離膜５６を形成する。前記素子分離膜５６は前記セル領域ｂの第１活性領域５８を限定し、前記高電圧領域ｃの第２活性領域６０を限定し、前記低電圧領域ｄの第３活性領域６２を限定する。本発明で、前記素子分離膜５６はトレンチ構造を有する。前記素子分離膜５６を形成する段階は前記ハードマスク膜５５、前記パッド絶縁膜５３、前記第１酸化膜５２、前記第２酸化膜５４及び前記半導体基板５０を順次にパターニングして複数個のトレンチを形成することを含む。前記半導体基板の全面に前記トレンチの内部を満たす絶縁膜を形成し、化学機械的研磨工程を使用して前記絶縁膜を研磨して前記ハードマスク膜５５を露出させると同時に前記トレンチ内に素子分離膜を形成する。
続いて、図１８を参照すると、前記ハードマスク膜５５を除去し、前記セル領域ｂのパッド絶縁膜５３を除去する。前記素子分離膜５６の上部面は前記活性領域の表面よりも高いレベルに位置する。また、前記ハードマスク膜５５及び前記パッド窒化膜５３ｂは燐酸溶液を使用した湿式エッチング方法で除去され、前記パッド酸化膜５３ａはＨＦ希釈液またはＢＯＥ（ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈａｎｔ）を使用した湿式エッチング方法で除去することができる。したがって、前記セル領域の素子分離膜５６の前記半導体基板の上部に突出した部分は傾いた側壁を有し、さらに、突出した部分の角は所定の曲率を有することができる。
図１９を参照すると、前記半導体基板の全面に下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８を形成する。前記下部酸化膜６４はシリコン酸化膜、シリコン酸化窒化膜及び金属酸化膜のうち選択された一つで形成することができる。前記電荷トラップ層６６はシリコン窒化膜及びシリコン窒化膜のうち選択された一つで形成することができる。望ましくは、前記電荷トラップ層６６は前記下部酸化膜とエッチング選択比を有する物質を使用して形成することができる。前記上部酸化膜６８は前記下部酸化膜６４のようにシリコン酸化膜、シリコン酸化窒化膜及び絶縁性金属酸化膜のうち選択された一つで形成することができる。望ましくは、前記上部酸化膜６８は絶縁性金属酸化膜として、例えばアルミニウム酸化膜で形成することができる。
図２０を参照すると、前記選択ゲート領域ＳＲ、前記高電圧領域ｃ及び前記低電圧領域ｄの前記上部酸化膜６８及び前記電荷トラップ層６６を除去し、前記半導体基板の全面に導電膜を形成する。前記導電膜はポリシリコン膜７０及び低抵抗膜７２を積層して形成することができる。前記低抵抗膜７２はタングステン、タングステンシリサイド、チタンシリサイド、コバルトシリサイドのうち選択された一つであり得る。
図２１を参照すると、前記低抵抗膜７２、前記ポリシリコン膜７０を順次にパターニングして前記セル領域ｂの前記ワードライン領域ＷＲに前記素子分離膜５６の上部を横切るワードライン７８ｗを形成し、前記選択ゲート領域ＳＲに前記素子分離膜５６の上部を横切る選択ゲートライン７８ｓを形成し、前記高電圧領域ｃに前記第２活性領域６０の上部を横切る高電圧ゲート電極７８ｈを形成し、前記低電圧領域ｄに前記第３活性領域６２を横切る低電圧ゲート電極７８ｌを形成する。前記ワードライン７８ｗと前記第１活性領５８との間には下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８が積層された電荷貯蔵絶縁膜７４ｃが介在され、前記電荷貯蔵絶縁膜７４ｃは前記ワードライン領域ＷＲの全面に形成、または前記ワードライン７８ｗの下部にのみ形成することができる。前記選択ゲートライン７８ｓと前記第１活性領域５８との間には前記第２絶縁膜５４及び前記下部絶縁膜６４が介在される。また、前記高電圧ゲート電極７８ｈと前記第２活性領域６０との間にはパターニングされた第１酸化膜５２ａ及びパターニングされた下部酸化膜６４ａが積層された高電圧ゲート絶縁膜７４ｈが介在され、前記低電圧ゲート電極７８ｌと前記第３活性領域６２との間にはパターニングされた第２酸化膜５４ａ及びパターニングされた下部酸化膜６４ａが積層された低電圧ゲート絶縁膜７４ｌが介在される。
この時に、図示しないが、前記下部酸化膜６４、前記電荷トラップ層６６及び前記上部酸化膜６８が積層された電荷貯蔵絶縁膜７４ｃは前記ワードライン領域ＷＲの全面を覆うことができる。しかし、前記ワードライン７８ｗをエッチングマスクとして使用して前記ワードライン７８ｗの間の前記電荷貯蔵絶縁膜７４ｃを除去することもできる。また、前記高電圧ゲート絶縁膜７４ｈは前記高電圧ゲート電極７８ｈの両側の前記第２活性領域６０の上も覆うことができ、同様に、前記低電圧ゲート絶縁膜７４ｌは前記低電圧ゲート電極７８ｌの両側の前記第３活性領域６２の上部も覆うことができる。これはポリシリコンとシリコン酸化膜とがエッチング選択比を有するので、前記高電圧ゲート電極７８ｈ及び前記低電圧ゲート電極７８ｌを形成しても、その下部の絶縁膜はエッチングされず、残存するためである。残存する絶縁膜は過エッチング工程または洗浄工程で除去することもできるが、ゲート電極の両側に絶縁膜が残存することは本発明の範囲に影響を及ぼさない。
続いて、図６に示したように、前記ゲートライン７８ｗ、前記高電圧ゲート電極７８ｈ及び前記低電圧ゲート電極７８ｌを含む半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜内に前記ワードライン７８ｗと平行なライン型導電性パターン及び前記ワードライン７８ｗと平行に配列された複数個のプラグ型導電性パターンを形成することができる。前記ライン型導電性パターンは共通ソースラインに該当し、前記プラグ型導電性パターンはビットラインプラグに該当する。この時に、前記第２活性領域６０及び前記第３活性領域６２に電気的に接続された電極を共に形成することができる。
図２２乃至図２７は本発明の第２実施の形態による不揮発性メモリ素子及びその製造方法を説明するための断面図である。
図２２を参照すると、前記第１実施の形態で、図１４及び図１５を参照して説明したように、セル領域ｂ及び低電圧領域ｄにパッド絶縁膜５３を形成し、高電圧領域ｃに第１酸化膜５２を形成する。次に、前記半導体基板５０の全面にハードマスク膜５５を形成する。
図２３を参照すると、前記半導体基板５０に複数個の素子分離膜５６を形成する。前記素子分離膜５６は上述の第１実施の形態のように、トレンチ素子分離技術を使用して形成することができる。前記素子分離膜５６はセル領域ｂに第１活性領域５８を限定し、高電圧領域ｃに第２活性領域６０を限定し、低電圧領域ｄに第３活性領域６２を形成する。前記ハードマスク膜５５を除去し、前記セル領域ｂ及び前記低電圧領域ｄの前記パッド絶縁膜５３を除去する。
図２４を参照すると、前記半導体基板の全面に下部酸化膜６４及び電荷トラップ層６６を形成し、前記高電圧領域ｃ及び前記低電圧領域ｄの前記電荷トラップ層６６を除去する。この時に、前記選択ゲート領域ＳＲの前記電荷トラップ層６６も除去する。
図２５を参照すると、前記半導体基板の全面に第２酸化膜７６を形成し、前記セル領域ｂの前記第２酸化膜７６を除去する。前記第２酸化膜７６は前記第１酸化膜のようにシリコン酸化膜、シリコン酸化窒化膜及び絶縁性金属酸化膜のうち選択された一つで形成することができる。前記電荷トラップ層６６はシリコン窒化膜で形成することができるので、前記セル領域ｂの前記第２酸化膜７６は前記電荷トラップ層６６をエッチング阻止膜として使用して除去することができる。これと別の方法で、熱酸化工程を適用して前記第２酸化膜７６を形成する場合には、前記電荷トラップ層６６上には前記第２酸化膜７６が形成されないので、前記セル領域ｂで前記第２酸化膜７６を除去する段階が不要である。
図２６を参照すると、前記半導体基板の全面に上部酸化膜６８を形成し、前記高電圧領域ｃ及び前記低電圧領域ｄの前記上部酸化膜６８を除去する。前記上部酸化膜６８は絶縁性金属酸化物として、例えばアルミニウム酸化膜で形成することができる。一般的にアルミニウム酸化膜はシリコン酸化膜とエッチング選択比を有することで知られている。したがって、前記高電圧領域ｃ及び前記低電圧領域ｄの前記上部酸化膜６８を除去する間、その下部の前記第２酸化膜７６はエッチングされない。結果的に、前記ワードライン領域ＷＲには下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８が積層され、前記選択ゲート領域ＳＲには下部酸化膜６４、第２酸化膜７６及び上部酸化膜６８が積層され、前記高電圧領域ｃには第１酸化膜５２、下部酸化膜６４及び第２酸化膜７６の三重層が積層され、前記低電圧領域ｄには下部酸化膜６４及び第２酸化膜７６の二重層が積層される。
続いて、図２６を参照すると、前記半導体基板の全面に導電膜を形成する。前記導電膜はポリシリコン膜７０及び低抵抗膜７２を積層して形成することができる。前記低抵抗膜７２は第１実施の形態のように、タングステン、タングステンシリサイド、チタンシリサイド、コバルトシリサイドのうち選択された一つであり得る。
図２７を参照すると、前記低抵抗膜７２、前記ポリシリコン膜７０を順次にパターニングして前記ワードライン領域ＷＲに前記素子分離膜５６の上部を横切るワードライン７８ｗを形成し、前記選択ゲート領域ＳＲに前記素子分離膜５６の上部を横切る選択ゲートライン７８ｓ、前記高電圧領域ｃに前記第２活性領域の上部を横切る高電圧ゲート電極７８ｈを形成し、前記低電圧領域ｄに前記第３活性領域６２を横切る低電圧ゲート電極７８ｌを形成する。前記ゲートライン７８ｗと前記第１活性領域５８との間には下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８が積層された電荷貯蔵絶縁膜７４ｃが介在され、前記電荷貯蔵絶縁膜７４ｃは前記ワードライン領域ＷＲの上部の全面を覆う。また、前記高電圧ゲート電極７８ｈと前記第２活性領域６０との間にはパターニングされた第１酸化膜５２ａ、パターニングされた下部酸化膜６４ａ及びパターニングされた第２酸化膜７６ａが積層された高電圧ゲート絶縁膜７４ｈが介在され、前記低電圧ゲート電極７８ｌと前記第３活性領域６２との間にはパターニングされた下部絶縁膜６４ａ及びパターニングされた第２酸化膜７６ａが積層された低電圧ゲート絶縁膜７４ｌが介在される。
図２８乃至図３３は本発明の第３実施の形態による不揮発性メモリ素子及びその製造方法を説明するための断面図である。
図２８を参照すると、セル領域ｂの前記ワードライン領域ＷＲにパッド酸化膜５３ａ及びパッド窒化膜５３ｂが順次に積層された第１パッド絶縁膜５３を形成し、前記低電圧領域ｄ及び前記選択ゲート領域ＳＲにはパッド酸化膜５３ａを形成し、前記高電圧領域ｃに第１酸化膜５２を形成する。
図２９を参照すると、前記半導体基板５０に素子分離膜５６を形成してセル領域ｂに第１活性領域５８を限定し、高電圧領域ｃに第２活性領域を限定し、低電圧領域ｄに第３活性領域６２を限定する。前記低電圧領域ｄ及び前記選択ゲート領域ＳＲの前記パッド酸化膜５３ａを除去する。この時に、前記高電圧領域ｃの前記第１酸化膜５２の一部分がエッチングされて、前記第１酸化膜５２の厚さが薄くなる。したがって、これを勘案して前記第１酸化膜５２を形成することが望ましい。前記ワードライン領域ＷＲは前記パッド窒化膜５３ｂにより前記パッド酸化膜５３ａのエッチングが防止される。
図３０を参照すると、前記半導体基板５０の全面に第２酸化膜８６を形成し、前記ワードライン領域ＷＲの前記第２酸化膜８６を除去する。前記第２酸化膜８６を熱酸化工程を適用して形成する場合に、前記パッド窒化膜５３ｂ上には前記第２酸化膜８６が形成されない。したがって、前記ワードライン領域ＷＲの前記第２酸化膜８６の除去段階は不要である。
図３１を参照すると、前記半導体基板の全面に下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８を形成し、前記選択ゲート領域ＳＲ、前記高電圧領域ｃ及び前記低電圧領域ｄの前記上部酸化膜６８及び前記電荷トラップ層６６を除去する。
図３２を参照すると、前記半導体基板の全面に導電膜を形成する。前記導電膜はポリシリコン膜７０及び低抵抗膜７２を積層して形成することができる。前記低抵抗膜７２は第１実施の形態のようにタングステン、タングステンシリサイド、チタンシリサイド、コバルトシリサイドのうち選択された一つであり得る。
図３３を参照すると、前記低抵抗膜７２、前記ポリシリコン膜７０を順次にパターニングして前記ワードライン領域ＷＲに前記素子分離膜５６の上部を横切るワードライン７８ｗを形成し、前記選択ゲート領域ＳＲに前記素子分離膜５６の上部を横切る選択ゲートライン７８ｓを形成し、前記高電圧領域ｃに前記第２活性領域６０の上部を横切る高電圧ゲート電極７８ｈを形成し、前記低電圧領域ｄに前記第３活性領域６２を横切る低電圧ゲート電極７８ｌを形成する。前記ワードライン７８ｗと前記第１活性領域５８との間には下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８が積層された電荷貯蔵絶縁膜７４ｃが介在される。前記電荷貯蔵絶縁膜７４ｃは前記ワードライン領域ＷＲの上部の全面を覆う。前記選択ゲートライン７８ｓと前記第１活性領域５８との間には前記第２酸化膜８６及び前記下部酸化膜６４が介在される。また、前記高電圧ゲート電極７８ｈと前記第２活性領域６０との間にはパターニングされた第１酸化膜５２ａ、パターニングされた第２酸化膜８６ａ及びパターニングされた下部酸化膜６４ａが積層された高電圧ゲート絶縁膜７４ｈが介在され、前記低電圧ゲート電極７８ｌと前記第３活性領域６２との間にはパターニングされた第２酸化膜８６ａ及びパターニングされた下部酸化膜６４ａが積層された低電圧ゲート絶縁膜７４ｌが介在される。
図３４乃至図３７は本発明の第４実施の形態による不揮発性メモリ素子及びその製造方法を説明するための断面図である。
上述の第３実施の形態の図２８乃至図３０を参照して説明したように、前記第２酸化膜８６の形成段階まで実行する。続いて、図３４を参照すると、前記第２酸化膜８６上に第１導電膜８８を形成する。前記第１導電膜８８はポリシリコン膜で形成することが望ましい。
図３５を参照すると、前記ワードライン領域ＷＲの前記第１導電膜８８及び前記パッド絶縁膜５３を除去して前記第１活性領域５８を露出させ、半導体基板５０の全面に下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８を順次に積層し、前記上部酸化膜６８上に第２導電膜９０を形成する。前記第２導電膜９０はポリシリコンで形成することが望ましい。
図３６を参照すると、前記選択ゲート領域ＳＲ、前記高電圧領域ｃ及び前記低電圧領域ｄで、前記第２導電膜９０、前記上部酸化膜６８、前記電荷トラップ層６６及び前記下部酸化膜６４を除去する。その結果、前記ワードライン領域ＷＲは第２導電膜９０で覆われ、前記選択ゲート領域ＳＲ、前記高電圧領域ｃ及び前記低電圧領域ｄは第２導電膜８８で覆われる。続いて、図３６を参照すると、前記半導体基板５０の全面に低抵抗膜９２を形成する。前記低抵抗膜９２はタングステン、タングステンシリサイド、チタンシリサイド、コバルトシリサイドのうち選択された一つで形成することができる。前記低抵抗膜９２を形成する前に、ポリシリコン膜を半導体基板の全面にさらに形成することもできる。
図３７を参照すると、前記ワードライン領域ＷＲでは、前記低抵抗膜９２、前記第２導電膜９０を順次にパターニングし、前記選択ゲート領域ＳＲ、前記高電圧領域ｃ及び前記低電圧領域ｄでは前記低抵抗膜９２及び前記第１導電膜８８をパターニングする。その結果、前記ワードライン領域ＷＲには複数個の平行なワードライン７８ｗが形成され、前記選択ゲート領域ＳＲには前記ワードライン７８ｗと平行な選択ゲートライン７８ｓが形成される。前記高電圧領域ｃには高電圧ゲート電極７８ｈが形成され、前記低電圧領域ｄには低電圧ゲート電極７８ｌが形成される。前記高電圧ゲート電極７８ｈと前記第２活性領域６０との間にパターニングされた第１酸化膜５２ａ、パターニングされた第２酸化膜８６ａが積層された高電圧ゲート絶縁膜７４ｈが介在され、前記低電圧ゲート電極７８ｌと前記第３活性領域６２との間にはパターニングされた第２酸化膜で形成された低電圧ゲート絶縁膜７４ｌが介在される。
図３８乃至図４２は本発明の第５実施の形態による不揮発性メモリ素子及びその製造方法を説明するための断面図である。
図３８を参照すると、本発明の第５実施の形態は半導体基板５０上にセル領域ｂ、高電圧領域ｃ及び低電圧領域ｄを定義し、前記セル領域ｂの前記ワードライン領域ＷＲにパッド酸化膜５３ａ及びパッド窒化膜５３ｂが積層されたパッド絶縁膜５３を形成する。前記高電圧領域ｃに第１酸化膜５２を形成し、前記選択ゲート領域ＳＲ及び前記低電圧領域ｄに第２酸化膜５４を形成する。
続いて、図３８を参照すると、前記第１酸化膜５２、前記第２酸化膜５４及び前記パッド絶縁膜５３が形成された半導体基板上に第１導電膜９４及びハードマスク膜９５を形成する。前記第１導電膜９４はポリシリコンで形成することができ、前記ハードマスク膜９５はシリコン窒化膜で形成することができる。
図３９を参照すると、前記半導体基板５０にトレンチ素子分離膜５６を形成し、前記ハードマスク膜９５を除去する。前記素子分離膜５６は通常の自己整列薄いトレンチ隔離技術（ｓｅｌｆ ａｌｉｇｎｅｄ ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ）を使用して形成することができる。前記素子分離膜５６は前記セル領域ｂに第１活性領域５８を限定し、前記高電圧領域ｃに第２活性領域６０を限定し、前記低電圧領域ｄに第３活性領域６２を限定する。本発明の第５実施の形態で、前記各活性領域５８、６０、６２上には、第１導電膜パターン９４ａが形成される。前記第１導電膜パターン９４ａは前記素子分離膜５６の間に位置し、その側壁は前記素子分離膜の側壁と接する。
図４０を参照すると、前記ワードライン領域ＷＲの前記第１導電膜パターン９４ａ及び前記パッド絶縁膜５３を除去する。前記パッド絶縁膜５３が除去されて前記第１活性領域５８が露出した半導体基板の全面に下部酸化膜６４、電荷トラップ層６６及び上部酸化膜６８を順次に積層し、前記上部酸化膜６８上に第２導電膜９６を形成する。前記第２導電膜９６はポリシリコンで形成することができる。
図４１を参照すると、前記選択ゲート領域ＳＲ、前記高電圧領域ｃ及び前記低電圧領域ｄの前記第２導電膜９６、前記上部酸化膜６８、前記電荷トラップ層６６及び前記下部酸化膜６４を除去して前記第１導電膜パターン９４ａ及び素子分離膜５６を露出させる。前記選択ゲート領域ＳＲ、前記高電圧領域ｃ及び前記低電圧領域ｄの前記第１導電膜パターン９４ａ及び前記素子分離膜５６が露出した半導体基板の全面に第３導電膜９８及び低抵抗膜１００を形成する。前記第３導電膜９８はポリシリコンで形成することが望ましく、前記低抵抗膜１００はタングステン、タングステンシリサイド、チタンシリサイド、コバルトシリサイドのうち選択された一つで形成することができる。
図４２を参照すると、前記ワードライン領域ＷＲの前記低抵抗膜１００、前記第３導電膜９８及び前記第２導電膜９６をパターニングして複数個の平行なワードラインを形成し、前記選択ゲート領域ＳＲの前記低抵抗膜１００、前記第３導電膜９８及び前記第１導電膜パターン９４ａをパターニングして前記ワードラインと平行な選択ゲートラインを形成する。前記高電圧領域ｃ及び前記低電圧領域ｄの前記低抵抗膜１００、前記第３導電膜９８及び前記第１導電膜パターン９４ａをパターニングして前記高電圧領域ｃに高電圧ゲート電極７８ｈを形成し、前記低電圧領域ｄに低電圧ゲート電極７８ｌを形成する。前記ゲートライン７８ｗは第２導電膜パターン９６ａ、第３導電膜パターン９８ａ及び低抵抗膜パターン１００ａの三重層であり、前記高電圧ゲート電極７８ｈ及び前記低電圧ゲート電極７８ｌはパターニングされた第１導電膜パターン９４ｂ、第３導電膜パターン９８ａ及び低抵抗パターン１００ａの三重層である。また、前記高電圧ゲート電極７８ｈと前記第２活性領域６０との間に第１酸化膜で形成された高電圧ゲート絶縁膜７４ｈが介在され、前記低電圧ゲート電極７８ｌと前記第３活性領域６２との間に第２酸化膜で形成された低電圧ゲート絶縁膜７４ｌが介在される。
本発明の実施の形態で、前記下部酸化膜６４はシリコン酸化膜、シリコン酸化窒化膜及び金属酸化膜のうち選択された一つで形成することができる。前記電荷トラップ層６６はシリコン窒化膜及びシリコン酸化窒化膜のうち選択された一つで形成することができる。望ましくは、前記電荷トラップ層６６は前記下部酸化膜とエッチング選択比を有する物質を使用して形成することができる。前記上部酸化膜６８は前記下部酸化膜６４のようにシリコン酸化膜、シリコン酸化窒化膜及び絶縁性金属酸化膜のうち選択された一つで形成することができる。望ましくは前記上部酸化膜６８は絶縁性金属酸化膜として、例えばアルミニウム酸化膜で形成することができる。また、本発明の実施の形態による不揮発性メモリ素子で、前記電荷貯蔵絶縁膜７４ｃはセル領域の全面を覆うか、前記ゲートラインの間の前記電荷貯蔵絶縁膜７４ｃを除去して前記電荷貯蔵絶縁膜７４ｃは前記ゲートラインの下部にのみ形成することもできる。さらに、前記高電圧ゲート絶縁膜７４ｈ及び前記低電圧ゲート絶縁膜７４ｌはゲート電極の下部にのみ形成するか、ゲート電極の両側の活性領域の上部にも形成することができる。
１０ 半導体基板
５６ トレンチ素子分離膜
６４ 下部酸化膜
６６ 電荷トラップ層
６８ 上部酸化膜
７４ｃ 電荷貯蔵絶縁膜
ｂ セル領域
ｗ１〜ｗｎ ワードライン
５６ トレンチ素子分離膜
６４ 下部酸化膜
６６ 電荷トラップ層
６８ 上部酸化膜
７４ｃ 電荷貯蔵絶縁膜
ｂ セル領域
ｗ１〜ｗｎ ワードライン
Claims (21)
- 半導体基板に定義されたセル領域と、
前記セル領域に形成されて活性領域を限定する複数個の平行なトレンチ素子分離膜と、
前記活性領域及び前記素子分離膜上にコンフォマルに形成された電荷貯蔵絶縁膜と、
前記電荷貯蔵絶縁膜上に形成され、前記活性領域の上部を横切る複数個の平行なワードラインと、
前記ワードラインの間に配置され、前記電荷貯蔵絶縁膜を貫通して前記活性領域に電気的に接続された導電性パターンと、
を含むことを特徴とする不揮発性メモリ素子。 - 前記素子分離膜の上部面は前記活性領域の表面よりも高いレベルに位置することを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記ワードラインは前記素子分離膜上に形成された前記電荷貯蔵絶縁膜の上に伸張されることを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記電荷貯蔵絶縁膜は順次に積層された下部酸化膜、電荷トラップ層及び上部酸化膜を含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記上部酸化膜は絶縁性金属酸化膜であることを特徴とする請求項４に記載の不揮発性メモリ素子。
- セル領域、高電圧領域及び低電圧領域が具備された半導体基板に形成されて前記セル領域に複数個の平行な第１活性領域、前記高電圧領域に第２活性領域、前記低電圧領域に第３活性領域を限定するトレンチ素子分離膜と、
前記第１活性領域及び前記素子分離膜上にコンフォマルに形成された電荷貯蔵絶縁膜と、
前記電荷貯蔵絶縁膜上に形成され、前記素子分離膜の上部を横切る複数個の平行なゲートラインと、
前記第２活性領域の上部及び前記第３活性領域の上部を各々横切る高電圧ゲートパターン及び低電圧ゲートパターンと、
前記高電圧ゲートパターンと前記第２活性領域との間と、前記低電圧ゲートパターンと前記第３活性領域との間に各々介在された高電圧ゲート絶縁膜及び低電圧ゲート絶縁膜と、
を含むことを特徴とする不揮発性メモリ素子。 - 前記素子分離膜の上部面は前記活性領域の表面よりも高いレベルに位置することを特徴とする請求項６に記載の不揮発性メモリ素子。
- 前記電荷貯蔵絶縁膜は順次に積層された下部酸化膜、電荷トラップ層及び上部酸化膜を含むことを特徴とする請求項６に記載の不揮発性メモリ素子。
- 前記上部酸化膜は絶縁膜金属酸化膜であることを特徴とする請求項８に記載の不揮発性メモリ素子。
- 前記高電圧ゲート絶縁膜は順次に積層された第１酸化膜及び前記下部酸化膜を含み、
前記低電圧ゲート絶縁膜は順次に積層された第２酸化膜及び前記下部酸化膜を含み、
前記第１酸化膜は前記第２酸化膜よりも厚いことを特徴とする請求項８に記載の不揮発性メモリ素子。 - 前記セル領域はワードライン領域と、前記ワードライン領域の両側に定義された選択ゲート領域とを含み、
前記ゲートラインは前記ワードライン領域に配置された複数個のワードラインと、前記ワードライン領域の両側の前記選択ゲート領域に各々配置された接地選択ゲートライン及びストリング選択ゲートラインとを含み、
前記選択ゲート領域の前記接地選択ゲートライン及び前記ストリング選択ゲートラインの下部の前記電荷貯蔵絶縁膜と前記第１活性領域との間に前記第２酸化膜がさらに介在されることを特徴とする請求項１０に記載の不揮発性メモリ素子。 - 前記高電圧ゲート絶縁膜は順次に積層された第１酸化膜、前記下部酸化膜及び第２酸化膜を含み、
前記低電圧ゲート絶縁膜は順次に積層された前記下部酸化膜及び前記第２酸化膜を含むことを特徴とする請求項８に記載の不揮発性メモリ素子。 - 前記セル領域はワードライン領域と、前記ワードライン領域の両側に定義された選択ゲート領域とを含み、
前記ゲートラインは前記ワードライン領域に配置された複数個のワードラインと、前記ワードライン領域の両側の前記選択ゲート領域に各々配置された接地選択ゲートライン及びストリング選択ゲートラインとを含み、
前記電荷貯蔵絶縁膜は前記ワードライン領域に形成され、
前記選択ゲート領域の前記ストリング選択ゲートラインと前記第１活性領域との間と、前記接地選択ゲートラインと前記第１活性領域との間とに前記下部酸化膜及び前記第２酸化膜が介在されることを特徴とする請求項１２に記載の不揮発性メモリ素子。 - 前記高電圧ゲート絶縁膜及び前記低電圧ゲート絶縁膜は前記第２酸化膜上に前記上部酸化膜をさらに含むことを特徴とする請求項１２に記載の不揮発性メモリ素子。
- 前記高電圧ゲート酸化膜は順次に積層された第１酸化膜及び第２酸化膜を含み、
前記低電圧ゲート酸化膜は前記第２酸化膜であることを特徴とする請求項８に記載の不揮発性メモリ素子。 - 前記セル領域はワードライン領域と、前記ワードライン領域の両側に定義された選択ゲート領域とを含み、
前記ゲートラインは前記ワードライン領域に配置された複数個のワードラインと、前記ワードライン領域の両側の前記選択ゲート領域に各々配置された接地選択ゲートライン及びストリング選択ゲートラインとを含み、
前記選択ゲート領域の前記電荷貯蔵絶縁膜と前記第１活性領域との間に前記第２酸化膜がさらに介在されることを特徴とする請求項１５に記載の不揮発性メモリ素子。 - 前記各ゲートラインは第２導電膜及び第３導電膜が積層されて形成され、
前記高電圧ゲート電極及び前記低電圧ゲート電極は第１導電膜及び前記第３導電膜が積層されて形成されることを特徴とする請求項１５に記載の不揮発性メモリ素子。 - セル領域、高電圧領域及び低電圧領域が具備された半導体基板に形成されて前記セル領域に複数個の平行な第１活性領域、前記高電圧領域に第２活性領域、前記低電圧領域に第３活性領域を限定するトレンチ素子分離膜と、
前記第１活性領域及び前記素子分離膜上にコンフォマルに形成され、順次に積層された下部酸化膜、電荷トラップ層及び上部酸化膜を含む電荷貯蔵絶縁膜と、
前記電荷貯蔵絶縁膜上に形成され、前記素子分離膜の上部を横切る複数個の平行なゲートラインと、を含み、
前記セル領域はワードライン領域と、前記ワードライン領域の両側に定義された選択ゲート領域とを含み、
前記ゲートラインは前記ワードライン領域に配置された複数個のワードラインと、前記ワードライン領域の両側の前記選択ゲート領域に各々配置された接地選択ゲートライン及びストリング選択ゲートラインとを含み、
前記ワードラインの下部に形成された前記電荷貯蔵絶縁膜の前記下部酸化膜の厚さは前記接地選択ゲートライン及びストリング選択ゲートラインの下部に形成された前記電荷貯蔵絶縁膜の前記下部酸化膜の厚さよりも薄いことを特徴とし、
前記第２活性領域の上部及び前記第３活性領域の上部を各々横切る高電圧ゲートパターン及び低電圧ゲートパターンと、
前記高電圧ゲートパターンと前記第２活性領域との間と、前記低電圧ゲートパターンと前記第３活性領域との間とに各々介在された高電圧ゲート絶縁膜及び低電圧ゲート絶縁膜と、を含むことを特徴とする不揮発性メモリ素子。 - セル領域が定義された半導体基板にパッド絶縁膜及びハードマスク膜を形成する段階と、
前記ハードマスク膜、前記パッド絶縁膜及び前記半導体基板をパターニングして前記セル領域に複数個の平行なトレンチを形成する段階と、
前記セル領域の全面に前記トレンチを満たすトレンチ絶縁膜を形成する段階と、
化学機械的研磨工程を使用して前記トレンチ絶縁膜を研磨して前記ハードマスク膜を露出させると同時に、前記トレンチを満たし、複数個の平行な活性領域を限定する素子分離膜を形成する段階と、
前記ハードマスク膜及び前記パッド絶縁膜を除去する段階と、
前記活性領域及び前記素子分離膜上に電荷貯蔵絶縁膜をコンフォマルに形成する段階と、
前記電荷貯蔵絶縁膜上に前記素子分離膜の上部を横切る複数個の平行なゲートラインを形成する段階と、
所定の前記ゲートラインの間に前記電荷貯蔵絶縁膜を貫通して前記活性領域に電気的に接続された導電性パターンを形成する段階と、
を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記電荷貯蔵絶縁膜は下部酸化膜、電荷トラップ層及び上部酸化膜を順次に積層して形成することを特徴とする請求項１９に記載の不揮発性メモリ素子の製造方法。
- 前記上部酸化膜は絶縁性金属酸化膜で形成することを特徴とする請求項２０に記載の不揮発性メモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0001566A KR100504691B1 (ko) | 2003-01-10 | 2003-01-10 | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221589A true JP2004221589A (ja) | 2004-08-05 |
Family
ID=36385348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004006031A Pending JP2004221589A (ja) | 2003-01-10 | 2004-01-13 | 電荷貯蔵絶縁膜を有する不揮発性メモリ素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6995424B2 (ja) |
| JP (1) | JP2004221589A (ja) |
| KR (1) | KR100504691B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279010A (ja) * | 2005-03-25 | 2006-10-12 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US7470948B2 (en) | 2006-03-07 | 2008-12-30 | Samsung Electronics Co., Ltd. | Memory cell array structures in NAND flash memory devices |
| JP2009206355A (ja) * | 2008-02-28 | 2009-09-10 | Toshiba Corp | 不揮発性半導体メモリ及び不揮発性半導体メモリの製造方法 |
| JP2009218494A (ja) * | 2008-03-12 | 2009-09-24 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2009245958A (ja) * | 2008-03-28 | 2009-10-22 | Toshiba Corp | Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法 |
| JP2011029576A (ja) * | 2009-06-23 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2013168673A (ja) * | 2013-04-26 | 2013-08-29 | Toshiba Corp | Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法 |
| JP2015002309A (ja) * | 2013-06-18 | 2015-01-05 | 株式会社フローディア | 半導体装置の製造方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4051175B2 (ja) * | 2000-11-17 | 2008-02-20 | スパンション エルエルシー | 不揮発性半導体メモリ装置および製造方法 |
| US6972226B2 (en) * | 2004-03-31 | 2005-12-06 | Infineon Technologies Ag | Charge-trapping memory cell array and method for production |
| US7387932B2 (en) * | 2004-07-06 | 2008-06-17 | Macronix International Co., Ltd. | Method for manufacturing a multiple-gate charge trapping non-volatile memory |
| US20060007732A1 (en) * | 2004-07-06 | 2006-01-12 | Macronix International Co., Ltd. | Charge trapping non-volatile memory and method for operating same |
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US7473589B2 (en) * | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
| US7315474B2 (en) * | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| KR100833427B1 (ko) * | 2005-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 데이터 보존 특성을 향상시킬 수 있는 플래시 메모리 소자 |
| US7538000B2 (en) * | 2005-07-28 | 2009-05-26 | Freescale Semiconductor, Inc. | Method of forming double gate transistors having varying gate dielectric thicknesses |
| US7763927B2 (en) | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
| KR100655435B1 (ko) * | 2005-08-04 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR100717280B1 (ko) * | 2005-08-22 | 2007-05-15 | 삼성전자주식회사 | 반도체 기억 장치의 셀 어레이 및 그 형성 방법 |
| KR100660551B1 (ko) * | 2005-09-22 | 2006-12-22 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 제조 방법 |
| KR100673016B1 (ko) * | 2005-12-06 | 2007-01-24 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| KR100710806B1 (ko) * | 2006-05-02 | 2007-04-23 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US7907450B2 (en) * | 2006-05-08 | 2011-03-15 | Macronix International Co., Ltd. | Methods and apparatus for implementing bit-by-bit erase of a flash memory device |
| KR100733055B1 (ko) * | 2006-07-10 | 2007-06-28 | 삼성전자주식회사 | 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법 |
| US8772858B2 (en) * | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7811890B2 (en) * | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| US8642441B1 (en) | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
| KR20080057790A (ko) * | 2006-12-21 | 2008-06-25 | 동부일렉트로닉스 주식회사 | 플래시 메모리 및 그 제조 방법 |
| US20090039414A1 (en) * | 2007-08-09 | 2009-02-12 | Macronix International Co., Ltd. | Charge trapping memory cell with high speed erase |
| KR101489885B1 (ko) * | 2007-11-21 | 2015-02-06 | 삼성전자주식회사 | 개선된 신뢰성을 갖는 트랩형 비휘발성 메모리 장치 및 그동작 방법 |
| KR101426845B1 (ko) * | 2007-12-05 | 2014-08-14 | 삼성전자주식회사 | 공통 소스를 포함하는 비휘발성 기억 소자 |
| JP2009267254A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | チャージトラップ型不揮発性半導体記憶装置およびその製造方法 |
| US7915667B2 (en) * | 2008-06-11 | 2011-03-29 | Qimonda Ag | Integrated circuits having a contact region and methods for manufacturing the same |
| KR100973827B1 (ko) * | 2008-07-28 | 2010-08-04 | 경북대학교 산학협력단 | 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법 |
| JP2010199194A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2010219099A (ja) * | 2009-03-13 | 2010-09-30 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US20110221006A1 (en) * | 2010-03-11 | 2011-09-15 | Spansion Llc | Nand array source/drain doping scheme |
| US8441063B2 (en) * | 2010-12-30 | 2013-05-14 | Spansion Llc | Memory with extended charge trapping layer |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| KR102001228B1 (ko) * | 2012-07-12 | 2019-10-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR200485762Y1 (ko) | 2016-11-24 | 2018-02-20 | 민병규 | 안전 난간 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116032A (ja) * | 1995-10-13 | 1997-05-02 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
| JP2002026153A (ja) * | 2000-07-10 | 2002-01-25 | Toshiba Corp | 半導体メモリ |
| JP2002158298A (ja) * | 2000-11-17 | 2002-05-31 | Fujitsu Ltd | 不揮発性半導体メモリ装置および製造方法 |
| JP2002280465A (ja) * | 2001-03-19 | 2002-09-27 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002280467A (ja) * | 2001-03-17 | 2002-09-27 | Samsung Electronics Co Ltd | Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法 |
| JP2002313967A (ja) * | 2001-02-06 | 2002-10-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004039866A (ja) * | 2002-07-03 | 2004-02-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004047889A (ja) * | 2002-07-15 | 2004-02-12 | Sony Corp | 不揮発性半導体メモリ装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5188976A (en) * | 1990-07-13 | 1993-02-23 | Hitachi, Ltd. | Manufacturing method of non-volatile semiconductor memory device |
| AU735045B2 (en) * | 1997-10-30 | 2001-06-28 | Texas Instruments Incorporated | A process flow to integrate high and low voltage peripheral transistors with a floating gate array |
| JP2001085547A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその読み出し方法 |
| JP4078014B2 (ja) * | 2000-05-26 | 2008-04-23 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置及びその製造方法 |
| IT1318145B1 (it) * | 2000-07-11 | 2003-07-23 | St Microelectronics Srl | Processo per fabbricare una cella di memoria non-volatile con unaregione di gate flottante autoallineata all'isolamento e con un alto |
| KR100357692B1 (ko) * | 2000-10-27 | 2002-10-25 | 삼성전자 주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
| KR100816745B1 (ko) * | 2001-06-12 | 2008-03-25 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100395755B1 (ko) * | 2001-06-28 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US6440798B1 (en) * | 2001-07-26 | 2002-08-27 | Macronix International Co. Ltd. | Method of forming a mixed-signal circuit embedded NROM memory and MROM memory |
| KR100399350B1 (ko) * | 2001-08-09 | 2003-09-26 | 삼성전자주식회사 | 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법 |
| US7012297B2 (en) * | 2001-08-30 | 2006-03-14 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
| US6682977B2 (en) * | 2002-02-11 | 2004-01-27 | Winbond Electronics Corporation | Method for fabricating a gate structure of a flash memory |
-
2003
- 2003-01-10 KR KR10-2003-0001566A patent/KR100504691B1/ko active IP Right Grant
- 2003-11-13 US US10/712,426 patent/US6995424B2/en not_active Expired - Lifetime
-
2004
- 2004-01-13 JP JP2004006031A patent/JP2004221589A/ja active Pending
-
2005
- 2005-11-14 US US11/272,638 patent/US7495284B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116032A (ja) * | 1995-10-13 | 1997-05-02 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
| JP2002026153A (ja) * | 2000-07-10 | 2002-01-25 | Toshiba Corp | 半導体メモリ |
| JP2002158298A (ja) * | 2000-11-17 | 2002-05-31 | Fujitsu Ltd | 不揮発性半導体メモリ装置および製造方法 |
| JP2002313967A (ja) * | 2001-02-06 | 2002-10-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002280467A (ja) * | 2001-03-17 | 2002-09-27 | Samsung Electronics Co Ltd | Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法 |
| JP2002280465A (ja) * | 2001-03-19 | 2002-09-27 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2004039866A (ja) * | 2002-07-03 | 2004-02-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004047889A (ja) * | 2002-07-15 | 2004-02-12 | Sony Corp | 不揮発性半導体メモリ装置およびその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279010A (ja) * | 2005-03-25 | 2006-10-12 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US7470948B2 (en) | 2006-03-07 | 2008-12-30 | Samsung Electronics Co., Ltd. | Memory cell array structures in NAND flash memory devices |
| JP2009206355A (ja) * | 2008-02-28 | 2009-09-10 | Toshiba Corp | 不揮発性半導体メモリ及び不揮発性半導体メモリの製造方法 |
| US7960779B2 (en) | 2008-02-28 | 2011-06-14 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method thereof |
| JP2009218494A (ja) * | 2008-03-12 | 2009-09-24 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2009245958A (ja) * | 2008-03-28 | 2009-10-22 | Toshiba Corp | Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法 |
| JP2011029576A (ja) * | 2009-06-23 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US8598649B2 (en) | 2009-06-23 | 2013-12-03 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
| JP2013168673A (ja) * | 2013-04-26 | 2013-08-29 | Toshiba Corp | Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法 |
| JP2015002309A (ja) * | 2013-06-18 | 2015-01-05 | 株式会社フローディア | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6995424B2 (en) | 2006-02-07 |
| KR20040064339A (ko) | 2004-07-19 |
| US20060102952A1 (en) | 2006-05-18 |
| US7495284B2 (en) | 2009-02-24 |
| US20040135194A1 (en) | 2004-07-15 |
| KR100504691B1 (ko) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100504691B1 (ko) | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 | |
| KR100396470B1 (ko) | 비트라인 콘택패드를 갖는 불휘발성 메모리 장치 및 그제조방법 | |
| US7384843B2 (en) | Method of fabricating flash memory device including control gate extensions | |
| JP3917063B2 (ja) | 半導体装置及びその製造方法 | |
| JP4068286B2 (ja) | 半導体装置の製造方法 | |
| JP2009004517A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7473600B2 (en) | Nonvolatile memory device and method of forming the same | |
| JP2004274062A (ja) | 選択トランジスタを有するｅｅｐｒｏｍ及びその製造方法 | |
| JP2007036173A (ja) | フラッシュメモリ素子およびその製造方法 | |
| JP3941517B2 (ja) | 半導体装置およびその製造方法 | |
| US7335940B2 (en) | Flash memory and manufacturing method thereof | |
| JP2007184620A (ja) | マスクｒｏｍを具備する半導体装置及びその製造方法 | |
| JP4459588B2 (ja) | 半導体素子及びその形成方法 | |
| JP5090619B2 (ja) | 半導体素子およびその製造方法 | |
| JP2007073963A (ja) | スプリットゲート型不揮発性記憶装置及びその製造方法 | |
| JP2009124102A (ja) | フラッシュメモリ素子の製造方法 | |
| US8017992B2 (en) | Flash memory device and method of fabricating the same | |
| JP4504300B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010021496A (ja) | 半導体装置、及びその製造方法 | |
| JP2008118085A (ja) | フラッシュメモリ素子及びその製造方法 | |
| JP4528718B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JP2009253037A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US8216899B2 (en) | Flash memory device and method manufacturing the same | |
| US7144774B1 (en) | Method of fabricating non-volatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101124 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110218 |