JP3823318B2 - 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 - Google Patents
半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 Download PDFInfo
- Publication number
- JP3823318B2 JP3823318B2 JP2003065822A JP2003065822A JP3823318B2 JP 3823318 B2 JP3823318 B2 JP 3823318B2 JP 2003065822 A JP2003065822 A JP 2003065822A JP 2003065822 A JP2003065822 A JP 2003065822A JP 3823318 B2 JP3823318 B2 JP 3823318B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bump
- circuit board
- layer
- bump layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器に関する。
【０００２】
【従来の技術】
従来、半導体チップを回路基板へ実装して、半導体装置を得る場合においては、半導体チップのバンプ上にはんだを供給し、回路基板の端子と半導体チップのバンプとを位置合わせして重ね合わせ、加熱・加圧することによりはんだ接合する方法が一般的に行われている（例えば、特許文献１）。しかし、以下のような問題点を有していた。
すなわち、半導体チップのバンプと回路基板の接続端子とを接合する際等に、高温状態のはんだが、半導体チップのバンプとパッシベーション膜との間隙等に侵入し、得られる半導体装置に悪影響（例えば、バンプ下の電極パッドにダメージを与える等の悪影響）を及ぼす場合があった。
【０００３】
【特許文献１】
特開２００２−２８０４０７号公報
【０００４】
【発明が解決しようとする課題】
本発明の目的は、信頼性の高い半導体装置を得ることができる半導体チップの回路基板への実装方法を提供すること、また、信頼性の高い半導体装置を提供すること、前記半導体装置を備えた電子デバイス、電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの回路基板への実装方法は、基板と、レジストを用いた無電解めっき法により前記基板上に形成されたバンプとを有する半導体チップを、接続端子を有する回路基板に実装する方法であって、
前記回路基板の前記接続端子上にろう材を供給し、その後、
前記回路基板の前記接続端子と、前記半導体チップの前記バンプとを位置合わせして重ね合わせた状態で、加熱および／または加圧して、前記半導体チップと前記回路基板とを接合するものであり、
前記バンプは、第１のバンプ層と、前記第１のバンプ層の前記基板に対向する面とは反対の面側に形成された第２のバンプ層とを有するものであり、
前記第１のバンプ層は、前記第２のバンプ層より、前記ろう材に対する濡れ性が低いものであり、
前記第２のバンプ層の形成領域は、前記第１のバンプ層の形成領域の内側にあり、かつ、前記第１のバンプ層の形成領域の面積より、小さい面積であることを特徴とする。
これにより、信頼性の高い半導体装置を得ることが可能な半導体チップの回路基板への実装方法を提供することができる。
【０００６】
本発明の半導体チップの回路基板への実装方法では、前記半導体チップと、前記回路基板との接合をフェースダウン実装により行うことが好ましい。
これにより、半導体チップと回路基板との導電性を特に優れたものとすることができる。
本発明の半導体チップの回路基板への実装方法では、前記バンプは、Ｎｉ、Ｃｕ、ＡｕおよびＳｎよりなる群から選択される１種または２種以上を含む材料で構成されたものであることが好ましい。
これにより、半導体チップと回路基板との接合部における接合強度、導電性を特に優れたものとすることができる。
【０００７】
本発明の半導体チップの回路基板への実装方法では、前記バンプの側面に、前記ろう材によるフィレットを前記バンプの高さ未満の高さで形成させることが好ましい。
これにより、半導体チップ等への悪影響の発生を十分に防止しつつ、半導体チップと回路基板との接合強度を特に優れたものとすることができる。
【００１１】
本発明の半導体チップの回路基板への実装方法では、前記半導体チップは、複数個の前記バンプを有するものであり、
隣接する前記バンプのピッチが１０〜２５０μｍであることが好ましい。
このように、本発明は、実装密度の高い半導体装置の製造に適している。
本発明の半導体装置は、本発明の方法により、半導体チップが回路基板に実装されてなることを特徴とする。
これにより、信頼性の高い半導体装置が得られる。
本発明の電子デバイスは、本発明の半導体装置を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００１２】
【発明の実施の形態】
以下、本発明の半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器の好適な実施形態について説明する。また、本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
【００１３】
（第１実施形態）
まず、半導体チップの回路基板への実装方法について説明するに先立ち、半導体チップについて、図１に基づいて説明する。図１は、本実施形態の実装方法で用いられる半導体チップを示す断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。なお、図１においては、バンプ５Ａは一つのみしか示していないが、半導体チップ１Ａには、複数個のバンプ５Ａが形成されているのが好ましい。後に詳述するように、複数個のバンプを有し、かつバンプ−バンプ間のピッチが小さい半導体チップであっても、回路基板上に確実に接合することができ、信頼性の高い半導体装置を得ることができる。以下の説明では、半導体チップ１Ａは、複数個のバンプ５Ａを有するものとして説明する。
【００１４】
図１に示す半導体チップ１Ａは、基板（半導体基板）２と、基板２上に形成された電極パッド３と、パッシベーション膜４と、バンプ５Ａとを備える。なお、半導体チップ１Ａにおいて、電極パッド３が形成される側の面を能動面という。基板２は、例えば、Ｓｉ、ＧａＡｓ、ＧａＰ、ＡｌＧａＡｓ、ＧａＮ、ＳｉＧｅ等の半導体材料で構成されている。また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００１５】
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターンの一部に接触するように電極パッド３が配設されている。電極パッド３は、例えば、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ等の導電性材料で構成されている。電極パッド３は、基板２の端部又は中央部に配置されていてもよく、あるいは、エリアアレイ状に複数行、複数列に配置されてもよい。電極パッド３は集積回路が形成された領域の内側又は外側、あるいはその両方に形成されてもよい。
【００１６】
パッシベーション膜４は、例えば、半導体チップ１Ａを腐食等から保護する保護膜として機能するものである。パッシベーション膜４の構成材料としては、例えば、ＳｉＯ2、ＳｉＮ等が挙げられる。パッシベーション膜４は、基板２の面２１のうち電極パッド３で覆われていない部分を覆うとともに、電極パッド３の外周部付近を覆っている。パッシベーション膜４は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００１７】
バンプ５Ａは、レジストを用いた無電解めっき法により形成されたものである。このように、レジストを用いた無電解めっきでバンプ５Ａを形成することにより、微細な形状のバンプ（電極膜）を高精度で形成することができる。このバンプ５Ａは、半導体チップ１Ａを、後述するような回路基板７に接合する際の接合端子となるものであり、パッシベーション膜４から露出している電極パッド３を覆うように形成されている。
【００１８】
バンプ５Ａの構成材料は、特に限定されないが、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）および錫（Ｓｎ）よりなる群から選択される１種または２種以上を含む材料で構成されたものであるのが好ましい。これにより、半導体チップ１Ａと回路基板７との接合部における接合強度、導電性を特に優れたものとすることができる。
【００１９】
また、本実施形態では、バンプ５Ａは、第１のバンプ層５１と、第１のバンプ層５１の外表面側に形成された第２のバンプ層５２とを有する積層体として構成されている。このように、バンプ５Ａが複数の層からなる積層体であると、導電性、耐食性、機械的強度等のような、バンプに求められる特性を同時に優れたものとすることができる。第１のバンプ層５１の構成材料と、第２のバンプ層５２の構成材料との組合せは、特に限定されないが、本実施形態の以下の説明では、第１のバンプ層５１が主としてＮｉで構成され、かつ、第２のバンプ層５２が主としてＡｕで構成されたものとする。第１のバンプ層５１および第２のバンプ層５２が、このような材料で構成されていると、バンプ５Ａは、それ全体として、導電性、耐食性、機械的強度が優れたものとなる。
【００２０】
次に、このバンプ５Ａの形成方法の一例について説明する。
図２は、バンプの形成方法を示す工程図（断面図）、図３は、バンプの形成方法を示す工程図（断面図）、図４は、バンプの形成に用いる水洗槽の一例を模式的に示す図である。
バンプ５Ａは、パッシベーション膜４に開口部を形成して、当該開口部から各電極パッド３の少なくとも一部を露出させる工程と、電極パッド３上に無電解めっきによりバンプ５Ａを形成する工程とを有する方法により形成することができる。
【００２１】
パッシベーション膜４への開口部の形成と、電極パッド３上へのバンプ５Ａの形成とは、それぞれレジスト層を用いて行う。ここで、このレジスト層は、それぞれ別個に形成、すなわち、第１のレジスト層を用いてパッシベーション膜４に開口部を形成した後、当該第１のレジスト層を除去し、その後、新しく第２のレジスト層を形成し、電極パッド３上へバンプを形成してもよい。また、同一のレジスト層を用いて、すなわち、パッシベーション膜４への開口部形成用のレジスト層をそのまま用いてバンプ５Ａを形成しても構わない。ここでは、同一のレジスト層を用いた場合を例に挙げて説明する。
【００２２】
なお、前記工程に先立ち、図２（ａ）に示すように、電極パッド３およびパッシベ−ション膜４が形成された基板２の裏面２２および端面（図示せず）にレジスト２２１を塗布して、基板２の裏面２２および端面を絶縁することが好ましい。これにより、無電解めっき時に基板２の裏面２２や端面にめっき層が形成されることを防止することができる。さらに、Ｓｉ等の半導体材料と直接導通している端子（ＧＮＤ電極）を同電位にすることができる。
【００２３】
＜１＞まず、図２（ｂ）に示すように、電極パッド３を覆って形成されたパッシベーション膜４上にレジスト層６を形成する。半導体チップ１Ａの電極パッド３の形成された面に、すなわちパッシベーション膜４上に、レジスト層６を形成する。レジスト層６は、電極パッド３の上方に開口部６１を有する。なお、レジスト層６の厚みは、特に限定されないが、例えば、３０μｍ程度であるのが好ましい。
【００２４】
開口部６１は、電極パッド３の外周を超えない形状で形成することが好ましい。これにより、狭ピッチで設けられた複数の電極パッド３のそれぞれに、バンプ５Ａを形成することができる。また、開口部６１は、半導体チップのバンプが形成される面に対して、略垂直に立ち上がる壁面にて形成されることが好ましい。これにより、垂直に立ち上がるバンプを形成することができる。
【００２５】
また、開口部６１の平面形状は、特に限定されないが、例えば、四角形、六角形、八角形あるいはそれ以上の多角形、楕円形、円形等が挙げられる。この開口部の形状により、形成されるバンプ５Ａの平面形状が決定される。バンプ５Ａの形状としては、角数の多い多角形が好ましく、円形がより好ましい。バンプ５Ａを円形に近い形状とすることで（角数を多くすることで）、バンプ５Ａに加わる応力集中をより効果的に少なくすることができる。
【００２６】
このようなレジスト層６および開口部６１の形成方法は、特に限定されないが、例えば、フォトリソグラフィ技術を適用して開口部６１を形成してもよい。すなわち、マスクを介して感光性のレジスト層６にエネルギーを照射、現像して開口部６１を形成してもよい。このときに、レジスト層６はポジ型及びネガ型レジストであることを問わない。あるいは、非感光性のレジスト層６をエッチングして開口部６１を形成してもよい。また、レジスト層６は、スクリーン印刷またはインクジェット方式を適用して形成してもよい。
【００２７】
＜２＞次に、図２（ｃ）に示すように、レジスト層６をマスクとして、開口部６１内のパッシベーション膜４の部分を除去して、電極パッド３の少なくとも一部を露出させる開口部４１を形成する。開口部４１は、エッチングによって形成することができる。エッチングの方法は、特に限定されず、化学的エッチング、物理的エッチングまたはこれらの方法を組み合わせて利用したもののいずれであっても構わない。また、エッチングは、等方性エッチング、異方性エッチングのいずれであってもよい。
【００２８】
図２（ｃ）に示すように、本実施形態では、開口部４１を、平面視において開口部６１の形状の範囲内に形成する。このような開口部４１は、例えば、異方性のエッチングにより、好適に形成することができる。これにより、開口部６１内に第１のバンプ層（Ｎｉ層）５１を形成すれば、電極パッド３の表面を露出させないようにすることができる。また、レジスト層６に形成した開口部６１を使用することで、パッシベーション膜４の開口部４１を容易に形成することができる。
【００２９】
＜３＞次に、図３（ｄ）に示すように、開口部６１に、主としてＮｉで構成された第１のバンプ層５１を形成する。開口部６１は開口部４１に連通しているので、開口部６１に第１のバンプ層５１を形成することで、電極パッド３に電気的に接続されたバンプ５Ａを形成することができる。
第１のバンプ層５１は、例えば、以下のようにして形成することができる。
【００３０】
＜４＞まず、無機残渣除去液中に基板（チップ本体）２を浸漬し、電極パッド３表面やパッシベーション膜４表面の無機残渣を除去する（無機残渣除去工程）。
無機残渣除去液は、特に限定されないが、例えば、フッ化水素（ＨＦ）、硫酸（Ｈ２ＳＯ４）、塩化水素（ＨＣｌ）を含有する溶液等を好適に用いることができる。当該溶液中におけるフッ化水素の含有量は、０．０１〜０．１ｖｏｌ％程度であるのが好ましい。フッ化水素や硫酸の含有量を上記範囲とすることで、基板（チップ本体）２への悪影響の発生を十分に防止しつつ、無機残渣を効率よく除去することができる。
【００３１】
無機残渣除去液のｐＨは、特に限定されないが、１〜５程度であるのが好ましい。無機残渣除去液のｐＨが前記範囲内の値であると、無機残渣の除去を効率よく行うことができる。
また、無機残渣除去液への浸漬時間は、特に限定されないが、１〜５分間とするのが好ましい。無機残渣除去液への浸漬時間を前記範囲内の値とすることで、無機残渣の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、無機残渣を短時間で、十分に除去するのが困難になる場合がある。また、浸漬時間が前記上限値を超えると、パッシベーション膜４にダメージを与える可能性がある。
【００３２】
以上のようにして、電極パッド３やパッシベ−ション膜４表面の無機残渣が除去される。
本実施形態では、酸性水溶液を用いているが、例えば、水酸化ナトリウムなどのアルカリ性水溶液を用いてもよい。また、有機化合物等の残渣（有機残渣）がある場合には、エタノール、ＩＰＡ、アセトン等の溶液中に浸漬し、電極パッド表面やパッシベーション膜表面の有機残渣を除去してもよい。
【００３３】
＜５＞その後、図４に示すような水洗槽１２を用いて、基板（チップ本体）２を水洗する（水洗処理工程）。
水洗槽１２は、オーバーフロー機構１２１を備えたオーバーフロー構造を有しているのが好ましい。これにより、基板２への処理液の残渣や異物の付着を効率よく低減させることができる。
基板２は、治具１４に収納された状態で水洗槽１２中の洗浄液（水）に浸漬されることにより水洗される。
【００３４】
また、水洗処理のとき、不活性ガスによるバブリングを行うのが好ましい。これにより、短時間で効率よく十分に水洗を行うことができる。バブリングの方法は、特に限定されないが、例えば、水洗槽１２の内側、例えば底面部や側面部に、多数の孔１３１が形成されたチューブ１３を配しておき、当該孔１３１から不活性ガスを噴出させる方法等が挙げられる。チューブ１３を構成する材料としては、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂材料等が挙げられる。
【００３５】
また、このチューブ１３には、ガスポンプ等の図示しない不活性ガス供給手段が接続されている。この不活性ガス供給手段によりチューブ１３に不活性ガスを供給することで、当該チューブ１３に形成された孔１３１から不活性ガスをバブル（気泡）１３２として噴出させる。不活性ガスとしては、例えば、Ｎ２、Ｈｅ、Ａｒ等が好適なものとして挙げられる。
【００３６】
形成されるバブル（気泡）１３２の大きさは、チューブ１３に形成された孔１３１の大きさ（面積）等に依存する。孔１３１の１個当たりの面積（開口面積）は、特に限定されないが、０．１〜２ｍｍ２であるのが好ましい。孔１３１の面積を前記範囲内の値とすることで、好適にバブリングを行うことができ、水洗をさらに効率よく行うことができる。これに対し、孔１３１の面積が前記下限値未満であると、形成されるバブル１３２が小さくなり、不活性ガスの吹き出し圧力を高圧にする必要があり、配管等に不具合を生じる可能性がある。また、孔１３１の面積が前記上限値を超えると、形成されるバブル１３２が大きくなり、洗浄効果が低下する可能性がある。
【００３７】
不活性ガスの吹き出し量は、特に限定されないが、０．１〜２Ｌ／秒であるのが好ましい。不活性ガスの吹き出し量を前記範囲内の値とすることで、より効率よく短時間で水洗を行うことができる。これに対し、不活性ガスの吹き出し量が前記下限値未満であると、前記効果が十分に得られない可能性がある。また、吹き出し量が前記上限値を超えると、基板２を破損する可能性がある。
【００３８】
なお、上記の説明では、複数の孔１３１を開けたチューブ１３を水洗槽１２の底面部に配し、当該孔１３１から不活性ガスを吹き出させることによりバブリングを行う場合を例に挙げて説明したが、バブリングの方法はこれに限定されない。例えば、チューブ１３は、水洗槽１２の側面部に配してもよいし、チューブ１３ではなく水洗槽１２の壁面にガス吹き出し用の孔を設け、そこから不活性ガスを吹き出すような構成にしてもよい。また、焼結体などの多孔質体を水洗槽１２の内部に配置し、当該多孔質体を介して不活性ガスを吹き出すことによりバブリングを行うこともできる。
【００３９】
＜６＞次に、アルカリ性水溶液からなる酸化膜除去処理液に基板（チップ本体）２を浸漬し、電極パッド３の表面に自然に形成された自然酸化膜（Ａｌ酸化膜）を除去する（Ａｌ酸化膜除去工程）。
アルカリ性水溶液としては、例えば、水酸化ナトリウム等を含む溶液（水溶液）を用いることができる。
【００４０】
酸化膜除去処理液のｐＨは、特に限定されないが、９〜１３であるのが好ましい。酸化膜除去処理液のｐＨが前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、ｐＨが前記下限値未満であると、化学反応が進行しない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４１】
また、酸化膜除去処理液の温度は、特に限定されないが、２５〜６０℃であるのが好ましい。酸化膜除去処理液の温度が前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、温度が前記下限値未満であると、化学反応が十分速やかに進行せず、自然酸化膜の除去に時間がかかってしまう場合がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４２】
また、酸化膜除去処理液への基板２の浸漬時間は、特に限定されないが、０．５〜５分間とするのが好ましい。酸化膜除去処理液への浸漬時間を前記範囲内の値とすることにより、自然酸化膜の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、酸化膜除去処理液の組成、温度等によっては、自然酸化膜が十分に除去されずに残存してしまう可能性がある。また、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ水溶液を用いているが、リン酸などの酸性水溶液を用いてもよい。
以上のようにして電極パッド３表面の自然酸化膜が除去される。
【００４３】
＜７＞その後、上記＜５＞と同様にして水洗処理を行う。
＜８＞次に、ジンケート処理液に基板（チップ本体）２を浸漬し、電極パッド３表面にＺｎ膜を形成する（ジンケート処理工程）。これにより、後述する＜１０＞無電解Ｎｉめっき工程において、Ｎｉを好適に析出させることができる。
まず、ジンケート液中に基板２を浸漬し、電極パッド３表面の酸化膜を除去する。その後、さらにジンケート液中に浸漬することにより、電極パッド３表面にＺｎ膜を形成する。
【００４４】
ジンケート液は、Ｚｎを含有するものであれば、特に限定されないが、酸化亜鉛（ＺｎＯ）を含有するものであるのが好ましい。
ジンケート液のｐＨは、特に限定されないが、１１〜１３．５であるのが好ましい。ジンケート液のｐＨが前記範囲内の値であると、ジンケート処理を効率よく行うことができる。これに対し、ｐＨが前記下限値未満であると、Ｚｎ置換が促進されない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４５】
ジンケート液の温度は、特に限定されないが、２０〜３０℃であるのが好ましい。ジンケート液の温度が前記範囲内の値であると、ジンケート処理を効率よく行うことができる。これに対し、温度が前記下限値未満であると、ジンケート液の組成等によっては、ジンケート処理に要する時間が長くなる可能性がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４６】
また、ジンケート液への基板２の浸漬時間は、特に限定されないが、１０秒〜２分間であるのが好ましい。ジンケート液への浸漬時間を前記範囲内の値とすることで、ジンケート処理を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、ジンケート液の組成、温度等によっては、ジンケート処理（化学反応）が十分に進行しない可能性がある。一方、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ性水溶液を用いているが、酸性で活性度が高い処理液を用いてもよい。
【００４７】
なお、Ｚｎ膜を形成した後、当該Ｚｎ膜を剥離して、その後再びジンケート処理を行い、新しくＺｎ膜を形成してもよい。これにより、緻密なＺｎ粒子をＡｌ表面に析出させることができる。
Ｚｎ膜の剥離は、例えば、５〜３０ｖｏｌ％の硝酸水溶液に、基板２を１０〜６０秒間浸漬することにより行うことができる。そして再度、上記のような条件でジンケート浴中に基板２を浸漬し、Ｚｎ粒子をＡｌ表面に析出させる。このとき析出されるＺｎ粒子は、緻密なものとなる。これにより無電解Ｎｉめっき工程において、Ｎｉをより好適に析出させることができる。また、必要に応じて、当該Ｚｎ膜を再度剥離して、その後再びジンケート処理を行い、新たにＺｎ膜を形成する処理を繰り返してもよい。
以上のようにして電極パッド３の表面にＺｎ膜が形成される。
【００４８】
＜９＞その後、上記＜５＞と同様にして水洗処理を行う。
＜１０＞次に、無電解Ｎｉめっき液に基板（チップ本体）２を浸漬し、図３（ｄ）に示すように、無電解めっきにより、主としてＮｉで構成された第１のバンプ層５１を形成する（無電解Ｎｉめっき工程）。
Ｎｉめっき液としては、例えば、次亜リン酸を還元剤として含有する溶液等を用いることができる。このような溶液を用いた場合、通常、めっき時にＰが共析することとなる。
【００４９】
Ｎｉめっき液のｐＨは、特に限定されないが、４〜５であるのが好ましい。Ｎｉめっき液のｐＨが前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
また、Ｎｉめっき液の温度は、特に限定されないが、７０〜９５℃であるのが好ましい。Ｎｉめっき液の温度が前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
【００５０】
第１のバンプ層５１の高さは、特に限定されず、例えば、開口部６１の高さを超えないで、すなわち開口部６１の内側のみに形成してもよいし、開口部６１の高さを超えるものであってもよいし、あるいは、レジスト層６と面位置となってもよい。
上述したように、第１のバンプ層５１は、開口部６１の形状に応じて第１のバンプ層５１を形成することができる。すなわち、金属が等方成長する無電解めっきを適用しても、横（幅）方向への拡がりを抑えて高さ方向に第１のバンプ層５１を形成することができる。したがって、狭ピッチで複数の電極パッド３が形成されていても、隣接する電極パッド３同士のショートを防止することができる。以上のようにして第１のバンプ層５１が形成される。第１のバンプ層５１の具体的な高さ（厚み）は、特に限定されないが、１０〜３０μｍであるのが好ましい。
【００５１】
＜１１＞その後、上記＜５＞と同様にして水洗処理を行う。
＜１２＞次に、図３（ｅ）に示すように、レジスト層６を除去する。レジスト層６の除去は、例えば、硫酸過水溶液中に基板２を浸漬することにより行う。
＜１３＞次に、図３（ｆ）に示すように、Ｎｉで構成された第１のバンプ層５１の表面に、主としてＡｕで構成された第２のバンプ層（Ａｕ層）５２を形成する。第２のバンプ層５２は、第１のバンプ層５１を覆うように形成する。これにより、第１のバンプ層５１の酸化を防止できる。また、第２のバンプ層５２を形成することによって、配線パターン等との電気的接続をさらに確実にすることができる。
【００５２】
第２のバンプ層５２の形成は、Ａｕめっき液中に基板（チップ本体）２を浸漬することにより行う。
Ａｕめっき液は、特に限定されないが、シアンフリータイプのもの（シアン化物イオンを実質的に含まないもの）であるのが好ましい。これにより、環境や人体に対する悪影響の発生を好適に防止し、作業をより安全に行うことができる。
【００５３】
Ａｕめっき液のｐＨは、特に限定されないが、６〜８であるのが好ましい。Ａｕめっき液のｐＨが前記範囲内の値であると、第２のバンプ層５２を効率よく形成することができる。
また、Ａｕめっき液の温度は、特に限定されないが、５０〜８０℃であるのが好ましい。Ａｕめっき液の温度が前記範囲内の値であると、第２のバンプ層５２を効率よく形成することができる。
【００５４】
また、Ａｕめっき液への浸漬時間は、特に限定されないが、１〜３０分間であるのが好ましい。Ａｕめっき液への浸漬時間が前記範囲内の値であると、第２のバンプ層５２の形成を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、Ａｕめっき液の組成、温度等によっては、十分な厚みの第２のバンプ層５２を形成することが困難になる可能性がある。一方、浸漬時間が前記上限値を超えると、めっき析出が十分に進行しない可能性がある。
【００５５】
このようにして形成される第２のバンプ層５２の厚みは、特に限定されないが、０．０１〜０．３μｍ程度であるのが好ましく、０．０５〜０．２５μｍ程度であるのがより好ましい。第２のバンプ層５２の厚みが前記下限値未満であると、第１のバンプ層５１の酸化を十分に防止することが困難になる可能性がある。また、電極膜上にバンプを形成する際の濡れ性が低下してしまう。一方、厚みが前記上限値を超えると、はんだの機械的強度が低下する可能性がある。
以上のようにして第２のバンプ層５２が形成される。
【００５６】
＜１４＞その後、上記＜５＞と同様にして水洗処理を行う。
＜１５＞次に、基板２の裏面２２および端面に塗布されたレジスト２２１を除去する。レジスト２２１の除去方法としては、例えば、硫酸過水溶液中に基板２を浸漬する方法等が挙げられる。
＜１６＞最後に、第１のバンプ層５１と第２のバンプ層５２とからなるバンプ５Ａが形成された基板２を前記＜５＞と同様にして水洗し、その後乾燥させる。
【００５７】
以上のような方法により、電極パッド３上にバンプ５Ａが形成される。上記のような無電解めっきによりバンプ５Ａを形成することで、微細な形状のバンプ５Ａを高精度で形成することができるという利点がある。
上記のようにして形成されるバンプ５Ａは、そのピッチ（隣接するバンプ−バンプ間のピッチ）が１０〜２５０μｍであるのが好ましい。このように、比較的容易に、バンプのピッチを十分に小さいものとすることができる。これにより、実装密度の高い半導体装置の製造を好適に製造することができる。
【００５８】
本実施形態によれば、一度形成したレジスト層６を用いて、パッシベーション膜４に開口部４１を形成し、電極パッド３と接続する金属層（第１のバンプ層５１、第２のバンプ層５２）を形成するので、簡単な工程でバンプ５Ａを形成することができる。パッシベーション膜４の開口部４１内に金属層（例えば、第２のバンプ層５２）を形成した場合には、開口部４１の大きさに応じた形状で、すなわち、所望の幅でバンプ５Ａを形成することができる。
【００５９】
以上の工程によって、電極パッド３上に、第１のバンプ層５１と第２のバンプ層５２とからなるバンプ５Ａを形成することができる。この半導体チップ１Ａは、フリップチップとして、回路基板にフェースダウン実装（フェースダウンボンディング）することができる。フェースダウン実装により、半導体チップ１Ａと回路基板７とを接合することにより、半導体チップ１Ａ等への悪影響の発生をより確実に防止しつつ、半導体チップ１Ａと回路基板との接合強度を特に優れたものとすることができる。なお、本明細書中において、「フェースダウン実装」とは、図６に示すように、半導体チップのバンプが形成されている面と回路基板端子面とを相対して実装する方法のことを指す。
なお、上述した実施形態では、第１のバンプ層５１上に第２のバンプ層５２を形成した場合を例に挙げて説明したが、第２のバンプ層５２は、必要に応じて形成すればよく、必ずしも形成しなくてもよい。
【００６０】
次に、このような半導体チップが実装される回路基板７の一例について、図５に基づいて説明する。なお、以下の説明では、図５中の上側を「上」、下側を「下」と言う。
図５に示す回路基板７は、基板８と、基板８の一方の面（上面）８１に設けられた複数の端子（接続端子）９とを有している。
【００６１】
基板８は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板８の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。
また、基板８は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００６２】
この基板８の一方の面８１には、例えば、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎのうちの少なくとも１種の金属、該金属を含む合金等の導電性材料で構成される配線パターン（図示せず）が形成されている。そして、この配線パターンの端部付近に電極が形成されて、端子９を構成している。
なお、配線パターンは、基板８が複数の層の積層体で構成される場合には、基板８の内部に形成されていてもよい。
【００６３】
次に、半導体チップ１Ａの回路基板７への実装について説明する。図６は、半導体チップの実装方法を示す工程図（断面図）、図７は、回路基板に半導体チップが実装された状態を示す断面図である。
そして、半導体チップ１Ａを、回路基板７に実装する際には、まず、図６に示すように、回路基板７の端子上に、ろう材１０を供給する。
【００６４】
ろう材としては、例えば、Ｐｂ−Ｓｎ系はんだ等のＰｂ含有はんだや、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｚｎ、Ｇｅ、Ｎｉ、ＡｕおよびＳｂからなる群より選択される少なくとも２種以上を含み、かつ、実質的にＰｂを含まないＰｂ不含はんだ（Ｐｂフリーはんだ）、銀ろう、銅ろう、リン銅ろう、黄銅ろう、アルミろう、ニッケルろう等を用いることができる。これらのものは、導電性に優れ、また、配線パターンの構成材料との密着性も高い。また、上記ろう材の中でも、接合強度と環境に対する影響との両立の観点から、実質的にＰｂを含まないＰｂ不含はんだ（Ｐｂフリーはんだ）が好ましい。
ろう材１０の供給方法としては特に限定されるものではないが、例えば印刷法、ディップ法、はんだレベラー法（ろう材レベラー法）、めっき法等が挙げられる。また、ろう材表面をフラットニングしてもよい。
【００６５】
次に、図６に示すように、回路基板７に半導体チップ１Ａを積層して、半導体チップ１Ａのバンプと、これに対応する回路基板７の端子９とが、接触するよう位置決めする。
次に、対応する端子同士を（半導体チップのバンプと対応する回路基板の端子とを）接合する。
【００６６】
この接合方法としては、ボンディングツールによる加熱・加圧による方法やリフロー炉等による雰囲気加熱による方法等が選択出来る。
半導体チップ１Ａのバンプと、回路基板７の端子９とを、加熱・加圧により一体化して接合する場合、無電解めっきで形成された半導体チップ１Ａのバンプ５Ａがコアとなるため、加熱・加圧してもバンプ５Ａが潰れることがなく、加熱加圧やリフロー方式による実装が容易となる。また、半導体チップ１Ａと回路基板７とのギャップ管理が容易になる。
【００６７】
この場合、加熱の温度は、特に限定されないが、１００〜４００℃程度であるのが好ましく、２００〜３５０℃程度であるのがより好ましい。また、加熱の時間は、特に限定されないが、１秒〜６０秒程度であるのが好ましく、５秒〜３０秒程度であるのがより好ましい。
また、加圧により接合を行う場合、押し付け圧力は、特に限定されないが、０．１〜４ｋｇｆ／ｍｍ２程度であるのが好ましい。圧力が前記範囲内の値であると、半導体チップ１Ａへのダメージをより確実に防止しつつ、信頼性の高い接合とすることができる。
【００６８】
加熱・加圧条件（処理条件）を前記のようなものとすることにより、半導体チップ１Ａのバンプ５Ａと、対応する回路基板７の端子９とをより強固に接合することができる。
また、この接合は、必要に応じて、例えば、高周波、超音波等を照射しつつ行うようにしてもよい。
【００６９】
以上のようにして、半導体チップ１Ａのバンプ５Ａと、対応する回路基板７の端子９とを一体化させることにより、図７に示すような接合部が形成される。すなわち、対応する端子同士が接合される。これにより、半導体チップ１Ａが回路基板７に実装される（半導体装置が得られる）。
このとき、図７に示すように、ろう材１０がバンプ５Ａに沿って吸い上げられて、バンプ５Ａの側面にフィレット１０１が形成される。これにより、接合強度が向上し、より信頼性の高い接合が可能になる。なお、図示の構成では、フィレット１０１は、回路基板７から半導体チップ１Ａの方向に向けて、幅が小さくなっているが、フィレットの幅は、回路基板側と半導体チップ側とで、ほぼ等しいものであってもよいし、半導体チップから回路基板の方向に向けて、幅が小さくなるものであってもよい。
【００７０】
そして、半導体チップ１Ａ側ではなく、回路基板７側にろう材１０を供給した状態で、半導体チップ１Ａ側と回路基板７とを接合するので、フィレット１０１が半導体チップ１Ａ側（基材２やパッシベーション膜４）にまで到達してしまうことが効果的に防止される。これにより、パッシベーション膜４とバンプ５Ａとの接合強度が劣化することなく、信頼性の高いものとなる。
【００７１】
以上のようにして、半導体チップ１Ａのバンプ５Ａと、対応する回路基板７の端子９とを接合することにより、半導体チップ１Ａと回路基板７の優れた接合信頼性が得られる。
さらに、接合部分に樹脂を供給し、硬化させることにより、当該接合部分を樹脂で封止してもよい。この場合、樹脂をろう材よりも先塗りすることもできる。すなわち、半導体チップ１Ａおよび／または回路基板７に樹脂材料を付与した状態で、半導体チップ１Ａと回路基板７とを接合してもよい。これにより、実装工程を簡略化することができるとともに、半導体チップと回路基板との接合部における接合強度を特に優れたものとすることができる。
【００７２】
なお、半導体チップ１Ａの回路基板７への実装については、上述した例に限定されるものではなく、例えば、樹脂をあらかじめ基板に塗布しておき、そこへチップを加熱加圧ボンディングし、接合と樹脂封止を一度に行うＮＣＰ（Non Conductive Paste）実装、ＴＡＢ（Aape Amounted Bonding）実装、ＣＯＦ（Chip On Flex）実装、ＣＯＧ（Chip On Glass）実装等、各種ＦＣＢ実装工程を採用することができる。
【００７３】
（第２実施形態）
次に、第２実施形態について説明する。
図８は、本実施形態の実装方法で用いられる半導体チップを示す断面図である。以下、第２実施形態について、前記第１実施形態との相違点を中心に説明し、同様の事項の説明については、その説明を省略する。
【００７４】
半導体チップ１Ｂでは、第１のバンプ層５１の上面（基板２に対向する面とは反対の面側）のみに、第２のバンプ層５３が形成されている。このような構成のバンプ５Ｂは、以下のような方法により好適に形成することができる。
すなわち、上述した第１実施形態では、第１のバンプ層５１を形成した後に、レジスト層６を除去し、第２のバンプ層５２を第１のバンプ層５１の外表面側に形成していたが、本実施形態では、第１のバンプ層５１を形成した後、レジスト層６を除去せずに、続けて第２のバンプ層５３を無電解めっきにより形成する。これにより、第１のバンプ層５１の上面側のみに、第２のバンプ層５３を好適に形成することができる。
【００７５】
本実施形態においても、前記第１実施形態と同様に、第１のバンプ層の構成材料と、第２のバンプ層の構成材料との組合せは、特に限定されないが、第１のバンプ層５１は、第２のバンプ層５３より、ろう材１０に対する濡れ性が低いものであるのが好ましい。このような関係を満足する場合、後に詳述するように、ろう材１０は、第１のバンプ層５１よりも第２のバンプ層５３の部分によく流れるため、半導体チップ１Ｂの実装時において、ろう材１０を第２のバンプ層５３の側面に優先的に付着させ、フィレット１０１を第２のバンプ層５３の高さを超えないものとして、好適に形成することができる。すなわち、第１のバンプ層５１が、第２のバンプ層５３より、ろう材１０に対する濡れ性の低いものであると、フィレット１０１の高さを容易に調節することができる。これにより、フィレット１０１が半導体チップ１Ｂ側にまで到達してしまうことがより確実に防止される。その結果、パッシベーション膜４とバンプ５Ｂとの接合強度等が劣化するのを効果的に防止することができ、半導体チップ１Ａと回路基板７との接合信頼性がさらに向上する。特に、回路基板側にろう材を付与した状態で、半導体チップと回路基板との接合を行うため、前述した効果は顕著なものとなる。
【００７６】
本実施形態の以下の説明では、第１のバンプ層５１が主としてＮｉで構成され、かつ、第２のバンプ層５３が主としてＣｕで構成されたものとする。第１のバンプ層５１および第２のバンプ層５３がこのような材料で構成されていると、上述したような効果に加えて以下のような効果も得られる。すなわち、例えば、ろう材１０がはんだのようなＳｎを含む材料である場合、該Ｓｎがろう材１０中に拡散したＣｕとの間で合金を形成することにより、ろう材１０は、高強度で、特に優れた接合信頼性を有するものとなる。その結果、バンプのろう付け性（はんだ付け性）が向上する。これにより、信頼性の高い半導体チップを提供することができる。
【００７７】
また、Ｃｕは、Ｎｉに比べてやわらかいため、主としてＣｕで構成された第２のバンプ層（Ｃｕ層）５３を形成することで、バンプ５Ｂに加わる応力を緩和することができる。このような応力緩和の効果は、第２のバンプ層５３の厚みが大きいほど顕著なものとなる。
また、無電解めっきにより第２のバンプ層５３を形成する場合、その成膜速度が速いため、比較的厚い層を短時間で形成することができる。このように、第２のバンプ層５３が比較的厚い層であると、ろう材１０中に拡散するＣｕの量が比較的多い場合であっても、第２のバンプ層５３を確実に残存させることができる。これにより、半導体チップ１Ｂと回路基板７との接合信頼性を特に優れたものとすることができる。
【００７８】
さらに、Ｃｕで構成された第２のバンプ層５３は、その表面の少なくとも一部にプリフラックス処理が施されたものであるのが好ましい。プリフラックス処理を行うことで、第２のバンプ層５３の酸化膜を除去するとともに、第２のバンプ層５３の再酸化を防止することができる。
また、プリフラックス処理を行うことで、ろう材１０を形成する際に、第２のバンプ層５３の表面にろう材（はんだ）をよりよく流すことができ、これにより、ろう付け性（はんだ付け性）が向上する。すなわち接合強度が強く良好な合金が形成される。
【００７９】
第２のバンプ層５３の厚み（高さ）は、特に限定されないが、５〜５０μｍ程度であるのが好ましい。第２のバンプ層５３が前記範囲内の値であると、好適な高さのフィレット１０１を容易に形成することができる。
このような半導体チップ１Ｂを、回路基板７に実装したときの様子を図９に示す。実装の際には、上述したのと同様に、半導体チップ１Ｂ側ではなく、回路基板７側にろう材１０を供給して接合する。これにより、ろう材がバンプ５Ｂの側面に沿って吸い上げられて、フィレット１０１が半導体チップ１Ｃ側（基材２やパッシベーション膜４）にまで到達してしまうことが効果的に防止される。これにより、パッシベーション膜４とバンプ５Ｂとの接合強度が劣化することなく、信頼性の高いものとなる。
【００８０】
また、本実施形態では、半導体チップ１Ｂにおいて、第１のバンプ層５１の側面部には第２のバンプ層が形成されず、第１のバンプ層５１が露出しているため、この部分には酸化被膜が形成され易い。このように酸化被膜が形成されると、その部分は、ろう材１０に対する濡れ性が低下する。一方、第２のバンプ層５３は、ろう材１０に対する濡れ性が高い。すなわち、バンプ５Ｂの側面において、第１のバンプ層５１の部分と第２のバンプ層５３の部分とでの、ろう材１０に対する濡れ性の差はさらに大きくなる。これにより、半導体チップ１Ｂの実装時において、ろう材１０を第２のバンプ層５３の側面に優先的に付着させ、フィレット１０１を第２のバンプ層５３の高さを超えないものとして、好適に形成することができる。すなわち、フィレット１０１の高さを容易に調節することができる。その結果、フィレット１０１が半導体チップ１Ｂ側にまで到達してしまうことがより確実に防止される。したがって、パッシベーション膜４とバンプ５Ｂとの接合強度等が劣化するのを効果的に防止することができ、半導体チップ１Ｂと回路基板７との接合信頼性がさらに向上する。
なお、上記の説明では、バンプ５Ｂを２層構造とした場合を例に挙げて説明したが、これに限定されるものではなく、３層あるいはそれ以上の層構造とすることもできる。
【００８１】
（第３実施形態）
次に、本発明としての第３実施形態について説明する。
図１０は、本実施形態の実装方法で用いられる半導体チップを示す断面図である。以下、本発明としての第３実施形態について、前記第１実施形態、第２実施形態との相違点を中心に説明し、同様の事項の説明については、その説明を省略する。
【００８２】
半導体チップ１Ｃでは、第１のバンプ層５１の上面のみに、第２のバンプ層５４が、第１のバンプ層５１よりも小さくなるように形成されている。すなわち、第２のバンプ層５４の形成領域は、第１のバンプ層５１の形成領域の内側にあり、かつ、第１のバンプ層５１の形成領域の面積より、小さい面積である。これにより、バンプ５Ｃは段差部５９を有するものとなる。このような段差部５９を有することにより、後に詳述するように、半導体チップ１Ｃの実装時において、フィレット１０１の高さを容易に調節することができる。これにより、フィレット１０１が半導体チップ１Ｃ側にまで到達してしまうことがより確実に防止される。その結果、パッシベーション膜４とバンプ５Ｃとの接合強度等が劣化するのを効果的に防止することができ、半導体チップ１Ｃと回路基板７との接合信頼性がさらに向上する。特に、本発明では、回路基板側にろう材を付与した状態で、半導体チップと回路基板との接合を行うため、前述した効果は顕著なものとなる。
【００８３】
なお、ここでは、第２のバンプ層５４として、主としてＣｕで構成されたＣｕ層を形成した場合を例に挙げて説明するが、第２のバンプ層５４は、例えば、Ａｕ、Ｎｉ、Ｓｎ等のＣｕ以外の材料で構成されたものであってもよい。
このようなバンプは、上述した方法と同様にして第１のバンプ層５１を形成した後に、レジスト層を除去する。その後、さらに新しいレジスト層を形成する。このレジスト層が有する開口部は、第１のバンプ層５１よりも小さくなされている。そして当該レジスト層を用いて、第２のバンプ層５４を無電解めっきにより形成する。これにより、第１のバンプ層５１の上面に、当該第１のバンプ層５１の面積（平面視したときの面積）よりも小さい面積（平面視したときの面積）の第２のバンプ層（Ｃｕ層）５４を、好適に形成することができる。
【００８４】
第２のバンプ層５４の厚み（高さ）は、特に限定されないが、５〜５０μｍ程度であるのが好ましい。第２のバンプ層５４が前記範囲内の値であると、好適な高さのフィレット１０１を容易に形成することができる。
このような半導体チップ１Ｃを、回路基板７に実装したときの様子を図１１に示す。実装の際には、上述したのと同様に、半導体チップ１Ｃ側ではなく、回路基板７側にろう材１０を供給して接合する。これにより、ろう材１０がバンプ５Ｃの側面に沿って吸い上げられて、フィレット１０１が半導体チップ１Ｃ側（基材２やパッシベーション膜４）にまで到達してしまうことが効果的に防止される。これにより、パッシベーション膜４とバンプ５Ｃとの接合強度が劣化することなく、信頼性の高いものとなる。
【００８５】
また、本実施形態では、半導体チップ１Ｃにおいて、第２のバンプ層５４が第１のバンプ層５１よりも小さく形成されることにより、バンプ５Ｃは段差部５９を有する２段構造となっている。これにより、フィレット１０１の高さを容易に調節することができる。すなわち、バンプ５Ｃの側面に沿って吸い上げられたろう材１０が、段差部５９付近で確実に止まり、フィレット１０１が半導体チップ１Ｃ側にまで到達してしまうのをより確実に防止することができる。このように、バンプを２段構造（多段構造）とした場合、形成する第２のバンプ層（Ｃｕ層）の高さにより、フィレットの高さを容易かつ確実に調節することができる。したがって、パッシベーション膜４とバンプ５Ｃとの接合強度等が劣化するのを効果的に防止することができ、半導体チップ１Ｃと回路基板７との接合信頼性がさらに向上する。
【００８７】
また、本発明では、必要に応じて、第１のバンプ層および第２のバンプ層の外側を、異なる第３のバンプ層で覆ってもよい。
また、上記の説明では、バンプ５Ｃを２層構造とした場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、３段あるいはそれ以上の多段構造とすることもできる。
【００８８】
次に、上述したような半導体チップの実装方法により半導体チップが実装された回路基板を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを液晶表示装置に適用した場合を一例に説明する。
【００８９】
図１２は、本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図１２中の上側を「上」、下側を「下」と言う。なお、図１２では、前述した第３実施形態で説明した半導体チップ１Ｃを備えるものとして説明する。
【００９０】
図１２に示す液晶表示装置（電気光学装置）１００は、液晶パネル２００と、本発明の半導体チップの実装方法により、半導体チップ１Ｃが回路基板７である可撓性回路基板に実装されてなる可撓性回路基板３００とを有している。すなわち、液晶表示装置（電気光学装置）１００は、本発明の半導体装置（半導体実装基板）を備えている。
【００９１】
液晶パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶２７０とを有している。
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶２７０に電圧が印加される。
また、第２パネル基板２４０の上面には、偏光板２６０が設けられている。
なお、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００９２】
回路基板（可撓性回路基板）７の基板８の一方の面８１には、配線パターン（リード）９３が形成されている。この回路基板７は、その一端側（図中左側）において、配線パターン９３が下方を向くように長手方向の途中で折り曲げられている。そして、この一端側において、配線パターン９３と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。また、配線パターン９３の中央付近の端部が端子９を構成しており、この端子９に半導体チップ１Ｃのバンプが接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１Ｃとの電気的導通が得られている。
【００９３】
半導体チップ１Ｃは、液晶パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１Ｃの制御により、液晶パネル２００では、所望の情報（画像）が表示される。
なお、本発明の電子デバイスは、図示の液晶表示装置１００への適用に限定されず、例えば、有機ＥＬ表示装置、電気泳動表示装置等の各種表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００９４】
以下、本発明の電子機器について、図１３〜図１５に示す実施形態に基づき、詳細に説明する。
図１３は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、本発明の電子デバイスとして、表示ユニット１１０６に液晶表示装置１００が組み込まれ、また、その内部に、例えば、ＣＰＵ（中央演算処理装置）等が内蔵されている。
【００９５】
図１４は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、本発明の電子デバイスとして液晶表示装置１００を備えている。
また、この携帯電話機１２００では、液晶表示装置１００の他、その内部に、本発明の電子デバイスとして、例えば、メモリ等が内蔵されている。
【００９６】
図１５は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００９７】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、本発明の電子デバイスとして液晶表示装置（電気光学装置）１００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、液晶表示装置１００は、被写体を電子画像として表示するファインダとして機能する。
ケース１３０２の内部には、本発明の電子デバイスとして、例えば、撮像信号を格納（記憶）し得るメモリ１３０８等が内蔵されている。
【００９８】
また、ケース１３０２の正面側（図１５においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が液晶表示装置１００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００９９】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図１５に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【０１００】
なお、本発明の電子機器は、図１３のパーソナルコンピュータ、図１４の携帯電話機、図１５のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、テレビ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【０１０１】
以上、本発明の半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの実装方法では、必要に応じて、任意の目的の工程を追加することもできる。
【０１０２】
また、本発明の半導体チップの実装方法は、複数の半導体チップを積層するのに用いてもよい。
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
また、上記の説明では、化学処理と化学処理との間に、水洗工程を有するものとして説明したが、このような水洗工程は、その少なくとも一部を省略してもよい。また、水洗工程において用いる洗浄液としては、水（純水）のほか、界面活性剤を含む液体や、アルカリ溶液、酸溶液等を用いてもよい。また、水洗工程の代わりに、有機溶媒（有機溶剤）等の水以外の洗浄液を用いる洗浄工程を有していてもよい。
【０１０３】
【実施例】
（参考例１）
まず、電極パッド（Ａｌパッド）およびパッシベ−ション膜が形成された基板の裏面および端面にレジストを塗布した。次に、前記実施形態で説明した方法により、Ｎｉ層、Ａｕ層を形成した。
【０１０４】
なお、各化学処理の間には、水洗槽において水洗処理を行った。このとき、水洗槽の内部に配された、複数の孔が形成されたポリテトラフルオロエチレン（ＰＴＦＥ）製のチューブから、吹き出し圧力：１〜３ｋｇ／ｃｍ２、吹き出し量：０．５〜１Ｌ／秒でＮ２ガスを吹き出すことによりバブリングを行った。
次に、硫酸過水溶液中に基板を浸漬して、基板の裏面および端面に塗布されたレジストを除去した。
【０１０５】
以上のようにして無電解めっきによりＮｉ層とＡｕ層とからなるバンプ（厚さ：２０μｍ）を形成して、半導体チップを得た。得られた半導体チップにおいて、隣接するバンプのピッチは４０μｍであった。
得られた半導体チップを、はんだ接合（ろう材接合）により回路基板に実装した。半導体チップと回路基板との接合は、フェースダウン実装により行った。このとき、はんだを、半導体チップ側ではなく、回路基板の端子上に供給した。はんだとしては、Ｓｎ：９６．５ｗｔ％、Ａｇ：３ｗｔ％、Ｃｕ：０．５ｗｔ％の組成を有するＳｎ−Ａｇ−Ｃｕ系はんだを用いた。回路基板への半導体チップの実装は、半導体チップを位置合わせして重ね合わせ、２５０℃、３ｋｇｆ／ｍｍ２で、加熱・加圧することにより行った。
【０１０６】
（参考例２）
本参考例では、前記参考例１と同様にしてＮｉ層を形成した後に、レジスト層（Ｎｉ層形成用レジスト層）を除去せずに、続けてＣｕ層を無電解めっきにより形成した。これにより、Ｎｉ層の上面のみに、Ｃｕ層を形成してバンプとした。
その後、塩酸溶液中に基板を浸漬して、Ｃｕ層表面の酸化膜を除去し、さらに、プリフラックス溶液に基板を浸漬することにより、プリフラックス処理を行った。
その後、レジストを前記参考例１と同様にして除去することにより、半導体チップを得た。そして、得られた半導体チップを、前記参考例１と同様にしてはんだ接合することにより、半導体チップを回路基板に実装した。
【０１０７】
（実施例１）
本実施例では、前記参考例１と同様にしてＮｉ層を形成した後に、レジスト層を除去し、その後、開口部を有する、新たなレジスト層を形成して、該レジスト層を用いて、Ｎｉ層の上面に、Ｎｉ層よりも面積（平面視したときの面積）の小さいＣｕ層を形成することにより、段差形状を有するバンプを形成した。
その後、レジストを前記参考例１と同様にして除去することにより、半導体チップを得た。そして、得られた半導体チップを、前記参考例１と同様にしてはんだ接合することにより、半導体チップを回路基板に実装した。
【０１０８】
（比較例）
参考例１と同様にして半導体チップを作製した。
得られた半導体チップをはんだ接合により回路基板に実装した。このとき、はんだを、回路基板側ではなく、半導体チップのバンプ上に供給した。
以上のようにして回路基板に実装された半導体チップの、回路基板との接合部分を観察した。その結果、参考例、実施例、比較例のいずれもが、バンプ側面にはんだが吸い上げられてフィレットが形成されていた。
【０１０９】
はんだを回路基板側に供給した実施例１では、フィレットの高さを好適に制御することができ、高くなりすぎることはなかった。また、バンプをＮｉ層とＣｕ層との２層構造とした実施例１では、はんだがＣｕ層側に流れ、フィレットがＣｕ層の高さを超えることなく形成されていた。さらに、バンプを段差形状を有する２層構造とした実施例１では、当該段差部分ではんだが止められ、フィレットが段差部分を超えることなく形成されていた。
【０１１０】
このように、実施例１では、はんだフィレットの高さを制御することができるため、半導体チップのパッシベーション膜にはんだが付着することを好適に防止することができた。その結果、パッシベーション膜とバンプとの接合強度等が劣化するのを効果的に防止することができ、半導体チップと回路基板との接合信頼性を優れたものとすることができた。
【０１１１】
これに対し、はんだを半導体チップ側に供給した比較例では、フィレットの高さが高くなり、半導体チップのパッシベーション膜にまで、はんだフィレットが到達してしまっていた。その結果、パッシベーション膜にはんだが付着し、パッシベーション膜とバンプとの接合が劣化してしまい、半導体チップと回路基板との接合信頼性に劣っていた。
【図面の簡単な説明】
【図１】 半導体チップの第１実施形態を示す断面図である。
【図２】 バンプの形成方法を示す工程図（断面図）である。
【図３】 バンプの形成方法を示す工程図（断面図）である。
【図４】 バンプの形成に用いる水洗槽の一例を模式的に示す図である。
【図５】 半導体チップが実装される回路基板の一例を示す断面図である。
【図６】 半導体チップの実装方法を示す工程図（断面図）である。
【図７】 回路基板に半導体チップが実装された状態を示す断面図である。
【図８】 半導体チップの第２実施形態を示す断面図である。
【図９】 回路基板に半導体チップが実装された状態を示す断面図である。
【図１０】 半導体チップの第３実施形態を示す断面図である。
【図１１】 回路基板に半導体チップが実装された状態を示す断面図である。
【図１２】 本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。
【図１３】 本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図１４】 本発明の電子デバイスを備える電子機器（携帯電話機）である。
【図１５】 本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ‥‥半導体チップ ２‥‥基板 ２１‥‥面 ２２‥‥裏面 ２２１‥‥レジスト ３‥‥電極パッド ４‥‥パッシベーション膜 ４１‥‥開口部 ５Ａ、５Ｂ、５Ｃ‥‥バンプ ５１‥‥第１のバンプ層（Ｎｉ層） ５２‥‥第２のバンプ層（Ａｕ層） ５３‥‥第２のバンプ層（Ｃｕ層） ５４‥‥第２のバンプ層（Ｃｕ層） ５９‥‥段差部 ６‥‥レジスト層 ６１‥‥開口部 ７‥‥回路基板 ８‥‥基板 ８１‥‥面 ９‥‥端子（接続端子） ９３‥‥配線パターン １０‥‥ろう材 １０１‥‥フィレット １２‥‥水洗槽 １２１‥‥オーバーフロー機構 １３‥‥チューブ １３１‥‥孔 １３２‥‥バブル １４‥‥治具 １５‥‥洗浄液 １００‥‥液晶表示装置 ２００‥‥液晶パネル ２０１‥‥張出領域 ２１０‥‥透明電極 ２２０‥‥第１パネル基板 ２３０‥‥シール材 ２４０‥‥第２パネル基板 ２５０‥‥透明電極 ２６０‥‥偏光板 ２７０‥‥液晶 ３００‥‥可撓性回路基板 ４００‥‥異方性導電性材料 ４１０‥‥導電性粒子 １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥メモリ １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ
【発明の属する技術分野】
本発明は、半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器に関する。
【０００２】
【従来の技術】
従来、半導体チップを回路基板へ実装して、半導体装置を得る場合においては、半導体チップのバンプ上にはんだを供給し、回路基板の端子と半導体チップのバンプとを位置合わせして重ね合わせ、加熱・加圧することによりはんだ接合する方法が一般的に行われている（例えば、特許文献１）。しかし、以下のような問題点を有していた。
すなわち、半導体チップのバンプと回路基板の接続端子とを接合する際等に、高温状態のはんだが、半導体チップのバンプとパッシベーション膜との間隙等に侵入し、得られる半導体装置に悪影響（例えば、バンプ下の電極パッドにダメージを与える等の悪影響）を及ぼす場合があった。
【０００３】
【特許文献１】
特開２００２−２８０４０７号公報
【０００４】
【発明が解決しようとする課題】
本発明の目的は、信頼性の高い半導体装置を得ることができる半導体チップの回路基板への実装方法を提供すること、また、信頼性の高い半導体装置を提供すること、前記半導体装置を備えた電子デバイス、電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの回路基板への実装方法は、基板と、レジストを用いた無電解めっき法により前記基板上に形成されたバンプとを有する半導体チップを、接続端子を有する回路基板に実装する方法であって、
前記回路基板の前記接続端子上にろう材を供給し、その後、
前記回路基板の前記接続端子と、前記半導体チップの前記バンプとを位置合わせして重ね合わせた状態で、加熱および／または加圧して、前記半導体チップと前記回路基板とを接合するものであり、
前記バンプは、第１のバンプ層と、前記第１のバンプ層の前記基板に対向する面とは反対の面側に形成された第２のバンプ層とを有するものであり、
前記第１のバンプ層は、前記第２のバンプ層より、前記ろう材に対する濡れ性が低いものであり、
前記第２のバンプ層の形成領域は、前記第１のバンプ層の形成領域の内側にあり、かつ、前記第１のバンプ層の形成領域の面積より、小さい面積であることを特徴とする。
これにより、信頼性の高い半導体装置を得ることが可能な半導体チップの回路基板への実装方法を提供することができる。
【０００６】
本発明の半導体チップの回路基板への実装方法では、前記半導体チップと、前記回路基板との接合をフェースダウン実装により行うことが好ましい。
これにより、半導体チップと回路基板との導電性を特に優れたものとすることができる。
本発明の半導体チップの回路基板への実装方法では、前記バンプは、Ｎｉ、Ｃｕ、ＡｕおよびＳｎよりなる群から選択される１種または２種以上を含む材料で構成されたものであることが好ましい。
これにより、半導体チップと回路基板との接合部における接合強度、導電性を特に優れたものとすることができる。
【０００７】
本発明の半導体チップの回路基板への実装方法では、前記バンプの側面に、前記ろう材によるフィレットを前記バンプの高さ未満の高さで形成させることが好ましい。
これにより、半導体チップ等への悪影響の発生を十分に防止しつつ、半導体チップと回路基板との接合強度を特に優れたものとすることができる。
【００１１】
本発明の半導体チップの回路基板への実装方法では、前記半導体チップは、複数個の前記バンプを有するものであり、
隣接する前記バンプのピッチが１０〜２５０μｍであることが好ましい。
このように、本発明は、実装密度の高い半導体装置の製造に適している。
本発明の半導体装置は、本発明の方法により、半導体チップが回路基板に実装されてなることを特徴とする。
これにより、信頼性の高い半導体装置が得られる。
本発明の電子デバイスは、本発明の半導体装置を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００１２】
【発明の実施の形態】
以下、本発明の半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器の好適な実施形態について説明する。また、本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
【００１３】
（第１実施形態）
まず、半導体チップの回路基板への実装方法について説明するに先立ち、半導体チップについて、図１に基づいて説明する。図１は、本実施形態の実装方法で用いられる半導体チップを示す断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。なお、図１においては、バンプ５Ａは一つのみしか示していないが、半導体チップ１Ａには、複数個のバンプ５Ａが形成されているのが好ましい。後に詳述するように、複数個のバンプを有し、かつバンプ−バンプ間のピッチが小さい半導体チップであっても、回路基板上に確実に接合することができ、信頼性の高い半導体装置を得ることができる。以下の説明では、半導体チップ１Ａは、複数個のバンプ５Ａを有するものとして説明する。
【００１４】
図１に示す半導体チップ１Ａは、基板（半導体基板）２と、基板２上に形成された電極パッド３と、パッシベーション膜４と、バンプ５Ａとを備える。なお、半導体チップ１Ａにおいて、電極パッド３が形成される側の面を能動面という。基板２は、例えば、Ｓｉ、ＧａＡｓ、ＧａＰ、ＡｌＧａＡｓ、ＧａＮ、ＳｉＧｅ等の半導体材料で構成されている。また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００１５】
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターンの一部に接触するように電極パッド３が配設されている。電極パッド３は、例えば、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ等の導電性材料で構成されている。電極パッド３は、基板２の端部又は中央部に配置されていてもよく、あるいは、エリアアレイ状に複数行、複数列に配置されてもよい。電極パッド３は集積回路が形成された領域の内側又は外側、あるいはその両方に形成されてもよい。
【００１６】
パッシベーション膜４は、例えば、半導体チップ１Ａを腐食等から保護する保護膜として機能するものである。パッシベーション膜４の構成材料としては、例えば、ＳｉＯ2、ＳｉＮ等が挙げられる。パッシベーション膜４は、基板２の面２１のうち電極パッド３で覆われていない部分を覆うとともに、電極パッド３の外周部付近を覆っている。パッシベーション膜４は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００１７】
バンプ５Ａは、レジストを用いた無電解めっき法により形成されたものである。このように、レジストを用いた無電解めっきでバンプ５Ａを形成することにより、微細な形状のバンプ（電極膜）を高精度で形成することができる。このバンプ５Ａは、半導体チップ１Ａを、後述するような回路基板７に接合する際の接合端子となるものであり、パッシベーション膜４から露出している電極パッド３を覆うように形成されている。
【００１８】
バンプ５Ａの構成材料は、特に限定されないが、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）および錫（Ｓｎ）よりなる群から選択される１種または２種以上を含む材料で構成されたものであるのが好ましい。これにより、半導体チップ１Ａと回路基板７との接合部における接合強度、導電性を特に優れたものとすることができる。
【００１９】
また、本実施形態では、バンプ５Ａは、第１のバンプ層５１と、第１のバンプ層５１の外表面側に形成された第２のバンプ層５２とを有する積層体として構成されている。このように、バンプ５Ａが複数の層からなる積層体であると、導電性、耐食性、機械的強度等のような、バンプに求められる特性を同時に優れたものとすることができる。第１のバンプ層５１の構成材料と、第２のバンプ層５２の構成材料との組合せは、特に限定されないが、本実施形態の以下の説明では、第１のバンプ層５１が主としてＮｉで構成され、かつ、第２のバンプ層５２が主としてＡｕで構成されたものとする。第１のバンプ層５１および第２のバンプ層５２が、このような材料で構成されていると、バンプ５Ａは、それ全体として、導電性、耐食性、機械的強度が優れたものとなる。
【００２０】
次に、このバンプ５Ａの形成方法の一例について説明する。
図２は、バンプの形成方法を示す工程図（断面図）、図３は、バンプの形成方法を示す工程図（断面図）、図４は、バンプの形成に用いる水洗槽の一例を模式的に示す図である。
バンプ５Ａは、パッシベーション膜４に開口部を形成して、当該開口部から各電極パッド３の少なくとも一部を露出させる工程と、電極パッド３上に無電解めっきによりバンプ５Ａを形成する工程とを有する方法により形成することができる。
【００２１】
パッシベーション膜４への開口部の形成と、電極パッド３上へのバンプ５Ａの形成とは、それぞれレジスト層を用いて行う。ここで、このレジスト層は、それぞれ別個に形成、すなわち、第１のレジスト層を用いてパッシベーション膜４に開口部を形成した後、当該第１のレジスト層を除去し、その後、新しく第２のレジスト層を形成し、電極パッド３上へバンプを形成してもよい。また、同一のレジスト層を用いて、すなわち、パッシベーション膜４への開口部形成用のレジスト層をそのまま用いてバンプ５Ａを形成しても構わない。ここでは、同一のレジスト層を用いた場合を例に挙げて説明する。
【００２２】
なお、前記工程に先立ち、図２（ａ）に示すように、電極パッド３およびパッシベ−ション膜４が形成された基板２の裏面２２および端面（図示せず）にレジスト２２１を塗布して、基板２の裏面２２および端面を絶縁することが好ましい。これにより、無電解めっき時に基板２の裏面２２や端面にめっき層が形成されることを防止することができる。さらに、Ｓｉ等の半導体材料と直接導通している端子（ＧＮＤ電極）を同電位にすることができる。
【００２３】
＜１＞まず、図２（ｂ）に示すように、電極パッド３を覆って形成されたパッシベーション膜４上にレジスト層６を形成する。半導体チップ１Ａの電極パッド３の形成された面に、すなわちパッシベーション膜４上に、レジスト層６を形成する。レジスト層６は、電極パッド３の上方に開口部６１を有する。なお、レジスト層６の厚みは、特に限定されないが、例えば、３０μｍ程度であるのが好ましい。
【００２４】
開口部６１は、電極パッド３の外周を超えない形状で形成することが好ましい。これにより、狭ピッチで設けられた複数の電極パッド３のそれぞれに、バンプ５Ａを形成することができる。また、開口部６１は、半導体チップのバンプが形成される面に対して、略垂直に立ち上がる壁面にて形成されることが好ましい。これにより、垂直に立ち上がるバンプを形成することができる。
【００２５】
また、開口部６１の平面形状は、特に限定されないが、例えば、四角形、六角形、八角形あるいはそれ以上の多角形、楕円形、円形等が挙げられる。この開口部の形状により、形成されるバンプ５Ａの平面形状が決定される。バンプ５Ａの形状としては、角数の多い多角形が好ましく、円形がより好ましい。バンプ５Ａを円形に近い形状とすることで（角数を多くすることで）、バンプ５Ａに加わる応力集中をより効果的に少なくすることができる。
【００２６】
このようなレジスト層６および開口部６１の形成方法は、特に限定されないが、例えば、フォトリソグラフィ技術を適用して開口部６１を形成してもよい。すなわち、マスクを介して感光性のレジスト層６にエネルギーを照射、現像して開口部６１を形成してもよい。このときに、レジスト層６はポジ型及びネガ型レジストであることを問わない。あるいは、非感光性のレジスト層６をエッチングして開口部６１を形成してもよい。また、レジスト層６は、スクリーン印刷またはインクジェット方式を適用して形成してもよい。
【００２７】
＜２＞次に、図２（ｃ）に示すように、レジスト層６をマスクとして、開口部６１内のパッシベーション膜４の部分を除去して、電極パッド３の少なくとも一部を露出させる開口部４１を形成する。開口部４１は、エッチングによって形成することができる。エッチングの方法は、特に限定されず、化学的エッチング、物理的エッチングまたはこれらの方法を組み合わせて利用したもののいずれであっても構わない。また、エッチングは、等方性エッチング、異方性エッチングのいずれであってもよい。
【００２８】
図２（ｃ）に示すように、本実施形態では、開口部４１を、平面視において開口部６１の形状の範囲内に形成する。このような開口部４１は、例えば、異方性のエッチングにより、好適に形成することができる。これにより、開口部６１内に第１のバンプ層（Ｎｉ層）５１を形成すれば、電極パッド３の表面を露出させないようにすることができる。また、レジスト層６に形成した開口部６１を使用することで、パッシベーション膜４の開口部４１を容易に形成することができる。
【００２９】
＜３＞次に、図３（ｄ）に示すように、開口部６１に、主としてＮｉで構成された第１のバンプ層５１を形成する。開口部６１は開口部４１に連通しているので、開口部６１に第１のバンプ層５１を形成することで、電極パッド３に電気的に接続されたバンプ５Ａを形成することができる。
第１のバンプ層５１は、例えば、以下のようにして形成することができる。
【００３０】
＜４＞まず、無機残渣除去液中に基板（チップ本体）２を浸漬し、電極パッド３表面やパッシベーション膜４表面の無機残渣を除去する（無機残渣除去工程）。
無機残渣除去液は、特に限定されないが、例えば、フッ化水素（ＨＦ）、硫酸（Ｈ２ＳＯ４）、塩化水素（ＨＣｌ）を含有する溶液等を好適に用いることができる。当該溶液中におけるフッ化水素の含有量は、０．０１〜０．１ｖｏｌ％程度であるのが好ましい。フッ化水素や硫酸の含有量を上記範囲とすることで、基板（チップ本体）２への悪影響の発生を十分に防止しつつ、無機残渣を効率よく除去することができる。
【００３１】
無機残渣除去液のｐＨは、特に限定されないが、１〜５程度であるのが好ましい。無機残渣除去液のｐＨが前記範囲内の値であると、無機残渣の除去を効率よく行うことができる。
また、無機残渣除去液への浸漬時間は、特に限定されないが、１〜５分間とするのが好ましい。無機残渣除去液への浸漬時間を前記範囲内の値とすることで、無機残渣の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、無機残渣を短時間で、十分に除去するのが困難になる場合がある。また、浸漬時間が前記上限値を超えると、パッシベーション膜４にダメージを与える可能性がある。
【００３２】
以上のようにして、電極パッド３やパッシベ−ション膜４表面の無機残渣が除去される。
本実施形態では、酸性水溶液を用いているが、例えば、水酸化ナトリウムなどのアルカリ性水溶液を用いてもよい。また、有機化合物等の残渣（有機残渣）がある場合には、エタノール、ＩＰＡ、アセトン等の溶液中に浸漬し、電極パッド表面やパッシベーション膜表面の有機残渣を除去してもよい。
【００３３】
＜５＞その後、図４に示すような水洗槽１２を用いて、基板（チップ本体）２を水洗する（水洗処理工程）。
水洗槽１２は、オーバーフロー機構１２１を備えたオーバーフロー構造を有しているのが好ましい。これにより、基板２への処理液の残渣や異物の付着を効率よく低減させることができる。
基板２は、治具１４に収納された状態で水洗槽１２中の洗浄液（水）に浸漬されることにより水洗される。
【００３４】
また、水洗処理のとき、不活性ガスによるバブリングを行うのが好ましい。これにより、短時間で効率よく十分に水洗を行うことができる。バブリングの方法は、特に限定されないが、例えば、水洗槽１２の内側、例えば底面部や側面部に、多数の孔１３１が形成されたチューブ１３を配しておき、当該孔１３１から不活性ガスを噴出させる方法等が挙げられる。チューブ１３を構成する材料としては、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂材料等が挙げられる。
【００３５】
また、このチューブ１３には、ガスポンプ等の図示しない不活性ガス供給手段が接続されている。この不活性ガス供給手段によりチューブ１３に不活性ガスを供給することで、当該チューブ１３に形成された孔１３１から不活性ガスをバブル（気泡）１３２として噴出させる。不活性ガスとしては、例えば、Ｎ２、Ｈｅ、Ａｒ等が好適なものとして挙げられる。
【００３６】
形成されるバブル（気泡）１３２の大きさは、チューブ１３に形成された孔１３１の大きさ（面積）等に依存する。孔１３１の１個当たりの面積（開口面積）は、特に限定されないが、０．１〜２ｍｍ２であるのが好ましい。孔１３１の面積を前記範囲内の値とすることで、好適にバブリングを行うことができ、水洗をさらに効率よく行うことができる。これに対し、孔１３１の面積が前記下限値未満であると、形成されるバブル１３２が小さくなり、不活性ガスの吹き出し圧力を高圧にする必要があり、配管等に不具合を生じる可能性がある。また、孔１３１の面積が前記上限値を超えると、形成されるバブル１３２が大きくなり、洗浄効果が低下する可能性がある。
【００３７】
不活性ガスの吹き出し量は、特に限定されないが、０．１〜２Ｌ／秒であるのが好ましい。不活性ガスの吹き出し量を前記範囲内の値とすることで、より効率よく短時間で水洗を行うことができる。これに対し、不活性ガスの吹き出し量が前記下限値未満であると、前記効果が十分に得られない可能性がある。また、吹き出し量が前記上限値を超えると、基板２を破損する可能性がある。
【００３８】
なお、上記の説明では、複数の孔１３１を開けたチューブ１３を水洗槽１２の底面部に配し、当該孔１３１から不活性ガスを吹き出させることによりバブリングを行う場合を例に挙げて説明したが、バブリングの方法はこれに限定されない。例えば、チューブ１３は、水洗槽１２の側面部に配してもよいし、チューブ１３ではなく水洗槽１２の壁面にガス吹き出し用の孔を設け、そこから不活性ガスを吹き出すような構成にしてもよい。また、焼結体などの多孔質体を水洗槽１２の内部に配置し、当該多孔質体を介して不活性ガスを吹き出すことによりバブリングを行うこともできる。
【００３９】
＜６＞次に、アルカリ性水溶液からなる酸化膜除去処理液に基板（チップ本体）２を浸漬し、電極パッド３の表面に自然に形成された自然酸化膜（Ａｌ酸化膜）を除去する（Ａｌ酸化膜除去工程）。
アルカリ性水溶液としては、例えば、水酸化ナトリウム等を含む溶液（水溶液）を用いることができる。
【００４０】
酸化膜除去処理液のｐＨは、特に限定されないが、９〜１３であるのが好ましい。酸化膜除去処理液のｐＨが前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、ｐＨが前記下限値未満であると、化学反応が進行しない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４１】
また、酸化膜除去処理液の温度は、特に限定されないが、２５〜６０℃であるのが好ましい。酸化膜除去処理液の温度が前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、温度が前記下限値未満であると、化学反応が十分速やかに進行せず、自然酸化膜の除去に時間がかかってしまう場合がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４２】
また、酸化膜除去処理液への基板２の浸漬時間は、特に限定されないが、０．５〜５分間とするのが好ましい。酸化膜除去処理液への浸漬時間を前記範囲内の値とすることにより、自然酸化膜の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、酸化膜除去処理液の組成、温度等によっては、自然酸化膜が十分に除去されずに残存してしまう可能性がある。また、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ水溶液を用いているが、リン酸などの酸性水溶液を用いてもよい。
以上のようにして電極パッド３表面の自然酸化膜が除去される。
【００４３】
＜７＞その後、上記＜５＞と同様にして水洗処理を行う。
＜８＞次に、ジンケート処理液に基板（チップ本体）２を浸漬し、電極パッド３表面にＺｎ膜を形成する（ジンケート処理工程）。これにより、後述する＜１０＞無電解Ｎｉめっき工程において、Ｎｉを好適に析出させることができる。
まず、ジンケート液中に基板２を浸漬し、電極パッド３表面の酸化膜を除去する。その後、さらにジンケート液中に浸漬することにより、電極パッド３表面にＺｎ膜を形成する。
【００４４】
ジンケート液は、Ｚｎを含有するものであれば、特に限定されないが、酸化亜鉛（ＺｎＯ）を含有するものであるのが好ましい。
ジンケート液のｐＨは、特に限定されないが、１１〜１３．５であるのが好ましい。ジンケート液のｐＨが前記範囲内の値であると、ジンケート処理を効率よく行うことができる。これに対し、ｐＨが前記下限値未満であると、Ｚｎ置換が促進されない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４５】
ジンケート液の温度は、特に限定されないが、２０〜３０℃であるのが好ましい。ジンケート液の温度が前記範囲内の値であると、ジンケート処理を効率よく行うことができる。これに対し、温度が前記下限値未満であると、ジンケート液の組成等によっては、ジンケート処理に要する時間が長くなる可能性がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４６】
また、ジンケート液への基板２の浸漬時間は、特に限定されないが、１０秒〜２分間であるのが好ましい。ジンケート液への浸漬時間を前記範囲内の値とすることで、ジンケート処理を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、ジンケート液の組成、温度等によっては、ジンケート処理（化学反応）が十分に進行しない可能性がある。一方、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ性水溶液を用いているが、酸性で活性度が高い処理液を用いてもよい。
【００４７】
なお、Ｚｎ膜を形成した後、当該Ｚｎ膜を剥離して、その後再びジンケート処理を行い、新しくＺｎ膜を形成してもよい。これにより、緻密なＺｎ粒子をＡｌ表面に析出させることができる。
Ｚｎ膜の剥離は、例えば、５〜３０ｖｏｌ％の硝酸水溶液に、基板２を１０〜６０秒間浸漬することにより行うことができる。そして再度、上記のような条件でジンケート浴中に基板２を浸漬し、Ｚｎ粒子をＡｌ表面に析出させる。このとき析出されるＺｎ粒子は、緻密なものとなる。これにより無電解Ｎｉめっき工程において、Ｎｉをより好適に析出させることができる。また、必要に応じて、当該Ｚｎ膜を再度剥離して、その後再びジンケート処理を行い、新たにＺｎ膜を形成する処理を繰り返してもよい。
以上のようにして電極パッド３の表面にＺｎ膜が形成される。
【００４８】
＜９＞その後、上記＜５＞と同様にして水洗処理を行う。
＜１０＞次に、無電解Ｎｉめっき液に基板（チップ本体）２を浸漬し、図３（ｄ）に示すように、無電解めっきにより、主としてＮｉで構成された第１のバンプ層５１を形成する（無電解Ｎｉめっき工程）。
Ｎｉめっき液としては、例えば、次亜リン酸を還元剤として含有する溶液等を用いることができる。このような溶液を用いた場合、通常、めっき時にＰが共析することとなる。
【００４９】
Ｎｉめっき液のｐＨは、特に限定されないが、４〜５であるのが好ましい。Ｎｉめっき液のｐＨが前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
また、Ｎｉめっき液の温度は、特に限定されないが、７０〜９５℃であるのが好ましい。Ｎｉめっき液の温度が前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
【００５０】
第１のバンプ層５１の高さは、特に限定されず、例えば、開口部６１の高さを超えないで、すなわち開口部６１の内側のみに形成してもよいし、開口部６１の高さを超えるものであってもよいし、あるいは、レジスト層６と面位置となってもよい。
上述したように、第１のバンプ層５１は、開口部６１の形状に応じて第１のバンプ層５１を形成することができる。すなわち、金属が等方成長する無電解めっきを適用しても、横（幅）方向への拡がりを抑えて高さ方向に第１のバンプ層５１を形成することができる。したがって、狭ピッチで複数の電極パッド３が形成されていても、隣接する電極パッド３同士のショートを防止することができる。以上のようにして第１のバンプ層５１が形成される。第１のバンプ層５１の具体的な高さ（厚み）は、特に限定されないが、１０〜３０μｍであるのが好ましい。
【００５１】
＜１１＞その後、上記＜５＞と同様にして水洗処理を行う。
＜１２＞次に、図３（ｅ）に示すように、レジスト層６を除去する。レジスト層６の除去は、例えば、硫酸過水溶液中に基板２を浸漬することにより行う。
＜１３＞次に、図３（ｆ）に示すように、Ｎｉで構成された第１のバンプ層５１の表面に、主としてＡｕで構成された第２のバンプ層（Ａｕ層）５２を形成する。第２のバンプ層５２は、第１のバンプ層５１を覆うように形成する。これにより、第１のバンプ層５１の酸化を防止できる。また、第２のバンプ層５２を形成することによって、配線パターン等との電気的接続をさらに確実にすることができる。
【００５２】
第２のバンプ層５２の形成は、Ａｕめっき液中に基板（チップ本体）２を浸漬することにより行う。
Ａｕめっき液は、特に限定されないが、シアンフリータイプのもの（シアン化物イオンを実質的に含まないもの）であるのが好ましい。これにより、環境や人体に対する悪影響の発生を好適に防止し、作業をより安全に行うことができる。
【００５３】
Ａｕめっき液のｐＨは、特に限定されないが、６〜８であるのが好ましい。Ａｕめっき液のｐＨが前記範囲内の値であると、第２のバンプ層５２を効率よく形成することができる。
また、Ａｕめっき液の温度は、特に限定されないが、５０〜８０℃であるのが好ましい。Ａｕめっき液の温度が前記範囲内の値であると、第２のバンプ層５２を効率よく形成することができる。
【００５４】
また、Ａｕめっき液への浸漬時間は、特に限定されないが、１〜３０分間であるのが好ましい。Ａｕめっき液への浸漬時間が前記範囲内の値であると、第２のバンプ層５２の形成を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、Ａｕめっき液の組成、温度等によっては、十分な厚みの第２のバンプ層５２を形成することが困難になる可能性がある。一方、浸漬時間が前記上限値を超えると、めっき析出が十分に進行しない可能性がある。
【００５５】
このようにして形成される第２のバンプ層５２の厚みは、特に限定されないが、０．０１〜０．３μｍ程度であるのが好ましく、０．０５〜０．２５μｍ程度であるのがより好ましい。第２のバンプ層５２の厚みが前記下限値未満であると、第１のバンプ層５１の酸化を十分に防止することが困難になる可能性がある。また、電極膜上にバンプを形成する際の濡れ性が低下してしまう。一方、厚みが前記上限値を超えると、はんだの機械的強度が低下する可能性がある。
以上のようにして第２のバンプ層５２が形成される。
【００５６】
＜１４＞その後、上記＜５＞と同様にして水洗処理を行う。
＜１５＞次に、基板２の裏面２２および端面に塗布されたレジスト２２１を除去する。レジスト２２１の除去方法としては、例えば、硫酸過水溶液中に基板２を浸漬する方法等が挙げられる。
＜１６＞最後に、第１のバンプ層５１と第２のバンプ層５２とからなるバンプ５Ａが形成された基板２を前記＜５＞と同様にして水洗し、その後乾燥させる。
【００５７】
以上のような方法により、電極パッド３上にバンプ５Ａが形成される。上記のような無電解めっきによりバンプ５Ａを形成することで、微細な形状のバンプ５Ａを高精度で形成することができるという利点がある。
上記のようにして形成されるバンプ５Ａは、そのピッチ（隣接するバンプ−バンプ間のピッチ）が１０〜２５０μｍであるのが好ましい。このように、比較的容易に、バンプのピッチを十分に小さいものとすることができる。これにより、実装密度の高い半導体装置の製造を好適に製造することができる。
【００５８】
本実施形態によれば、一度形成したレジスト層６を用いて、パッシベーション膜４に開口部４１を形成し、電極パッド３と接続する金属層（第１のバンプ層５１、第２のバンプ層５２）を形成するので、簡単な工程でバンプ５Ａを形成することができる。パッシベーション膜４の開口部４１内に金属層（例えば、第２のバンプ層５２）を形成した場合には、開口部４１の大きさに応じた形状で、すなわち、所望の幅でバンプ５Ａを形成することができる。
【００５９】
以上の工程によって、電極パッド３上に、第１のバンプ層５１と第２のバンプ層５２とからなるバンプ５Ａを形成することができる。この半導体チップ１Ａは、フリップチップとして、回路基板にフェースダウン実装（フェースダウンボンディング）することができる。フェースダウン実装により、半導体チップ１Ａと回路基板７とを接合することにより、半導体チップ１Ａ等への悪影響の発生をより確実に防止しつつ、半導体チップ１Ａと回路基板との接合強度を特に優れたものとすることができる。なお、本明細書中において、「フェースダウン実装」とは、図６に示すように、半導体チップのバンプが形成されている面と回路基板端子面とを相対して実装する方法のことを指す。
なお、上述した実施形態では、第１のバンプ層５１上に第２のバンプ層５２を形成した場合を例に挙げて説明したが、第２のバンプ層５２は、必要に応じて形成すればよく、必ずしも形成しなくてもよい。
【００６０】
次に、このような半導体チップが実装される回路基板７の一例について、図５に基づいて説明する。なお、以下の説明では、図５中の上側を「上」、下側を「下」と言う。
図５に示す回路基板７は、基板８と、基板８の一方の面（上面）８１に設けられた複数の端子（接続端子）９とを有している。
【００６１】
基板８は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板８の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。
また、基板８は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００６２】
この基板８の一方の面８１には、例えば、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎのうちの少なくとも１種の金属、該金属を含む合金等の導電性材料で構成される配線パターン（図示せず）が形成されている。そして、この配線パターンの端部付近に電極が形成されて、端子９を構成している。
なお、配線パターンは、基板８が複数の層の積層体で構成される場合には、基板８の内部に形成されていてもよい。
【００６３】
次に、半導体チップ１Ａの回路基板７への実装について説明する。図６は、半導体チップの実装方法を示す工程図（断面図）、図７は、回路基板に半導体チップが実装された状態を示す断面図である。
そして、半導体チップ１Ａを、回路基板７に実装する際には、まず、図６に示すように、回路基板７の端子上に、ろう材１０を供給する。
【００６４】
ろう材としては、例えば、Ｐｂ−Ｓｎ系はんだ等のＰｂ含有はんだや、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｚｎ、Ｇｅ、Ｎｉ、ＡｕおよびＳｂからなる群より選択される少なくとも２種以上を含み、かつ、実質的にＰｂを含まないＰｂ不含はんだ（Ｐｂフリーはんだ）、銀ろう、銅ろう、リン銅ろう、黄銅ろう、アルミろう、ニッケルろう等を用いることができる。これらのものは、導電性に優れ、また、配線パターンの構成材料との密着性も高い。また、上記ろう材の中でも、接合強度と環境に対する影響との両立の観点から、実質的にＰｂを含まないＰｂ不含はんだ（Ｐｂフリーはんだ）が好ましい。
ろう材１０の供給方法としては特に限定されるものではないが、例えば印刷法、ディップ法、はんだレベラー法（ろう材レベラー法）、めっき法等が挙げられる。また、ろう材表面をフラットニングしてもよい。
【００６５】
次に、図６に示すように、回路基板７に半導体チップ１Ａを積層して、半導体チップ１Ａのバンプと、これに対応する回路基板７の端子９とが、接触するよう位置決めする。
次に、対応する端子同士を（半導体チップのバンプと対応する回路基板の端子とを）接合する。
【００６６】
この接合方法としては、ボンディングツールによる加熱・加圧による方法やリフロー炉等による雰囲気加熱による方法等が選択出来る。
半導体チップ１Ａのバンプと、回路基板７の端子９とを、加熱・加圧により一体化して接合する場合、無電解めっきで形成された半導体チップ１Ａのバンプ５Ａがコアとなるため、加熱・加圧してもバンプ５Ａが潰れることがなく、加熱加圧やリフロー方式による実装が容易となる。また、半導体チップ１Ａと回路基板７とのギャップ管理が容易になる。
【００６７】
この場合、加熱の温度は、特に限定されないが、１００〜４００℃程度であるのが好ましく、２００〜３５０℃程度であるのがより好ましい。また、加熱の時間は、特に限定されないが、１秒〜６０秒程度であるのが好ましく、５秒〜３０秒程度であるのがより好ましい。
また、加圧により接合を行う場合、押し付け圧力は、特に限定されないが、０．１〜４ｋｇｆ／ｍｍ２程度であるのが好ましい。圧力が前記範囲内の値であると、半導体チップ１Ａへのダメージをより確実に防止しつつ、信頼性の高い接合とすることができる。
【００６８】
加熱・加圧条件（処理条件）を前記のようなものとすることにより、半導体チップ１Ａのバンプ５Ａと、対応する回路基板７の端子９とをより強固に接合することができる。
また、この接合は、必要に応じて、例えば、高周波、超音波等を照射しつつ行うようにしてもよい。
【００６９】
以上のようにして、半導体チップ１Ａのバンプ５Ａと、対応する回路基板７の端子９とを一体化させることにより、図７に示すような接合部が形成される。すなわち、対応する端子同士が接合される。これにより、半導体チップ１Ａが回路基板７に実装される（半導体装置が得られる）。
このとき、図７に示すように、ろう材１０がバンプ５Ａに沿って吸い上げられて、バンプ５Ａの側面にフィレット１０１が形成される。これにより、接合強度が向上し、より信頼性の高い接合が可能になる。なお、図示の構成では、フィレット１０１は、回路基板７から半導体チップ１Ａの方向に向けて、幅が小さくなっているが、フィレットの幅は、回路基板側と半導体チップ側とで、ほぼ等しいものであってもよいし、半導体チップから回路基板の方向に向けて、幅が小さくなるものであってもよい。
【００７０】
そして、半導体チップ１Ａ側ではなく、回路基板７側にろう材１０を供給した状態で、半導体チップ１Ａ側と回路基板７とを接合するので、フィレット１０１が半導体チップ１Ａ側（基材２やパッシベーション膜４）にまで到達してしまうことが効果的に防止される。これにより、パッシベーション膜４とバンプ５Ａとの接合強度が劣化することなく、信頼性の高いものとなる。
【００７１】
以上のようにして、半導体チップ１Ａのバンプ５Ａと、対応する回路基板７の端子９とを接合することにより、半導体チップ１Ａと回路基板７の優れた接合信頼性が得られる。
さらに、接合部分に樹脂を供給し、硬化させることにより、当該接合部分を樹脂で封止してもよい。この場合、樹脂をろう材よりも先塗りすることもできる。すなわち、半導体チップ１Ａおよび／または回路基板７に樹脂材料を付与した状態で、半導体チップ１Ａと回路基板７とを接合してもよい。これにより、実装工程を簡略化することができるとともに、半導体チップと回路基板との接合部における接合強度を特に優れたものとすることができる。
【００７２】
なお、半導体チップ１Ａの回路基板７への実装については、上述した例に限定されるものではなく、例えば、樹脂をあらかじめ基板に塗布しておき、そこへチップを加熱加圧ボンディングし、接合と樹脂封止を一度に行うＮＣＰ（Non Conductive Paste）実装、ＴＡＢ（Aape Amounted Bonding）実装、ＣＯＦ（Chip On Flex）実装、ＣＯＧ（Chip On Glass）実装等、各種ＦＣＢ実装工程を採用することができる。
【００７３】
（第２実施形態）
次に、第２実施形態について説明する。
図８は、本実施形態の実装方法で用いられる半導体チップを示す断面図である。以下、第２実施形態について、前記第１実施形態との相違点を中心に説明し、同様の事項の説明については、その説明を省略する。
【００７４】
半導体チップ１Ｂでは、第１のバンプ層５１の上面（基板２に対向する面とは反対の面側）のみに、第２のバンプ層５３が形成されている。このような構成のバンプ５Ｂは、以下のような方法により好適に形成することができる。
すなわち、上述した第１実施形態では、第１のバンプ層５１を形成した後に、レジスト層６を除去し、第２のバンプ層５２を第１のバンプ層５１の外表面側に形成していたが、本実施形態では、第１のバンプ層５１を形成した後、レジスト層６を除去せずに、続けて第２のバンプ層５３を無電解めっきにより形成する。これにより、第１のバンプ層５１の上面側のみに、第２のバンプ層５３を好適に形成することができる。
【００７５】
本実施形態においても、前記第１実施形態と同様に、第１のバンプ層の構成材料と、第２のバンプ層の構成材料との組合せは、特に限定されないが、第１のバンプ層５１は、第２のバンプ層５３より、ろう材１０に対する濡れ性が低いものであるのが好ましい。このような関係を満足する場合、後に詳述するように、ろう材１０は、第１のバンプ層５１よりも第２のバンプ層５３の部分によく流れるため、半導体チップ１Ｂの実装時において、ろう材１０を第２のバンプ層５３の側面に優先的に付着させ、フィレット１０１を第２のバンプ層５３の高さを超えないものとして、好適に形成することができる。すなわち、第１のバンプ層５１が、第２のバンプ層５３より、ろう材１０に対する濡れ性の低いものであると、フィレット１０１の高さを容易に調節することができる。これにより、フィレット１０１が半導体チップ１Ｂ側にまで到達してしまうことがより確実に防止される。その結果、パッシベーション膜４とバンプ５Ｂとの接合強度等が劣化するのを効果的に防止することができ、半導体チップ１Ａと回路基板７との接合信頼性がさらに向上する。特に、回路基板側にろう材を付与した状態で、半導体チップと回路基板との接合を行うため、前述した効果は顕著なものとなる。
【００７６】
本実施形態の以下の説明では、第１のバンプ層５１が主としてＮｉで構成され、かつ、第２のバンプ層５３が主としてＣｕで構成されたものとする。第１のバンプ層５１および第２のバンプ層５３がこのような材料で構成されていると、上述したような効果に加えて以下のような効果も得られる。すなわち、例えば、ろう材１０がはんだのようなＳｎを含む材料である場合、該Ｓｎがろう材１０中に拡散したＣｕとの間で合金を形成することにより、ろう材１０は、高強度で、特に優れた接合信頼性を有するものとなる。その結果、バンプのろう付け性（はんだ付け性）が向上する。これにより、信頼性の高い半導体チップを提供することができる。
【００７７】
また、Ｃｕは、Ｎｉに比べてやわらかいため、主としてＣｕで構成された第２のバンプ層（Ｃｕ層）５３を形成することで、バンプ５Ｂに加わる応力を緩和することができる。このような応力緩和の効果は、第２のバンプ層５３の厚みが大きいほど顕著なものとなる。
また、無電解めっきにより第２のバンプ層５３を形成する場合、その成膜速度が速いため、比較的厚い層を短時間で形成することができる。このように、第２のバンプ層５３が比較的厚い層であると、ろう材１０中に拡散するＣｕの量が比較的多い場合であっても、第２のバンプ層５３を確実に残存させることができる。これにより、半導体チップ１Ｂと回路基板７との接合信頼性を特に優れたものとすることができる。
【００７８】
さらに、Ｃｕで構成された第２のバンプ層５３は、その表面の少なくとも一部にプリフラックス処理が施されたものであるのが好ましい。プリフラックス処理を行うことで、第２のバンプ層５３の酸化膜を除去するとともに、第２のバンプ層５３の再酸化を防止することができる。
また、プリフラックス処理を行うことで、ろう材１０を形成する際に、第２のバンプ層５３の表面にろう材（はんだ）をよりよく流すことができ、これにより、ろう付け性（はんだ付け性）が向上する。すなわち接合強度が強く良好な合金が形成される。
【００７９】
第２のバンプ層５３の厚み（高さ）は、特に限定されないが、５〜５０μｍ程度であるのが好ましい。第２のバンプ層５３が前記範囲内の値であると、好適な高さのフィレット１０１を容易に形成することができる。
このような半導体チップ１Ｂを、回路基板７に実装したときの様子を図９に示す。実装の際には、上述したのと同様に、半導体チップ１Ｂ側ではなく、回路基板７側にろう材１０を供給して接合する。これにより、ろう材がバンプ５Ｂの側面に沿って吸い上げられて、フィレット１０１が半導体チップ１Ｃ側（基材２やパッシベーション膜４）にまで到達してしまうことが効果的に防止される。これにより、パッシベーション膜４とバンプ５Ｂとの接合強度が劣化することなく、信頼性の高いものとなる。
【００８０】
また、本実施形態では、半導体チップ１Ｂにおいて、第１のバンプ層５１の側面部には第２のバンプ層が形成されず、第１のバンプ層５１が露出しているため、この部分には酸化被膜が形成され易い。このように酸化被膜が形成されると、その部分は、ろう材１０に対する濡れ性が低下する。一方、第２のバンプ層５３は、ろう材１０に対する濡れ性が高い。すなわち、バンプ５Ｂの側面において、第１のバンプ層５１の部分と第２のバンプ層５３の部分とでの、ろう材１０に対する濡れ性の差はさらに大きくなる。これにより、半導体チップ１Ｂの実装時において、ろう材１０を第２のバンプ層５３の側面に優先的に付着させ、フィレット１０１を第２のバンプ層５３の高さを超えないものとして、好適に形成することができる。すなわち、フィレット１０１の高さを容易に調節することができる。その結果、フィレット１０１が半導体チップ１Ｂ側にまで到達してしまうことがより確実に防止される。したがって、パッシベーション膜４とバンプ５Ｂとの接合強度等が劣化するのを効果的に防止することができ、半導体チップ１Ｂと回路基板７との接合信頼性がさらに向上する。
なお、上記の説明では、バンプ５Ｂを２層構造とした場合を例に挙げて説明したが、これに限定されるものではなく、３層あるいはそれ以上の層構造とすることもできる。
【００８１】
（第３実施形態）
次に、本発明としての第３実施形態について説明する。
図１０は、本実施形態の実装方法で用いられる半導体チップを示す断面図である。以下、本発明としての第３実施形態について、前記第１実施形態、第２実施形態との相違点を中心に説明し、同様の事項の説明については、その説明を省略する。
【００８２】
半導体チップ１Ｃでは、第１のバンプ層５１の上面のみに、第２のバンプ層５４が、第１のバンプ層５１よりも小さくなるように形成されている。すなわち、第２のバンプ層５４の形成領域は、第１のバンプ層５１の形成領域の内側にあり、かつ、第１のバンプ層５１の形成領域の面積より、小さい面積である。これにより、バンプ５Ｃは段差部５９を有するものとなる。このような段差部５９を有することにより、後に詳述するように、半導体チップ１Ｃの実装時において、フィレット１０１の高さを容易に調節することができる。これにより、フィレット１０１が半導体チップ１Ｃ側にまで到達してしまうことがより確実に防止される。その結果、パッシベーション膜４とバンプ５Ｃとの接合強度等が劣化するのを効果的に防止することができ、半導体チップ１Ｃと回路基板７との接合信頼性がさらに向上する。特に、本発明では、回路基板側にろう材を付与した状態で、半導体チップと回路基板との接合を行うため、前述した効果は顕著なものとなる。
【００８３】
なお、ここでは、第２のバンプ層５４として、主としてＣｕで構成されたＣｕ層を形成した場合を例に挙げて説明するが、第２のバンプ層５４は、例えば、Ａｕ、Ｎｉ、Ｓｎ等のＣｕ以外の材料で構成されたものであってもよい。
このようなバンプは、上述した方法と同様にして第１のバンプ層５１を形成した後に、レジスト層を除去する。その後、さらに新しいレジスト層を形成する。このレジスト層が有する開口部は、第１のバンプ層５１よりも小さくなされている。そして当該レジスト層を用いて、第２のバンプ層５４を無電解めっきにより形成する。これにより、第１のバンプ層５１の上面に、当該第１のバンプ層５１の面積（平面視したときの面積）よりも小さい面積（平面視したときの面積）の第２のバンプ層（Ｃｕ層）５４を、好適に形成することができる。
【００８４】
第２のバンプ層５４の厚み（高さ）は、特に限定されないが、５〜５０μｍ程度であるのが好ましい。第２のバンプ層５４が前記範囲内の値であると、好適な高さのフィレット１０１を容易に形成することができる。
このような半導体チップ１Ｃを、回路基板７に実装したときの様子を図１１に示す。実装の際には、上述したのと同様に、半導体チップ１Ｃ側ではなく、回路基板７側にろう材１０を供給して接合する。これにより、ろう材１０がバンプ５Ｃの側面に沿って吸い上げられて、フィレット１０１が半導体チップ１Ｃ側（基材２やパッシベーション膜４）にまで到達してしまうことが効果的に防止される。これにより、パッシベーション膜４とバンプ５Ｃとの接合強度が劣化することなく、信頼性の高いものとなる。
【００８５】
また、本実施形態では、半導体チップ１Ｃにおいて、第２のバンプ層５４が第１のバンプ層５１よりも小さく形成されることにより、バンプ５Ｃは段差部５９を有する２段構造となっている。これにより、フィレット１０１の高さを容易に調節することができる。すなわち、バンプ５Ｃの側面に沿って吸い上げられたろう材１０が、段差部５９付近で確実に止まり、フィレット１０１が半導体チップ１Ｃ側にまで到達してしまうのをより確実に防止することができる。このように、バンプを２段構造（多段構造）とした場合、形成する第２のバンプ層（Ｃｕ層）の高さにより、フィレットの高さを容易かつ確実に調節することができる。したがって、パッシベーション膜４とバンプ５Ｃとの接合強度等が劣化するのを効果的に防止することができ、半導体チップ１Ｃと回路基板７との接合信頼性がさらに向上する。
【００８７】
また、本発明では、必要に応じて、第１のバンプ層および第２のバンプ層の外側を、異なる第３のバンプ層で覆ってもよい。
また、上記の説明では、バンプ５Ｃを２層構造とした場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、３段あるいはそれ以上の多段構造とすることもできる。
【００８８】
次に、上述したような半導体チップの実装方法により半導体チップが実装された回路基板を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを液晶表示装置に適用した場合を一例に説明する。
【００８９】
図１２は、本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図１２中の上側を「上」、下側を「下」と言う。なお、図１２では、前述した第３実施形態で説明した半導体チップ１Ｃを備えるものとして説明する。
【００９０】
図１２に示す液晶表示装置（電気光学装置）１００は、液晶パネル２００と、本発明の半導体チップの実装方法により、半導体チップ１Ｃが回路基板７である可撓性回路基板に実装されてなる可撓性回路基板３００とを有している。すなわち、液晶表示装置（電気光学装置）１００は、本発明の半導体装置（半導体実装基板）を備えている。
【００９１】
液晶パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶２７０とを有している。
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶２７０に電圧が印加される。
また、第２パネル基板２４０の上面には、偏光板２６０が設けられている。
なお、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００９２】
回路基板（可撓性回路基板）７の基板８の一方の面８１には、配線パターン（リード）９３が形成されている。この回路基板７は、その一端側（図中左側）において、配線パターン９３が下方を向くように長手方向の途中で折り曲げられている。そして、この一端側において、配線パターン９３と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。また、配線パターン９３の中央付近の端部が端子９を構成しており、この端子９に半導体チップ１Ｃのバンプが接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１Ｃとの電気的導通が得られている。
【００９３】
半導体チップ１Ｃは、液晶パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１Ｃの制御により、液晶パネル２００では、所望の情報（画像）が表示される。
なお、本発明の電子デバイスは、図示の液晶表示装置１００への適用に限定されず、例えば、有機ＥＬ表示装置、電気泳動表示装置等の各種表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００９４】
以下、本発明の電子機器について、図１３〜図１５に示す実施形態に基づき、詳細に説明する。
図１３は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、本発明の電子デバイスとして、表示ユニット１１０６に液晶表示装置１００が組み込まれ、また、その内部に、例えば、ＣＰＵ（中央演算処理装置）等が内蔵されている。
【００９５】
図１４は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、本発明の電子デバイスとして液晶表示装置１００を備えている。
また、この携帯電話機１２００では、液晶表示装置１００の他、その内部に、本発明の電子デバイスとして、例えば、メモリ等が内蔵されている。
【００９６】
図１５は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００９７】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、本発明の電子デバイスとして液晶表示装置（電気光学装置）１００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、液晶表示装置１００は、被写体を電子画像として表示するファインダとして機能する。
ケース１３０２の内部には、本発明の電子デバイスとして、例えば、撮像信号を格納（記憶）し得るメモリ１３０８等が内蔵されている。
【００９８】
また、ケース１３０２の正面側（図１５においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が液晶表示装置１００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００９９】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図１５に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【０１００】
なお、本発明の電子機器は、図１３のパーソナルコンピュータ、図１４の携帯電話機、図１５のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、テレビ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【０１０１】
以上、本発明の半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの実装方法では、必要に応じて、任意の目的の工程を追加することもできる。
【０１０２】
また、本発明の半導体チップの実装方法は、複数の半導体チップを積層するのに用いてもよい。
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
また、上記の説明では、化学処理と化学処理との間に、水洗工程を有するものとして説明したが、このような水洗工程は、その少なくとも一部を省略してもよい。また、水洗工程において用いる洗浄液としては、水（純水）のほか、界面活性剤を含む液体や、アルカリ溶液、酸溶液等を用いてもよい。また、水洗工程の代わりに、有機溶媒（有機溶剤）等の水以外の洗浄液を用いる洗浄工程を有していてもよい。
【０１０３】
【実施例】
（参考例１）
まず、電極パッド（Ａｌパッド）およびパッシベ−ション膜が形成された基板の裏面および端面にレジストを塗布した。次に、前記実施形態で説明した方法により、Ｎｉ層、Ａｕ層を形成した。
【０１０４】
なお、各化学処理の間には、水洗槽において水洗処理を行った。このとき、水洗槽の内部に配された、複数の孔が形成されたポリテトラフルオロエチレン（ＰＴＦＥ）製のチューブから、吹き出し圧力：１〜３ｋｇ／ｃｍ２、吹き出し量：０．５〜１Ｌ／秒でＮ２ガスを吹き出すことによりバブリングを行った。
次に、硫酸過水溶液中に基板を浸漬して、基板の裏面および端面に塗布されたレジストを除去した。
【０１０５】
以上のようにして無電解めっきによりＮｉ層とＡｕ層とからなるバンプ（厚さ：２０μｍ）を形成して、半導体チップを得た。得られた半導体チップにおいて、隣接するバンプのピッチは４０μｍであった。
得られた半導体チップを、はんだ接合（ろう材接合）により回路基板に実装した。半導体チップと回路基板との接合は、フェースダウン実装により行った。このとき、はんだを、半導体チップ側ではなく、回路基板の端子上に供給した。はんだとしては、Ｓｎ：９６．５ｗｔ％、Ａｇ：３ｗｔ％、Ｃｕ：０．５ｗｔ％の組成を有するＳｎ−Ａｇ−Ｃｕ系はんだを用いた。回路基板への半導体チップの実装は、半導体チップを位置合わせして重ね合わせ、２５０℃、３ｋｇｆ／ｍｍ２で、加熱・加圧することにより行った。
【０１０６】
（参考例２）
本参考例では、前記参考例１と同様にしてＮｉ層を形成した後に、レジスト層（Ｎｉ層形成用レジスト層）を除去せずに、続けてＣｕ層を無電解めっきにより形成した。これにより、Ｎｉ層の上面のみに、Ｃｕ層を形成してバンプとした。
その後、塩酸溶液中に基板を浸漬して、Ｃｕ層表面の酸化膜を除去し、さらに、プリフラックス溶液に基板を浸漬することにより、プリフラックス処理を行った。
その後、レジストを前記参考例１と同様にして除去することにより、半導体チップを得た。そして、得られた半導体チップを、前記参考例１と同様にしてはんだ接合することにより、半導体チップを回路基板に実装した。
【０１０７】
（実施例１）
本実施例では、前記参考例１と同様にしてＮｉ層を形成した後に、レジスト層を除去し、その後、開口部を有する、新たなレジスト層を形成して、該レジスト層を用いて、Ｎｉ層の上面に、Ｎｉ層よりも面積（平面視したときの面積）の小さいＣｕ層を形成することにより、段差形状を有するバンプを形成した。
その後、レジストを前記参考例１と同様にして除去することにより、半導体チップを得た。そして、得られた半導体チップを、前記参考例１と同様にしてはんだ接合することにより、半導体チップを回路基板に実装した。
【０１０８】
（比較例）
参考例１と同様にして半導体チップを作製した。
得られた半導体チップをはんだ接合により回路基板に実装した。このとき、はんだを、回路基板側ではなく、半導体チップのバンプ上に供給した。
以上のようにして回路基板に実装された半導体チップの、回路基板との接合部分を観察した。その結果、参考例、実施例、比較例のいずれもが、バンプ側面にはんだが吸い上げられてフィレットが形成されていた。
【０１０９】
はんだを回路基板側に供給した実施例１では、フィレットの高さを好適に制御することができ、高くなりすぎることはなかった。また、バンプをＮｉ層とＣｕ層との２層構造とした実施例１では、はんだがＣｕ層側に流れ、フィレットがＣｕ層の高さを超えることなく形成されていた。さらに、バンプを段差形状を有する２層構造とした実施例１では、当該段差部分ではんだが止められ、フィレットが段差部分を超えることなく形成されていた。
【０１１０】
このように、実施例１では、はんだフィレットの高さを制御することができるため、半導体チップのパッシベーション膜にはんだが付着することを好適に防止することができた。その結果、パッシベーション膜とバンプとの接合強度等が劣化するのを効果的に防止することができ、半導体チップと回路基板との接合信頼性を優れたものとすることができた。
【０１１１】
これに対し、はんだを半導体チップ側に供給した比較例では、フィレットの高さが高くなり、半導体チップのパッシベーション膜にまで、はんだフィレットが到達してしまっていた。その結果、パッシベーション膜にはんだが付着し、パッシベーション膜とバンプとの接合が劣化してしまい、半導体チップと回路基板との接合信頼性に劣っていた。
【図面の簡単な説明】
【図１】 半導体チップの第１実施形態を示す断面図である。
【図２】 バンプの形成方法を示す工程図（断面図）である。
【図３】 バンプの形成方法を示す工程図（断面図）である。
【図４】 バンプの形成に用いる水洗槽の一例を模式的に示す図である。
【図５】 半導体チップが実装される回路基板の一例を示す断面図である。
【図６】 半導体チップの実装方法を示す工程図（断面図）である。
【図７】 回路基板に半導体チップが実装された状態を示す断面図である。
【図８】 半導体チップの第２実施形態を示す断面図である。
【図９】 回路基板に半導体チップが実装された状態を示す断面図である。
【図１０】 半導体チップの第３実施形態を示す断面図である。
【図１１】 回路基板に半導体チップが実装された状態を示す断面図である。
【図１２】 本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。
【図１３】 本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図１４】 本発明の電子デバイスを備える電子機器（携帯電話機）である。
【図１５】 本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ‥‥半導体チップ ２‥‥基板 ２１‥‥面 ２２‥‥裏面 ２２１‥‥レジスト ３‥‥電極パッド ４‥‥パッシベーション膜 ４１‥‥開口部 ５Ａ、５Ｂ、５Ｃ‥‥バンプ ５１‥‥第１のバンプ層（Ｎｉ層） ５２‥‥第２のバンプ層（Ａｕ層） ５３‥‥第２のバンプ層（Ｃｕ層） ５４‥‥第２のバンプ層（Ｃｕ層） ５９‥‥段差部 ６‥‥レジスト層 ６１‥‥開口部 ７‥‥回路基板 ８‥‥基板 ８１‥‥面 ９‥‥端子（接続端子） ９３‥‥配線パターン １０‥‥ろう材 １０１‥‥フィレット １２‥‥水洗槽 １２１‥‥オーバーフロー機構 １３‥‥チューブ １３１‥‥孔 １３２‥‥バブル １４‥‥治具 １５‥‥洗浄液 １００‥‥液晶表示装置 ２００‥‥液晶パネル ２０１‥‥張出領域 ２１０‥‥透明電極 ２２０‥‥第１パネル基板 ２３０‥‥シール材 ２４０‥‥第２パネル基板 ２５０‥‥透明電極 ２６０‥‥偏光板 ２７０‥‥液晶 ３００‥‥可撓性回路基板 ４００‥‥異方性導電性材料 ４１０‥‥導電性粒子 １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥メモリ １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ
Claims (8)
- 基板と、レジストを用いた無電解めっき法により前記基板上に形成されたバンプとを有する半導体チップを、接続端子を有する回路基板に実装する方法であって、
前記回路基板の前記接続端子上にろう材を供給し、その後、
前記回路基板の前記接続端子と、前記半導体チップの前記バンプとを位置合わせして重ね合わせた状態で、加熱および／または加圧して、前記半導体チップと前記回路基板とを接合するものであり、
前記バンプは、第１のバンプ層と、前記第１のバンプ層の前記基板に対向する面とは反対の面側に形成された第２のバンプ層とを有するものであり、
前記第１のバンプ層は、前記第２のバンプ層より、前記ろう材に対する濡れ性が低いものであり、
前記第２のバンプ層の形成領域は、前記第１のバンプ層の形成領域の内側にあり、かつ、前記第１のバンプ層の形成領域の面積より、小さい面積であることを特徴とする半導体チップの回路基板への実装方法。 - 前記半導体チップと、前記回路基板との接合をフェースダウン実装により行う請求項１に記載の半導体チップの回路基板への実装方法。
- 前記バンプは、Ｎｉ、Ｃｕ、ＡｕおよびＳｎよりなる群から選択される１種または２種以上を含む材料で構成されたものである請求項１または２に記載の半導体チップの回路基板への実装方法。
- 前記バンプの側面に、前記ろう材によるフィレットを前記バンプの高さ未満の高さで形成させる請求項１ないし３のいずれかに記載の半導体チップの回路基板への実装方法。
- 前記半導体チップは、複数個の前記バンプを有するものであり、
隣接する前記バンプのピッチが１０〜２５０μｍである請求項１ないし４のいずれかに記載の半導体チップの回路基板への実装方法。 - 請求項１ないし５のいずれかに記載の方法により、半導体チップが回路基板に実装されてなることを特徴とする半導体装置。
- 請求項６に記載の半導体装置を備えることを特徴とする電子デバイス。
- 請求項７に記載の電子デバイスを備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065822A JP3823318B2 (ja) | 2003-03-11 | 2003-03-11 | 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065822A JP3823318B2 (ja) | 2003-03-11 | 2003-03-11 | 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004273957A JP2004273957A (ja) | 2004-09-30 |
| JP3823318B2 true JP3823318B2 (ja) | 2006-09-20 |
Family
ID=33126701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003065822A Expired - Fee Related JP3823318B2 (ja) | 2003-03-11 | 2003-03-11 | 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3823318B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191541A (ja) | 2003-12-05 | 2005-07-14 | Seiko Epson Corp | 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器 |
| JP5217043B2 (ja) * | 2007-07-11 | 2013-06-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5326481B2 (ja) * | 2008-10-14 | 2013-10-30 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2010225716A (ja) * | 2009-03-23 | 2010-10-07 | Toppan Printing Co Ltd | 配線基板、配線基板の製造方法、および半導体装置 |
| KR101148494B1 (ko) * | 2009-05-07 | 2012-05-21 | 삼성전기주식회사 | 접속금속층을 갖는 반도체 장치 및 그 제조방법 |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) * | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| JP5664392B2 (ja) * | 2011-03-23 | 2015-02-04 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 |
| KR101282202B1 (ko) | 2011-11-10 | 2013-07-04 | 엘비세미콘 주식회사 | 반도체 소자용 범프 구조물 및 그의 제조 방법 |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
-
2003
- 2003-03-11 JP JP2003065822A patent/JP3823318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004273957A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5113346B2 (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
| US8309864B2 (en) | Device mounting board and manufacturing method therefor, and semiconductor module | |
| US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
| JP3823318B2 (ja) | 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 | |
| JP2006303305A (ja) | 半導体装置 | |
| JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
| JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP5134899B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| JP2004273959A (ja) | 半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 | |
| JP4069778B2 (ja) | 端子電極の製造方法および半導体装置の製造方法 | |
| JP2001298111A (ja) | 半導体装置、その実装構造およびその実装方法 | |
| US20100140797A1 (en) | Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module | |
| JP2004200247A (ja) | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2004273956A (ja) | バンプ構造、半導体チップ、半導体装置、電子デバイスおよび電子機器 | |
| JP4059072B2 (ja) | バンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器 | |
| JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
| KR100494023B1 (ko) | 반도체 촬상소자 패키지 및 그 제조방법 | |
| JP2005129874A (ja) | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 | |
| JP3397181B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP2004273958A (ja) | 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器 | |
| JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
| JP5022963B2 (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
| JP2004193517A (ja) | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2002270715A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |