JP2001332650A - 電子素子用基板とその製造方法並びに電子素子とその製造方法 - Google Patents
電子素子用基板とその製造方法並びに電子素子とその製造方法Info
- Publication number
- JP2001332650A JP2001332650A JP2000153146A JP2000153146A JP2001332650A JP 2001332650 A JP2001332650 A JP 2001332650A JP 2000153146 A JP2000153146 A JP 2000153146A JP 2000153146 A JP2000153146 A JP 2000153146A JP 2001332650 A JP2001332650 A JP 2001332650A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- conductor
- electronic element
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】簡単な工程で厚み方向の導電性を得ることがで
き、基板表裏間の気密性も確保することができる電子素
子用基板とその製造方法並びにこの基板を用いた電子素
子とその製造方法を提供する。 【解決手段】ガラス等の絶縁性の基板１１の所定位置に
透孔１２を形成し、透孔１２内に銀−パラジウム等の金
属を含有したガラスメタル系導電性材料等の導電体１４
を設ける。導電体１４と透孔１２との間に、メッキ膜１
６や導電性金属酸化膜等の導体層を施して隙間を気密可
能な状態に埋める。
き、基板表裏間の気密性も確保することができる電子素
子用基板とその製造方法並びにこの基板を用いた電子素
子とその製造方法を提供する。 【解決手段】ガラス等の絶縁性の基板１１の所定位置に
透孔１２を形成し、透孔１２内に銀−パラジウム等の金
属を含有したガラスメタル系導電性材料等の導電体１４
を設ける。導電体１４と透孔１２との間に、メッキ膜１
６や導電性金属酸化膜等の導体層を施して隙間を気密可
能な状態に埋める。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体加速度セ
ンサや複数のＩＣチップを搭載したモジュール等の電子
素子用基板とその製造方法、並びにこの電子素子用基板
を用いた電子素子とその製造方法に関する。
ンサや複数のＩＣチップを搭載したモジュール等の電子
素子用基板とその製造方法、並びにこの電子素子用基板
を用いた電子素子とその製造方法に関する。
【０００２】
【従来の技術】従来、例えばガラス基板の厚み方向に導
電性を有した配線を設けた基板として、図６に示す導電
性樹脂を用いたものがあった。この基板は、ガラス基板
１の所定個所に空けた透孔２に、アルミニウム等を蒸着
して金属薄膜層３を形成し、図６（ａ）に示すようにそ
の透孔２内に導電性樹脂ペースト４を充填し、図６
（ｂ）に示すように導電性樹脂ペースト４を焼成して、
導電性樹脂４ａによる厚み方向配線５を形成した基板が
あった。また、図７に示すように、金属薄膜３が形成さ
れた透孔２にハンダ６のボールを載せ加熱して透孔２内
にハンダ６を充填し、厚み方向配線７を形成したものも
あった。
電性を有した配線を設けた基板として、図６に示す導電
性樹脂を用いたものがあった。この基板は、ガラス基板
１の所定個所に空けた透孔２に、アルミニウム等を蒸着
して金属薄膜層３を形成し、図６（ａ）に示すようにそ
の透孔２内に導電性樹脂ペースト４を充填し、図６
（ｂ）に示すように導電性樹脂ペースト４を焼成して、
導電性樹脂４ａによる厚み方向配線５を形成した基板が
あった。また、図７に示すように、金属薄膜３が形成さ
れた透孔２にハンダ６のボールを載せ加熱して透孔２内
にハンダ６を充填し、厚み方向配線７を形成したものも
あった。
【０００３】さらに、ガラス基板用のガラスブロック８
を形成する際に、図８（ａ）に示すようにその中に等間
隔でタングステンワイヤ等の金属配線９を設け、このガ
ラスブロック８が固まった後、図８（ｂ）に示すよう
に、ガラスブロック８を金属配線９ごと薄いガラス基板
１にスライスし、厚み方向に配線を有した基板を形成し
たものもあった。
を形成する際に、図８（ａ）に示すようにその中に等間
隔でタングステンワイヤ等の金属配線９を設け、このガ
ラスブロック８が固まった後、図８（ｂ）に示すよう
に、ガラスブロック８を金属配線９ごと薄いガラス基板
１にスライスし、厚み方向に配線を有した基板を形成し
たものもあった。
【０００４】
【発明が解決しようとする課題】上記従来の技術の導電
性樹脂を用いたものの場合、焼成した後の導電性樹脂４
ａは、収縮し金属薄膜３との間に隙間が生じてしまうも
のであった。従って、ガラス基板１の表裏間で気密性が
要求される電子素子の基板には適さないものであった。
性樹脂を用いたものの場合、焼成した後の導電性樹脂４
ａは、収縮し金属薄膜３との間に隙間が生じてしまうも
のであった。従って、ガラス基板１の表裏間で気密性が
要求される電子素子の基板には適さないものであった。
【０００５】また、ガラス基板１の透孔内にハンダ６を
充填するものの場合、ガラス基板１に設けられる電子素
子の製造工程や使用環境において、ハンダ６の融点以上
の環境になる場合には使用できず、特に製造工程上高温
になる場合に制限があった。
充填するものの場合、ガラス基板１に設けられる電子素
子の製造工程や使用環境において、ハンダ６の融点以上
の環境になる場合には使用できず、特に製造工程上高温
になる場合に制限があった。
【０００６】さらに、図８に示すガラス基板１の場合、
図８（ｃ）に示すように、薄いガラス基板１にスライス
した後、その表面を研磨して仕上げるものであるが、研
磨時にガラスと金属配線９との摩耗の仕方が異なり、ガ
ラス基板１表面に金属配線９が突出した状態となるとい
う問題があった。従ってこの場合、電子素子を搭載する
ガラス基板１の表面性が悪く、このガラス基板１に他の
電子部品を取り付ける場合やこのガラス基板１を回路基
板表面に取り付ける場合の実装性にも問題があった。
図８（ｃ）に示すように、薄いガラス基板１にスライス
した後、その表面を研磨して仕上げるものであるが、研
磨時にガラスと金属配線９との摩耗の仕方が異なり、ガ
ラス基板１表面に金属配線９が突出した状態となるとい
う問題があった。従ってこの場合、電子素子を搭載する
ガラス基板１の表面性が悪く、このガラス基板１に他の
電子部品を取り付ける場合やこのガラス基板１を回路基
板表面に取り付ける場合の実装性にも問題があった。
【０００７】この発明は、上記従来の技術の問題点に鑑
みて成されたもので、簡単な工程で厚み方向の導電性を
得ることができ、基板表裏間の気密性も確保することが
できる電子素子用基板とその製造方法並びにこの基板を
用いた電子素子とその製造方法を提供することを目的と
する。
みて成されたもので、簡単な工程で厚み方向の導電性を
得ることができ、基板表裏間の気密性も確保することが
できる電子素子用基板とその製造方法並びにこの基板を
用いた電子素子とその製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】この発明は、ガラス等の
絶縁性の基板の所定位置に透孔を形成し、この透孔内に
銀−パラジウム等の金属を含有したガラスメタル系導電
性材料等の導電体を設け、この導電体と上記透孔との間
に、メッキ膜や導電性金属酸化膜等の導体層を施して隙
間を埋めた電子素子用基板である。上記透孔は、一方の
開口部が他方の開口部よりも広く形成されたものでも良
い。また、上記導電体は、上記透孔の開口部周囲の上記
基板表面にも形成されていても良い。
絶縁性の基板の所定位置に透孔を形成し、この透孔内に
銀−パラジウム等の金属を含有したガラスメタル系導電
性材料等の導電体を設け、この導電体と上記透孔との間
に、メッキ膜や導電性金属酸化膜等の導体層を施して隙
間を埋めた電子素子用基板である。上記透孔は、一方の
開口部が他方の開口部よりも広く形成されたものでも良
い。また、上記導電体は、上記透孔の開口部周囲の上記
基板表面にも形成されていても良い。
【０００９】またこの発明は、ガラス等の絶縁性の基板
の所定位置に透孔を形成し、この透孔内に銀−パラジウ
ム等の金属を含有したガラスメタル系導電性材料等の導
電体を充填し、硬化させた後、このガラス基板の上記透
孔内及び表面の上記導電体の表面に、メッキ膜や導電性
金属酸化膜等の導体層を施して上記透孔と上記導電体間
の隙間を埋める電子素子用基板の製造方法である。上記
導電体は、印刷により所定の上記透孔に充填される。
の所定位置に透孔を形成し、この透孔内に銀−パラジウ
ム等の金属を含有したガラスメタル系導電性材料等の導
電体を充填し、硬化させた後、このガラス基板の上記透
孔内及び表面の上記導電体の表面に、メッキ膜や導電性
金属酸化膜等の導体層を施して上記透孔と上記導電体間
の隙間を埋める電子素子用基板の製造方法である。上記
導電体は、印刷により所定の上記透孔に充填される。
【００１０】またこの発明は、ガラス等の絶縁性の基板
の所定位置に透孔を形成し、この透孔内に銀−パラジウ
ム等の金属を含有したガラスメタル系導電性材料等の導
電体を設け、この導電体と上記透孔との間にメッキ膜や
導電性金属酸化膜等の導体層を施して隙間を埋めた電子
素子用基板を備え、この基板表面側にＩＣや半導体部品
等の電子部品を設けこの電子部品の電極を上記透孔の導
電体に接続し、上記基板の裏面側で上記透孔により露出
した上記導電体を外部の回路基板に接続可能とした電子
素子である。上記電子部品は、シリコン半導体加速度セ
ンサ部品であり、上記基板に設けられ上記半導体加速度
センサ部品の一部を成す真空状態の収容部を備え、この
収容部内にも上記半導体加速度センサ部品の一部が設け
られ、上記導電体は真空の上記収容部に位置して気密状
態を保持して上記透孔に設けられている。
の所定位置に透孔を形成し、この透孔内に銀−パラジウ
ム等の金属を含有したガラスメタル系導電性材料等の導
電体を設け、この導電体と上記透孔との間にメッキ膜や
導電性金属酸化膜等の導体層を施して隙間を埋めた電子
素子用基板を備え、この基板表面側にＩＣや半導体部品
等の電子部品を設けこの電子部品の電極を上記透孔の導
電体に接続し、上記基板の裏面側で上記透孔により露出
した上記導電体を外部の回路基板に接続可能とした電子
素子である。上記電子部品は、シリコン半導体加速度セ
ンサ部品であり、上記基板に設けられ上記半導体加速度
センサ部品の一部を成す真空状態の収容部を備え、この
収容部内にも上記半導体加速度センサ部品の一部が設け
られ、上記導電体は真空の上記収容部に位置して気密状
態を保持して上記透孔に設けられている。
【００１１】またこの発明は、ガラス等の絶縁性の基板
の所定位置に透孔を形成し、この透孔内に銀−パラジウ
ム等の金属を含有したガラスメタル系導電性材料等の導
電体を充填し、硬化させた後、このガラス基板の上記透
孔内及び表面の上記導電体の表面にメッキ膜や導電性金
属酸化膜等の導体層を施して上記透孔と上記導電体間の
隙間を埋め、上記基板に半導体の電子部品を載せて陽極
接合する電子素子の製造方法である。上記半導体の電子
部品は、半導体加速度センサ部品であり、上記基板に半
導体による収容部を陽極接合により気密状態で設け、さ
らにこの収容部の開口部をガラス板で覆い、上記収容部
内を真空状態にして陽極接合により上記収容部を密封す
るものである。
の所定位置に透孔を形成し、この透孔内に銀−パラジウ
ム等の金属を含有したガラスメタル系導電性材料等の導
電体を充填し、硬化させた後、このガラス基板の上記透
孔内及び表面の上記導電体の表面にメッキ膜や導電性金
属酸化膜等の導体層を施して上記透孔と上記導電体間の
隙間を埋め、上記基板に半導体の電子部品を載せて陽極
接合する電子素子の製造方法である。上記半導体の電子
部品は、半導体加速度センサ部品であり、上記基板に半
導体による収容部を陽極接合により気密状態で設け、さ
らにこの収容部の開口部をガラス板で覆い、上記収容部
内を真空状態にして陽極接合により上記収容部を密封す
るものである。
【００１２】
【発明の実施の形態】以下この発明の実施の形態につい
て図面に基づいて説明する。図１〜図５はこの発明の一
実施形態を示すもので、この実施形態の電子素子用基板
１０は、ガラス等の絶縁性の基板１１の所定位置に透孔
１２が形成され、この透孔１２内に、銀−パラジウム等
の金属を含有したガラスメタル系導電性材料の導電体１
４を有する。この導電体１４と透孔１２との間には、ニ
ッケルや鉄−ニッケル合金等のメッキ１６が施され、そ
の間の隙間を埋められ、基板１１の表裏が気密状態を維
持可能に形成されている。このメッキ金属は、できるだ
けガラスの熱膨張率に近いものが好ましい。また、メッ
キ膜以外に、ＩＴＯ等の導電性金属酸化膜等から成る導
体層により、上記隙間を埋めたものでも良い。
て図面に基づいて説明する。図１〜図５はこの発明の一
実施形態を示すもので、この実施形態の電子素子用基板
１０は、ガラス等の絶縁性の基板１１の所定位置に透孔
１２が形成され、この透孔１２内に、銀−パラジウム等
の金属を含有したガラスメタル系導電性材料の導電体１
４を有する。この導電体１４と透孔１２との間には、ニ
ッケルや鉄−ニッケル合金等のメッキ１６が施され、そ
の間の隙間を埋められ、基板１１の表裏が気密状態を維
持可能に形成されている。このメッキ金属は、できるだ
けガラスの熱膨張率に近いものが好ましい。また、メッ
キ膜以外に、ＩＴＯ等の導電性金属酸化膜等から成る導
体層により、上記隙間を埋めたものでも良い。
【００１３】この実施形態の電子素子用基板１０の製造
方法は、図１に示すように、ガラス等の基板１１の所定
位置に透孔１２を形成する。この透孔１２の形成方法
は、ガラスの基板１１を形成する際に、同時に図示しな
い治具等を用いて透孔１２も形成する。そして、この透
孔１２内に銀−パラジウム等の金属を含有したガラスメ
タル系導電性材料をスクリーン印刷により充填する。こ
の後５００〜６００℃の温度で焼成し、硬化させる。次
に、このガラス基板１１の透孔１２内及び基板１１の表
面側に露出した導電体１４の表面にメッキ１６を施し
て、透孔１２と導電体１４間の隙間をメッキ１６で密に
埋める。この時のメッキ方法は無電解メッキや電解メッ
キにより行う。
方法は、図１に示すように、ガラス等の基板１１の所定
位置に透孔１２を形成する。この透孔１２の形成方法
は、ガラスの基板１１を形成する際に、同時に図示しな
い治具等を用いて透孔１２も形成する。そして、この透
孔１２内に銀−パラジウム等の金属を含有したガラスメ
タル系導電性材料をスクリーン印刷により充填する。こ
の後５００〜６００℃の温度で焼成し、硬化させる。次
に、このガラス基板１１の透孔１２内及び基板１１の表
面側に露出した導電体１４の表面にメッキ１６を施し
て、透孔１２と導電体１４間の隙間をメッキ１６で密に
埋める。この時のメッキ方法は無電解メッキや電解メッ
キにより行う。
【００１４】また、メッキ以外に、ＩＴＯ等の導電性金
属酸化物等をガラス基板１１表面に塗布して、透孔１２
内の隙間に入るようにして透孔１２の隙間を埋め、その
金属酸化物導体層を焼成して透孔１２の気密性を確保し
ても良い。この後、基板１１の表面を研磨して、余分な
金属酸化物導体層を削除する。
属酸化物等をガラス基板１１表面に塗布して、透孔１２
内の隙間に入るようにして透孔１２の隙間を埋め、その
金属酸化物導体層を焼成して透孔１２の気密性を確保し
ても良い。この後、基板１１の表面を研磨して、余分な
金属酸化物導体層を削除する。
【００１５】次にこの実施形態の電子素子用基板１０を
用いた電子素子について、図２，図３を基にして説明す
る。この実施形態の電子素子２０は、半導体加速度セン
サであり、電子素子用基板１０に、シリコンをエッチン
グして形成した半導体加速度センサ部品２２が設けられ
ている。半導体加速度センサ部品２２は、矩形の枠部２
４と、その内側中央部に設けられた重り部２６と、枠部
２４の四方の角部から一体に延びて重り部２６に一体に
つながって保持した梁部２８、及び重り部２６に対して
四方対称に形成された電極部２９から成る。枠部２４
は、電子素子用基板１０の周縁部に陽極接合により気密
状態で接合されている。また、電子素子用基板１０の各
導電体１４の表面側には、複数の電極３０が各々接続さ
れ、半導体加速度センサ部品２２の電極部２９との間で
容量を形成するように対面している。さらに、枠部２４
の表面側にはガラス板３２が陽極接合され、この枠部２
４で囲まれた空間を真空状態にして重り部２６等の収容
部２７が形成されている。陽極接合は、約４００℃の温
度で行われる。
用いた電子素子について、図２，図３を基にして説明す
る。この実施形態の電子素子２０は、半導体加速度セン
サであり、電子素子用基板１０に、シリコンをエッチン
グして形成した半導体加速度センサ部品２２が設けられ
ている。半導体加速度センサ部品２２は、矩形の枠部２
４と、その内側中央部に設けられた重り部２６と、枠部
２４の四方の角部から一体に延びて重り部２６に一体に
つながって保持した梁部２８、及び重り部２６に対して
四方対称に形成された電極部２９から成る。枠部２４
は、電子素子用基板１０の周縁部に陽極接合により気密
状態で接合されている。また、電子素子用基板１０の各
導電体１４の表面側には、複数の電極３０が各々接続さ
れ、半導体加速度センサ部品２２の電極部２９との間で
容量を形成するように対面している。さらに、枠部２４
の表面側にはガラス板３２が陽極接合され、この枠部２
４で囲まれた空間を真空状態にして重り部２６等の収容
部２７が形成されている。陽極接合は、約４００℃の温
度で行われる。
【００１６】また、この実施形態の電子素子の他の例と
して、図４に示すように、電子素子用基板１０の導電体
１４の間に複数のＬＳＩ３４を載置し、ワイヤ３６で接
続したモジュール電子素子４０でも良い。このＬＳＩ３
４は電子素子用基板１０と封止部材３８により密封さ
れ、収容部２７内に窒素ガス等の不活性ガスが充填され
ている。電子素子用基板１０と封止部材３８は気密状態
になるように接着剤により周縁部が接着されている。
して、図４に示すように、電子素子用基板１０の導電体
１４の間に複数のＬＳＩ３４を載置し、ワイヤ３６で接
続したモジュール電子素子４０でも良い。このＬＳＩ３
４は電子素子用基板１０と封止部材３８により密封さ
れ、収容部２７内に窒素ガス等の不活性ガスが充填され
ている。電子素子用基板１０と封止部材３８は気密状態
になるように接着剤により周縁部が接着されている。
【００１７】これら電子素子２０，４０は、図示しない
回路基板の電極に、この電子素子用基板１０の裏面側に
露出した導電体１４が接続されて表面実装される。
回路基板の電極に、この電子素子用基板１０の裏面側に
露出した導電体１４が接続されて表面実装される。
【００１８】この実施形態の電子素子用基板１０によれ
ば、基板の厚み方向に電気的導通を図ることができると
ともに、導電体１４を有した透孔１２の気密性も確保さ
れ、基板上に設けられた電子素子を気密状態で封止する
ことができる。また、導電体１４をガラス系の導電体で
形成することにより高温にも耐え得ることができる。
ば、基板の厚み方向に電気的導通を図ることができると
ともに、導電体１４を有した透孔１２の気密性も確保さ
れ、基板上に設けられた電子素子を気密状態で封止する
ことができる。また、導電体１４をガラス系の導電体で
形成することにより高温にも耐え得ることができる。
【００１９】また、この実施形態の半導体加速度センサ
である電子素子２０は、内部を真空状態で封止する事が
でき、重り部２６の動きが空気により抵抗を受けること
がなく、より高感度に加速度の検知をすることができ
る。また、図４に示すように、内部の電子部品を気密状
態で封止できるとともに、この電子素子用基板１０を回
路基板に表面実装可能であり、電子部品の信頼性を高め
るとともに実装効率を上げることができる。
である電子素子２０は、内部を真空状態で封止する事が
でき、重り部２６の動きが空気により抵抗を受けること
がなく、より高感度に加速度の検知をすることができ
る。また、図４に示すように、内部の電子部品を気密状
態で封止できるとともに、この電子素子用基板１０を回
路基板に表面実装可能であり、電子部品の信頼性を高め
るとともに実装効率を上げることができる。
【００２０】なお、この発明の電子素子用基板は、上記
実施形態に限らず、図５に示すように導電体１４の一方
の端部を、ガラス基板１１の透孔１２の開口部周辺に広
げて形成しても良い。これにより導電体１４の電極とし
ての利用をより容易にするものである。また、ガラス基
板１の透孔１２の形状をテーパ状に形成しても良い。こ
の場合、大きい方の開口部から導電体を充填するとよ
い。また、導電体はガラス系の材料の他、用途によりエ
ポキシ樹脂等を有した導電性樹脂を用いても良い。さら
に、透孔と導電体との隙間を、メッキ以外の導電性材料
により埋めて、気密状態に形成することができる。また
基板の種類は、ガラス以外の材料を用いたものでも良
い。
実施形態に限らず、図５に示すように導電体１４の一方
の端部を、ガラス基板１１の透孔１２の開口部周辺に広
げて形成しても良い。これにより導電体１４の電極とし
ての利用をより容易にするものである。また、ガラス基
板１の透孔１２の形状をテーパ状に形成しても良い。こ
の場合、大きい方の開口部から導電体を充填するとよ
い。また、導電体はガラス系の材料の他、用途によりエ
ポキシ樹脂等を有した導電性樹脂を用いても良い。さら
に、透孔と導電体との隙間を、メッキ以外の導電性材料
により埋めて、気密状態に形成することができる。また
基板の種類は、ガラス以外の材料を用いたものでも良
い。
【００２１】
【発明の効果】この発明の電子素子用基板とその製造方
法によれば、基板の表裏の電気的導通を図ることができ
るとともに、表面に設けられる電子部品を気密状態で設
けることができ、しかも表面実装も容易に可能な基板を
提供することができる。これにより、電子素子の小型化
及び実装密度の向上に大きく寄与する。
法によれば、基板の表裏の電気的導通を図ることができ
るとともに、表面に設けられる電子部品を気密状態で設
けることができ、しかも表面実装も容易に可能な基板を
提供することができる。これにより、電子素子の小型化
及び実装密度の向上に大きく寄与する。
【００２２】また、この発明の電子素子とその製造方法
は、上記電子素子用基板を用いて、内部を気密状態に保
持することができ、しかも小型化も容易であり、回路基
板への表面実装も可能である。
は、上記電子素子用基板を用いて、内部を気密状態に保
持することができ、しかも小型化も容易であり、回路基
板への表面実装も可能である。
【図１】この発明の一実施形態の電子素子用基板の製造
工程を示す概略縦断面図である。
工程を示す概略縦断面図である。
【図２】この発明の一実施形態の電子素子である半導体
加速度センサを示す斜視図である。
加速度センサを示す斜視図である。
【図３】この発明の一実施形態の電子素子である半導体
加速度センサを示す縦断面図である。
加速度センサを示す縦断面図である。
【図４】この発明の他の実施形態の電子素子であるＬＳ
Ｉ搭載モジュールを示す縦断面図である。
Ｉ搭載モジュールを示す縦断面図である。
【図５】この発明の他の実施形態の電子素子用基板を示
す概略縦断面図である。
す概略縦断面図である。
【図６】従来の技術の電子素子用基板を示す縦断面図で
ある。
ある。
【図７】従来の技術の他の電子素子用基板を示す縦断面
図である。
図である。
【図８】従来の技術のさらに他の電子素子用基板の製造
工程を示す概略図である。
工程を示す概略図である。
１０ 電子素子用基板 １１ ガラス基板 １２ 透孔 １４ 導電体 １６ メッキ ２０，４０ 電子素子 ２２ 半導体加速度センサ部品 ２４ 枠部 ２６ 重り部 ２８ 梁部 ３０ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松岡 俊治 富山県富山市大泉１区中部1583番地 立山 科学工業株式会社内 Ｆターム(参考） 5E317 AA24 BB19 CC22 CC25 CC31 CD27 CD32 GG17
Claims (9)
- 【請求項１】 絶縁性の基板の所定位置に透孔を形成
し、この透孔内に導電体を設け、この導電体と上記透孔
との間に導体層を施して気密状態となるように隙間を埋
めたことを特徴とする電子素子用基板。 - 【請求項２】 上記導電体は、ガラスメタル系導電性材
料であることを特徴とする請求項１記載の電子素子用基
板。 - 【請求項３】 上記導電体は、上記透孔の開口部周囲の
上記基板表面にも形成されていることを特徴とする請求
項１または２記載の電子素子用基板。 - 【請求項４】 絶縁性の基板の所定位置に透孔を形成
し、この透孔内に導電体を充填し、硬化させた後、上記
透孔内及び表面の上記導電体の表面に導体層を施して上
記透孔と上記導電体間の隙間を埋めることを特徴とする
電子素子用基板の製造方法。 - 【請求項５】 上記導電体は、印刷により所定の上記透
孔に充填することを特徴とする請求項４記載の電子素子
用基板の製造方法。 - 【請求項６】 絶縁性の基板の所定位置に透孔を形成
し、この透孔内に導電体を設け、この導電体と上記透孔
との間に導体層を施して気密状態となるように隙間を埋
めた電子素子用基板を備え、この基板表面側に電子部品
を設け、この電子部品の電極を上記透孔の導電体に接続
し、上記基板の裏面側で上記透孔により露出した上記導
電体を外部の回路基板に接続可能としたことを特徴とす
る電子素子。 - 【請求項７】 上記電子部品は、半導体加速度センサ部
品であり、上記基板に設けられた真空状態の収容部を備
え、上記導電体は、ほぼ真空の上記収容部に位置して気
密状態を保持して上記透孔に設けられていることを特徴
とする請求項６記載の電子素子。 - 【請求項８】 絶縁性の基板の所定位置に透孔を形成
し、この透孔内にガラスメタル系導電性材料の導電体を
充填し、硬化させた後、上記透孔内及び表面の上記導電
体の表面に導体層を施して上記透孔と上記導電体間の隙
間を埋め、上記基板に半導体の電子部品を載せて陽極接
合することを特徴とする電子素子の製造方法。 - 【請求項９】 上記半導体の電子部品は、半導体加速度
センサ部品であり、上記基板に半導体による収容部を陽
極接合により気密状態で設け、さらにこの収容部の開口
部をガラス板で覆い、上記収容部内をほぼ真空状態にし
て陽極接合により上記収容部を密封することを特徴とす
る請求項８記載の電子素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153146A JP2001332650A (ja) | 2000-05-24 | 2000-05-24 | 電子素子用基板とその製造方法並びに電子素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153146A JP2001332650A (ja) | 2000-05-24 | 2000-05-24 | 電子素子用基板とその製造方法並びに電子素子とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332650A true JP2001332650A (ja) | 2001-11-30 |
Family
ID=18658465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000153146A Pending JP2001332650A (ja) | 2000-05-24 | 2000-05-24 | 電子素子用基板とその製造方法並びに電子素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332650A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251935A (ja) * | 2007-03-30 | 2008-10-16 | New Japan Radio Co Ltd | 誘電体基板の製造方法 |
| WO2010129134A2 (en) * | 2009-04-27 | 2010-11-11 | Ultrasource, Inc. | Method and apparatus for an improved filled via |
| WO2013150940A1 (ja) * | 2012-04-05 | 2013-10-10 | 旭硝子株式会社 | 貫通電極付きガラス基板、および貫通電極付きガラス基板の製造方法 |
-
2000
- 2000-05-24 JP JP2000153146A patent/JP2001332650A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251935A (ja) * | 2007-03-30 | 2008-10-16 | New Japan Radio Co Ltd | 誘電体基板の製造方法 |
| WO2010129134A2 (en) * | 2009-04-27 | 2010-11-11 | Ultrasource, Inc. | Method and apparatus for an improved filled via |
| WO2010129134A3 (en) * | 2009-04-27 | 2011-01-20 | Ultrasource, Inc. | Method and apparatus for an improved filled via |
| US8362368B2 (en) | 2009-04-27 | 2013-01-29 | Ultrasource, Inc. | Method and apparatus for an improved filled via |
| WO2013150940A1 (ja) * | 2012-04-05 | 2013-10-10 | 旭硝子株式会社 | 貫通電極付きガラス基板、および貫通電極付きガラス基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JPH0878574A (ja) | 半導体装置及びその製造方法 | |
| JPH06275773A (ja) | 集積化バッテリマウントを有する表面装着可能集積回路パッケージ | |
| JPH0454973B2 (ja) | ||
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JP2001332650A (ja) | 電子素子用基板とその製造方法並びに電子素子とその製造方法 | |
| JP2002134659A (ja) | 電子素子用基板とその製造方法並びに電子素子とその製造方法 | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JPS6227544B2 (ja) | ||
| JP3501516B2 (ja) | 表面実装型圧電発振器およびその製造方法 | |
| JPH10189815A (ja) | 半導体素子搭載基板の実装構造 | |
| JP2000124350A (ja) | 半導体装置及びその製造方法 | |
| JP2002076193A (ja) | 半導体素子収納用パッケージおよびパッケージ実装基板 | |
| JP4095280B2 (ja) | 加速度センサ素子 | |
| JP3270803B2 (ja) | 配線基板 | |
| JPS61198656A (ja) | 半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| US3365536A (en) | Circuit module | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP2000252414A (ja) | 半導体装置 | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| JP2831219B2 (ja) | 半導体装置 | |
| JP2002134669A (ja) | 半導体装置 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ |