JP6381021B2 - パッケージおよびパッケージの製造方法 - Google Patents

パッケージおよびパッケージの製造方法 Download PDF

Info

Publication number
JP6381021B2
JP6381021B2 JP2014115548A JP2014115548A JP6381021B2 JP 6381021 B2 JP6381021 B2 JP 6381021B2 JP 2014115548 A JP2014115548 A JP 2014115548A JP 2014115548 A JP2014115548 A JP 2014115548A JP 6381021 B2 JP6381021 B2 JP 6381021B2
Authority
JP
Japan
Prior art keywords
glass
package
wall surface
housing
glass portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014115548A
Other languages
English (en)
Other versions
JP2015230937A (ja
Inventor
大内　利枝佳
利枝佳 大内
康博 石井
康博 石井
田中　英樹
英樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Space Technologies Ltd
Original Assignee
NEC Space Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Space Technologies Ltd filed Critical NEC Space Technologies Ltd
Priority to JP2014115548A priority Critical patent/JP6381021B2/ja
Priority to EP15166568.4A priority patent/EP2953163B1/en
Priority to US14/727,049 priority patent/US9820400B2/en
Priority to CN201510300993.9A priority patent/CN105321887B/zh
Publication of JP2015230937A publication Critical patent/JP2015230937A/ja
Application granted granted Critical
Publication of JP6381021B2 publication Critical patent/JP6381021B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/069—Other details of the casing, e.g. wall structure, passage for a connector, a cable, a shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Glass Compositions (AREA)
  • Casings For Electric Apparatus (AREA)

Description

本発明は、高集積回路をハーメチックシールするパッケージおよびパッケージの製造方法に関する。
パッケージの一例として、特許文献１には、金属容器の底部または側壁部に複数のリード端子封着穴（以下、単に端子封着穴という）を設け、このリード端子封着穴にガラス材を用いてリード端子を気密封着する方式が記載されている。
特許文献１に記載された方式は、リード端子毎に端子封着穴を設ける。この方式では、IC（Integrated Circuit）等の金属パッケージを設計する際に一度に収容できるリード端子の本数に限界がある。例えば、サイズが□50mmである、コバールの金属パッケージでは、パッケージの壁面に空けられた端子封着穴を必要リード端子の本数に応じて開口した場合、１辺あたりのリード端子の本数は38本が限界である。パッケージは４辺からリード端子を出す構造であるため、例えば、ピン総数が352ピンの場合は、１穴に対して88（＝352/4）本のリード端子を入れる必要がある。金属パッケージで外部端子を増やすためには、１つの端子封着穴に複数本のリード端子を入れる必要がある。
特許文献２には、１つの端子封着穴に導体を複数本封着できる金属パッケージの構造が記載されている。しかし、特許文献２に記載された金属パッケージでは、導体はリードの形状ではなくセラミック上にメタライズされている。従って、例えば、IC等の金属パッケージなどのようにパッケージの壁面にガラス封止の枠を設け、その中に導体がメタライズされたセラミック基板を通した場合、その金属パッケージを搭載するマザーボードへの接続手段がない、またはマザーボードへの接続が非常に不便である。その理由は、セラミック基板の配線では、はんだ付けによるマザーボードへの搭載ができず、また、ワイヤボンディングする場合は表面処理を変更しなければならないからである。パッケージ内側の配線接続をワイヤボンディングとした場合には、パッケージの内側に庇のように水平に突き出たセラミック基板にボンディングする必要がある。しかし、この場合、１つのセラミック基板に対して複数本のワイヤを接続するため、ボンディング荷重や超音波などによるセラミック基板の破損が懸念される。
特開２００３−１６３３００号公報 特開２００７−２４２３７９号公報
端子封着穴を拡げてリード端子を複数本配置できるようにガラスで封止することは可能である。しかし、サイズが□50mmであるような大型パッケージでは、パッケージ全体の熱容量が大きくなる。そのため、そのような大型パッケージでは、筐体の壁上面と蓋とをシールする際に、パッケージ内部の部品の温度を耐熱温度以下に抑えたまま壁上面を加熱することが難しく、はんだ付けシール工法を採用できない。従って、そのようなパッケージでは、壁上面と蓋との接合には局所加熱のシール方法を採用せざるを得ない。
金属の熱伝導率とガラスの熱伝導率に大きな差があるため、リード端子をガラス（以下、封着用ガラスという）で封着するパッケージでは、局所加熱のシール工程において、金属の膨張に封着用ガラスが追随せず、封着用ガラスが破損したり、封着用ガラスと金属との界面が剥離したりする可能性がある。また、そのようなパッケージは、シール工程で破損や剥離が発生しなくとも、真空引きや、加圧試験などに耐えることが難しい。
そこで、本発明は、高集積回路を気密封止する場合でも耐圧性をより高く維持できるパッケージおよびパッケージの製造方法を提供することを目的とする。
本発明によるパッケージは、集積回路を気密封止するパッケージであって、上部が開いた金属製の筐体と蓋とを備え、筐体は、壁面に複数のリード端子を封着するガラス部を有し、ガラス部は、当該ガラス部の上側にある壁面の垂直方向の厚さが、筐体と蓋とのシール工程中における当該ガラス部を形成するガラスと壁面を形成する金属との温度差が、当該ガラスの熱伝導率および熱膨張係数をもとに算出された当該ガラスの耐熱衝撃温度を超えない厚さになるように、壁面に形成されていることを特徴とする。
本発明によるパッケージの製造方法は、上部が開いた金属製の筐体と蓋とにより集積回路を気密封止するパッケージの製造方法であって、複数のリード端子を封着可能なガラス部を筐体の壁面に形成する際に、筐体と蓋とのシール工程中における当該ガラス部を形成するガラスと壁面を形成する金属との温度差が、当該ガラスの熱伝導率および熱膨張係数をもとに算出された当該ガラスの耐熱衝撃温度を超えないように、当該ガラス部の上側にある壁面の垂直方向の厚さを決定し、当該ガラス部の上側にある壁面の垂直方向の厚さが決定した厚さになるように、当該ガラス部を壁面に形成することを特徴とする。
本発明によれば、高集積回路を気密封止する場合でも耐圧性をより高く維持することができる。
本発明によるパッケージの第１の実施形態の構成を示す説明図である。 本発明によるパッケージの断面図である。 金属部とガラス部との界面の形状の例を示す説明図である。 ガラス部の設置位置の例を示す説明図である。 シール工程中における、金属部とガラス部の温度の測定結果の一例を示す説明図である。 本発明によるパッケージの主要部を示す説明図である。
実施形態１．
以下、本発明の第１の実施形態を図面を参照して説明する。
図１は、本発明によるパッケージの第１の実施形態の構成を示す説明図である。図１には、パッケージの正面図が示されている。
図２は、本発明によるパッケージの断面図である。図２には、リード端子の長手方向に切断したパッケージの断面図が示されている。
図１および図２に示すように、本発明によるパッケージは、筐体１０と、蓋７とを備える。筐体１０は、金属部１、ガラス部２およびリード端子３を有する。筐体１０は、上部が開いている。
金属部１は、筐体１０の底面および壁面を形成する。なお、本実施形態では、金属部１の材料としてコバールを用いるが、耐食性を有する金属であればその他の金属であってもよい。
筐体１０の壁面には、予め、リード端子３を複数挿貫するための横長の穴（図１に示す端子封着穴１１）が空けられている。図１には、横長の長方形の穴が示されているが、金属部１とガラス部２との界面が連続した波型（例えば、図３（ａ）に示すような、半円が連続したような形状）になっていてもよい。このように界面を波型にすることにより、シール工程における金属部１の膨張による圧力が各山（または各谷）に分散され、金属部１とガラス部２との界面がより剥離しづらくなる。なお、図３（ｂ）に示すように、金属部１とガラス部２との界面のうち上側の界面のみが連続した波型になっていてもよい。
なお、金属部１からガラス部２への熱伝達が悪い場合や、金属部１およびガラス部２のそれぞれの熱伝導率に差がある場合には、金属部１とガラス部２との間に温度差が生じる。そのため、金属部１とガラス部２との熱膨張係数がほぼ同じであっても、金属部１とガラス部２との間に温度差が生じ、その温度差が限界値（以下、限界温度差という）を超えると、ガラス部２が、熱衝撃により破損したり、剥離したりする可能性がある。そこで、本実施形態では、局所加熱によるシール工程において金属部１とガラス部２との温度差が限界温度差を越えないように、金属部１の壁上面からガラス部２の界面までの距離を設定する。
ガラス部２は、封着用ガラスであって、リード端子３を封着するために端子封着穴１１の内部に固着される（図２参照）。ガラス部２の材料として、Na2O-Al2O3-B2O3-SiO2等の粉末ガラスが使用される。図２に示すように、リード端子３の下側のガラス部２の奥行（図２における水平方向の長さ）は、リード端子３の筐体１０の内部に突き出た部分を支えることができるように、当該突き出た部分の長さに合わせて設定される。本実施形態では、ガラス部２の奥行は、リード端子３の筐体１０の内部に突き出た部分と同じ長さに設定される。
ここで、ガラス部２の形成方法を説明する。ここでは、ガラス部２を、特許文献１に示されるような一般的な封着用ガラスのように円筒状ではなく、図３（ａ）に示すような形状に形成する方法を説明する。
まず、端子封着穴１１に対応する形状が形成できる金型に押し込まれた粉末ガラスに、圧力（例えば、数キログラム）を掛けることにより成形されたガラス（以下、予備形成ガラスという）を準備する。
このとき、例えば、蓋側と底側（リード端子３より上側と下側）で分割された予備形成ガラスを準備し、この予備形成ガラスを半円を連続させた形状とする。なお、このとき、リード端子のピッチが焼成時にずれにくいように、蓋側と底側の界面を形成してもよい。例えば、蓋側と底側との界面が直線である場合には、焼成時に、蓋側と底側との間に設置されたリード端子間の隙間に流れ込んだガラスがピッチをずらしてしまう可能性がある。そこで、例えば、リード端子間の隙間を埋めるように、予備形成ガラスの蓋側と底側の界面を波型にしてもよい。それにより、各リード端子を確実に位置決めすることができる。また、予備形成ガラスを蓋側と底側で分割することにより、上述した、リード端子３より下側のガラス部２の奥行の設定を、容易に行うことが可能となる。
次に、端子封着穴１１に予備形成ガラスを嵌め込み、筐体１０と共に焼成する。
なお、焼成は、粉末ガラスが溶ける温度まで上昇できるならバッチ炉で行ってもリフロー炉で行っても構わない。また、焼成時に溶融したガラスが流れ落ちてしまわないように、ガラスを抑える治具を用いてもよい。
焼成後、ガラス全体にめっき処理が施される。一般的に、このめっき処理では、電解Niで2マイクロメートル（以下、umと表記する）〜6umめっきされた後に、電解Auで2um〜6umめっきされる。
このようにして、図３（ａ）に示すようなガラス部２が形成される。
リード端子３は、パッケージの内部に設置された搭載部品５と、ワイヤ４を介して接続される。
パッケージ内部への部品搭載は、次のようにして行われる。
まず、セラミック基板などに部品（搭載部品５）が搭載され、当該セラミック基板が導電性接着剤６によりパッケージ内部に固定される。そして、セラミック基板と、筐体１０の内側に突き出たリード端子３とがワイヤボンディングなどで電気的に接続される。最後に、ヘリウムなどの不活性ガスが充填されながら、蓋７がレーザシールによって溶接される。
以上に説明したように、本実施形態では、パッケージは、端子封着穴１１を横長に設計し、１つの端子封着穴１１に対し複数のリード端子３を挿貫できるように設計されている。従って、狭ピッチを実現でき、パッケージのピン総数を増やすことができる。また、蓋７とシールされる金属部１の壁上面からガラス部２の界面までの距離を、局所加熱によるシール工程において金属部１とガラス部２との温度差が限界温度差を越えないように設定する。それにより、局所加熱によるガラス部２の破損や剥離を回避することができる。つまり、高集積回路を気密封止でき、かつ耐圧構造を有するパッケージを実現することができる。
また、本実施形態では、パッケージ内部に突き出たリード端子３の長さに合わせて、リード端子３の下側のガラス部２の奥行が設定される。それにより、パッケージ内部に突き出たリード端子３を下側から支えることができるので、１つのリード端子３に対して複数本のワイヤを接続した場合でも、ボンディング荷重などによる破損を回避することができる。
なお、本実施形態では、金属部１の壁上面からガラス部２の界面までの距離は、金属部１とガラス部２との限界温度差を考慮して設定されているが、ガラス部２のクラックも考慮するようにしてもよい。例えば、金属部１の壁上面からガラス部２の界面までの距離について、金属部１がガラス部２を潰す方向に撓みづらい高さを求め、求めた高さを採用するようにしてもよい。そのような形態によれば、ガラス部２の上側にある金属部１が外圧等により撓むことを回避することができ、ガラス部２にクラックが入りづらくなる。つまり、真空引きや、加圧試験などに耐え得るパッケージを実現することができる。
また、リード端子３を、ガラス部２の厚み方向（図２における垂直方向）の中心線より上側に設置するようにすることが望ましい。その理由は、ガラスは熱伝導率が低いので、リード端子３の上側のガラス部２の厚みを小さくすることにより、シール部分からの熱がリード端子３に伝わりやすくなる。つまり、金属部１の温度上昇を抑えることができ、局所加熱によるシール工程において金属部１とガラス部２との温度差が限界温度差を越えにくくなる。
実施例１．
次に、本発明の具体的な実施例を説明する。
ここでは、ガラス部２のガラスの構造がNa2O-Al2O3-B2O3-SiO2であるときの、コバールで形成された金属部１の厚み（具体的には、金属部１の壁上面からガラス部２の界面までの距離）の策定方法を、以下の参考文献１〜６に記載されたデータを参照して説明する。また、ここでは、全体の厚みが5mm、大きさが□50mmのパッケージを例にする。
［参考文献１］
“ガラス板 技術資料”、[online]、[平成２６年５月１６日検索]、インターネット＜URL：http://www.sekiyarika.com/ita/ita_05.html＞
［参考文献２］
“板ガラスの組成と一般的性質”、[online]、[平成２６年５月１６日検索]、インターネット＜URL：http://glass-catalog.jp/pdf/g01-010.pdf＞
［参考文献３］
“ホウケイ酸ガラスの熱特性”、[online]、英興株式会社、[平成２６年５月１６日検索]、インターネット＜URL：http://www.duran-glass.com/feature/heat.html＞
［参考文献４］
“ホウケイ酸ガラス関連製品 表3 物理的性質 IWAKI TE-32”、[online]、明城科学工業株式会社、[平成２６年５月１６日検索]、インターネット＜URL：http://www.meijo-glass.co.jp/seihin/seihin_2.html＞
［参考文献５］
“ガラスＱ＆Ａ”、[online]、日電理化硝子株式会社、[平成２６年５月１６日検索]、インターネット＜URL：http://www.nichiden-rika.com/data/qa＞
［参考文献６］
“電子部品用ガラス 第25版 カタログ”、日本電気硝子株式会社
構造がNa2O-Al2O3-B2O3-SiO2であるガラス（以下、単にNa2O-Al2O3-B2O3-SiO2という）は、一般的な耐熱ホウケイ酸ガラス（以下、単にホウケイ酸ガラスという）より熱膨張係数が大きく、平均熱膨張係数は、42.5×10^-7/℃（30-380℃）である（参考文献１参照）。
参考文献２には、板ガラスの一般的性質として、熱伝導率および線膨張率が次のように示されている。
熱伝導率 1W（/m・K）｛0.86Kcal/mh℃｝（0℃）
線膨張率 8.5×10−6/℃（常温〜350℃）
参考文献３には、ホウケイ酸ガラスの熱特性が次のように示されている。
熱線膨張係数 α（20-300℃） 3.25×10-6K-1
熱伝導率 λ（90℃） 1.2 W/mｋ
参考文献４には、ホウケイ酸ガラスの物理的性質が次のように示されている。
熱伝導率（25℃） （cal/cm・sec・℃） 0.0026
熱伝導率（100℃） （cal/cm・sec・℃） 0.0030
線膨張係数（0〜300℃） 32.5×10-7/℃
参考文献１〜４に示された上記データ、およびNa2O-Al2O3-B2O3-SiO2とホウケイ酸ガラスとの組成がほぼ同じであることから、Na2O-Al2O3-B2O3-SiO2の熱伝導率を、ホウケイ酸ガラスとほぼ同じ（1.2W/m/k）と推定した。
次に、Na2O-Al2O3-B2O3-SiO2の耐熱衝撃温度を一般情報より推定する。一般的に、熱膨張係数が小さいガラスほど、急激な温度変化に耐えられる、つまり耐熱衝撃温度が高い（参考文献５参照）。つまり、熱膨張係数から耐熱衝撃温度を推定することができる。ここで、Na2O-Al2O3-B2O3-SiO2とホウケイ酸ガラスとは、熱伝導率がほぼ同じで、熱膨張係数のみが異なるため、熱膨張係数の比からNa2O-Al2O3-B2O3-SiO2の耐熱衝撃温度を推定することができる。
Na2O-Al2O3-B2O3-SiO2より熱膨張係数が低く、熱伝導率が高いテンパックスフロート（登録商標）の、板厚3.8mm以下の場合の耐熱衝撃温度は175℃である（参考文献６参照）。
参考文献６に記載されたテンパックスフロートのデータから、リード端子３の上側のガラス部２の厚みと同じ板厚のテンパックスフロートの耐熱衝撃温度は、175℃と推定できる。なお、リード端子３の上側のガラス部２の厚みは、後述するように0.9mmである。
Na2O-Al2O3-B2O3-SiO2とホウケイ酸ガラスとの耐熱衝撃温度の熱膨張係数比は、
テンパックス/Na2O-Al2O3-B2O3-SiO2＝32.5/42.5
である。
上記熱膨張係数比から、Na2O-Al2O3-B2O3-SiO2の耐熱衝撃温度を約135℃と推定した。そして、この耐熱衝撃温度をコバールとNa2O-Al2O3-B2O3-SiO2の限界温度差と仮定した。
次に、この限界温度差を考慮して、蓋７と筐体１０とがシールされる金属部１の壁上面からガラス部２の界面までの距離を設定する。例えば、当該距離を長く設定することにより、金属部１の体積が大きくなり（熱容量が大きくなり）、金属部１とガラス部２との温度差を開きにくくすることができる。
本実施例では、金属部１の壁上面からガラス部２の界面までの距離を1.2mmとした。図４は、ガラス部２の設置位置の例を示す説明図である。図４（ａ）には、本発明を適用する前のパッケージの正面図が示されている。図４（ｂ）には、本発明を適用したパッケージの正面図が示されている。なお、図４に示す白抜き矢印は、金属部１とガラス部２との界面に発生する熱による応力を示す。また、矢印の長さは、応力の強さを表す。図４に示すように、金属部１の壁上面からガラス部２の界面までの距離（図４に示す距離ｅ）を1.2mmと設定することにより、金属部１とガラス部２との温度差が開きにくくなり、金属部１とガラス部２との界面に発生する熱による応力が小さくなる。
リード端子３の、パッケージの厚み方向（図４における垂直方向）の設置位置は、一般的にパッケージの厚み方向の中心に設定される。そのため、金属部１の壁上面からガラス部２の界面までの距離を0.8mmから1.2mmにすると、リード端子３の上側のガラス部２の厚み（図４に示す距離ａ）が、1.0mmから0.9mmへと薄くなる。つまり、リード端子３は、ガラス部２の厚み方向の中心線より上側に配置されることになる。これにより、上述したように、シール部分からの熱がリード端子３に伝わりやすくなり、金属部１とガラス部２との温度差がより開きにくくなる。このようなリード端子３の配置は、リード端子３より蓋側と底側で分割した予備形成ガラスを用いることにより、より容易に実現される。例えば、蓋側の厚みが底側の厚みより薄く分割された予備形成ガラスを準備すればよい。
シール工程中に、金属部１とガラス部２との界面付近に熱電対を貼り付けて、金属部１とガラス部２の温度を測定したところ、図５に示すように、ガラス部２の温度が135℃以下であることが確認できた。図５は、シール工程中における、金属部１とガラス部２の温度の測定結果の一例を示す説明図である。図５には、ガラス部２の上側にある金属部１の右端、中央右、中央左、左端（図４（ｂ）における右端、中央右、中央左、左端）、およびガラス部２の中央左、中央右（図４（ｂ）における中央左、中央右）における温度の測定結果を表すグラフが示されている。この温度測定では、予めシールされた蓋７と筐体１０のシール部分と、ガラス部２とに熱電対を貼り付け、シール工程の条件でYag（Yttrium Aluminum Garnet）レーザをシール部分に照射して直接温度を測定した。
最後に、当該パッケージをリークテストに供したが、問題なく合格した。
なお、本実施例では、ガラス部２の構造がNa2O-Al2O3-B2O3-SiO2である場合を例にしたが、ガラス部２にその他のガラスを採用してもよい。その場合は、採用したガラスの熱伝導率および熱膨張係数から当該ガラスの耐熱衝撃温度を求めればよい。
また、本実施例では、パッケージの全体の厚みが5mm、大きさが□50mmである場合を例にしたが、局所加熱のシール方法を採用するパッケージであれば、パッケージの厚み、大きさはそれ以外のサイズであってもよい。また、リード端子のピッチはいくつであってもよい。つまり、１つの端子封着穴に封着するリード端子の本数はいくつあってもよい。
また、金属部１の熱伝導率とガラスの熱伝導率との差をより小さくするために、金属部１の熱容量をより大きくする（体積をより大きくする）ことが望ましい。例えば、切削でパッケージの形状を製作する場合には、金属部１の熱容量を大きくするために、筐体１０の内側の四隅に柱の形状を残しておくことが望ましい。それにより、ガラス部２が破損したり、金属部１とガラス部２との界面が剥離したりすることをより回避しやすくなる。
本発明は、特により多くのピンの搭載を要求される高集積回路における分野に適する。
図６は、本発明によるパッケージの主要部を示す説明図である。図６に示すように、本発明によるパッケージは、集積回路を気密封止するパッケージであって、上部が開いた金属製の筐体１０と蓋７とを備え、筐体１０は、壁面に複数のリード端子（図１に示すリード端子３に相当）を封着するガラス部２を有し、ガラス部２は、当該ガラス部２の上側にある壁面の垂直方向の厚さが、当該ガラス部２を形成するガラスと壁面を形成する金属（図２に示す金属部１に相当）との温度差の限界値に応じて決定された厚さになるように、壁面に形成されている。
そのような構成によれば、狭ピッチを実現でき、パッケージのピン総数を増やすことができるとともに、シール工程における局所加熱によるガラス部２の破損や剥離を回避することができる。つまり、高集積回路を気密封止でき、かつ耐圧構造を有するパッケージを実現することができる。
また、ガラス部２の上側にある壁面の垂直方向の厚さは、筐体１０と蓋７とのシール工程中における当該ガラス部２を形成するガラスと壁面を形成する金属との温度差が、当該ガラスの熱伝導率および熱膨張係数をもとに算出された当該ガラスの耐熱衝撃温度を超えない厚さに設定されていてもよい。そのような構成によれば、ガラス部２と金属部１との温度差の限界値を正確に求めることができ、シール工程における局所加熱によるガラス部２の破損や剥離を確実に回避することができる。
また、ガラス部２の奥行は、筐体１０の内側に突き出たリード端子の長さに合わせて設定されていてもよい。そのような構成によれば、筐体１０の内部に突き出たリード端子３を下側から支えることができるので、１つのリード端子３に対して複数本のワイヤを接続した場合でも、ボンディング荷重などによる破損を回避することができる。
また、ガラス部２が、当該ガラス部２の垂直方向の中心より上側にリード端子３が設置されるように形成されていてもよい。そのような構成によれば、シール部分からの熱がリード端子３に伝わりやすくなる。つまり、金属部１の温度上昇を抑えることができ、局所加熱によるシール工程において金属部１とガラス部２との温度差が限界温度差を越えにくくなる。
また、筐体１０の壁面とガラス部２との界面が波型に形成されていてもよい。そのような構成によれば、筐体１０の壁面を形成する金属の膨張による圧力が各山（または各谷）に分散され、壁面を形成する金属とガラス部２との界面がより剥離しづらくなる。
また、筐体１０の内側の四隅に柱の形状を有してもよい。そのような構成によれば、ガラス部２が破損したり、筐体１０の壁面とガラス部２との界面が剥離したりすることをより回避しやすくなる。
１ 金属部
２ ガラス部
３ リード端子
４ ワイヤ
５ 搭載部品
６ 導電性接着剤
７ 蓋
１０ 筐体
１１ 端子封着穴

Claims (10)

  1. 集積回路を気密封止するパッケージであって、
    上部が開いた金属製の筐体と蓋とを備え、
    前記筐体は、壁面に複数のリード端子を封着するガラス部を有し、
    前記ガラス部は、当該ガラス部の上側にある前記壁面の垂直方向の厚さが、前記筐体と前記蓋とのシール工程中における当該ガラス部を形成するガラスと前記壁面を形成する金属との温度差が、当該ガラスの熱伝導率および熱膨張係数をもとに算出された当該ガラスの耐熱衝撃温度を超えない厚さになるように、前記壁面に形成されている
    ことを特徴とするパッケージ。
  2. ガラス部の奥行は、筐体の内側に突き出たリード端子の長さに合わせて設定されている
    請求項１に記載のパッケージ。
  3. ガラス部は、当該ガラス部の垂直方向の中心より上側にリード端子が設置されるように形成されている
    請求項１または請求項２に記載のパッケージ。
  4. 筐体の壁面とガラス部との界面が波型に形成されている
    請求項１から請求項３のうちのいずれか１項に記載のパッケージ。
  5. 筐体の内側の四隅に柱の形状を有する
    請求項１から請求項４のうちのいずれか１項に記載のパッケージ。
  6. 上部が開いた金属製の筐体と蓋とにより集積回路を気密封止するパッケージの製造方法であって、
    複数のリード端子を封着可能なガラス部を前記筐体の壁面に形成する際に、前記筐体と前記蓋とのシール工程中における当該ガラス部を形成するガラスと前記壁面を形成する金属との温度差が、当該ガラスの熱伝導率および熱膨張係数をもとに算出された当該ガラスの耐熱衝撃温度を超えないように、当該ガラス部の上側にある前記壁面の垂直方向の厚さを決定し、
    当該ガラス部の上側にある前記壁面の垂直方向の厚さが決定した前記厚さになるように、当該ガラス部を前記壁面に形成する
    ことを特徴とするパッケージの製造方法。
  7. ガラス部の奥行を、筐体の内側に突き出たリード端子の長さに応じた長さにする
    請求項６に記載のパッケージの製造方法。
  8. 筐体の壁面に設けられた端子封着穴に、封着するリード端子の上側と下側とに分割して成形した予備形成ガラスを嵌め込んで前記筐体と共に焼成することにより、ガラス部を前記壁面に形成する
    請求項６または請求項７に記載のパッケージの製造方法。
  9. 分割された上側の予備形成ガラスの垂直方向の厚さを、下側の予備形成ガラスの垂直方向の厚さよりも薄く成形する
    請求項８に記載のパッケージの製造方法。
  10. 筐体の壁面とガラス部との界面を波型に形成する
    請求項６から請求項９のうちのいずれか１項に記載のパッケージの製造方法。
JP2014115548A 2014-06-04 2014-06-04 パッケージおよびパッケージの製造方法 Active JP6381021B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014115548A JP6381021B2 (ja) 2014-06-04 2014-06-04 パッケージおよびパッケージの製造方法
EP15166568.4A EP2953163B1 (en) 2014-06-04 2015-05-06 Package and method for fabricating package
US14/727,049 US9820400B2 (en) 2014-06-04 2015-06-01 Package and method for fabricating package
CN201510300993.9A CN105321887B (zh) 2014-06-04 2015-06-03 封装体及用于制造封装体的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014115548A JP6381021B2 (ja) 2014-06-04 2014-06-04 パッケージおよびパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2015230937A JP2015230937A (ja) 2015-12-21
JP6381021B2 true JP6381021B2 (ja) 2018-08-29

Family

ID=53442460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014115548A Active JP6381021B2 (ja) 2014-06-04 2014-06-04 パッケージおよびパッケージの製造方法

Country Status (4)

Country Link
US (1) US9820400B2 (ja)
EP (1) EP2953163B1 (ja)
JP (1) JP6381021B2 (ja)
CN (1) CN105321887B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6381021B2 (ja) * 2014-06-04 2018-08-29 Ｎｅｃスペーステクノロジー株式会社 パッケージおよびパッケージの製造方法
JP6319490B1 (ja) * 2017-03-23 2018-05-09 住友大阪セメント株式会社 光変調器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381080A (en) * 1962-07-02 1968-04-30 Westinghouse Electric Corp Hermetically sealed semiconductor device
US3320351A (en) * 1965-01-29 1967-05-16 Mannes N Glickman Miniature circuit housing
FR2121454B1 (ja) * 1971-01-14 1977-01-28 Materiel Telephonique
US4412093A (en) * 1981-09-16 1983-10-25 Isotronics, Inc. Microcircuit flat pack with integral shell
JPS6092839U (ja) * 1983-11-30 1985-06-25 関西日本電気株式会社 フラツトパツケ−ジ
JPH04207056A (ja) * 1990-11-30 1992-07-29 Shinko Electric Ind Co Ltd マルチチップモジュール装置の製造方法とそれに用いるキャップ付枠体
US5315155A (en) * 1992-07-13 1994-05-24 Olin Corporation Electronic package with stress relief channel
JPH06236934A (ja) * 1993-02-09 1994-08-23 Toshiba Corp ガラス封止型半導体装置
JPH07202053A (ja) * 1993-12-29 1995-08-04 Toshiba Corp 半導体装置
JP3201180B2 (ja) * 1994-10-21 2001-08-20 株式会社村田製作所 電子部品のシール構造
US20030068907A1 (en) * 2001-10-09 2003-04-10 Caesar Morte Hermetically sealed package
JP2003163300A (ja) * 2001-11-26 2003-06-06 Fuji Denka:Kk 気密パッケージの封止方法
JP2005019897A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4785188B2 (ja) 2006-03-08 2011-10-05 エヌイーシー ショット コンポーネンツ株式会社 金属パッケージおよびその製造方法
CN103268870B (zh) * 2013-06-17 2016-03-02 浙江长兴电子厂有限公司 玻璃封接电子元器件的封装结构
JP6381021B2 (ja) * 2014-06-04 2018-08-29 Ｎｅｃスペーステクノロジー株式会社 パッケージおよびパッケージの製造方法

Also Published As

Publication number Publication date
US20150359121A1 (en) 2015-12-10
CN105321887A (zh) 2016-02-10
EP2953163A2 (en) 2015-12-09
EP2953163A3 (en) 2015-12-30
US9820400B2 (en) 2017-11-14
CN105321887B (zh) 2019-05-28
EP2953163B1 (en) 2018-12-05
JP2015230937A (ja) 2015-12-21

Similar Documents

Publication Publication Date Title
JP5445344B2 (ja) 電力用半導体装置
US9516748B2 (en) Circuit board, electronic module and illuminating device having the circuit board, and method for manufacturing the circuit board
US20140246783A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP6371002B1 (ja) 温度センサ
JP2010027813A (ja) 電力用半導体装置
TW201138028A (en) Package for housing semiconductor element and semiconductor device using the same
KR20160106065A (ko) 저항기 및 저항기의 제조 방법
JP6381021B2 (ja) パッケージおよびパッケージの製造方法
KR100711552B1 (ko) 볼 그리드 어레이를 포함하는 파워 반도체 장착 패키지
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
CN106415827A (zh) 冷却器一体型半导体模块
JP6391430B2 (ja) 電子制御装置およびその製造方法
US5036584A (en) Method of manufacture of copper cored enclosures for hybrid circuits
JP2008294390A (ja) モジュール構成
CN104602445A (zh) 一种适用于铝基电路板的直插式端子
CN111354684A (zh) 一种芯片基板及其制作方法、封装芯片及其封装方法
US5126511A (en) Copper cored enclosures for hybrid circuits
JP2007281245A (ja) 電子装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP2019140321A (ja) 電子部品搭載用基板、及び、電子デバイス
JP2007281245A5 (ja)
JP2006332599A (ja) 電子装置
JP2008204808A (ja) 半導体装置用気密端子
JP6543226B2 (ja) 電子装置
JP2006041363A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180726

R150 Certificate of patent or registration of utility model

Ref document number: 6381021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150