JP2008204808A - 半導体装置用気密端子 - Google Patents

半導体装置用気密端子 Download PDF

Info

Publication number
JP2008204808A
JP2008204808A JP2007039606A JP2007039606A JP2008204808A JP 2008204808 A JP2008204808 A JP 2008204808A JP 2007039606 A JP2007039606 A JP 2007039606A JP 2007039606 A JP2007039606 A JP 2007039606A JP 2008204808 A JP2008204808 A JP 2008204808A
Authority
JP
Japan
Prior art keywords
semiconductor device
base
airtight terminal
airtight
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007039606A
Other languages
English (en)
Inventor
Hiroshi Nakai
博 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007039606A priority Critical patent/JP2008204808A/ja
Publication of JP2008204808A publication Critical patent/JP2008204808A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Abstract

【課題】気密端子の放熱特性を確保しつつ、気密特性についての信頼性の低下を回避し、更に、製造コストの増加を抑制した半導体装置用気密端子を提供する。
【解決手段】貫通孔が形成され、搭載される半導体装置の熱を外部へ放出するベースと、貫通孔に挿入され、半導体装置と外部装置とを電気的に接続するリードと、リードとベースとを電気的に絶縁して固定し、貫通孔からの空気の出入りを遮断するように、気密封着手法によって貫通孔に形成される封着ガラスとを備え、貫通孔の内壁には、ニッケルおよびボロンを含む合金皮膜処理が施されている。
【選択図】図3

Description

本発明は、気密端子に関し、特に、放熱特性が必要とされる半導体素子が搭載される半導体装置用気密端子に関する。
半導体装置用気密端子には、搭載された半導体素子を保護するために、気密性が要求される。そして、近年、半導体素子の高出力化に伴い、半導体素子の動作時の発熱エネルギーは、益々増加傾向にある。このことによって、半導体素子を搭載する半導体装置用気密端子には、半導体素子で生じる熱を、半導体用パッケージを介して効率よく外部に放熱することが要求されている。
上記した要求を充足するものとして、特許文献1の半導体装置用気密端子(以下、従来の気密端子という)がある。図5は、従来の気密端子105の外観図である。図6は、従来の気密端子105のY−Y’線に沿った断面図である。図5及び図6に示す通り、従来の気密端子105は、ベース101とガラス層103とリード104とで構成される。ベース101は、貫通孔102を有し、熱伝導性に優れた無酸素銅から成る。リード104は、貫通孔102に挿入され、ベース101に搭載される半導体素子と外部回路とを接続し、鉄ニッケル合金から成る。ガラス層103は、貫通孔102に形成され、リード104とベース101とを電気的に絶縁して固定し、貫通孔102からの空気の出入りを遮断する。
ここで、ベース101の熱膨張係数は166×10-7/℃であり、そして、ガラス層103の熱膨張係数を130×10-7/℃とし、リード104の熱膨張係数を98×10-7/℃としている。この様に、リード104の熱膨張係数はガラス層103の熱膨張係数よりも低く設定され、ガラス層103の熱膨張係数はベース101の熱膨張係数よりも低く設定されている。つまり、ベース101、ガラス層103、リード104の順に、熱膨張係数を低くする設定とすることによって、ガラス層103を封着する際に、ベース101からガラス層103に対して圧縮応力を作用させて、リード104を固着させる構成(気密封着させる構成)である。このことによって、従来の気密素子は、熱伝導性に優れた無酸素銅から成るベース101によって半導体素子の熱を効率よく半導体用パッケージの外部に放出しつつ、貫通孔102からの空気の出入りを遮断している。
ここで、ベース101を形成する無酸素銅材は、ガラス層103の気密封着時の加熱(約900℃)で軟化する。図7は、気密端子のベースに用いられる、無酸素銅材及び鉄材の気密封着処理(約900℃の加熱処理)前後のビッカース硬さ(Vickers Hardness)を説明するための図である。図7に示す通り、無酸素銅材のビッカース硬さは、加熱処理前には平均116HVであるが、加熱処理後には平均36HVとなる。また、鉄材のビッカース硬さは、加熱処理前には平均153HVであるが、加熱処理後には平均101HVとなる。このように、無酸素銅材及び鉄材は、気密封着温度の約900℃に加熱されることでビッカース硬さが低下し、特に無酸素銅材のビッカース硬さは大きく低下する。具体的には、加熱処理後の無酸素銅材のビッカース硬さは、加熱処理後の鉄材のビッカース硬さの3分の1程度である。すなわち、加熱処理によって無酸素銅材は、鉄材よりも大幅に軟化する。このことから、ベースに鉄材を用いた場合に比べて無酸素銅材を用いた場合には、ベース101、ガラス層103、リード104の順に熱膨張係数を低くする上記した設定としても、ベース101からガラス層103(封着ガラス)に対して働く圧縮応力は無酸素銅材の軟化現象によって緩和される。この結果として、気密端子の気密性が低下する。そこで、従来の気密端子では、気密封着前にベース101を形成する無酸素銅材に予備酸化処理を行うことで、ベース101とガラス層103との濡れ性や密着性を向上させて、気密端子の気密性を確保している。
また、従来の気密端子では、ガラス層103の熱膨張係数を高くして上記した値(130×10-7/℃)にするために、ガラス層103のアルカリ成分を増加させている。このことによって、ガラス層103の軟化温度が低くなり、気密端子の信頼性、特に、耐熱特性及び耐酸/アルカリ特性が劣化する。そこで、従来の気密端子では、高軟化温度及び高強度のセラミックガラス106(図6を参照)を最表層に積層させたガラス層103を用いることによって、気密端子の信頼性を確保している。
特開2001−326002号公報
しかしながら、上記した従来の気密端子では、ガラス層103の厚み方向に異種のガラス(セラミックガラス)を積層し、又は、ガラスの成分比率を傾斜させてセラミックガラスを表層に形成するために、ガラス層103の加工が煩雑となる。また、ベース101に対する予備酸化処理が必要となる。この結果として、従来の気密端子には、製造コストが増加するという問題がある。
また、従来の気密端子では、ガラス層103において、中央部のガラスの熱膨張係数と表層のセラミックガラスの熱膨張係数との差が大きい。このため、従来の気密端子には、中央部のガラスと表層のセラミックガラスとの界面、すなわちガラス層103の内部でクラックが発生するという問題がある。更に、従来の気密端子には、気密封着処理後の工程での加熱冷却によってガラス層103が膨張及び収縮することで、ガラス層103内部のクラックの進行が速められるという問題がある。この結果として、従来の気密端子には、気密特性についての信頼性の低下が問題となる。
それ故に、本発明の目的は、気密端子の放熱特性を確保しつつ、気密特性についての信頼性の低下を回避し、更に、製造コストの増加を抑制した半導体装置用気密端子を提供することを目的とする。
上記目的を達成させるために、本発明は、半導体装置をパッケージするために用いられる半導体装置用気密端子に向けられている。そして、本発明の半導体装置用気密端子は、貫通孔が形成され、搭載される半導体装置の熱を外部へ放出するベースと、貫通孔に挿入され、半導体装置と外部装置とを電気的に接続するリードと、リードとベースとを電気的に絶縁して固定し、貫通孔からの空気の出入りを遮断するように、気密封着手法によって貫通孔に形成される封着ガラスとを備え、貫通孔の内壁には、ニッケルおよびボロンを含む合金皮膜処理が施されている。
好ましくは、合金皮膜は、更にタングステンを含むとよい。
また、ベースは、半導体装置を搭載する、ベースに一体形成された素子搭載部を含んでもよい。
また、ベースは、無酸素銅又は銅合金で構成され、封着ガラスは、ソーダ系ガラスで構成され、リードは、鉄−ニッケル合金で構成されてもよい。
また、ベースは、無酸素銅又は銅合金を含むクラッド材で構成され、封着ガラスは、ソーダ系ガラスで構成され、リードは、鉄−ニッケル合金で構成されてもよい。
また、好ましくは、貫通孔の内壁のビッカース硬度は、測定荷重100gで100HV以上となるとよい。
また、銅合金は、銅−鉄系合金であってもよい。
本発明によれば、めっき処理(合金皮膜処理)によって熱伝導性の高い無酸素銅から成るベースの表面硬度を高くすることでガラス層(封着ガラス)に充分な圧縮応力を加えることができる。このことから、圧縮応力を増加させるためにガラス層のアルカリ成分を増やす必要が無いので、ガラス層の表面にセラミックガラスを形成する必要も無くなる。また、本発明によれば、ベースに対する予備酸化処理も不要となる。
この結果として、本発明によれば、高い放熱性と気密特性についての高い信頼性を有し、製造コストの増加を抑制した半導体装置用気密端子を実現できる。
(本発明の実施形態)
図1は、本発明の一実施形態に係る半導体装置用気密端子5の斜視図である。図2は、半導体装置用気密端子5の上面図である。図3は、半導体装置用気密端子5のA−A断面の構成を示す断面図である。図1〜図3に示す通り、半導体装置用気密端子5(以下、単に、気密端子5という)は、ベース1と封着ガラス3とリード4とで構成される。ベース1は、半導体素子(図示せず)を搭載する素子搭載部1aと貫通孔2とを有する。ベース1は、熱伝導特性に優れた無酸素銅から成る。貫通孔2の内壁には、耐熱性に優れる硬質めっきであるNi−B−W(ニッケル−ボロン−タングステン)めっき(合金皮膜)が施されている。また、貫通孔2には、リード4が挿入される。封着ガラス3は、貫通孔2とリード4との隙間に充填される。リード4は、ベース1の素子搭載部1aに搭載されるレーザダイオード等の半導体素子と外部回路とを接続し、鉄−ニッケル合金から成る。また、封着ガラス3は、ベース1とリード4とを電気的に絶縁して固定し、貫通孔2からの空気の出入りを遮断する。封着ガラス3は、耐熱性及び耐薬品性に優れるソーダ系ガラスから成る。
ベース1(無酸素銅)の熱膨張係数は166×10-7/℃であり、封着ガラス3(ソーダ系ガラス)の熱膨張係数は、95×10-7/℃であり、リード4(鉄−ニッケル合金)の熱膨張係数は、95×10-7/℃である。つまり、封着ガラス3の熱膨張係数は、ベース1の熱膨張係数より小さく、リード4の熱膨張係数と同程度である。
図3は、Ni−B−Wめっき(合金皮膜処理)を施した無酸素銅材の加熱処理前後(気密封着処理前後)のビッカース硬さを示す図である。図4に示す通り、Ni−B−Wめっきのめっき厚が15μmのときには、Ni−B−Wめっきを施した無酸素銅材の加熱処理後(気密封着処理前後)のビッカース硬さ(試験荷重100gで測定)は、100〜120HVとなる。ここで、図7を用いて既に説明した通り、鉄材の加熱処理後(気密封着処理前後)のビッカース硬さは、平均101HVである。従って、Ni−B−Wめっき(15μm)を施した無酸素銅材の加熱処理後(気密封着処理前後)のビッカース硬さは、鉄材の加熱処理後(気密封着処理前後)のビッカース硬さと同等である。
以上に説明した通り、本発明の気密端子5は、貫通孔2の内壁に耐熱性に優れる硬質めっきを施している。このことによって、気密封着処理後であっても、貫通孔2の内壁(膜厚15μmの硬質めっき処理を施した無酸素銅材)は、気密封着処理後の鉄材と同等の高度を有している。つまり、気密封着処理後であっても、貫通孔2の内壁は、軟化しない。加えて、既に説明した通り、封着ガラス3の熱膨張係数は、ベース1の熱膨張係数より小さく、リード4の熱膨張係数と同程度であるので、ベース1から封着ガラス3に対して圧縮応力が作用し、また、封着ガラス3を介してリード4に対して圧縮応力が作用する。
このため、本発明の気密端子5は、従来の気密端子105(図6を参照)とは異なり、気密特性を確保するために、貫通孔2と封着ガラス3との濡れ性及び密着性を向上させる予備酸化処理をベース1に施す必要がない。また、本発明の気密端子5は、従来の気密端子105とは異なり、気密性を確保するために、アルカリ成分を増やして封着ガラス3の熱膨張係数を引き上げる必要がない。このことによって、本発明の気密端子5は、封着ガラス3の表層にセラミックガラスを設ける必要がなく、このことから、封着ガラス3の内部のクラック発生を抑制できる。
以上のことから、本発明の気密端子5は、高い放熱特性を確保しつつ、従来の気密端子105よりも製造コストを抑制でき、気密特性についての信頼性を向上させることができる。
なお、以上では、気密端子5のベース1に半導体搭載部1aを一体形成した構成について説明したが、半導体搭載部1aを別個の部品として構成してもよい。
また、ベース1は、高い熱伝導特性を有するのであれば、一般的な銅、銅−鉄系合金等の銅合金、銅又は銅合金を含むクラッド材等から成ってもよい。
また、封着ガラス3は硼珪酸ガラスから成ってもよく、リード4は鉄−ニッケル−コバルト合金から成ってもよく、硬質めっきは、Ni−B(ニッケル−ボロン)めっきでもよい。
また、貫通孔2の内壁に施される硬質めっきの膜厚は、15μmには限られず、所望の気密特性を満たすことができる膜厚であればよい。
また、ベース1、封着ガラス3及びリード4の熱膨張係数の関係は、圧縮封着が可能な関係であればよく、例えば、ベース1、封着ガラス3、リード4の順に熱膨張係数が小さくなる関係でもよい。
本発明は、放熱特性が必要とされる半導体装置用気密端子等において、製造コストを抑制しつつ、気密特性についての高い信頼性を確保したい場合等に有用である。
本発明の一実施形態に係る半導体装置用気密端子5の斜視図 半導体装置用気密端子5の上面図 半導体装置用気密端子5のA−A断面の構成を示す断面図 Ni−B−Wめっきを施した無酸素銅材の加熱処理前後(気密封着処理前後)のビッカース硬さを示す図 従来の気密端子105の外観図 従来の気密端子105のY−Y’線に沿った断面図 気密端子のベースに用いられる、無酸素銅材及び鉄材の気密封着処理(約900℃の加熱処理)前後のビッカース硬さを説明するための図
符号の説明
1、101 ベース
1a 半導体素子搭載部
2、102 貫通孔
3 封着ガラス
4、104 リード
5、105 気密端子
6 めっき層
103 ガラス層
106 セラミックガラス

Claims (7)

  1. 半導体装置をパッケージするために用いられる半導体装置用気密端子であって、
    貫通孔が形成され、搭載される前記半導体装置の熱を外部へ放出するベースと、
    前記貫通孔に挿入され、前記半導体装置と外部装置とを電気的に接続するリードと、
    前記リードと前記ベースとを電気的に絶縁して固定し、前記貫通孔からの空気の出入りを遮断するように、気密封着手法によって前記貫通孔に形成される封着ガラスとを備え、
    前記貫通孔の内壁には、ニッケルおよびボロンを含む合金皮膜処理が施されていることを特徴とする、半導体装置用気密端子。
  2. 前記合金皮膜は、更にタングステンを含むことを特徴とする、請求項1に記載の半導体装置用気密端子。
  3. 前記ベースは、前記半導体装置を搭載する、前記ベースに一体形成された素子搭載部を含むことを特徴とする、請求項1又は2に記載の半導体装置用気密端子。
  4. 前記ベースは、無酸素銅又は銅合金で構成され、
    前記封着ガラスは、ソーダ系ガラスで構成され、
    前記リードは、鉄−ニッケル合金で構成されることを特徴とする、請求項1〜3のいずれかに記載の半導体装置用気密端子。
  5. 前記ベースは、無酸素銅又は銅合金を含むクラッド材で構成され、
    前記封着ガラスは、ソーダ系ガラスで構成され、
    前記リードは、鉄−ニッケル合金で構成されることを特徴とする、請求項1〜3のいずれかに記載の半導体装置用気密端子。
  6. 前記貫通孔の内壁のビッカース硬度は、測定荷重100gで100HV以上となることを特徴とする、請求項1〜5のいずれかに記載の半導体装置用気密端子。
  7. 前記銅合金は、銅−鉄系合金であることを特徴とする、請求項4又は5に記載の半導体装置用気密端子。
JP2007039606A 2007-02-20 2007-02-20 半導体装置用気密端子 Pending JP2008204808A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007039606A JP2008204808A (ja) 2007-02-20 2007-02-20 半導体装置用気密端子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007039606A JP2008204808A (ja) 2007-02-20 2007-02-20 半導体装置用気密端子

Publications (1)

Publication Number Publication Date
JP2008204808A true JP2008204808A (ja) 2008-09-04

Family

ID=39782079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007039606A Pending JP2008204808A (ja) 2007-02-20 2007-02-20 半導体装置用気密端子

Country Status (1)

Country Link
JP (1) JP2008204808A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087139A (ja) * 2008-09-30 2010-04-15 Mitsubishi Electric Corp 気密端子
EP2472680A4 (en) * 2010-01-27 2016-04-27 Mitsubishi Electric Corp SEMICONDUCTOR LASER MODULE
JP2016119492A (ja) * 2011-03-07 2016-06-30 ショット アクチエンゲゼルシャフトSchott AG ハウジング

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087139A (ja) * 2008-09-30 2010-04-15 Mitsubishi Electric Corp 気密端子
EP2472680A4 (en) * 2010-01-27 2016-04-27 Mitsubishi Electric Corp SEMICONDUCTOR LASER MODULE
JP2016119492A (ja) * 2011-03-07 2016-06-30 ショット アクチエンゲゼルシャフトSchott AG ハウジング
US9807897B2 (en) 2011-03-07 2017-10-31 Schott Ag Glass system for hermetically joining Cu components, and housing for electronic components

Similar Documents

Publication Publication Date Title
US9831632B2 (en) Laser component and method of producing it
JP3988735B2 (ja) 半導体装置及びその製造方法
JP4989552B2 (ja) 電子部品
JP2012079827A (ja) 半導体発光装置及び光源装置
WO2018173921A1 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
TWI722227B (zh) 貫通電極基板及安裝基板
JP7211949B2 (ja) セラミックス回路基板
JP2016051778A (ja) 金属−セラミックス接合基板
JP2008091959A (ja) 半導体装置の製造方法
JP2010219441A (ja) 電子部品収納用パッケージ
JP2008204808A (ja) 半導体装置用気密端子
JP6840310B2 (ja) 密封電子モジュールのウェーハスケール製造のための工程
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
JP7366214B2 (ja) 発光素子搭載用基板および発光装置
JP7299672B2 (ja) セラミックス回路基板及びその製造方法
JP2007109904A (ja) 半導体チップの実装構造
JP4851287B2 (ja) 半導体装置用気密端子
JP2010080562A (ja) 電子部品収納用パッケージ
JP6381021B2 (ja) パッケージおよびパッケージの製造方法
JP2001326002A (ja) 気密端子
JP6618745B2 (ja) 電子部品
JP2014027281A (ja) 基板処理装置
JP2019067802A (ja) セラミックス回路基板及びその製造方法
JP2010232328A (ja) 気密封止型半導体装置およびその製造方法
JP2008124212A (ja) 半導体装置用気密端子