JP7366214B2 - 発光素子搭載用基板および発光装置 - Google Patents

発光素子搭載用基板および発光装置 Download PDF

Info

Publication number
JP7366214B2
JP7366214B2 JP2022137726A JP2022137726A JP7366214B2 JP 7366214 B2 JP7366214 B2 JP 7366214B2 JP 2022137726 A JP2022137726 A JP 2022137726A JP 2022137726 A JP2022137726 A JP 2022137726A JP 7366214 B2 JP7366214 B2 JP 7366214B2
Authority
JP
Japan
Prior art keywords
conductor
light emitting
substrate
emitting element
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022137726A
Other languages
English (en)
Other versions
JP2022173218A (ja
Inventor
洋二 古久保
雅徳 案浦
武 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2022173218A publication Critical patent/JP2022173218A/ja
Application granted granted Critical
Publication of JP7366214B2 publication Critical patent/JP7366214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Lasers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

開示の実施形態は、発光素子搭載用基板および発光装置に関する。
従来、発光素子を搭載するための発光素子搭載用基板として、絶縁基板上に形成される発光素子接続端子パッドおよび外部接続端子パッドと、絶縁基板上に形成され、かかる両方のパッドの間を電気的に接続する導体配線とを有する基板が知られている（例えば、特許文献１参照）。
特開２０１０－１９９１６７号公報
実施形態の一態様に係る発光素子搭載用基板は、セラミックスで構成される基板と、前記基板のおもて面に設けられ、発光素子が搭載される素子用端子と、前記基板に設けられ、外部電源が接続される電源用端子と、前記基板の内部に設けられ、前記素子用端子と前記電源用端子を電気的に接続する配線部と、を備える。また、前記配線部は、前記基板の面方向に延びる第１導体と、前記第１導体に対して前記おもて面とは反対側に略平行に延び、前記第１導体と並列に接続される第２導体と、前記基板の厚み方向に延び、前記素子用端子と前記第１導体とを接続する第１ビア導体と、前記基板の厚み方向に延び、前記電源用端子と前記第１導体とを接続する第２ビア導体と、前記基板の厚み方向に延び、前記第１導体と前記第２導体とを接続する第３ビア導体および第４ビア導体と、を有する。また、前記基板を上面視した場合に、前記第３ビア導体は、前記第１ビア導体より前記電源用端子側に配置され、前記第４ビア導体は、前記第２ビア導体より前記素子用端子側に配置される。また、前記第１ビア導体と前記第３ビア導体との間および前記第２ビア導体と前記第４ビア導体との間は、いずれも前記第１導体の単線構造である。
また、実施形態の一態様に係る発光装置は、上記に記載の発光素子搭載用基板と、前記発光素子搭載用基板の前記素子用端子に搭載される発光素子と、を備える。
図１Ａは、実施形態に係る発光素子搭載用基板の斜視図である。 図１Ｂは、図１Ａに示すＡ－Ａ線の矢視断面図である。 図１Ｃは、図１Ａに示すＢ－Ｂ線の矢視断面図である。 図１Ｄは、図１Ａに示すＣ－Ｃ線の矢視断面図である。 図１Ｅは、図１Ａに示すＤ－Ｄ線の矢視断面図である。 図２は、実施形態の変形例１に係る発光素子搭載用基板の断面図である。 図３は、実施形態の変形例２に係る発光素子搭載用基板の断面図である。 図４は、実施形態の変形例３に係る発光素子搭載用基板の断面図である。 図５は、実施形態の変形例４に係る発光素子搭載用基板の断面図である。 図６は、実施形態の変形例５に係る発光素子搭載用基板の断面図である。 図７Ａは、実施形態の変形例６に係る発光素子搭載用基板の断面図である。 図７Ｂは、実施形態の変形例６に係る発光素子搭載用基板の別の断面図である。 図８は、実施形態に係る発光素子搭載用基板の一製造工程を示す平面図である。 図９は、実施形態に係る発光素子搭載用基板の別の一製造工程を示す平面図である。 図１０は、実施形態に係る発光素子搭載用基板の別の一製造工程を示す平面図である。 図１１は、実施形態に係る発光素子搭載用基板の別の一製造工程を示す断面図である。
上記した従来の技術では、配線導体のインダクタンスを低減することが困難であることから、外部電源で発光素子をパルス駆動させる際に、パルス波形が矩形状から減衰してしまう場合があった。このため、発光素子の発光出力に大きなばらつきが生じる恐れがあった。下記に示す実施形態の一態様は、上記に鑑みてなされたものである。
以下、添付図面を参照して、本願の開示する発光素子搭載用基板および発光装置の実施形態について説明する。なお、この発明は発光素子搭載用基板または発光装置に限定されるものではなく、発光素子以外の発熱性を有する電気素子全般を搭載する基板や装置に適用できることは言うまでもない。
ここで、発熱性を有する電気素子としては、大規模集積回路（ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）、レーザダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ）および発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などを挙げることができる。以下に示す実施形態は、とりわけレーザダイオード用として有用なものとなる。
＜実施形態＞
最初に、実施形態に係る発光素子搭載用基板Ａ１の概要について、図１Ａ～図１Ｅを参照しながら説明する。図１Ａに示すように、実施形態に係る発光素子搭載用基板Ａ１は、セラミックスで構成される平板状の基板１０を備える。また、かかる基板１０のおもて面１０ａには、金属で構成される素子用端子１１ａ、１１ｂが設けられる。また、基板１０には、電源用端子１２ａ、１２ｂが設けられる。なお、この場合、図１Ａには、素子用端子１１ａ、１１ｂおよび電源用端子１２ａ、１２ｂを基板１０のおもて面１０ａに設けた構造を示しているが、電源用端子１２ａ、１２ｂは、基板１０のおもて面１０ａに限らず基板１０の端面１０ｃあるいは側面１０ｄに設けられてもよい。
素子用端子１１ａは、発光素子３０が搭載される端子である。素子用端子１１ｂは、素子用端子１１ａに搭載された発光素子３０がボンディングワイヤなどにより接続される端子である。また、電源用端子１２ａ、１２ｂは、図示しない外部電源が接続される端子である。
そして、図１Ｂ～図１Ｅに示すように、素子用端子１１ａと電源用端子１２ａとが配線部１４ａを介して電気的に接続され、素子用端子１１ｂと電源用端子１２ｂとが配線部１４ｂを介して電気的に接続される。
図１Ｂに示すように、配線部１４ａは、基板１０の内部に形成され、第１導体１５ａと、第２導体１６ａと、第１ビア導体１７ａと、第２ビア導体１８ａと、第３ビア導体１９ａと、第４ビア導体２０ａとを有する。
また、図１Ｃに示すように、配線部１４ｂも、基板１０の内部に形成され、第１導体１５ｂと、第２導体１６ｂと、第１ビア導体１７ｂと、第２ビア導体１８ｂと、第３ビア導体１９ｂと、第４ビア導体２０ｂとを有する。
なお、配線部１４ｂは配線部１４ａと同様の構成を有するため、以降の説明では配線部１４ａの構成を説明し、配線部１４ｂの説明は省略する。
第１導体１５ａと第２導体１６ａとは、いずれも金属で構成され、基板１０の面方向（すなわち、基板１０のおもて面１０ａと略平行）に延びる。言い換えると、第１導体１５ａおよび第２導体１６ａは、基板１０のおもて面１０ａの沿うように延びている。また、第１導体１５ａと第２導体１６ａとは、いずれも一端側が素子用端子１１ａの下方に到達するように延び、他端側が電源用端子１２ａの下方に到達するように延びる。すなわち、第１導体１５ａと第２導体１６ａとは、基板１０の内部で厚み方向（すなわち、基板１０のおもて面１０ａと略垂直）に並んで配置される。ここで、「金属で構成される」とは、一部に金属以外のたとえばセラミックスが含まれてもよいという意味である。以下も同様の意味である。
また、第２導体１６ａは、第１導体１５ａに対しておもて面１０ａとは反対側に配置される。すなわち、第２導体１６ａは、第１導体１５ａよりおもて面１０ａから離れて配置される。
第１ビア導体１７ａ～第４ビア導体２０ａは、いずれも金属で構成され、基板１０の厚み方向に延びる。第１ビア導体１７ａは、素子用端子１１ａの下方に配置され、かかる素子用端子１１ａと第１導体１５ａとの間を接続する。第２ビア導体１８ａは、電源用端子１２ａの下方に配置され、かかる電源用端子１２ａと第１導体１５ａとの間を接続する。
第３ビア導体１９ａは、素子用端子１１ａの下方に配置され、第１導体１５ａと第２導体１６ａとの間を接続する。第４ビア導体２０ａは、電源用端子１２ａの下方に配置され、第１導体１５ａと第２導体１６ａとの間を接続する。
ここまで説明したように、配線部１４ａは、第１ビア導体１７ａ、第１導体１５ａおよび第２ビア導体１８ａの順に結線される配線と、第１ビア導体１７ａ、第１導体１５ａ、第３ビア導体１９ａ、第２導体１６ａ、第４ビア導体２０ａ、第１導体１５ａおよび第２ビア導体１８ａの順に結線される配線とを有する。すなわち、素子用端子１１ａと電源用端子１２ａとの間は、配線が並列に形成される配線部１４ａにより接続される。
これにより、配線部１４ａが単線の配線である場合と比較して、配線部１４ａの配線インダクタンスを低減することができる。したがって、実施形態によれば、電源用端子１２ａ、１２ｂに接続された外部電源で発光素子３０をパルス駆動させる際に、パルス波形を矩形状に近い状態で維持することができることから、発光素子３０における発光出力のばらつきを抑制することができる。
また、実施形態では、配線部１４ａにおいて面方向に延びる部位（すなわち、第１導体１５ａおよび第２導体１６ａ）の断面積を大きくすることができる。したがって、実施形態によれば、配線部１４ａの配線抵抗を低減することができる。
また、実施形態では、図１Ｅに示すように、第１導体１５ａおよび第２導体１６ａは、厚みの薄い方同士が上下方向で互いに向き合うように配置されている。これにより、第１導体１５ａと第２導体１６ａとを基板１０の厚み方向に近接させることができる。したがって、実施形態によれば、配線部１４ａの配線インダクタンスをさらに低減することができる。
また、実施形態では、図１Ｂに示すように、第１導体１５ａと第２導体１６ａとの間に、基板１０のセラミックスの部位が存在する。もし仮に、第１導体１５ａと第２導体１６ａとを一体化して、面方向に延びる太い導体で配線部１４ａを構成した場合、金属の太い導体とセラミックスの基板１０とでは熱膨張率に大きな違いがあることから、太い導体と基板１０との間に大きな応力が発生する場合がある。したがってこの場合、発光素子搭載用基板Ａ１の信頼性が低下する恐れがある。
しかしながら、実施形態では、配線部１４ａの面方向に延びる部位を第１導体１５ａと第２導体１６ａとに分けて、それらの間にセラミックスの部位を存在させることにより、第１導体１５ａおよび第２導体１６ａと基板１０との間に発生する応力を低減することができる。したがって、実施形態によれば、発光素子搭載用基板Ａ１の信頼性を向上させることができる。
また、実施形態では、熱伝導率の高い第２導体１６ａを基板１０の裏面１０ｂに近い位置に配置することができる。なお、裏面１０ｂは基板１０におけるおもて面１０ａとは反対側の面である。
これにより、素子用端子１１ａに搭載される発光素子３０から発生する熱を、厚み方向にのびる第１ビア導体１７ａ、第３ビア導体１９ａおよび第２導体１６ａを経由させて、表面積が大きく放熱性が高い裏面１０ｂに効率よく逃がすことができる。したがって、実施形態によれば、例えば、裏面１０ｂにフィンタイプ等の放熱部材を設置した場合に、かかる放熱部材への熱伝導率を高めることができる。
また、実施形態では、基板１０を上面視した場合に、第１ビア導体１７ａと第３ビア導体１９ａとが略同じ位置に配置され、第２ビア導体１８ａと第４ビア導体２０ａとが略同じ位置に配置される。これにより、配線部１４ａにおいて第１導体１５ａと第２導体１６ａとで並列接続される部位の長さを長くすることができる。したがって、実施形態によれば、配線部１４ａの配線インダクタンスをさらに低減することができる。
ここで、第１ビア導体１７ａと第３ビア導体１９ａとが略同じ位置に配置されているとは、第１ビア導体１７ａと第３ビア導体１９ａとの間に基板１０の厚み方向に重なる部分が存在する状態を言う。第２ビア導体１８ａと第４ビア導体２０ａとの間も同様である。また、第１導体１５ａと第２導体１６ａとは長さが略等しい方が良い。ここで、第１導体１５ａと第２導体１６ａとの間の長さが略等しいとは、第１導体１５ａと第２導体１６ａとの間の長さの差が、これら第１導体１５ａおよび第２導体１６ａの両端に設けられているビア導体の直径以下の場合のことを言う。ビア導体の直径とは、第１ビア導体１７ａ、第２ビア導体１８ａ、第３ビア導体１９ａおよび第４ビア導体２０ａの直径の中で最小の直径のことである。
また、実施形態では、第１導体１５ａと第２導体１６ａとの間が、第３ビア導体１９ａおよび第４ビア導体２０ａ以外のビア導体で接続されていてもよい。例えば、図１Ｂに示すように、第１導体１５ａの中間部分と第２導体１６ａの中間部分との間が、第５ビア導体２１ａで接続されていてもよい。これにより、第１導体１５ａに流れる電流と第２導体１６ａに流れる電流とをより均等にすることができる。
また、図１Ｃに示すように、第１導体１５ｂの中間部分と第２導体１６ｂの中間部分との間が、第５ビア導体２１ｂで接続されていてもよい。これにより、第１導体１５ｂに流れる電流と第２導体１６ｂに流れる電流とをより均等にすることができる。
また、実施形態では、第１導体１５ａと第２導体１６ａとをいずれもおもて面１０ａと略平行に配置するとよい。これにより、第１導体１５ａと第２導体１６ａとをより近接させて配置することができる。
引き続き、図１Ａを参照しながら、発光素子搭載用基板Ａ１のさらなる詳細な構成について説明する。
基板１０は、セラミックスにより形成されている。かかるセラミックスとしては、例えば、アルミナ、シリカ、ムライト、コージエライト、フォルステライト、窒化アルミニウム、窒化ケイ素、炭化ケイ素またはガラスセラミックスなどが適している。また、基板１０は、熱伝導率が高く、かつ熱膨張率が発光素子３０に近いという点から、窒化アルミニウム（ＡｌＮ）を主成分として含んでいるものが良い。
ここで、「窒化アルミニウムを主成分として含んでいる」とは、基板１０が窒化アルミニウムを８０質量％以上含んでいることをいう。基板１０に含まれる窒化アルミニウムが８０質量％以上の場合、発光素子搭載用基板Ａ１の熱伝導率が高くなり、放熱性を向上させることができる。
さらに、基板１０は、窒化アルミニウムを９０質量％以上含んでいるものが良い。窒化アルミニウムの含有量を９０質量％以上とすることにより、基板１０の熱伝導率を１５０Ｗ／ｍＫ以上にすることができることから、放熱性に優れた発光素子搭載用基板Ａ１を実現することができる。
素子用端子１１ａ、１１ｂは、金属粉末を焼結させたメタライズ膜で形成すればよい。メタライズ膜は、基板１０を構成するセラミックスの表面に高い強度で接着させることができることから、信頼性の高い発光素子搭載用基板Ａ１を実現することができる。
また、かかるメタライズ膜の表面にＮｉなどのめっき膜を形成してもよい。さらに、かかるめっき膜の表面に、ハンダやＡｕ－Ｓｎめっき膜を設けてもよい。
基板１０のおもて面１０ａには、素子用端子１１ａ、１１ｂを取り巻くように封止用金属膜１３が設けられている。封止用金属膜１３は、素子用端子１１ａに搭載された発光素子３０を覆うようにキャップ４０を設けるときに、かかるキャップ４０が接合される部位である。
また、電源用端子１２ａ、１２ｂも、素子用端子１１ａ、１１ｂと同様にメタライズ膜であるのがよく、さらに、電源用端子１２ａ、１２ｂにもめっき膜が形成されていてもよい。また、第１ビア導体１７ａ～第４ビア導体２０ａも、金属粉末を焼成させたメタライズ膜であるのがよい。
ここまで説明した発光素子搭載用基板Ａ１上に、発光素子３０とキャップ４０とが搭載されて、発光装置が構成される。
発光素子３０は、例えば、半導体レーザ（レーザダイオードともいう）などを用いることができる。発光素子３０は、一端面に設けられる放射面３０ａが、発光素子搭載用基板Ａ１の所定の方向に向かうように配置される。
発光素子３０は、基板１０上の素子用端子１１ａにハンダなどの導電性接合材を用いて接合される。この際に、かかる導電性接合材により、発光素子３０の下面に設けられる第１電極（不図示）と、素子用端子１１ａとが電気的に接続される。
さらに、発光素子３０の上面に設けられる第２電極（不図示）と、素子用端子１１ａに隣接する素子用端子１１ｂとが、ボンディングワイヤ（不図示）などを用いて電気的に接続される。
キャップ４０は、発光素子３０などの封止用金属膜１３で囲まれる領域を気密封止するための部材である。キャップ４０は、金属材料やセラミックスなどから構成することができ、例えば、耐熱性および放熱性が高いという点からコバール（Ｆｅ－Ｎｉ－Ｃｏ合金）で構成すればよい。
キャップ４０には、側面に横窓４１が設けられており、横窓４１には透明なガラスがはめ込まれている。キャップ４０は、横窓４１が発光素子３０の放射面３０ａと同じ方向に向かうように配置される。そして、放射面３０ａから放射される光は、横窓４１を通過して外部に放射される。
キャップ４０と封止用金属膜１３との接合には、ロウ材を用いるのがよい。接合材にロウ材を用いることにより、キャップ４０で封止される領域の気密性を高めることができることから、発光装置の信頼性を向上させることができる。
＜変形例＞
次に、実施形態の各種変形例について、図２～図７Ｂを参照しながら説明する。なお、以降の説明においては、上述の実施形態と共通の構成については同一の符号を付して、詳細な説明は省略する。
図２に示す発光素子搭載用基板Ａ２は、実施形態の変形例１であり、図２は図１Ｅに対応する図である。図２に示す変形例１では、第２導体１６ａのほうが第１導体１５ａより幅が広くなっている。
このように、変形例１では、第２導体１６ａのほうが第１導体１５ａより幅が広くなっていることから、素子用端子１１ａに搭載される発光素子３０から発生する熱を、放熱性が高い裏面１０ｂにさらに効率よく逃がすことができる。
したがって、変形例１によれば、裏面１０ｂにフィンタイプ等の放熱部材を設置した場合に、かかる放熱部材への熱伝導率をさらに高めることができる。
また、変形例１では、第２導体１６ａのほうが第１導体１５ａより幅が広くなっていることから、第１導体１５ａおよび第２導体１６ａと基板１０との間に発生する応力をさらに低減することができる。したがって、実施形態によれば、発光素子搭載用基板Ａ２の信頼性をさらに向上させることができる。これは、かかる放熱部材が金属によって構成されたものである場合、基板１０の中で放熱部材に近い位置に熱膨張率の近い金属の割合が高くなることに起因する。
図３に示す発光素子搭載用基板Ａ３は、実施形態の変形例２であり、図３は図１Ｂに対応する図である。図３に示す変形例２では、基板１０を上面視した場合に、第１ビア導体１７ａと第３ビア導体１９ａとが異なる位置に配置され、第２ビア導体１８ａと第４ビア導体２０ａとが異なる位置に配置される。
具体的には、第３ビア導体１９ａが、第１ビア導体１７ａより電源用端子１２ａ側に配置され、第４ビア導体２０ａが、第２ビア導体１８ａより素子用端子１１ａ側に配置される。
これにより、素子用端子１１ａや電源用端子１２ａの近傍部分において、配線部１４ａにおける第１ビア導体１７ａおよび第２ビア導体１８ａに近い部分の第１導体１５ａを長さや太さが等しい単線構造にすることができる。したがって、変形例２によれば、外部電源で発光素子３０をパルス駆動させる際に、パルス電流の変動を抑えることができる。
また、変形例２では、基板１０のおもて面１０ａ側または裏面１０ｂ側にＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの他の搭載部品を実装した際に、実装面と第２導体１６ａとの距離を大きくすることができる。したがって、変形例２によれば、他の搭載部品からのノイズの影響を低減することができる。
図４に示す発光素子搭載用基板Ａ４は、実施形態の変形例３であり、図４は図１Ｂに対応する図である。図４に示す変形例３では、第１導体１５ａ、第２導体１６ａおよび第１ビア導体１７ａの構成が上述の変形例２と異なる。
具体的には、第１導体１５ａの一端側が第１ビア導体１７ａの下方まで到達していない一方で、第２導体１６ａの一端側は第１ビア導体１７ａの下方まで到達している。そして、第１ビア導体１７ａは、第１導体１５ａではなく第２導体１６ａに接続されている。
換言すると、変形例３の配線部１４ａは、素子用端子１１ａと第２導体１６ａとを接続する第１ビア導体１７ａと、電源用端子１２ａと第１導体１５ａとを接続する第２ビア導体１８ａと、第１導体１５ａと第２導体１６ａとを接続する第３ビア導体１９ａおよび第４ビア導体２０ａと、を有する。
これにより、配線部１４ａで並列に形成される２つの配線の長さを揃えることができる。具体的には、第１ビア導体１７ａ、第２導体１６ａ、第３ビア導体１９ａ、第１導体１５ａ、第２ビア導体１８ａの順に結線される配線の長さと、第１ビア導体１７ａ、第２導体１６ａ、第４ビア導体２０ａ、第１導体１５ａ、第２ビア導体１８ａの順に結線される配線の長さを揃えることができる。
これにより、外部電源で発光素子３０をパルス駆動させる際に、パルス電流に位相差が生じることを抑制することができる。したがって、変形例３によれば、発光装置における発光の品位を高めることができる。
なお、図４では、第１ビア導体１７ａが第２導体１６ａに接続され、第２ビア導体１８ａが第１導体１５ａに接続された例について示したが、第１ビア導体１７ａが第１導体１５ａに接続され、第２ビア導体１８ａが第２導体１６ａに接続されていてもよい。
すなわち、変形例３では、第１ビア導体１７ａが、素子用端子１１ａと、第１導体１５ａおよび第２導体１６ａのうち一方とを接続し、第２ビア導体１８ａが、電源用端子１２ａと、第１導体１５ａおよび第２導体１６ａのうち他方とを接続すればよい。
図５に示す発光素子搭載用基板Ａ５は、実施形態の変形例４であり、図５は図１Ｂに対応する図である。図５に示す変形例４では、第１導体１５ａ、第２導体１６ａおよび第２ビア導体１８ａの構成が上述の変形例３と異なる。
具体的には、第１導体１５ａの他端側が第２ビア導体１８ａの下方まで到達していない一方で、第２導体１６ａの他端側は第２ビア導体１８ａの下方まで到達している。そして、第２ビア導体１８ａは、第１導体１５ａではなく第２導体１６ａに接続されている。
換言すると、変形例４の配線部１４ａは、素子用端子１１ａと第２導体１６ａとを接続する第１ビア導体１７ａと、電源用端子１２ａと第２導体１６ａとを接続する第２ビア導体１８ａと、第１導体１５ａと第２導体１６ａとを接続する第３ビア導体１９ａおよび第４ビア導体２０ａと、を有する。
これにより、素子用端子１１ａや電源用端子１２ａの近傍部分において、配線部１４ａを長さや太さが等しい単線構造にすることができる。したがって、変形例４によれば、外部電源で発光素子３０をパルス駆動させる際に、パルス電流の変動を抑えることができる。
また、変形例４では、基板１０のおもて面１０ａ側または裏面１０ｂ側にＩＣなどの他の搭載部品を実装した際に、実装面と第１導体１５ａとの距離を大きくすることができる。したがって、変形例４によれば、他の搭載部品からのノイズの影響を低減することができる。
図６に示す発光素子搭載用基板Ａ６は、実施形態の変形例５であり、図６は図１Ｂに対応する図である。図６に示す変形例５では、第１導体１５ａと第２導体１６ａとが、基板１０を厚み方向に２等分した場合に、いずれもおもて面１０ａ側に配置される。
換言すると、図６に示すように、基板１０を厚み方向に２等分する断面Ｓを規定した場合に、第１導体１５ａと第２導体１６ａとは、いずれもかかる断面Ｓとおもて面１０ａとの間に配置される。
これにより、素子用端子１１ａと電源用端子１２ａとの間を接続する配線部１４ａ全体の長さを短くすることができる。したがって、変形例５によれば、配線部１４ａの配線インダクタンスをさらに低減することができる。
図７Ａおよび図７Ｂに示す発光素子搭載用基板Ａ７は、実施形態の変形例６である。なお、図７Ａは図１Ｂに対応する図であり、図７Ｂは図１Ｅに対応する図である。図７Ａおよび図７Ｂに示す変形例６では、第１導体１５ａと第２導体１６ａとに加えて、さらに第３導体２２ａが設けられる。
かかる第３導体２２ａは、第２導体１６ａに対しておもて面１０ａとは反対側に略平行に延び、第６ビア導体２３ａおよび第７ビア導体２４ａを介して第２導体１６ａと並列に接続される。
そして、変形例６では、素子用端子１１ａと電源用端子１２ａとの間が、３本の並列配線で形成される配線部１４ａにより接続されるので、配線部１４ａの配線インダクタンスをさらに低減することができる。
また、変形例６では、配線部１４ａにおいて面方向に延びる部位（すなわち、第１導体１５ａ、第２導体１６ａおよび第３導体２２ａ）の断面積をさらに大きくすることができる。したがって、変形例６によれば、配線部１４ａの配線抵抗をさらに低減することができる。
また、変形例６では、第１導体１５ａ、第２導体１６ａおよび第３導体２２ａが、厚みの薄い方同士が上下方向で互いに向き合うように配置されている。これにより、第１導体１５ａと第２導体１６ａと第３導体２２ａとを基板１０の厚み方向に近接させることができる。したがって、変形例６によれば、配線部１４ａの配線インダクタンスをさらに低減することができる。
また、変形例６では、第１導体１５ａ、第２導体１６ａおよび第３導体２２ａが断面視で梯子状になるように形成することにより、基板１０の内部における厚み方向の変形をさらに小さくすることができる。
したがって、変形例６によれば、発光装置において素子用端子１１ａに搭載される発光素子３０の光軸が、厚み方向に変動することを抑制することができる。
また、変形例６では、より裏面１０ｂに近い位置に第３導体２２ａが配置されていることから、素子用端子１１ａに搭載される発光素子３０から発生する熱を、放熱性が高い裏面１０ｂにさらに効率よく逃がすことができる。
したがって、変形例６によれば、裏面１０ｂにフィンタイプ等の放熱部材を設置した場合に、かかる放熱部材への熱伝導率をさらに高めることができる。
また、変形例６では、配線部１４ａの面方向に延びる部位を第１導体１５ａと第２導体１６ａと第３導体２２ａに分けて、それらの間にセラミックスの部位を存在させることにより、第１導体１５ａ、第２導体１６ａおよび第３導体２２ａと基板１０との間に発生する応力をさらに低減することができる。
したがって、変形例６によれば、発光素子搭載用基板Ａ７の信頼性をさらに向上させることができる。
また、実施形態では、第２導体１６ａと第３導体２２ａとの間が、第６ビア導体２３ａおよび第７ビア導体２４ａ以外のビア導体で接続されていてもよい。例えば、図７Ａに示すように、第２導体１６ａの中間部分と第３導体２２ａの中間部分との間が、第８ビア導体２５ａで接続されていてもよい。これにより、第２導体１６ａに流れる電流と第３導体２２ａに流れる電流とをより均等にすることができる。
＜発光素子搭載用基板の製造方法＞
次に、実施形態に係る発光素子搭載用基板Ａ１の製造方法について、図８～図１１を参照しながら説明する。なお、図８～１０は、前半の各工程をそれぞれ上方から見た平面図であり、図１１は、後半の各工程をそれぞれ側面から断面視した断面図である。
発光素子搭載用基板Ａ１は、３枚のグリーンシートにそれぞれ所定の加工を施した後、３枚のグリーンシートを積層して、最後に積層された成形体を焼成して形成される。
以下においては、３枚のグリーンシートのうち、上層のグリーンシート５０の前半の各工程を平面視した図８に基づいて説明し、中間層のグリーンシート６０の前半の各工程を平面視した図９に基づいて説明し、下層のグリーンシート７０の前半の各工程を平面視した図１０に基づいて説明する。最後に、グリーンシート５０、６０、７０の後半の各工程を断面視した図１１に基づいて説明する。
図８の（ａ）に示すように、あらかじめ所定の形状に加工したグリーンシート５０を用意する。次に、グリーンシート５０の所定の４カ所を平面視で円状に打ち抜いて、打ち抜いた４個の孔部をそれぞれビア導体５１ａ、５１ｂ、５１ｃ、５１ｄで埋める（図８の（ｂ））。
次に、図８の（ｃ）に示すように、グリーンシート５０の上面に、ビア導体５１ａとつながるように導体パターン５２ａを印刷し、ビア導体５１ｂとつながるように導体パターン５２ｂを印刷する。また同時に、ビア導体５１ｃとつながるように導体パターン５２ｃを印刷し、ビア導体５１ｄとつながるように導体パターン５２ｄを印刷する。さらに同時に、導体パターン５２ａ、５２ｂを取り巻くように、枠形状の導体パターン５２ｅを印刷する。
また、図９の（ａ）に示すように、あらかじめ所定の形状に加工したグリーンシート６０を用意する。次に、グリーンシート６０の所定の６カ所を平面視で円状に打ち抜いて、打ち抜いた６個の孔部をそれぞれビア導体６１ａ、６１ｂ、６１ｃ、６１ｄ、６１ｅ、６１ｆで埋める（図９の（ｂ））。
次に、図９の（ｃ）に示すように、グリーンシート６０の上面に、ビア導体６１ａ、６１ｃ、６１ｅとつながるように導体パターン６２ａを印刷し、ビア導体６１ｂ、６１ｄ、６１ｆとつながるように導体パターン６２ｂを印刷する。
また、図１０の（ａ）に示すように、あらかじめ所定の形状に加工したグリーンシート７０を用意する。次に、図１０の（ｂ）に示すように、グリーンシート７０の上面に、導体パターン７１ａ、７１ｂを印刷する。なお、導体パターン７１ａは、グリーンシート６０に設けられたビア導体６１ａ、６１ｃ、６１ｅに対応する位置に形成され、導体パターン７１ｂは、グリーンシート６０に設けられたビア導体６１ｂ、６１ｄ、６１ｆに対応する位置に形成される。
以後の工程を示す図１１は、図８の（ｃ）に示すＥ－Ｅ線の矢視断面図である。図１１の（ａ）に示すように、上から順にグリーンシート５０、グリーンシート６０およびグリーンシート７０を積層して加熱加圧を行い、積層成形体８０を形成する（図１１の（ｂ））。
ここで、導体パターン５２ａ、５２ｃ、５２ｅは、それぞれ発光素子搭載用基板Ａ１の素子用端子１１ａ、電源用端子１２ａ、封止用金属膜１３に対応する部位であり、ビア導体５１ａ、５１ｃは、それぞれ発光素子搭載用基板Ａ１の第１ビア導体１７ａ、第２ビア導体１８ａに対応する部位である。
また、導体パターン６２ａは発光素子搭載用基板Ａ１の第１導体１５ａに対応する部位であり、ビア導体６１ａ、６１ｃ、６１ｅは、それぞれ発光素子搭載用基板Ａ１の第３ビア導体１９ａ、第４ビア導体２０ａ、第５ビア導体２１ａに対応する部位である。さらに、導体パターン７１ａは発光素子搭載用基板Ａ１の第２導体１６ａに対応する部位である。
なお、図１１には図示していないが、導体パターン５２ｂ、５２ｄは、それぞれ発光素子搭載用基板Ａ１の素子用端子１１ｂ、電源用端子１２ｂに対応する部位であり、ビア導体５１ｂ、５１ｄは、それぞれ発光素子搭載用基板Ａ１の第１ビア導体１７ｂ、第２ビア導体１８ｂに対応する部位である。
また、導体パターン６２ｂは発光素子搭載用基板Ａ１の第１導体１５ｂに対応する部位であり、ビア導体６１ｂ、６１ｄ、６１ｆは、それぞれ発光素子搭載用基板Ａ１の第３ビア導体１９ｂ、第４ビア導体２０ｂ、第５ビア導体２１ｂに対応する部位である。さらに、導体パターン７１ｂは発光素子搭載用基板Ａ１の第２導体１６ｂに対応する部位である。
そして、製造工程の最後に、図１１の（ｂ）のように形成された積層成形体８０を高温（１７００℃～２０００℃）で焼成して、発光素子搭載用基板Ａ１が完成する。
上述の製造工程に用いられるグリーンシート５０、６０、７０は、例えば、主原料である窒化アルミニウムの粉体に、イットリア（Ｙ２Ｏ３）、カルシア（ＣａＯ）、エルビア（Ｅｒ２Ｏ３）などからなる粉体を焼結助剤として混合した無機粉体を基本構成とする。そして、かかる無機粉体に有機ビヒクルを添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法やカレンダーロール法を用いることにより、グリーンシート５０が形成される。
また、導体パターン５２ａ～５２ｅ、６２ａ、６２ｂ、７１ａ、７１ｂや、ビア導体５１ａ～５１ｄ、６１ａ～６１ｆは、例えば、主原料である高融点金属のモリブデン（Ｍｏ）やタングステン（Ｗ）に、窒化アルミニウム、有機バインダー、溶剤などを共剤として混合したペーストで形成される。なお、セラミックスの焼成温度によっては、上記の高融点金属に銅などの低融点金属を含ませたものを用いてもよい。
なお、上述した発光素子搭載用基板Ａ２～Ａ７についても、ビア導体および導体パターンの配置等を変更することで同様に作製することができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上述の実施形態および変形例では、配線部１４ａを２層構造（実施形態および変形例１～５）または３層構造（変形例６）で構成した例について示したが、配線部１４ａを４層以上の構造で構成してもよい。
また、上述の実施形態では、電源用端子１２ａ、１２ｂが基板１０のおもて面１０ａに設けられた例について示したが、電源用端子１２ａ、１２ｂが設けられる位置は基板１０のおもて面１０ａに限られず、基板１０の裏面１０ｂや端面１０ｃ、側面１０ｄなど、基板１０の表面上に設けられればよい。
また、上述の実施形態では、キャップ４０を用いて発光素子３０などを気密封止していたが、気密封止する部材はキャップ４０に限られない。例えば、所定の位置に横窓が設けられた枠形状のシールリング（封止部材）と、板形状の蓋体とを組み合わせて、発光素子３０などを気密封止してもよい。
以上のように、実施形態に係る発光素子搭載用基板Ａ１（Ａ２～Ａ７）は、セラミックスで構成される基板１０と、基板１０のおもて面１０ａに設けられ、発光素子３０が搭載される素子用端子１１ａと、基板１０に設けられ、外部電源が接続される電源用端子１２ａと、基板１０の内部に設けられ、素子用端子１１ａと電源用端子１２ａを電気的に接続する配線部１４ａと、を備える。また、配線部１４ａは、基板１０の面方向に延びる第１導体１５ａと、第１導体１５ａに対しておもて面１０ａとは反対側に略平行に延び、第１導体１５ａと並列に接続される第２導体１６ａと、を有する。これにより、発光素子３０における発光出力のばらつきを抑制することができる。
また、実施形態に係る発光素子搭載用基板Ａ１（Ａ２、Ａ３、Ａ６、Ａ７）において、配線部１４ａは、基板１０の厚み方向に延び、素子用端子１１ａと第１導体１５ａとを接続する第１ビア導体１７ａと、基板１０の厚み方向に延び、電源用端子１２ａと第１導体１５ａとを接続する第２ビア導体１８ａと、基板１０の厚み方向に延び、第１導体１５ａと第２導体１６ａとを接続する第３ビア導体１９ａおよび第４ビア導体２０ａと、を有する。これにより、配線部１４ａの配線インダクタンスを低減することができる。
また、実施形態に係る発光素子搭載用基板Ａ１（Ａ２、Ａ６、Ａ７）において、基板１０を上面視した場合に、第１ビア導体１７ａと第３ビア導体１９ａは略同じ位置に配置され、第２ビア導体１８ａと第４ビア導体２０ａは略同じ位置に配置される。これにより、配線部１４ａにおいて第１導体１５ａと第２導体１６ａとで並列接続される部位の長さを長くすることができることから、配線部１４ａの配線インダクタンスをさらに低減することができる。
また、実施形態に係る発光素子搭載用基板Ａ３（Ａ４、Ａ５）において、基板１０を上面視した場合に、第１ビア導体１７ａと第３ビア導体１９ａとは異なる位置に配置され、第２ビア導体１８ａと第４ビア導体２０ａとは異なる位置に配置される。これにより、素子用端子１１ａや電源用端子１２ａの近傍部分において、配線部１４ａを長さや太さが等しい単線構造にすることができることから、外部電源で発光素子３０をパルス駆動させる際に、パルス電流の変動を抑えることができる。
また、実施形態に係る発光素子搭載用基板Ａ４において、配線部１４ａは、基板１０の厚み方向に延び、素子用端子１１ａと第１導体１５ａおよび第２導体１６ａの一方とを接続する第１ビア導体１７ａと、基板１０の厚み方向に延び、電源用端子１２ａと第１導体１５ａおよび第２導体１６ａの他方とを接続する第２ビア導体１８ａと、基板１０の厚み方向に延び、第１導体１５ａと第２導体１６ａとを接続する第３ビア導体１９ａおよび第４ビア導体２０ａと、を有する。これにより、外部電源で発光素子３０をパルス駆動させる際に、パルス電流に位相差が生じることを抑制することができることから、発光装置における発光の品位を高めることができる。
また、実施形態に係る発光素子搭載用基板Ａ４において、第３ビア導体１９ａと第４ビア導体２０ａとの間に延びる第１導体１５ａと、第３ビア導体１９ａと第４ビア導体２０ａとの間に延びる第２導体１６ａとは長さが略等しい。これにより、外部電源で発光素子３０をパルス駆動させる際に、パルス電流に位相差が生じることを抑制することができることから、発光装置における発光の品位を高めることができる。
また、実施形態に係る発光素子搭載用基板Ａ５において、配線部１４ａは、基板１０の厚み方向に延び、素子用端子１１ａと第２導体１６ａとを接続する第１ビア導体１７ａと、基板１０の厚み方向に延び、電源用端子１２ａと第２導体１６ａとを接続する第２ビア導体１８ａと、基板１０の厚み方向に延び、第１導体１５ａと第２導体１６ａとを接続する第３ビア導体１９ａおよび第４ビア導体２０ａと、を有する。これにより、外部電源で発光素子３０をパルス駆動させる際に、パルス電流の変動を抑えることができる。
また、実施形態に係る発光素子搭載用基板Ａ２において、第２導体１６ａは、第１導体１５ａより幅が広い。これにより、発光素子搭載用基板Ａ２の信頼性をさらに向上させることができる。
また、実施形態に係る発光素子搭載用基板Ａ６において、第１導体１５ａと第２導体１６ａとは、基板１０を厚み方向に２等分した場合に、いずれもおもて面１０ａ側に配置される。これにより、配線部１４ａの配線インダクタンスをさらに低減することができる。
また、実施形態に係る発光素子搭載用基板Ａ７において、配線部１４ａは、第２導体１６ａに対しておもて面１０ａとは反対側に略平行に延び、第２導体１６ａと並列に接続される第３導体２２ａを有する。これにより、配線部１４ａの配線抵抗をさらに低減することができる。
また、実施形態に係る発光装置は、上述の発光素子搭載用基板Ａ１（Ａ２～Ａ７）と、発光素子搭載用基板Ａ１（Ａ２～Ａ７）の素子用端子１１ａに搭載される発光素子３０と、を備える。これにより、配線部１４ａの配線インダクタンスが低減された発光装置を実現することができる。
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
Ａ１～Ａ７ 発光素子搭載用基板
１０ 基板
１０ａ おもて面
１０ｂ 裏面
１１ａ、１１ｂ 素子用端子
１２ａ、１２ｂ 電源用端子
１３ 封止用金属膜
１４ａ、１４ｂ 配線部
１５ａ、１５ｂ 第１導体
１６ａ、１６ｂ 第２導体
１７ａ、１７ｂ 第１ビア導体
１８ａ、１８ｂ 第２ビア導体
１９ａ、１９ｂ 第３ビア導体
２０ａ、２０ｂ 第４ビア導体
２２ａ、２２ｂ 第３導体
３０ 発光素子
３０ａ 放射面
４０ キャップ
４１ 横窓

Claims (5)

  1. セラミックスで構成される基板と、
    前記基板のおもて面に設けられ、発光素子が搭載される素子用端子と、
    前記基板に設けられ、外部電源が接続される電源用端子と、
    前記基板の内部に設けられ、前記素子用端子と前記電源用端子を電気的に接続する配線部と、
    を備え、
    前記配線部は、
    前記基板の面方向に延びる第１導体と、
    前記第１導体に対して前記おもて面とは反対側に略平行に延び、前記第１導体と並列に接続される第２導体と、
    前記基板の厚み方向に延び、前記素子用端子と前記第１導体とを接続する第１ビア導体と、
    前記基板の厚み方向に延び、前記電源用端子と前記第１導体とを接続する第２ビア導体と、
    前記基板の厚み方向に延び、前記第１導体と前記第２導体とを接続する第３ビア導体および第４ビア導体と、
    を有し、
    前記基板を上面視した場合に、前記第３ビア導体は、前記第１ビア導体より前記電源用端子側に配置され、前記第４ビア導体は、前記第２ビア導体より前記素子用端子側に配置され、
    前記第１ビア導体と前記第３ビア導体との間および前記第２ビア導体と前記第４ビア導体との間は、いずれも前記第１導体の単線構造である、
    発光素子搭載用基板。
  2. 前記第２導体は、前記第１導体より幅が広い、請求項１に記載の発光素子搭載用基板。
  3. 前記第１導体と前記第２導体とは、前記基板を厚み方向に２等分した場合に、いずれも前記おもて面側に配置される、請求項１または２に記載の発光素子搭載用基板。
  4. 前記配線部は、
    前記第２導体に対して前記おもて面とは反対側に略平行に延び、前記第２導体と並列に接続される第３導体を有する、請求項１～３のいずれか一つに記載の発光素子搭載用基板。
  5. 請求項１～４のいずれか一つに記載の発光素子搭載用基板と、
    前記発光素子搭載用基板の前記素子用端子に搭載される発光素子と、を備える、発光装置。
JP2022137726A 2018-03-08 2022-08-31 発光素子搭載用基板および発光装置 Active JP7366214B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018042165 2018-03-08
JP2018042165 2018-03-08
PCT/JP2019/008944 WO2019172336A1 (ja) 2018-03-08 2019-03-06 発光素子搭載用基板および発光装置
JP2020505085A JP7136884B2 (ja) 2018-03-08 2019-03-06 発光素子搭載用基板および発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020505085A Division JP7136884B2 (ja) 2018-03-08 2019-03-06 発光素子搭載用基板および発光装置

Publications (2)

Publication Number Publication Date
JP2022173218A JP2022173218A (ja) 2022-11-18
JP7366214B2 true JP7366214B2 (ja) 2023-10-20

Family

ID=67847069

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020505085A Active JP7136884B2 (ja) 2018-03-08 2019-03-06 発光素子搭載用基板および発光装置
JP2022137726A Active JP7366214B2 (ja) 2018-03-08 2022-08-31 発光素子搭載用基板および発光装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020505085A Active JP7136884B2 (ja) 2018-03-08 2019-03-06 発光素子搭載用基板および発光装置

Country Status (5)

Country Link
US (1) US20210044084A1 (ja)
EP (1) EP3764487A4 (ja)
JP (2) JP7136884B2 (ja)
CN (1) CN111801857B (ja)
WO (1) WO2019172336A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020214777A1 (de) * 2020-11-25 2022-05-25 Robert Bosch Gesellschaft mit beschränkter Haftung Mehrlagensubstrat und Elektronikvorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110220A (ja) 2001-09-28 2003-04-11 Kyocera Corp 多数個取り配線基板
JP2006351647A (ja) 2005-06-14 2006-12-28 Hitachi Ltd 配線基板
CN202014413U (zh) 2008-07-14 2011-10-19 株式会社村田制作所 多层陶瓷基板
US20160128191A1 (en) 2014-11-03 2016-05-05 Kabushiki Kaisha Toshiba Multilayer printed board and layout method for multilayer printed board
JP2017050429A (ja) 2015-09-02 2017-03-09 富士通株式会社 信号配線基板
WO2018030486A1 (ja) 2016-08-10 2018-02-15 京セラ株式会社 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59225588A (ja) * 1983-06-06 1984-12-18 日本電気株式会社 多層厚膜配線基板
JP3173059B2 (ja) * 1991-09-30 2001-06-04 株式会社日立製作所 多層配線ディジタル装置
JP2822811B2 (ja) * 1992-09-30 1998-11-11 日本電気株式会社 多層配線基板の配線構造
JPH09237854A (ja) * 1996-02-29 1997-09-09 Toshiba Corp 半導体用パッケージ
JP4462782B2 (ja) * 2001-04-26 2010-05-12 京セラ株式会社 高周波用配線基板
US20050049905A1 (en) * 2003-08-26 2005-03-03 Microsoft Corporation Multiple master plans for order simulation and production planning
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
US8008674B2 (en) * 2006-05-29 2011-08-30 Toyoda Gosei Co., Ltd. Light emitting device and LCD backlighting device
JP2008244440A (ja) * 2007-02-13 2008-10-09 Matsushita Electric Ind Co Ltd 半導体レーザ装置及び画像表示装置
CN101785374B (zh) * 2007-08-29 2011-12-07 株式会社村田制作所 陶瓷多层基板
JP2010199167A (ja) 2009-02-24 2010-09-09 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージならびに発光装置
WO2011089936A1 (ja) * 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
WO2011092945A1 (ja) * 2010-01-28 2011-08-04 旭硝子株式会社 発光素子搭載用基板、その製造方法および発光装置
CN102201524A (zh) * 2010-03-24 2011-09-28 旭硝子株式会社 发光元件用基板及发光装置
US20120033696A1 (en) * 2010-08-04 2012-02-09 Sanyo Electric Co., Ltd. Semiconductor laser apparatus and optical apparatus
CN102403306B (zh) * 2010-09-10 2015-09-02 展晶科技(深圳)有限公司 发光二极管封装结构
US9609743B2 (en) * 2013-01-31 2017-03-28 Kyocera Corporation Electronic device mounting substrate, electronic apparatus, and imaging module
US20170215281A1 (en) * 2016-01-27 2017-07-27 Avago Technologies General Ip Dielectric vias in multi-layer structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110220A (ja) 2001-09-28 2003-04-11 Kyocera Corp 多数個取り配線基板
JP2006351647A (ja) 2005-06-14 2006-12-28 Hitachi Ltd 配線基板
CN202014413U (zh) 2008-07-14 2011-10-19 株式会社村田制作所 多层陶瓷基板
US20160128191A1 (en) 2014-11-03 2016-05-05 Kabushiki Kaisha Toshiba Multilayer printed board and layout method for multilayer printed board
JP2017050429A (ja) 2015-09-02 2017-03-09 富士通株式会社 信号配線基板
WO2018030486A1 (ja) 2016-08-10 2018-02-15 京セラ株式会社 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置

Also Published As

Publication number Publication date
JPWO2019172336A1 (ja) 2021-03-25
CN111801857B (zh) 2023-09-22
JP7136884B2 (ja) 2022-09-13
JP2022173218A (ja) 2022-11-18
CN111801857A (zh) 2020-10-20
EP3764487A4 (en) 2021-12-01
WO2019172336A1 (ja) 2019-09-12
EP3764487A1 (en) 2021-01-13
US20210044084A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
JP6577617B2 (ja) 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置
JP6140834B2 (ja) 配線基板および電子装置
JP2009147210A (ja) セラミック回路基板及び半導体発光モジュール
KR20170125095A (ko) 광소자 탑재용 패키지, 전자 장치 및 전자 모듈
WO2020045480A1 (ja) 配線基板、電子装置および電子モジュール
JP7366214B2 (ja) 発光素子搭載用基板および発光装置
JP2014157949A (ja) 配線基板および電子装置
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2014107460A (ja) 配線基板およびそれを用いた実装構造体
JP6224322B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP6496622B2 (ja) セラミックス配線基板及び電子部品収納用パッケージ
JP7425037B2 (ja) 配線基板、電子装置および電子モジュール
JP7145739B2 (ja) 配線基板、電子装置および電子モジュール
JP7148276B2 (ja) 発光素子搭載用パッケージおよび発光装置
JP2000183253A (ja) 半導体素子収納用パッケージ
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
JP7242429B2 (ja) 配線基板、電子装置および電子モジュール
JP7150044B2 (ja) 光素子搭載用パッケージ、電子装置及び電子モジュール
WO2020158808A1 (ja) 電子部品実装用基体および電子装置
JP5407078B2 (ja) 半導体パッケージ
JP6258768B2 (ja) 配線基板および電子装置
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2000183236A (ja) 半導体素子収納用パッケージ
JP6001464B2 (ja) 配線基板および電子装置
JP6301645B2 (ja) 多数個取り配線基板、配線基板および電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231010

R150 Certificate of patent or registration of utility model

Ref document number: 7366214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150