KR20160106065A - 저항기 및 저항기의 제조 방법 - Google Patents

저항기 및 저항기의 제조 방법 Download PDF

Info

Publication number
KR20160106065A
KR20160106065A KR1020167018000A KR20167018000A KR20160106065A KR 20160106065 A KR20160106065 A KR 20160106065A KR 1020167018000 A KR1020167018000 A KR 1020167018000A KR 20167018000 A KR20167018000 A KR 20167018000A KR 20160106065 A KR20160106065 A KR 20160106065A
Authority
KR
South Korea
Prior art keywords
resistor
metal
heat sink
ceramic substrate
bonding
Prior art date
Application number
KR1020167018000A
Other languages
English (en)
Other versions
KR102186331B1 (ko
Inventor
도시유키 나가세
히로야 이시즈카
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20160106065A publication Critical patent/KR20160106065A/ko
Application granted granted Critical
Publication of KR102186331B1 publication Critical patent/KR102186331B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/08Cooling, heating or ventilating arrangements
    • H01C1/084Cooling, heating or ventilating arrangements using self-cooling, e.g. fins, heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06526Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Details Of Resistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

이 저항기에서는, 히트싱크 (Al 부재) (23) 와, 세라믹스 기판 (11) 의 타방의 면 (11b) 에는, Al-Si 계 브레이징재에 의해서 접합되어 있다. Al-Si 계 브레이징재는, 융점이 600 ∼ 700 ℃ 정도이다. 이러한 Al-Si 계 브레이징재를 사용하여 히트싱크 (23) 와 세라믹스 기판 (11) 을 접합함으로써, 내열성과 접합시의 열 열화를 동시에 방지할 수 있다.

Description

저항기 및 저항기의 제조 방법{RESISTOR AND PRODUCTION METHOD FOR RESISTOR}
본 발명은, 세라믹스 기판의 일방의 면에 형성된 저항체 및 금속 전극을 갖는 칩 저항체와, 금속 전극에 전기적으로 접속된 금속 단자와, Al 또는 Al 합금으로 이루어지는 히트싱크를 구비한 저항기, 및 이 저항기의 제조 방법에 관한 것이다.
본원은, 2014년 1월 8일에, 일본에 출원된 일본 특허출원 2014-001739호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
전자 회로 부품의 일례로서, 세라믹스 기판의 일방의 면에 형성된 저항체와, 이 저항체에 접합된 금속 단자를 구비한 저항기가 널리 사용되고 있다. 저항기에서는, 인가된 전류값에 따라 줄 열이 발생하고, 저항기가 발열된다. 저항기에서 발생한 열을 효율적으로 방산하기 위해서, 예를 들어, 방열판 (히트싱크) 을 구비한 저항기가 제안되어 있다.
예를 들어, 특허문헌 1 에는, 세라믹스 기판에 활성 금속법에 의해서 금속 단자가 접합되고, 이 금속 단자의 접합부에 저항체를 형성한 구조의 저항기가 제안되어 있다. 또한, 세라믹스 기판 상에 저항체와 금속 전극을 형성하고, 금속 전극과 금속 단자를 땜납 접합한 구조의 저항기가 제안되어 있다.
또한, 예를 들어 특허문헌 2 에는, 절연층을 구비한 실리콘 기판과 방열판 (히트싱크) 을 땜납 접합한 저항기가 제안되어 있다.
또한, 특허문헌 3 에는, 세라믹스 기판 상에 저항체와 금속 전극을 형성하고, 금속 전극과 금속 단자를 땜납 접합한 구조의 저항기가 제안되어 있다.
일본 공개특허공보 평02-238601호 일본 공개특허공보 평08-306861호 일본 공개특허공보 2005-101178호
그런데, 특허문헌 1 에 기재된 바와 같이, 세라믹스 기판과 금속 단자를 Ag-Cu-Ti 등의 브레이징재 (brazing filler material) 를 사용한 활성 금속법으로 접합하는 경우에는, 접합 온도가 예를 들어 850 ℃ 로 비교적 고온이므로, 접합시에 저항체가 열 열화되는 문제가 있었다. 또한, 세라믹스 기판과 금속 단자를 접합한 후에, 금속 단자의 접합부에 저항체를 형성하는 경우에도, 브레이징재의 접합 온도가 높으므로 세라믹스 기판과 금속 단자의 접합부에서 큰 잔류 응력이 발생하는 문제가 있었다.
한편, 최근에는, 상기 서술한 저항기는, 대전류가 흐르는 용도에 사용되고, 저항체가 발열하여 150 ℃ 이상의 고온이 되는 경우가 있다. 특허문헌 2 에 기재된 바와 같이, 실리콘 기판과 히트싱크를 땜납 접합한 경우에는, 상기 서술한 바와 같이 저항체가 고온이 되면, 땜납재가 열화되어 충분한 접합 강도를 확보할 수 없고, 실리콘 기판과 히트싱크의 접합을 유지할 수 없게 될 우려가 있었다.
또, 세라믹스 기판 상에 저항체와 금속 전극을 형성하고, 금속 전극과 금속 단자를 땜납 접합한 경우에는, 상기 서술한 바와 같이 저항체가 고온이 되면, 금속 전극과 금속 단자의 접합도 유지할 수 없게 될 우려가 있다.
본 발명은, 전술한 사정을 감안하여 이루어진 것으로서, 내열성이 우수함과 함께, 제조시에 있어서의 저항체나 접합부의 열화를 억제할 수 있는 저항기 및 이 저항기의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 몇 가지의 양태는, 다음과 같은 저항기 및 저항기의 제조 방법을 제공하였다.
즉, 본 발명의 저항기는, 세라믹스 기판의 일방의 면에 형성된 저항체 및 금속 전극을 포함하는 칩 저항체와, 상기 금속 전극에 전기적으로 접속된 금속 단자와, 상기 세라믹스 기판의 타방의 면측에 형성된 Al 부재를 구비하고, 상기 세라믹스 기판과 상기 Al 부재가, Al-Si 계의 브레이징재에 의해서 접합되고, 상기 금속 전극과 상기 금속 단자가, 융점 450 ℃ 이상의 금속 부재의 일단 및 타단에 각각 접합됨으로써, 서로 전기적으로 접속되는 것을 특징으로 한다.
본 발명의 저항기에 의하면, 세라믹스 기판과 Al 부재의 접합에, 땜납재를 사용하지 않고, 땜납재보다 융점이 높은 Al-Si 계 브레이징재를 사용했기 때문에, 저항체가 발열하여 고온이 되어도, 세라믹스 기판과 Al 부재의 접합 강도를 충분히 유지할 수 있고, 내열성이 우수하다. 또, 금속 전극과 금속 단자를, 융점 450 ℃ 이상의 금속 부재의 일단 및 타단에 각각 접합시킴으로써, 금속 부재를 개재하여 금속 전극과 금속 단자가 전기적으로 접속되기 때문에, 금속 전극과 금속 단자를 양호하게 접합하고, 접합 신뢰성을 향상시킬 수 있다. 그리고, 땜납재를 사용하지 않고 금속 부재를 개재하여 금속 전극과 금속 단자를 접합함으로써, 저항체가 발열하여 고온이 되어도, 접합 강도를 충분히 유지할 수 있고, 내열성이 우수하다. 예를 들어, 300 ℃ 이상의 내열성을 확보할 수 있다. 또한, 브레이징재의 접합 온도보다 저온에서 접합을 실시하면, 제조시에 있어서의 저항체나 접합 부분의 열화를 억제할 수 있다.
상기 금속 부재는, Al 와이어, 또는 Al 테이프인 것을 특징으로 한다.
금속 전극과 금속 단자의 접속에 Al 와이어, 또는 Al 테이프를 사용함으로써, 금속 전극과 금속 단자를 용이하게, 또한 저저항으로 접속할 수 있다.
상기 Al 부재는, 순도가 99.98 % 이상인 Al 로 이루어지는 완충층과 히트싱크의 적층체이고, 상기 완충층과 상기 세라믹스 기판의 타방의 면이 Al-Si 계 브레이징재에 의해서 접합되어 있는 것을 특징으로 한다.
순도가 99.98 % 이상인 Al 로 이루어지는 완충층과 히트싱크를 형성함으로써, 칩 저항체에서 발생한 열을 효율적으로 히트싱크에 전파시키고, 열을 빠르게 방산할 수 있다. 또한, 완충층을 순도 99.98 % 이상의 고순도 Al 로 형성함으로써, 변형 저항이 작아지고, 냉열 사이클이 부하되었을 때에 세라믹스 기판에 발생하는 열응력을 이 완충층에 의해서 흡수할 수 있고, 세라믹스 기판에 열응력이 가해져 균열이 발생하는 것을 억제할 수 있다.
상기 완충층의 두께가 0.4 ㎜ 이상, 2.5 ㎜ 이하의 범위인 것을 특징으로 한다.
완충층의 두께가 0.4 ㎜ 미만이면, 열응력에 의한 변형을 충분히 완충할 수 없을 우려가 있다. 또한, 완충층의 두께가 2.5 ㎜ 를 초과하면, 열을 효율적으로 히트싱크에 전파시키는 것이 어려워질 우려가 있다.
상기 세라믹스 기판의 두께는 0.3 ㎜ 이상, 1.0 ㎜ 이하의 범위이고, 또한, 상기 히트싱크의 두께는 2.0 ㎜ 이상, 10.0 ㎜ 이하의 범위인 것을 특징으로 한다.
세라믹스 기판의 두께를 0.3 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 함으로써, 세라믹스 기판의 강도와, 저항기 전체의 박후화 (薄厚化) 를 양립할 수 있다. 또한, 히트싱크의 두께를 2.0 ㎜ 이상, 10.0 ㎜ 이하의 범위 내로 함으로써, 충분한 열용량을 확보할 수 있음과 함께 저항기 전체의 박후화도 도모할 수 있다.
상기 칩 저항체 및 상기 금속 단자는, 그 일부가 절연성의 봉지 수지에 의해서 덮이고, 상기 봉지 수지는, 열팽창 계수가 8 ppm/℃ 이상, 20 ppm/℃ 이하의 범위의 수지인 것을 특징으로 한다.
이 경우, 칩 저항체 및 금속 단자가 절연성의 봉지 수지에 의해서 몰드되기 때문에, 전류 리크를 방지할 수 있고, 저항기의 고내압성을 실현할 수 있다. 또한, 봉지 수지로서 열팽창 계수 (선팽창률) 가 8 ppm/℃ 이상, 20 ppm/℃ 이하의 범위 내의 수지를 사용함으로써, 저항체의 발열에 따른 봉지 수지의 열팽창에 의한 체적 변화를 최소로 억제할 수 있다. 이것에 의해서, 봉지 수지에 덮인 칩 저항체나 금속 단자에 대하여 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받고, 도통 불량 등의 문제를 일으키는 것을 방지할 수 있다.
상기 Al 부재는, 상기 세라믹스 기판과의 접합면에 대한 대향면이, 그 중앙 영역을 정상부로 하여 상기 세라믹스 기판과 반대 방향을 향하여 만곡된 만곡면을 이루고, 상기 대향면의 만곡의 정도가, 30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위인 것을 특징으로 한다.
Al 부재와 세라믹스 기판의 접합면은, 서로의 팽창률차에 의해서 만곡되기 쉽다. 그 결과, 접합면에 대한 대향면이, 세라믹스 기판과 반대 방향을 향하여 만곡된 만곡면이 되기 쉽다. 그러나, 이러한 대향면의 만곡의 정도를 30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위 내에 들어가게 함으로써, 대향면에 추가로 냉각기를 형성하는 경우에도, Al 부재와 냉각기의 밀착성을 확보할 수 있다. 또한, 대향면의 만곡의 정도를 30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위 내에 들어가게 함으로써, Al 부재와 세라믹스 기판의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제하고, Al 부재와 세라믹스 기판이 박리되는 것을 방지할 수 있다.
본 발명의 저항기의 제조 방법은, 상기 세라믹스 기판과 상기 Al 부재 사이에, Al-Si 계 브레이징재 박 (箔) 을 배치하고, 이들을 적층 방향을 따라 가압하면서 가열하여, 상기 세라믹스 기판과 상기 Al 부재를 상기 브레이징재에 의해서 접합하는 공정과, 접착제에 의해서 상기 금속 단자를 상기 금속 전극의 표면 상에 위치 결정하는 공정과, 상기 금속 단자 및 상기 금속 전극에 대하여, 각각 금속 부재의 일단 및 타단을 접촉시켜 초음파를 인가하고, 금속 부재의 일단 및 타단에 각각 상기 금속 전극 및 상기 금속 단자를 접합하는 공정을 구비한 것을 특징으로 한다.
본 발명의 저항기의 제조 방법에 의하면, 세라믹스 기판과 Al 부재의 접합에, 땜납재를 사용하지 않고, 땜납재보다 융점이 높은 Al-Si 계 브레이징재를 사용하여 접합함으로써, 저항체가 발열하여 고온이 되어도, 세라믹스 기판과 Al 부재의 접합 강도를 충분히 유지할 수 있고, 내열성이 우수한 저항기를 제조할 수 있다. 또한, 금속 전극과 금속 단자를, 금속 부재의 일단 및 타단에 각각 접촉시켜 초음파를 인가하여 접합함으로써, 금속 전극과 금속 단자를 양호하게 접합하고, 접합 신뢰성을 향상시킬 수 있다. 또한, 땜납재를 사용하지 않고, 초음파 접합에 의해 금속 부재를 개재하여 금속 전극과 금속 단자를 접합하기 때문에, 저항체가 발열하여 고온이 되어도, 접합 강도를 충분히 유지할 수 있고, 내열성이 우수한 저항기를 제조할 수 있다.
상기 칩 저항체의 주위를 둘러싸도록 형틀을 배치하는 공정과, 연화시킨 상기 봉지 수지를 상기 형틀의 내부에 충전하는 공정을 구비한 것을 특징으로 한다.
이 경우, 칩 저항체 및 금속 단자가 절연성의 봉지 수지에 의해서 몰드되기 때문에, 전류 리크를 방지할 수 있고, 고내압성을 구비한 저항기를 제조할 수 있다. 또한, 칩 저항체 및 금속 단자를 봉지 수지로 덮음으로써, 칩 저항체나 금속 단자에 대하여 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받고, 도통 불량 등의 문제를 일으키는 것을 방지한 저항기를 제조할 수 있다.
본 발명에 의하면, 내열성이 우수함과 함께, 제조시에 있어서의 저항체나 접합부의 열화를 억제할 수 있는 저항기 및 이 저항기의 제조 방법을 제공할 수 있다.
도 1 은 본 발명의 제 1 실시형태에 관련된 저항기의 단면도이다.
도 2a 는 제 1 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (저항체 형성 공정).
도 2b 는 제 1 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (금속 전극 형성 공정).
도 2c 는 제 1 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (히트싱크 접합 공정).
도 2d 는 제 1 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (금속 부재 접합 공정).
도 3a 는 제 1 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (봉지 수지 형성 공정).
도 3b 는 제 1 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (냉각기 장착 공정).
도 4 는 제 1 실시형태에 관련된 저항기의 제조 방법의 플로차트이다.
도 5 는 본 발명의 제 2 실시형태에 관련된 저항기의 단면도이다.
도 6a 는 제 2 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (금속 전극 형성 공정).
도 6b 는 제 2 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (저항체 형성 공정).
도 6c 는 제 2 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (완충층 및 히트싱크 접합 공정).
도 6d 는 제 2 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (금속 부재 접합 공정).
도 7a 는 제 2 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (봉지 수지 형성 공정).
도 7b 는 제 2 실시형태에 관련된 저항기의 제조 방법의 단면도이다 (냉각기 장착 공정).
도 8 은 제 2 실시형태에 관련된 저항기의 제조 방법의 플로차트이다.
이하, 도면을 참조하여, 본 발명의 저항기 및 이 저항기의 제조 방법에 대해서 설명한다.
또, 이하에 나타내는 각 실시형태는, 발명의 취지를 보다 잘 이해시키기 위해서 구체적으로 설명하는 것이며, 특별히 지정이 없는 한, 본 발명을 한정하는 것은 아니다. 또한, 이하의 설명에서 사용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해서, 편의상, 요부가 되는 부분을 확대하여 나타내고 있는 경우가 있고, 각 구성 요소의 치수 비율 등이 실제와 동일하다고는 한정되지 않는다.
(저항기 : 제 1 실시형태)
본 발명의 저항기의 제 1 실시형태에 대해서, 첨부한 도 1 을 참조하여 설명한다.
도 1 은, 제 1 실시형태의 저항기의 적층 방향을 따른 단면 (斷面) 을 나타내는 단면도이다. 제 1 실시형태에 관련된 저항기 (10) 는, 세라믹스 기판 (11) 과, 이 세라믹스 기판 (11) 의 일방의 면 (11a) 에 겹쳐 형성된 칩 저항체 (16) 를 구비하고 있다. 이 칩 저항체 (16) 는, 저항체 (12) 및 금속 전극 (13a, 13b) 을 갖고 있다. 또한, 금속 전극 (13a, 13b) 의 각각에 겹쳐, 접착제층 (17) 을 개재하여 금속 단자 (14a, 14b) 가 배치되어 있다. 금속 전극 (13a) 과 금속 단자 (14a) 의 사이, 및 금속 전극 (13b) 과 금속 단자 (14b) 의 사이는, 각각 금속 부재 (18a, 18b) 에 의해서 전기적으로 접속되어 있다.
또한, 칩 저항체 (16) 의 주위에는, 칩 저항체 (16) 에 대하여 이간되도록 둘러싸는 형틀 (19) 이 배치되어 있다. 그리고, 이 형틀 (19) 의 내부에는, 봉지 수지 (21) 가 충전되어 있다. 이러한 봉지 수지 (21) 는, 칩 저항체 (16) 나 금속 단자 (14a, 14b) 의 일부를 덮도록 형성되어 있다.
세라믹스 기판 (11) 의 타방의 면 (11b) 에는, Al 부재가 겹쳐 배치되어 있다.
본 실시형태에서는, Al 부재는 히트싱크 (23) (방열 부재) 로 되어 있다. 이러한 세라믹스 기판 (11) 과 히트싱크 (23) 의 접합 구조는 나중에 상세히 서술한다.
이 히트싱크 (23) 의 주연 (周緣) 부근에는, 복수의 나사 구멍 (24) 이 형성되어 있다.
히트싱크 (23) 가 세라믹스 기판 (11) 과 접합되는 접합면의 반대면에는, 추가로 냉각기 (25) 가 장착되어 있다. 냉각기 (25) 는, 히트싱크 (23) 의 나사 구멍 (24) 을 관통하는 나사 (26) 에 의해서, 히트싱크 (23) 에 체결되어 있다. 또, 냉각기 (25) 와 히트싱크 (23) 사이에는, 추가로 고전열성의 그리스층 (27) 이 형성되어 있는 것이 바람직하다.
세라믹스 기판 (11) 은, 저항체 (12) 및 금속 전극 (13a, 13b) 과, 도전성의 히트싱크 (23) 의 전기적 접속을 방지하는 것이고, 제 1 실시형태에 있어서는, 절연성이 높은 AlN (질화 알루미늄) 으로 이루어지는 판상 부재이다. 또한, AlN 으로 이루어지는 세라믹스 기판 (11) 의 두께는, 예를 들어, 0.3 ㎜ 이상 1.0 ㎜ 이하의 범위 내이면 되고, 보다 바람직하게는 0.5 ㎜ 이상 0.85 ㎜ 이하의 범위 내이고, 제 1 실시형태에서는 0.635 ㎜ 로 설정되어 있다.
세라믹스 기판 (11) 의 두께는, 노기스 등으로 측정할 수 있다.
이러한 세라믹스 기판 (11) 의 두께는, 0.3 ㎜ 미만이면 세라믹스 기판 (11) 에 가해지는 응력에 대한 강도를 충분히 확보할 수 없게 될 우려가 있다. 또한, 세라믹스 기판 (11) 의 두께가 1.0 ㎜ 를 초과하면, 저항기 (10) 전체의 두께가 증가하고, 박후화가 어려워질 우려가 있다. 따라서, 세라믹스 기판 (11) 의 두께를, 예를 들어, 0.3 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 함으로써, 세라믹스 기판 (11) 의 강도와, 저항기 (10) 전체의 박후화를 양립할 수 있다.
저항체 (12) 는, 저항기 (10) 에 전류가 흘렀을 때의 전기 저항으로서 기능시키기 위한 것이고, 구성 재료의 일례로서, Ta-Si 계 박막 저항체나 RuO2 후막 저항체를 들 수 있다. 저항체 (12) 는, 제 1 실시형태에 있어서는, Ta-Si 계 박막 저항체에 의해서 구성되고, 두께가 예를 들어 0.5 ㎛ 로 되어 있다.
금속 전극 (13a, 13b) 은, 저항체 (12) 에 형성된 전극이고, 제 1 실시형태에 있어서는, Cu 에 의해서 구성되어 있다. 또한, 금속 전극 (13a, 13b) 의 두께는, 예를 들어 2 ㎛ 이상 3 ㎛ 이하로 되어 있고, 제 1 실시형태에 있어서는, 1.6 ㎛ 로 되어 있다.
또, 본 실시형태에 있어서, 금속 전극 (13a, 13b) 을 구성하는 Cu 는, 순 Cu 나 Cu 합금을 포함하는 것으로 한다. 또한, 금속 전극 (13a, 13b) 은, Cu 에 한정되는 것은 아니고, 예를 들어, Al, Ag 등, 고도전율의 각종 금속을 채용할 수 있다.
금속 단자 (14a, 14b) 는, 외형이 대략 L 자형으로 굴곡된 전기 단자이고, 각각 금속 부재 (18a, 18b) 를 통해 금속 전극 (13a, 13b) 에 전기적으로 접속되어 있다. 금속 전극 (13a, 13b) 의 각각의 일단측은, 접착제층 (17) 을 개재하여 금속 전극 (13a, 13b) 의 표면에 고정되어 있다. 또한, 금속 전극 (13a, 13b) 의 각각의 타단측은, 봉지 수지 (21) 로부터 돌출되어 외부에 노출되어 있다. 이러한 금속 단자 (14a, 14b) 는, 제 1 실시형태에 있어서는, 금속 전극 (13) 과 동일하게 Cu 에 의해서 구성되어 있다. 또한, 금속 단자 (14) 의 두께는, 0.1 ㎜ 이상 0.5 ㎜ 이하로 되어 있고, 제 1 실시형태에 있어서는, 0.3 ㎜ 로 되어 있다.
저항기 (10) 는, 이 금속 단자 (14a, 14b) 를 통해 외부의 전자 회로 등에 접속된다.
금속 단자 (14a) 는, 저항기 (10) 의 일방의 극성의 단자가 되고, 또한, 금속 단자 (14b) 는, 저항기 (10) 의 타방의 극성의 단자가 된다.
금속 부재 (18a, 18b) 는, 융점이 450 ℃ 이상의 와이어, 테이프 등 가늘고 긴 선상의 부재이고, 예를 들어, Al 로 형성된 Al 와이어, Al 테이프 등이다. 이러한 금속 부재 (18a, 18b) 는, 각각의 일단측이 금속 전극 (13a, 13b) 에 접합되고, 또한, 각각의 타단측이 금속 단자 (14a, 14b) 에 접합되어 있다.
금속 부재 (18a, 18b) 의 융점은, 그 상한값이 바람직하게는 1500 ℃ 이하이고, 보다 바람직하게는 550 ∼ 1100 ℃ 이다.
금속 부재 (18a, 18b) 의 일단측과 금속 전극 (13a, 13b) 의 접합, 및 금속 부재 (18a, 18b) 의 타단측과 금속 단자 (14a, 14b) 의 접합은, 초음파 접합에 의해서 직접 접합되어 있다. 이러한 초음파 접합은, 예를 들어, 금속 부재 (18a, 18b) 와 금속 전극 (13a, 13b) 및 금속 단자 (14a, 14b) 를 밀착시키고, 초음파를 인가함으로써 실시된다. 이러한 구성에 의해, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 는, 각각 금속 부재 (18a, 18b) 를 통해 전기적으로 접속된다.
금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 를, 가늘고 긴 선상의 부재, 예를 들어 Al 와이어, Al 테이프 등을 사용하여 전기적으로 접속함으로써, 저항체 (11) 가 통전시의 발열과 비통전시의 강열 (降熱) 을 반복하는 온도 사이클을 거쳐도, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 가 도통 불량을 야기할 우려가 없다.
또, 본 실시형태에 있어서, 금속 부재 (18a, 18b) 를 구성하는 Al 은, 순 Al 이나 Al 합금을 포함하는 것으로 한다. 또한, 금속 부재 (18a, 18b) 는, Al 에 한정되는 것은 아니고, 예를 들어, Cu, Ag 등, 융점이 450 ℃ 이상인 고도전율의 각종 금속으로 이루어지는 와이어상 부재, 테이프상 부재를 채용할 수 있다.
접착제층 (17) 은, 금속 단자 (14a, 14b) 를 위치 결정 고정시키기 위해서 형성되고, 예를 들어, 수지계 접착제가 사용된다. 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 는, 상기 서술한 바와 같이 금속 부재 (18a, 18b) 를 통해 전기적으로 접속되기 때문에, 접착제층 (17) 은, 절연성 재료이어도 된다.
형틀 (19) 은, 예를 들어, 내열성의 수지판으로 구성되어 있다. 그리고, 이 형틀 (19) 의 내측을 메우는 봉지 수지 (21) 는, 예를 들어, 30 ℃ ∼ 120 ℃ 의 온도 범위에 있어서의 열팽창 계수 (선팽창률) 가 8 ppm/℃ ∼ 20 ppm/℃ 의 범위의 절연성 수지가 사용된다. 봉지 수지 (21) 의 열팽창 계수 (선팽창률) 는 보다 바람직하게는 12 ppm/℃ ∼ 18 ppm/℃ 의 범위이다. 이러한 열팽창 계수를 갖는 절연성 수지로는, 예를 들어, 에폭시 수지에 SiO2 필러를 넣은 것 등을 들 수 있다. 이 경우, 봉지 수지 (21) 는 SiO2 필러가 72 % ∼ 84 %, 에폭시 수지가 16 % ∼ 28 % 인 조성으로 하는 것이 바람직하다.
봉지 수지 (21) 의 열팽창 계수 (선팽창률) 는, 딜라토미터 (METZSCH 사 제조 TD5000SA) 에 의해서 측정할 수 있다.
봉지 수지 (21) 로서, 30 ℃ ∼ 120 ℃ 의 온도 범위에 있어서의 열팽창 계수가 8 ppm/℃ ∼ 20 ppm/℃ 의 범위의 절연성 수지를 사용함으로써, 저항체 (12) 의 발열에 수반되는 봉지 수지 (21) 의 열팽창에 의한 체적 변화를 최소로 억제할 수 있다. 그리고, 봉지 수지 (21) 에 덮인 칩 저항체 (16) 나 금속 단자 (14a, 14b) 에 대하여 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받고, 도통 불량 등의 문제를 일으키는 것을 방지할 수 있다.
또, Al 부재로서, 순도가 99.98 % 이상인 Al 로 이루어지는 완충층과 히트싱크의 적층체로 구성하고, 이 완충층과 세라믹스 기판의 타방의 면을 Al-Si 계 브레이징재에 의해서 접합하는 것도 바람직하다.
완충층의 Al 의 순도는, 발광 분광 분석 장치 (써모피셔사 제조 4460) 에 의해서 측정할 수 있다.
Al 부재인 히트싱크 (방열 부재) (23) 는, 저항체 (12) 로부터 발생하는 열을 빠지게 하기 위한 것이고, 열전도성이 양호한 Al 또는 Al 합금으로 형성되어 있다. 제 1 실시형태에 있어서는, 히트싱크 (23) 는, A6063 합금 (Al 합금) 으로 구성되어 있다.
히트싱크 (23) 는, 적층 방향을 따른 두께가 2.0 ㎜ 이상, 10.0 ㎜ 이하의 범위로 형성되는 것이 바람직하고, 3.0 ㎜ 이상, 5.0 ㎜ 이하인 것이 보다 바람직하다. 히트싱크 (23) 의 두께가 2.0 ㎜ 미만이면, 히트싱크 (23) 에 응력이 가해졌을 때, 히트싱크 (23) 가 변형될 우려가 있다. 또한, 열용량이 지나치게 작기 때문에, 저항체 (12) 로부터 발생하는 열을 충분히 흡수, 방열할 수 없을 우려가 있다. 한편, 히트싱크 (23) 의 두께가 10.0 ㎜ 를 초과하면, 히트싱크 (23) 의 두께에 따라 저항기 (10) 전체의 박후화도 도모하는 것이 곤란해지고, 또한, 저항기 (10) 전체의 중량이 지나치게 커진다는 우려가 있다.
히트싱크 (23) 의 두께는, 노기스 등으로 측정할 수 있다.
이러한 히트싱크 (23) 와, 세라믹스 기판 (11) 의 타방의 면 (11b) 은, Al-Si 계 브레이징재에 의해서 접합되어 있다. Al-Si 계 브레이징재는, 융점이 600 ∼ 700 ℃ 정도이다. 이러한 Al-Si 계 브레이징재를 사용하여 히트싱크 (23) 와 세라믹스 기판 (11) 을 접합함으로써, 내열성과 접합시의 열 열화를 동시에 방지할 수 있다.
예를 들어, 종래와 같이, 히트싱크와 세라믹스 기판을, 땜납을 사용하여 접합한 경우, 땜납의 융점이 낮기 (200 ∼ 250 ℃ 정도) 때문에, 저항체 (12) 가 고온이 된 경우, 히트싱크와 세라믹스 기판이 박리될 우려가 있다. 한편, 내열성을 중시한 종래예로서, 히트싱크와 세라믹스 기판을, Ag-Cu-Ti 계 브레이징재를 사용하여 접합한 경우, 융점 (접합 온도) 이 850 ℃ 가 되고, 내열성은 높아지지만, 접합시에 850 ℃ 이상으로 승온시키면, 저항체가 열 열화를 야기하고, 소정의 성능을 발휘할 수 없을 우려가 있었다. 따라서, 본 실시형태와 같이, 히트싱크 (23) 와 세라믹스 기판 (11) 을, Al-Si 계 브레이징재를 사용하여 접합함으로써, 땜납 접합과 비교하여 내열성이 대폭으로 높아지고, 또한, Ag-Cu-Ti 계 브레이징재를 사용한 접합과 비교하여, 접합시에 있어서의 저항체 (12) 의 열 열화를 확실히 방지하는 것이 가능하게 된다.
히트싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 대한 대향면, 즉 냉각기 (25) 와 접하는 면은, 히트싱크 (23) 와 세라믹스 기판 (11) 의 접합에 의해서, 약간 만곡되는 경우가 있다. 이것은, 히트싱크 (23) 를 구성하는 Al 의 열팽창률이, 세라믹스 기판 (11) 의 열팽창률보다 크기 때문이다. 이것에 의해, 고온에서 접합한 후에 실온 정도까지 냉각되면, 히트싱크 (23) 의 대향면 (냉각기 (25) 와 접하는 면) 이, 중앙 영역을 정상부로 하여 세라믹스 기판 (11) 과 반대 방향을 향하여 돌출되도록 만곡된다.
이러한 히트싱크 (23) 의 대향면 (냉각기 (25) 와 접하는 면) 의 만곡의 정도를, 바람직하게는 30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위, 보다 바람직하게는 30 ㎛/50 ㎜ 이상, 100 ㎛/50 ㎜ 이하의 범위에 들어가게 함으로써, 히트싱크 (23) 에 추가로 냉각기 (25) 를 형성하는 경우에도, 히트싱크 (23) 와 냉각기 (25) 의 밀착성을 확보할 수 있다. 또한, 히트싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제하고, 히트싱크 (23) 와 세라믹스 기판 (11) 이 박리되는 것을 방지할 수 있다.
히트싱크 (23) 의 대향면의 만곡의 정도는, 쉐도우 무아레 기술을 사용한 가열 휨 측정 장치 (아크로메트릭스사 제조 사모레이 PS200) 에 의해서 측정할 수 있다.
냉각기 (25) 는, 히트싱크 (23) 를 냉각시키는 것이고, 히트싱크 (23) 자체의 방열 기능과 함께, 히트싱크 (23) 의 온도 상승을 방지한다. 냉각기 (25) 는, 예를 들어, 공랭식이나 수랭식의 냉각기이면 된다. 냉각기 (25) 는, 히트싱크 (23) 에 형성된 나사 구멍 (24, 24) 을 관통하는 나사 (26, 26) 에 의해서, 히트싱크 (23) 에 체결된다.
또한, 냉각기 (25) 와 히트싱크 (23) 사이에는, 추가로 고전열성의 그리스층 (27) 이 형성되어 있는 것이 바람직하다. 그리스층 (27) 은, 냉각기 (25) 와 히트싱크 (23) 의 밀착성을 높이고, 히트싱크 (23) 의 열을 냉각기 (25) 를 향하여 원활히 전파시킨다. 그리스층 (27) 을 구성하는 그리스는, 열전도성이 우수하고, 또한 내열성이 우수한 고내열 그리스가 사용된다.
(저항기의 제조 방법 : 제 1 실시형태)
다음으로, 제 1 실시형태에 관련된 저항기 (10) 의 제조 방법에 대해서, 도 2a ∼ 도 2d, 도 3a ∼ 도 3b, 도 4 를 참조하여 설명한다.
도 2a ∼ 도 2d, 도 3a ∼ 도 3b 는, 제 1 실시형태의 저항기의 제조 방법을 단계적으로 나타낸 단면도이다. 또한, 도 4 는, 제 1 실시형태의 저항기의 제조 방법에 있어서의 각 공정을 나타낸 플로차트이다.
먼저, 도 2a 에 나타내는 바와 같이, 예를 들어, 두께가 0.3 ㎜ 이상 1.0 ㎜ 이하인 AlN 으로 이루어지는 세라믹스 기판 (11) 을 준비한다. 그리고 이 세라믹스 기판 (11) 의 일방의 면 (11a) 에, 예를 들어 스퍼터링법을 이용하여, 두께가 0.5 ㎛ 정도의 Ta-Si 계 박막으로 이루어지는 저항체 (12) 를 형성한다 (저항체 형성 공정 : S01).
다음으로, 도 2b 에 나타내는 바와 같이, 저항체 (12) 의 소정의 위치에, 예를 들어 스퍼터링법을 이용하여, 예를 들어 두께가 2 ∼ 3 ㎛ 정도의 Cu 로 이루어지는 금속 전극 (13a, 13b) 을 형성한다 (금속 전극 형성 공정 : S02). 이것에 의해서, 세라믹스 기판 (11) 의 일방의 면 (11a) 에 칩 저항체 (16) 가 형성된다. 또, Cu 의 하층에 미리 Cr 로 이루어지는 하지층을 형성하여, 저항체 (12) 와 금속 전극 (13a, 13b) 의 밀착성을 높이는 구성으로 하는 것도 바람직하다.
다음으로, 도 2c 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 타방의 면 (11b) 에, 히트싱크 (23) 를 접합한다 (히트싱크 접합 공정 : S03).
세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트싱크 (23) 의 접합에 있어서는, Al-Si 계 브레이징재 박을 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트싱크 (23) 사이에 끼워 넣는다. 그리고, 진공 가열로에 있어서는, 적층 방향으로 0.5 kgf/㎠ 이상 10 kgf/㎠ 이하의 가압력을 부하하고, 진공 가열로의 가열 온도를 640 ℃ 이상 650 ℃ 이하로 설정하고, 10 분 이상 60 분 이하 유지한다. 이것에 의해서, 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트싱크 (23) 사이에 배치한 Al-Si 계 브레이징재 박이 용융되고, 세라믹스 기판 (11) 과 히트싱크 (23) 가 접합된다.
이렇게 해서 얻어진 세라믹스 기판 (11) 과 히트싱크 (23) 의 접합부는, 예를 들어, 땜납에 의한 접합과 비교하여, 대폭으로 내열성이 높아지고, 또한, 접합시에 800 ℃ 라는 고온을 필요로 하지 않기 때문에, 이미 형성되어 있는 저항체 (12) 가 열 열화를 야기하는 것도 방지할 수 있다.
히트싱크 (23) 와 세라믹스 기판 (11) 을 접합하여, Al-Si 계 브레이징재 박의 용융 온도로부터 실온까지 냉각되면, 히트싱크 (23) 와 세라믹스 기판 (11) 의 열팽창률차에 의해서, 히트싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 대한 대향면이, 그 중앙 영역을 정상부로 하여 세라믹스 기판 (11) 과 반대 방향을 향하여 돌출되도록 만곡되는 경우가 있다. 이러한 히트싱크 (23) 의 대향면 (냉각기 (25) 와 접하는 면) 의 만곡의 정도를, 30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어가게 함으로써, 후공정에서 히트싱크 (23) 에 냉각기 (25) 를 형성할 때에, 히트싱크 (23) 와 냉각기 (25) 의 밀착성을 확보할 수 있다. 또한, 히트싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제한다.
다음으로, 도 2d 에 나타내는 바와 같이, 금속 전극 (13a, 13b) 의 각각에, 접착제층 (17) 에 의해서 금속 단자 (14a, 14b) 를 임시 고정 (위치 결정 고정) 시킨다. 금속 단자 (14a, 14b) 는, 예를 들어, 두께가 0.3 ㎜ 정도의 Cu 로 이루어지는 판재를 단면 대략 L 자상으로 굴곡시킨 것이면 된다. 그리고, 예를 들어, Al 와이어나 Al 테이프로 이루어지는 금속 부재 (18a, 18b) 의 일단측을 금속 전극 (13a, 13b) 에, 또한 금속 부재 (18a, 18b) 의 타단측을 금속 단자 (14a, 14b) 에 각각 접촉시킨다. 그리고, 이들 접촉 부분을 압압 (押壓) (가압) 하면서 초음파를 인가하고, 접촉 부분을 초음파 접합한다 (금속 부재 접합 공정 : S04). 이것에 의해서, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 는, 금속 부재 (18a, 18b) 에 의해서 각각 전기적으로 접속된다.
다음으로, 도 3a 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면 (11a) 에, 칩 저항체 (16) 의 주위를 둘러싸도록 형틀 (19) 을 배치한다. 그리고, 이 형틀 (19) 의 내부에 연화시킨 절연성 수지를 충전하고, 칩 저항체 (16) 및 금속 단자 (14a, 14b) 의 일부를 봉지하는 봉지 수지 (21) 를 형성한다 (봉지 수지 형성 공정 : S05).
다음으로, 도 3b 에 나타내는 바와 같이, 히트싱크 (23) 의 하면에 내열 그리스로 이루어지는 그리스층 (27) 을 형성하고 나서, 히트싱크 (23) 에 나사 (26, 26) 를 사용하여 냉각기 (25) 를 장착한다 (냉각기 장착 공정 : S06).
이상의 공정을 거쳐, 제 1 실시형태에 관련된 저항기 (10) 를 제조할 수 있다.
이상과 같은 구성으로 된 본 실시형태에 관련된 저항기 (10) 와 그 제조 방법에 의하면, 세라믹스 기판 (11) 과 히트싱크 (23) 를, Al-Si 계 브레이징재를 사용하여 접합하고 있기 때문에, 저항체 (12) 가 발열하여 고온이 되어도, 예를 들어 종래와 같이, 땜납재를 사용하여 접합한 경우와 비교하여, 접합 강도를 충분히 유지할 수 있고 내열성이 우수하다. 또 한편, 종래와 같이, Ag-Cu-Ti 계 브레이징재를 사용하여 접합한 경우와 비교하여, 접합 온도를 낮게 할 수 있기 때문에, 접합시에 있어서의 저항체 (12) 의 열 열화를 확실히 방지하는 것이 가능해진다. 그리고, 세라믹스 기판 (11) 및 저항체 (12) 의 열 부하를 저감시킬 수 있음과 함께, 제조 공정을 간략화하고, 제조 비용을 저감시킬 수 있다.
또한, 본 실시형태에 있어서는, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 를, 가늘고 긴 선상의 부재, 예를 들어 Al 와이어, Al 테이프 등을 사용하여 전기적으로 접속하고, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 를 도전층 등으로 직접 접합하고 있지 않으므로, 저항체 (11) 가 통전시의 발열과 비통전시의 강열을 반복하는 온도 사이클을 거쳐도, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 가 도통 불량을 야기할 우려가 없다.
또한, AlN 으로 이루어지는 세라믹스 기판 (11) 의 두께를 0.3 ㎜ 이상 1.0 ㎜ 이하로 함으로써, 저항체 (12) 의 발열 횟수가 많아도 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다.
또한, Cu 로 이루어지는 금속 단자 (14a, 14b) 의 두께를 0.1 ㎜ 이상으로 함으로써, 단자로서의 강도를 충분히 확보함과 함께 비교적 큰 전류를 흘릴 수 있다. 또한, 금속 단자 (14a, 14b) 의 두께를 0.3 ㎜ 이하로 함으로써, 저항체 (12) 의 발열 횟수가 많아도 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다.
또한, 봉지 수지 (21) 로서, 열팽창 계수 (선팽창률) 가 8 ppm/℃ ∼ 20 ppm/℃ 의 범위의 절연성 수지를 사용함으로써, 저항체 (12) 의 발열에 따른 봉지 수지 (21) 의 열팽창에 의한 체적 변화를 최소로 억제할 수 있다. 이러한 구성에 의해, 봉지 수지 (21) 에 덮인 칩 저항체 (16) 나 금속 단자 (14a, 14b) 에 대하여 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받고, 도통 불량 등의 문제를 일으키는 것을 방지할 수 있다.
또한, 히트싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 대한 대향면의 만곡의 정도를, 30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어가게 함으로써, 히트싱크 (23) 에 냉각기 (25) 를 형성할 때에, 히트싱크 (23) 와 냉각기 (25) 의 밀착성을 확보할 수 있다. 특히, 본 실시형태에서는, 히트싱크 (23) 의 주연 부근에 복수의 나사 구멍 (24, 24) 이 형성되고, 이 나사 구멍 (24, 24) 을 관통하는 나사 (26, 26) 에 의해서, 히트싱크 (23) 와 냉각기 (25) 가 체결되어 있기 때문에, 히트싱크 (23) 와 냉각기 (25) 의 밀착성을 향상시킬 수 있다. 또한, 히트싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제할 수 있다.
(저항기 : 제 2 실시형태)
본 발명의 저항기의 제 2 실시형태에 대해서, 첨부한 도 5 를 참조하여 설명한다.
또, 이하의 설명에 있어서, 제 1 실시형태의 저항기와 동일한 구성에 관해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
또한, 각 값의 측정 방법에 대해서도 제 1 실시형태와 동일한 방법이 적용된다.
도 5 는, 제 2 실시형태의 저항기의 적층 방향을 따른 단면을 나타내는 단면도이다.
제 2 실시형태에 관련된 저항기 (30) 는, 세라믹스 기판 (11) 과, 이 세라믹스 기판 (11) 의 일방의 면 (11a) 에 겹쳐 형성된 칩 저항체 (16) 를 구비하고 있다. 이 칩 저항체 (16) 는, 저항체 (12) 및 금속 전극 (13a, 13b) 을 갖고 있다. 또한, 금속 전극 (13a, 13b) 의 각각에 겹쳐, 접착제층 (17) 을 개재하여 금속 단자 (14a, 14b) 가 배치되어 있다. 금속 전극 (13a) 과 금속 단자 (14a) 사이, 및 금속 전극 (13b) 과 금속 단자 (14b) 사이는, 각각 금속 부재 (18a, 18b) 에 의해서 전기적으로 접속되어 있다.
또한, 칩 저항체 (16) 의 주위에는, 칩 저항체 (16) 에 대하여 이간되도록 둘러싸는 형틀 (19) 이 배치되어 있다. 그리고, 이 형틀 (19) 의 내부에는, 봉지 수지 (21) 가 충전되어 있다. 이러한 봉지 수지 (21) 는, 칩 저항체 (16) 나 금속 단자 (14a, 14b) 의 일부를 덮도록 형성되어 있다.
제 2 실시형태에 있어서는, 세라믹스 기판 (11) 은, 알루미나로 구성되어 있다. 또한, 알루미나로 이루어지는 세라믹스 기판 (11) 의 두께는, 0.3 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 설정되어 있고, 보다 바람직하게는 0.3 ㎜ 이상 0.85 ㎜ 이하의 범위 내이고, 제 2 실시형태에서는 0.38 ㎜ 로 설정되어 있다.
제 2 실시형태에 있어서는, 저항체 (12) 는, RuO2 의 박막 저항체에 의해서 구성되어 있다. 또한, 저항체 (12) 의 두께는 5 ㎛ 이상 10 ㎛ 이하로 되어 있고, 구체적으로는 7 ㎛ 로 되어 있다.
제 2 실시형태에 있어서는, 금속 전극 (13a, 13b) 은, Ag 에 의해서 구성되어 있다.
또한, 금속 전극 (13a, 13b) 의 두께는, 5 ㎛ 이상 10 ㎛ 이하로 되어 있고, 제 2 실시형태에 있어서는 7 ㎛ 로 되어 있다. 또, 본 실시형태에 있어서, Ag 는, 순 Ag 나 Ag 합금을 포함하는 것으로 한다.
제 2 실시형태에 있어서는, 금속 단자 (14a, 14b) 는, Cu 에 의해서 구성되어 있다.
또한, 금속 단자 (14a, 14b) 의 두께는, 0.1 ㎜ 이상 0.5 ㎜ 이하로 되어 있고, 제 2 실시형태에 있어서는 0.3 ㎜ 로 되어 있다. 또, 본 실시형태에 있어서, Cu 는, 순 Cu 나 Cu 합금을 포함하는 것으로 한다.
세라믹스 기판 (11) 의 타방의 면 (11b) 에는, Al 부재가 접합되어 있다.
본 실시형태에 있어서는, Al 부재는 완충층 (22) 과 히트싱크 (43) 의 적층체로 되어 있다. 세라믹스 기판 (11) 과 완충층 (22) 은 Al-Si 계 브레이징재에 의해서 접합되어 있다.
또한, 완충층 (22) 과 히트싱크 (43) 는 Al-Si 계 브레이징재로 접합되어 있다. 이들 Al-Si 계 브레이징재는, 융점이 600 ∼ 700 ℃ 정도이다. 이러한 Al-Si 계 브레이징재를 사용하여 세라믹스 기판 (11) 과 완충층 (22) 을, 및 완충층 (22) 과 히트싱크 (43) 를 접합함으로써, 내열성과 접합시의 열 열화를 동시에 방지할 수 있다.
완충층 (22) 은, 예를 들어, 순도가 99.98 % 이상인 고순도 Al 로 이루어지는 박판상의 부재이다. 이 완충층의 두께는, 예를 들어, 0.4 ㎜ 이상, 2.5 ㎜ 이하이면 되고, 0.6 ㎜ 이상, 2.0 ㎜ 이하인 것이 보다 바람직하다. 이러한 완충층을 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트싱크 (43) 사이에 형성함으로써, 칩 저항체 (16) 에서 발생한 열을 효율적으로 히트싱크 (43) 에 전파시키고, 열을 빠르게 방산시킬 수 있다.
완충층의 두께는, 노기스 등으로 측정할 수 있다.
또한, 완충층을 순도 99.98 % 이상의 고순도 Al 로 형성함으로써, 변형 저항이 작아지고, 냉열 사이클이 부하되었을 때에 세라믹스 기판 (11) 에 발생하는 열응력을 이 완충층에 의해서 흡수할 수 있고, 세라믹스 기판 (11) 에 열응력이 가해져 균열이 발생하는 것을 억제할 수 있다.
제 2 실시형태에 있어서의 히트싱크 (43) 는, 히트싱크 본체부 (44) 와, 이 히트싱크 본체부 (44) 의 세라믹스 기판 (11) 의 접합면 (44a) 의 반대면 (44b) 으로부터 연장되는 복수의 핀 (45) 으로 이루어진다. 복수의 핀 (45) 은, 히트싱크 본체부 (44) 와 동일한 재료, 예를 들어 Al 또는 Al 합금으로 이루어진다. 이러한 복수의 핀 (45) 은, 히트싱크 본체부 (44) 와 일체로 형성되어 있어도 되고, 또한, 별체로서 형성한 복수의 핀 (45) 을 히트싱크 본체부 (44) 의 반대면 (44b) 측에 장착해도 된다.
복수의 핀 (45) 을 히트싱크 본체부 (44) 에 형성한 히트싱크 (43) 는, 예를 들어, 제 1 실시형태에 나타낸 히트싱크 (43) 와 비교하여, 표면적이 대폭으로 증가한다. 이것에 의해서, 칩 저항체 (16) 의 발열에 의해서 전파된 열을, 복수의 핀 (45) 을 통해 효율적으로 외기를 향하여 방열할 수 있다.
히트싱크 (43) 를 구성하는 히트싱크 본체부 (44) 가 세라믹스 기판 (11) 과 접합되는 접합면 (44a) 의 반대면 (44b) 에는, 추가로 냉각기 (35) 가 장착되어 있다. 냉각기 (35) 는, 히트싱크 (43) 의 나사 구멍 (24, 24) 을 관통하는 나사 (26, 26) 에 의해서, 히트싱크 (43) 에 체결되어 있다. 또, 냉각기 (35) 와 히트싱크 (43) 사이에는, 추가로 고전열성의 그리스층 (27) 이 형성되어 있는 것이 바람직하다.
냉각기 (35) 에는, 히트싱크 본체부 (44) 에 형성한 복수의 핀 (45) 을 외기에 노출시키는 개구부 (38) 가 형성되어 있다. 개구부 (38) 는, 복수의 핀 (45) 이 형성된 영역을 둘러싸도록 냉각기 (35) 의 두께 방향을 따라 관통한 관통공이다. 이러한 개구부 (38) 에 의해서, 복수의 핀 (45) 이 외기에 노출되고, 히트싱크 (43) 는 효율적으로 방열을 실시할 수 있다. 또, 이러한 복수의 핀 (45) 에 대하여 외기를 강제적으로 분사하거나, 또는 흡기하기 위한 전동 팬 등을, 추가로 냉각기 (35) 의 개구부 (38) 에 형성하는 것도 바람직하다.
(저항기의 제조 방법 : 제 2 실시형태)
다음으로, 제 2 실시형태에 관련된 저항기 (30) 의 제조 방법에 대해서, 도 6a ∼ 도 6d, 도 7a ∼ 도 7b, 도 8 을 참조하여 설명한다.
도 6a ∼ 도 6d, 도 7a ∼ 도 7b 는, 제 2 실시형태의 저항기의 제조 방법을 단계적으로 나타낸 단면도이다. 또한, 도 8 은, 제 2 실시형태의 저항기의 제조 방법에 있어서의 각 공정을 나타낸 플로차트이다.
먼저, 도 6a 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면에 있어서의 소정의 위치에, 후막 인쇄법을 사용하여 Ag 페이스트를 인쇄, 건조시키고, 그 후 850 ℃ 에서 소성함으로써 Ag 로 이루어지는 금속 전극 (13a, 13b) 을 형성한다 (금속 전극 형성 공정 : S11).
이어서, 도 6b 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면에, 후막 인쇄법을 사용하여 RuO2 페이스트, 예를 들어, 두께가 0.3 ㎜ 이상 1.0 ㎜ 이하인 세라믹스 기판 (11) 의 일방의 면에, 를 인쇄, 건조시키고, 그 후 850 ℃ 에서 소성함으로써 RuO2 로 이루어지는 후막 저항체 (저항체) (12) 를 형성한다 (저항체 형성 공정 : S12).
다음으로, 도 6c 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 타방의 면 (11b) 에, 완충층 (22) 을 형성하고 나서, 복수의 핀 (45) 을 구비한 히트싱크 (43) 를 접합한다 (완충층 및 히트싱크 접합 공정 : S13). 완충층 (22) 은, 예를 들어, 두께가 0.4 ㎜ ∼ 2.5 ㎜ 정도, 순도가 99.98 % 이상인 고순도 Al 로 이루어지는 박판상의 부재를 사용하면 된다.
세라믹스 기판 (11) 의 타방의 면 (11b) 과 완충층 (22) 및 히트싱크 (43) 의 접합에 있어서는, Al-Si 계 브레이징재 박 (29) 을 세라믹스 기판 (11) 의 타방의 면 (11b) 과 완충층 (22) 사이, 및 완충층 (22) 과 히트싱크 (43) 사이에 끼워 넣는다. 그리고, 진공 가열로에 있어서는, 적층 방향으로 0.5 kgf/㎠ 이상 10 kgf/㎠ 이하의 가압력을 부하하고, 진공 가열로의 가열 온도를 640 ℃ 이상 650 ℃ 이하로 설정하고, 10 분 이상 60 분 이하 유지한다. 이것에 의해서, 세라믹스 기판 (11) 의 타방의 면 (11b) 과 완충층 (22) 사이, 및 완충층 (22) 과 히트싱크 (43) 사이에 배치한 Al-Si 계 브레이징재 박 (29) 이 용융되고, 세라믹스 기판 (11) 과 히트싱크 (43) 가, 완충층 (22) 을 개재하여 접합된다.
이렇게 해서 얻어진 세라믹스 기판 (11) 과 히트싱크 (43) 의 접합부는, 예를 들어, 땜납에 의한 접합과 비교하여, 대폭으로 내열성이 높아지고, 또한, 접합시에 800 ℃ 라는 고온을 필요로 하지 않기 때문에, 이미 형성되어 있는 저항체 (12) 가 열 열화를 야기하는 것도 방지할 수 있다.
다음으로, 도 6d 에 나타내는 바와 같이, 금속 전극 (13a, 13b) 의 각각에, 접착제층 (17) 에 의해서 금속 단자 (14a, 14b) 를 임시 고정 (위치 결정 고정) 시킨다. 금속 단자 (14a, 14b) 는, 예를 들어, 두께가 0.3 ㎜ 정도의 Cu 로 이루어지는 판재를 단면 대략 L 자상으로 굴곡시킨 것이면 된다. 그리고, 예를 들어, Al 와이어나 Al 테이프로 이루어지는 금속 부재 (18a, 18b) 의 일단측을 금속 전극 (13a, 13b) 에, 또한 금속 부재 (18a, 18b) 의 타단측을 금속 단자 (14a, 14b) 에 각각 접촉시킨다. 그리고, 이들 접촉 부분을 압압 (가압) 하면서 초음파를 인가하고, 접촉 부분을 초음파 접합한다 (금속 부재 접합 공정 : S14). 이것에 의해서, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 는, 금속 부재 (18a, 18b) 에 의해서 각각 전기적으로 접속된다.
다음으로, 도 7a 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면 (11a) 에, 칩 저항체 (16) 의 주위를 둘러싸도록 형틀 (19) 을 배치한다. 그리고, 이 형틀 (19) 의 내부에 연화시킨 절연성 수지를 충전하고, 칩 저항체 (16) 및 금속 단자 (14a, 14b) 의 일부를 봉지하는 봉지 수지 (21) 를 형성한다 (봉지 수지 형성 공정 : S15).
다음으로, 도 7b 에 나타내는 바와 같이, 히트싱크 (43) 의 하면 중, 핀 (45) 이 형성되어 있지 않은 나사 구멍 (24, 24) 의 개구면의 주위에, 내열 그리스로 이루어지는 그리스층 (27) 을 형성한다. 그리고, 히트싱크 (43) 에 나사 (26, 26) 를 사용하여 냉각기 (35) 를 장착한다 (냉각기 장착 공정 : S16). 이 때, 냉각기 (35) 에 형성된 개구부 (38) 의 내부에 핀 (45) 이 들어가고, 핀 (45) 이 개구부 (38) 를 통해 외부에 노출되도록 장착된다. 이상의 공정을 거쳐, 제 2 실시형태에 관련된 저항기 (30) 를 제조할 수 있다.
이상과 같은 구성으로 된 본 실시형태에 관련된 저항기 (30) 와 그 제조 방법에 의하면, 세라믹스 기판 (11) 과 히트싱크 (43) 를, Al-Si 계 브레이징재를 사용하여 접합하고 있기 때문에, 저항체 (12) 가 발열하여 고온이 되어도, 예를 들어 종래와 같이, 땜납재를 사용하여 접합한 경우와 비교하여, 접합 강도를 충분히 유지할 수 있고 내열성이 우수하다. 또 한편, 종래와 같이, Ag-Cu-Ti 계 브레이징재를 사용하여 접합한 경우와 비교하여, 접합 온도를 낮게 할 수 있기 때문에, 접합시에 있어서의 저항체 (12) 의 열 열화를 확실히 방지하는 것이 가능하게 된다. 그리고, 세라믹스 기판 (11) 및 저항체 (12) 의 열 부하를 저감시킬 수 있음과 함께, 제조 공정을 간략화하고, 제조 비용을 저감시킬 수 있다.
또한, 본 실시형태에 있어서는, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 를, 가늘고 긴 선상의 부재, 예를 들어 Al 와이어, Al 테이프 등을 사용하여 전기적으로 접속하고, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 를 도전층 등으로 직접 접합하고 있지 않기 때문에, 저항체 (11) 가 통전시의 발열과 비통전시의 강열을 반복하는 온도 사이클을 거쳐도, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 가 도통 불량을 야기할 우려가 없다.
또한, AlN 으로 이루어지는 세라믹스 기판 (11) 의 두께를 0.3 ㎜ 이상 1.0 ㎜ 이하로 함으로써, 저항체 (12) 의 발열 횟수가 많아도 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다.
또한, Cu 로 이루어지는 금속 단자 (14a, 14b) 의 두께를 0.1 ㎜ 이상으로 함으로써, 단자로서의 강도를 충분히 확보함과 함께 비교적 큰 전류를 흘릴 수 있다. 또한, 금속 단자 (14a, 14b) 의 두께를 0.3 ㎜ 이하로 함으로써, 저항체 (12) 의 발열 횟수가 많아도 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다.
또한, 봉지 수지 (21) 로서, 열팽창 계수 (선팽창률) 가 8 ppm/℃ ∼ 20 ppm/℃ 의 범위의 절연성 수지를 사용함으로써, 저항체 (12) 의 발열에 따른 봉지 수지 (21) 의 열팽창에 의한 체적 변화를 최소로 억제할 수 있다. 이러한 구성에 의해, 봉지 수지 (21) 에 덮인 칩 저항체 (16) 나 금속 단자 (14a, 14b) 에 대하여 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받고, 도통 불량 등의 문제를 일으키는 것을 방지할 수 있다.
그리고, 히트싱크 (43) 는, 핀 (45, 45…) 을 구비함으로써, 예를 들어, 제 1 실시형태에 나타낸 히트싱크 (43) 와 비교하여, 표면적을 대폭으로 증가시킬 수 있다. 이것에 의해서, 칩 저항체 (16) 의 발열에 의해서 전파한 열을, 복수의 핀 (45) 을 통해 효율적으로 외기를 향하여 방열시키는 것이 가능해지고, 냉각 기능이 더욱 더 높아진다.
이상, 본 발명의 실시형태에 대해서 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.
또, 제 2 실시형태에 있어서는, 세라믹스 기판 (11) 과 히트싱크 (43) 사이에 완충층 (22) 을 형성하고 있지만, 이러한 완충층 (22) 을 형성하지 않고, 세라믹스 기판 (11) 과 히트싱크 (43) 가 Al-Si 계 브레이징재에 의해서 직접 접하도록 접합되는 구성으로 해도 된다.
또한, 제 1 실시형태, 제 2 실시형태에 있어서는, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 를 Al 와이어나 Al 테이프로 이루어지는 금속 부재 (18a, 18b) 를 통해 전기적으로 접속하고 있지만, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 를 접속 부재 등을 개재하지 않고, 직접 전기적으로 접합해도 된다. 이 경우, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 는, 초음파 접합이나, 도전성 브레이징재를 사용한 접합에 의해서 서로 접합되면 된다.
또한, 상기 실시형태에서는, 세라믹스 기판의 일방의 면에 저항체를 형성한 후에, 금속 전극을 형성하는 경우에 대해서 설명했지만, 금속 전극을 형성한 후에 저항체를 형성하는 구성이 되어도 된다.
또한, 제 1 실시형태, 제 2 실시형태에 있어서는, 칩 저항체 (16) 및 금속 단자 (14a, 14b) 의 일부를 봉지하는 봉지 수지 (21) 의 형성은, 각 실시형태에 개시된 순서로 한정되는 것은 아니다. 예를 들어, 냉각기를 장착한 후에 봉지 수지 (21) 에 의해서 봉지해도 된다.
또한, 제 2 실시형태에 있어서, 완충층 (22) 과 히트싱크 (43) 를 Al-Si 계 브레이징재로 접합했지만, Al-Cu 계 브레이징재나 Al-Si-Mg 계 브레이징재 등을 사용하는 것도 가능하다. 이들 이외에도, 예를 들어, 세라믹스 기판과 완충층을 미리 Al-Si 계 브레이징재로 접합한 후에, 완충층과 히트싱크를, 플럭스를 사용한 브레이징재 등으로 접합하는 것도 가능하다.
실시예
[실시예 1]
이하에, 본 발명의 효과를 확인하기 위해 실시한 제 1 확인 실험 (실시예 1) 의 결과에 대해서 설명한다.
(본 발명예 1-1)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 이용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 또한, 스퍼터링법을 이용하여, 세라믹스 기판의 일방의 면의 소정의 위치에, Cu 로 이루어지는 금속 전극 (두께 : 1.6 ㎛) 을 형성하였다. 또한, 금속 전극의 하지층으로서 스퍼터링법으로 Cr 층을 미리 형성하였다.
이어서, 세라믹스 기판의 타방의 면에는, Al-Si 계 브레이징재 박을 개재하여, 4N-Al 로 이루어지는 완충층과, Al-Si 계 브레이징재 박을 개재하여, Al 합금 (A1050) 으로 이루어지는 히트싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 적층하였다. 그리고, 적층 방향으로 5 kgf/㎠ 로 가압력을 부가하고, 진공 분위기에 있어서, 645 ℃ 에서 30 분 유지하여, 세라믹스 기판과 히트싱크를 Al-Si 계 브레이징재에 의해서 접합하였다. 금속 전극 상에 Cu 로 이루어지는 금속 단자 (두께 : 0.3 ㎛) 를 접착제에 의해서 고정시키고, 금속 전극과 금속 단자를 Al 와이어에 의해서 전기적으로 접속하였다. 금속 전극 및 금속 단자와 Al 와이어는, 각각 초음파를 인가하여 접합하였다. 또한, 히트싱크를 냉각기에 나사에 의해서 체결하고, 본 발명예 1 의 저항기를 제조하였다.
(본 발명예 1-2)
알루미나로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.38 ㎜t) 의 일방의 면에, 후막 인쇄법을 사용하여, 세라믹스 기판의 일방의 면의 소정의 위치에, Ag 페이스트를 인쇄, 건조시키고, 그 후 850 ℃ 에서 소성함으로써 후막 금속 전극 (두께 : 7 ㎛) 을 형성하였다. 또한, 후막 인쇄용 RuO2 페이스트를 인쇄, 건조시키고, 그 후 850 ℃ 에서 소성함으로써 RuO2 로 이루어지는 저항체 (10 ㎜ × 10 ㎜ × 7 ㎛t) 를 형성하였다.
이어서, 세라믹스 기판의 타방의 면에는, Al-Si 계 브레이징재 박을 개재하여, Al 합금 (A1050) 재로 이루어지는 히트싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 적층하였다.
그리고, 적층 방향으로 5 kgf/㎠ 로 가압력을 부가하고, 진공 분위기에 있어서, 645 ℃ 에서 30 분 유지하여, 세라믹스 기판과 히트싱크를 Al-Si 계 브레이징재에 의해서 접합하였다. 또한, 금속 전극 상에 Cu 로 이루어지는 금속 단자 (두께 : 0.3 ㎛) 를 접착제에 의해서 고정시키고, 금속 전극과 금속 단자를 Al 와이어에 의해서 전기적으로 접속하였다. 금속 전극 및 금속 단자와 Al 와이어는, 각각 초음파를 인가하여 접합하였다. 또한, 히트싱크를 냉각기에 나사에 의해서 체결하고, 본 발명예 2 의 저항기를 제조하였다.
(종래예 1)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 이용하여 Ta-Si 계로 이루어지는 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛t) 를 형성하였다. 또한, 스퍼터링법을 이용하여, 세라믹스 기판의 일방의 면의 소정의 위치에 Cu 로 이루어지는 금속 전극 (두께 : 1.6 ㎛) 을 형성하였다.
이어서, 금속 전극 상에, 땜납재 (Sn-Ag 땜납) 를 사용하여 금속 단자 (두께 : 0.3 ㎛) 를 220 ℃ 에서 접합하였다. 또한, 세라믹스 기판의 타방의 면에도, 땜납재를 사용하여 Al 합금 (A1050) 재로 이루어지는 히트싱크를 200 ℃ 에서 접합하였다. 또, 히트싱크의 땜납 접합은, 히트싱크에 Ni 도금을 실시한 후에 실시하였다. 또한, 히트싱크를 냉각기에 나사에 의해서 체결하고, 종래예 1 의 저항기를 제조하였다.
이상과 같이 하여 제조된 저항기에 대하여, 이하에 설명하는 내열 시험을 실시하고, 내열성의 평가를 실시하였다.
(내열 시험)
저항기의 금속 단자를 전원에 접속하여 300 V ∼ 500 V 의 전압을 인가하고, 저항체의 표면 온도를 적외선 방사 온도계로 측정하고, 저항체의 표면 온도가 소정의 온도가 되면, 이 온도에서 소정 시간 유지한 후, 전원을 끊는다. 그리고, 저항체의 표면 온도가 30 ℃ 까지 저하되면, 전술한 전압 인가 조작을 다시 실시한다. 이 조작을 반복하여, 저항체를 5 회 발열시키는 내열 시험을 실시하였다. 또, 상기 서술한 소정 온도는, 150 ℃, 300 ℃, 500 ℃ 로 설정하였다.
(내열성의 평가)
내열 시험 후의 저항기에 있어서, 금속 전극과 금속 단자의 접합부의 접합 강도의 저하, 및 세라믹스 기판과 히트싱크 (본 발명예 1-1 에 있어서는 완충층) 의 접합부의 접합 강도의 저하가 확인되지 않은 경우를 「A」라고 평가하였다. 또한, 접합 강도의 저하가 초기값보다 30 % 이내였던 경우를 「B」라고 평가하였다. 또한, 금속 단자 및 히트싱크 (본 발명예 1-1 에 있어서는 완충층) 가 내열 시험 중에 접합부로부터 벗어난 경우를 「C」라고 평가하였다.
이 평가 결과를 표 1 에 나타낸다.
접합 강도의 측정은, 내열 시험 후의 저항기를 유지하여, 금속 단자를 수평으로 잡아 당김으로써 측정하였다. 또한 세라믹스 기판과 히트싱크 (본 발명예 1-1 에 있어서는 완충층) 의 접합 강도는, 적당한 형상으로 절단한 후, 히트싱크 부분을 유지하여, 계면에서의 쉐어 강도를 측정하였다.
Figure pct00001
표 1 에 나타내는 바와 같이, 본 발명예 1 및 본 발명예 2 의 저항기에 있어서는, 150 ℃, 300 ℃, 500 ℃ 의 내열 시험에 있어서도, 접합 강도의 저하가 확인되지 않고, 내열성이 양호한 것이 확인되었다.
한편, 종래예 1 의 저항기에 있어서는, 300 ℃ 의 내열 시험에서는, 땜납재의 일부가 용융되고, 접합 강도의 저하가 확인되었다. 또한, 500 ℃ 의 내열 시험에서는, 땜납재가 용융되고, 금속 단자 및 히트싱크가 접합부로부터 벗어났다.
[실시예 2]
다음으로, 본 발명의 효과를 확인하기 위해 실시한 제 2 확인 실험 (실시예 2) 의 결과에 대해서 설명한다.
제 2 확인 실험에 사용한 본 발명예 2-1 ∼ 2-21 의 저항기의 사양은 표 2 와 같다.
또, 히트싱크, 핀의 재질은 Al 합금 (A1050) 으로 하였다. 완충층의 재질은 표 2 에 기재된 순도를 갖는 Al 로 하였다. 봉지 수지의 재질은, 에폭시 수지에 SiO2 필러를 혼합한 것으로 하고, 표 2 에 기재된 열팽창 계수를 갖는 것을 사용하였다. 봉지 수지의 열팽창 계수가 5 ppm/℃ 인 것은 SiO2 필러가 90 %, 8 ppm/℃ 인 것은 SiO2 필러가 84 %, 16 ppm/℃ 인 것은 SiO2 필러가 72 %, 20 ppm/℃ 인 것은 SiO2 필러가 69 % 가 되도록 봉지 수지를 조제하였다.
그것 이외의 구성은, 제 1 실시형태, 제 2 실시형태와 동일하다.
이상과 같은 구성의 본 발명예 2-1 ∼ 2-21 의 저항기에 대해서, 박리율, 균열 발생 횟수, 및 내압 특성에 대해서 검증하였다.
(1) 박리율 : 온도 사이클 (-40 ∼ 125 ℃) 을 1000 회, 반복한 후의 세라믹스 기판과 완충층의 박리 상황, 및 박리율을 평가하였다. 박리율은, 이하의 식 (1) 로부터 구하였다.
(박리율) = (박리 면적)/(세라믹스 기판의 면적) × 100 …(1)
또, 온도 사이클을 반복했을 때에 세라믹스 기판에 균열이 발생한 것은, 박리율을 평가하지 않았다.
(2) 균열 발생 횟수 : 온도 사이클 (-40 ∼ 125℃) 을 반복한 후의 세라믹스 기판의 균열 발생을 온도 사이클 횟수 200 회마다, 육안으로 관찰하였다. 1000 회 반복한 후에 세라믹스 기판에 균열이 발생하고 있지 않은 것을 「발생 없음」이라고 평가하였다.
(3) 내압 특성 : 히트싱크와 금속 전극 사이의 절연 내압이 1.2 kV/㎜ 이상을 A, 0.9 kV/㎜ 를 초과하고 1.2 kV/㎜ 미만을 B, 0.9 kV/㎜ 이하가 된 경우를 C 로서 평가하였다.
이상과 같은 본 발명예 2-1 ∼ 2-21 의 저항기의 사양과, 온도 사이클 실시 후의 평가 항목의 결과를 표 2 에 정리하여 나타낸다.
또, 표 2 에 나타내고 있지 않은 히트싱크 (Al 부재) 에 있어서의 대향면의 만곡의 정도는, 각각, 본 발명예 2-1 : 81 ㎛/50 ㎜, 본 발명예 2-2 : 80 ㎛/50 ㎜, 본 발명예 2-3 : 85 ㎛/50 ㎜, 본 발명예 2-4 : 81 ㎛/50 ㎜, 본 발명예 2-5 : 82 ㎛/50 ㎜, 본 발명예 2-6 : 80 ㎛/50 ㎜, 본 발명예 2-7 : 92 ㎛/50 ㎜, 본 발명예 2-8 : 57 ㎛/50 ㎜, 본 발명예 2-9 : 98 ㎛/50 ㎜, 본 발명예 2-10 : 48 ㎛/50 ㎜, 본 발명예 2-11 : 250 ㎛/50 ㎜, 본 발명예 2-12 : 33 ㎛/50 ㎜, 본 발명예 2-13 : 520 ㎛/50 ㎜, 본 발명예 2-14 : 30 ㎛/50 ㎜, 본 발명예 2-15 : 71 ㎛/50 ㎜, 본 발명예 2-16 : 88 ㎛/50 ㎜, 본 발명예 2-17 : 55 ㎛/50 ㎜, 본 발명예 2-18 : 98 ㎛/50 ㎜, 본 발명예 2-19 : 77 ㎛/50 ㎜, 본 발명예 2-20 : 68 ㎛/50 ㎜, 본 발명예 2-21 : 70 ㎛/50 ㎜ 이다.
Figure pct00002
표 2 에 의하면, 이들 결과로부터, 세라믹스 기판의 재질에 관해서는, 알루미나를 사용하는 것이 바람직한 것을 알았다.
또한, 세라믹스 기판의 두께는, 0.3 ㎜ ∼ 1.0 ㎜ 의 범위로 형성하는 것이 바람직한 것이 확인되었다.
또, 히트싱크의 두께는, 2 ㎜ ∼ 10 ㎜ 의 범위로 형성하는 것이 바람직한 것이 확인되었다.
또한, 완충층의 두께는, 0.4 ㎜ ∼ 2.5 ㎜ 의 범위로 형성하는 것이 바람직한 것이 확인되었다.
또, 완충층을 구성하는 Al 순도는, 99.98 % 이상으로 하는 것이 바람직한 것이 확인되었다.
또한, 봉지 수지는, 열팽창 계수가 8 ppm/℃ 이상, 20 ppm/℃ 이하의 범위인 것을 사용하는 것이 바람직한 것이 확인되었다.
10, 30 : 저항기
11 : 세라믹스 기판
12 : 저항체
13a, 13b : 금속 전극
14a, 14b : 금속 단자
18a, 18b : 금속 부재
22 : 완충층
23, 43 : 히트싱크 (방열 부재)
45 : 핀

Claims (9)

  1. 세라믹스 기판의 일방의 면에 형성된 저항체 및 금속 전극을 포함하는 칩 저항체와, 상기 금속 전극에 전기적으로 접속된 금속 단자와, 상기 세라믹스 기판의 타방의 면측에 형성된 Al 부재를 구비하고,
    상기 세라믹스 기판과 상기 Al 부재가, Al-Si 계의 브레이징재에 의해서 접합되고,
    상기 금속 전극과 상기 금속 단자가, 융점 450 ℃ 이상의 금속 부재의 일단 및 타단에 각각 접합됨으로써, 서로 전기적으로 접속되는 것을 특징으로 하는 저항기.
  2. 제 1 항에 있어서,
    상기 금속 부재는, Al 와이어 또는 Al 테이프인, 저항기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 Al 부재는, 순도가 99.98 % 이상인 Al 로 이루어지는 완충층과 히트싱크의 적층체이고, 상기 완충층과 상기 세라믹스 기판의 타방의 면이 Al-Si 계 브레이징재에 의해서 접합되어 있는, 저항기.
  4. 제 3 항에 있어서,
    상기 완충층의 두께가 0.4 ㎜ 이상, 2.5 ㎜ 이하의 범위인, 저항기.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 세라믹스 기판의 두께는 0.3 ㎜ 이상, 1.0 ㎜ 이하의 범위이고, 또한, 상기 히트싱크의 두께는 2.0 ㎜ 이상, 10.0 ㎜ 이하의 범위인, 저항기.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 칩 저항체 및 상기 금속 단자는, 그 일부가 절연성의 봉지 수지에 의해서 덮이고, 상기 봉지 수지는, 열팽창 계수가 8 ppm/℃ 이상, 20 ppm/℃ 이하의 범위의 수지인, 저항기.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 Al 부재는, 상기 세라믹스 기판과의 접합면에 대한 대향면이, 그 중앙 영역을 정상부로 하여 상기 세라믹스 기판과 반대 방향을 향하여 만곡된 만곡면을 이루고,
    상기 대향면의 만곡의 정도가, 30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위인, 저항기.
  8. 제 1 항에 기재된 저항기를 제조하는 저항기의 제조 방법으로서,
    상기 세라믹스 기판과 상기 Al 부재 사이에, Al-Si 계 브레이징재 박을 배치하고, 이들을 적층 방향을 따라 가압하면서 가열하여, 상기 세라믹스 기판과 상기 Al 부재를 상기 브레이징재에 의해서 접합하는 공정과,
    접착제에 의해서 상기 금속 단자를 상기 금속 전극의 표면 상에 위치 결정하는 공정과,
    상기 금속 단자 및 상기 금속 전극에 대하여, 각각 금속 부재의 일단 및 타단을 접촉시켜 초음파를 인가하고, 금속 부재의 일단 및 타단에 각각 상기 금속 전극 및 상기 금속 단자를 접합하는 공정을 구비한 것을 특징으로 하는 저항기의 제조 방법.
  9. 제 8 항에 있어서,
    제 6 항에 기재된 저항기를 제조하는 저항기의 제조 방법으로서,
    상기 칩 저항체의 주위를 둘러싸도록 형틀을 배치하는 공정과, 연화시킨 상기 봉지 수지를 상기 형틀의 내부에 충전하는 공정을 구비하는, 저항기의 제조 방법.
KR1020167018000A 2014-01-08 2015-01-07 저항기 및 저항기의 제조 방법 KR102186331B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014001739 2014-01-08
JPJP-P-2014-001739 2014-01-08
PCT/JP2015/050253 WO2015105124A1 (ja) 2014-01-08 2015-01-07 抵抗器及び抵抗器の製造方法

Publications (2)

Publication Number Publication Date
KR20160106065A true KR20160106065A (ko) 2016-09-09
KR102186331B1 KR102186331B1 (ko) 2020-12-03

Family

ID=53523949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167018000A KR102186331B1 (ko) 2014-01-08 2015-01-07 저항기 및 저항기의 제조 방법

Country Status (7)

Country Link
US (1) US10037837B2 (ko)
EP (1) EP3093856B1 (ko)
JP (1) JP6086150B2 (ko)
KR (1) KR102186331B1 (ko)
CN (1) CN105900189B (ko)
TW (1) TWI656540B (ko)
WO (1) WO2015105124A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10052713B2 (en) * 2015-08-20 2018-08-21 Ultex Corporation Bonding method and bonded structure
JP6656657B2 (ja) 2015-11-06 2020-03-04 三菱マテリアル株式会社 セラミックス/アルミニウム接合体、パワーモジュール用基板、及び、パワーモジュール
EP3404675A1 (de) * 2017-05-15 2018-11-21 EBG Elektronische Bauelemente GmbH Leistungswiderstand
JP6938274B2 (ja) * 2017-08-21 2021-09-22 Koa株式会社 抵抗器
CN112687438A (zh) * 2020-12-29 2021-04-20 麻城辅创科技有限公司 一种多通道受控高精度电阻箱
WO2022205641A1 (zh) * 2021-03-29 2022-10-06 南京萨特科技发展有限公司 一种高功率电阻的制备方法及其所得电阻
EP4374395A1 (de) * 2021-07-19 2024-05-29 EBG Elektronische Bauelemente GmbH Widerstand, insbesondere dickschichtwiderstand
CN114334321B (zh) * 2022-01-19 2022-09-30 深圳市宏远立新电子有限公司 一种耐冲击晶片电阻器及晶片电阻器的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02238601A (ja) 1989-03-10 1990-09-20 Toshiba Corp 厚膜抵抗体
JPH08306861A (ja) 1995-04-27 1996-11-22 Sanyo Electric Co Ltd チップ抵抗体
JPH10247763A (ja) * 1997-03-05 1998-09-14 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP2002503026A (ja) * 1998-02-06 2002-01-29 カドック・エレクトロニクス・インコーポレーテッド 接点への回路接続の相違に拘らず、厳密な抵抗許容公差を有する低抵抗、高電力の抵抗器
JP2005101178A (ja) 2003-09-24 2005-04-14 Tamagawa Electronics Co Ltd 厚膜回路基板の製造方法及び厚膜回路基板
US6943455B1 (en) * 2003-02-27 2005-09-13 Power-One Limited Packaging system for power supplies
JP2009105166A (ja) * 2007-10-22 2009-05-14 Toyota Motor Corp 半導体モジュールの冷却装置
JP2009200258A (ja) * 2008-02-21 2009-09-03 Toyota Motor Corp 半導体モジュール
JP2010287842A (ja) * 2009-06-15 2010-12-24 Pioneer Trading Co Ltd 大電力無誘導抵抗器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601801A (ja) * 1983-06-20 1985-01-08 株式会社日立製作所 電気絶縁性炭化珪素基板の製造法
JPH0834273B2 (ja) * 1987-03-06 1996-03-29 株式会社日立製作所 発熱体の放熱構造
US5355281A (en) * 1993-06-29 1994-10-11 E.B.G. Elektronische Bauelemente Gesellschaft M.B.H. Electrical device having a bonded ceramic-copper heat transfer medium
US5621378A (en) * 1995-04-20 1997-04-15 Caddock Electronics, Inc. Heatsink-mountable power resistor having improved heat-transfer interface with the heatsink
JP2002246515A (ja) 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP2007273661A (ja) * 2006-03-31 2007-10-18 Neomax Material:Kk 半導体装置
CN101971329B (zh) * 2008-03-17 2012-11-21 三菱综合材料株式会社 带散热片的功率模块用基板及其制造方法、以及带散热片的功率模块、功率模块用基板
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5548722B2 (ja) * 2012-03-30 2014-07-16 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP2013239697A (ja) * 2012-04-16 2013-11-28 Fuji Electric Co Ltd 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02238601A (ja) 1989-03-10 1990-09-20 Toshiba Corp 厚膜抵抗体
JPH08306861A (ja) 1995-04-27 1996-11-22 Sanyo Electric Co Ltd チップ抵抗体
JPH10247763A (ja) * 1997-03-05 1998-09-14 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP2002503026A (ja) * 1998-02-06 2002-01-29 カドック・エレクトロニクス・インコーポレーテッド 接点への回路接続の相違に拘らず、厳密な抵抗許容公差を有する低抵抗、高電力の抵抗器
US6943455B1 (en) * 2003-02-27 2005-09-13 Power-One Limited Packaging system for power supplies
JP2005101178A (ja) 2003-09-24 2005-04-14 Tamagawa Electronics Co Ltd 厚膜回路基板の製造方法及び厚膜回路基板
JP2009105166A (ja) * 2007-10-22 2009-05-14 Toyota Motor Corp 半導体モジュールの冷却装置
JP2009200258A (ja) * 2008-02-21 2009-09-03 Toyota Motor Corp 半導体モジュール
JP2010287842A (ja) * 2009-06-15 2010-12-24 Pioneer Trading Co Ltd 大電力無誘導抵抗器

Also Published As

Publication number Publication date
KR102186331B1 (ko) 2020-12-03
US10037837B2 (en) 2018-07-31
US20160336099A1 (en) 2016-11-17
EP3093856A1 (en) 2016-11-16
TW201539492A (zh) 2015-10-16
JP6086150B2 (ja) 2017-03-01
WO2015105124A1 (ja) 2015-07-16
JPWO2015105124A1 (ja) 2017-03-23
CN105900189B (zh) 2018-06-26
TWI656540B (zh) 2019-04-11
EP3093856B1 (en) 2019-05-29
EP3093856A4 (en) 2017-09-13
CN105900189A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
KR102186331B1 (ko) 저항기 및 저항기의 제조 방법
US10727163B2 (en) Semiconductor device
WO2016136457A1 (ja) パワーモジュール
JP2002203942A (ja) パワー半導体モジュール
JP5607829B2 (ja) 半導体装置
JP2010109132A (ja) 熱電モジュールを備えたパッケージおよびその製造方法
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
WO2019064775A1 (ja) 半導体装置およびその製造方法
KR102359146B1 (ko) 저항기 및 저항기의 제조 방법
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP6572705B2 (ja) 抵抗器の製造方法、抵抗器
JP6881304B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP7027095B2 (ja) セラミックス回路基板
US11417575B2 (en) Board and semiconductor apparatus
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2019149459A (ja) 絶縁回路基板及びその製造方法
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP2002134669A (ja) 半導体装置
JP2006128589A (ja) 電子部品収納用パッケージおよび電子装置
JP2014120717A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right