TWI445130B - Processing system - Google Patents

Processing system Download PDF

Info

Publication number
TWI445130B
TWI445130B TW097124270A TW97124270A TWI445130B TW I445130 B TWI445130 B TW I445130B TW 097124270 A TW097124270 A TW 097124270A TW 97124270 A TW97124270 A TW 97124270A TW I445130 B TWI445130 B TW I445130B
Authority
TW
Taiwan
Prior art keywords
film
processing
forming
chamber
seed layer
Prior art date
Application number
TW097124270A
Other languages
English (en)
Other versions
TW200915484A (en
Inventor
Taro Ikeda
Satoshi Wakabayashi
Kensaku Narushima
Tatsuo Hatano
Yasushi Mizusawa
Osamu Yokoyama
Takashi Sakuma
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200915484A publication Critical patent/TW200915484A/zh
Application granted granted Critical
Publication of TWI445130B publication Critical patent/TWI445130B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

處理系統
本發明係關於成膜方法及處理系統，尤其是，與填埋形成於半導體晶圓等之被處理體表面的凹部時所形成之晶種層的改良相關。
一般而言，製造半導體裝置時，對半導體晶圓重複進行成膜處理、圖案蝕刻處理等之各種處理。在半導體裝置之更高積體化及微細化的要求下，線寬及孔徑更為微細化。以往，配線材料及填埋材料主要係使用Al(鋁)合金，然而，最近，為了追求線寬及孔徑之微細化及半導體裝置之更高動作速度，呈現使用鎢(W)及銅(Cu)的傾向。
將上述Al、W、Cu等之金屬材料，當做配線材料及接觸孔之填埋材料使用時，在(1)防止矽在矽氧化膜(SiO2 )等之絕緣材料與上述金屬材料間擴散的目的下、(2)提高薄膜彼此之密著性的目的下、以及(3)提高於孔之底部進行接續之下層電極與配線層等之導電層間之密著性等的目的下，使阻擋層介在於絕緣層與下層之導電層間之境界部分。構成此種阻擋層之膜，Ta膜、TaN膜、Ti膜、TiN膜等係大家所熟知(參照日本特開平11－186197號公報、日本特開2004－232080號公報、日本特開2003－142425號公報、日本特開2006－148074號公報等)。參照第10圖，針對傳統之填埋技術進行說明。
第10圖係填埋半導體晶圓表面之凹部時所實施之成膜方法的工程圖。如第10(A)圖所示，係於例如由矽基板所構成之半導體晶圓W之被處理體的表面，形成例如做為配線層之導電層2。於半導體晶圓W之表面整體，形成由SiO2 膜所構成之絕緣層4來覆蓋導電層2。導電層2係由例如摻雜著雜質之矽層所構成。導電層2有時會對應於電晶體或電容電極。接續於電晶體之接點時，導電層2係由NiSi(矽化鎳)所形成。
於絕緣層4，形成著以對導電層2進行電性連結為目的之穿透孔或通孔等之凹部6。凹部6有時會形成為細長的溝槽(溝)。導電層2之表面從凹部6之底部露出。為了於半導體晶圓W之表面整體，具體而言，於凹部6內之底面及側面以及絕緣層4之上面，形成具有上述機能之由Ti膜8及TiN膜10所構成之2層構造的阻擋層，首先，如第10(B)圖所示，形成Ti膜8，其次，如第10(C)圖所示，於Ti膜8之上形成TiN膜10。
此外，有時並未形成TiN膜10而只以Ti膜8來構成阻擋層12。Ti膜8，可以利用濺鍍成膜處理或使用TiCl4 做為原料之CVD(ChemicaIVaporDeposition)來形成。此外，TiN膜10，可以利用使用Ti含有有機金屬材料氣體或TiCl4 氣體做為原料之CVD來形成。
阻擋層12有各種形態。如上面所述，例如，依序積層Ti膜8及TiN膜10而構成之2層構造的阻擋層、依序積層TaN膜及Ta膜而構成之2層構造的阻擋層、或由Ti 膜、TiN膜、Ta膜、以及TaN膜中之任一所構成之1層構造的阻擋層。阻擋層12之材質及構造，係對應形成於阻擋層12上之導電層的種類及要求之密著性來決定。
最近，尤其是，由單層之Ti膜所構成的隔離膜、或含有Ti膜之複層的阻擋層受到矚目。其理由，此種阻擋層特別可以抑制金屬等之擴散，且具有電阻極小、體積膨脹係數較小、配線材料之密著性良好等之優點。
形成阻擋層12後，如第10(D)圖所示，藉由實施濺鍍成膜處理於阻擋層12上形成做為晶種層16之Cu膜14。此外，晶種層16應包含凹部6內之表面而形成於晶圓表面全面，然而，因為濺鍍的指向性較大，Cu原子難以附著於凹部6內之側面，而難以形成晶種層16。
形成晶種層16後，如第10(E)圖所示，藉由實施電鍍處理，將導電材18，例如，Cu填埋於凹部6內。其後，CMP(ChemicalMechaniclPolishing)研磨晶圓表面來削除不要之導電構件18、晶種層16、及阻擋層12來實施晶圓表面之平坦化。藉由以上處理，完成凹部6之填埋。
線寬及孔徑較大之傳統時，上述之傳統填埋方法沒有大問題。然而，線寬及孔徑較小時，如第10(D)圖所示，難以於凹部6內之側壁上堆積充份量之晶種膜16，而發生未附著晶種膜16的部分。如此一來，電鍍處理時，電鍍電流無法充份流至凹部6之底部側，而如第10(E)圖所示，而有發生孔隙20的問題。
不但填埋如接觸孔之直徑較小且較深之高長寬比之凹 部時，要求線寬及孔徑為100nm以下之設計基準的現在，解決上述問題係非常重要的事。
有鑑於上述問題點，本發明之目的係在提供，可以良好填埋線寬或孔徑較小之凹部、或高長寬比之凹部的成膜方法及處理系統。
本發明者等，針對半導體晶圓表面之凹部之填埋進行審慎研究，結果，發現藉由將利用CVD所形成之Ru(釕)膜做為凹部內之晶種層使用，可以實現填埋之最佳化，而得到本發明。
本發明提供一種於表面形成著具有凹部之絕緣層的被處理體形成薄膜之成膜方法，係具備於含有前述凹部內之表面的前述被處理體之表面形成含有Ti之阻擋層的阻擋層形成工程、於前述阻擋層上藉由CVD形成含有Ru之晶種層的晶種層形成工程、以及於前述晶種層上藉由濺鍍形成含有Cu之輔助晶種層輔助晶種層形成工程之成膜方法。
依據本發明，於凹部內之表面，藉由CVD均一地形成含有Ru之晶種層，且於被處理體之全面，藉由濺鍍於前述晶種層上形成含有低電阻之Cu的輔助晶種層。結果，藉由其後之電鍍處理，對於線寬或孔徑較小之凹部或高長寬比之凹部，亦可針對被處理體全面實施充份之Cu填埋。
前述阻擋層可以利用CVD(Chemical Vapor Deposition)或濺鍍來形成。前述阻擋層可以藉由單一之Ti膜來構成。此外，前述阻擋層亦可以由積層之Ti膜及TiN膜來構成。
前述阻擋層形成工程之前，最好對前述被處理體實施進行預清潔處理之預清潔工程。上述之各工程，應在前述被處理體不會曝露於大氣之真空中連續進行。典型的方式，係在前述輔助晶種層形成工程之後，進行以Cu填埋前述凹部之電鍍工程。
前述凹部係由通孔、穿透孔、接觸孔、溝(溝槽)當中之任一或其組合所構成。前述凹部之直徑或寬度可以為100nm以下。
此外，依據本發明提供一種處理系統，係於被處理體之表面形成薄膜之處理系統，具備：於前述被處理體之表面形成含有Ti之薄膜的處理室；於前述被處理體之表面形成含有Ru之薄膜的處理室；於前述被處理體之表面形成含有cu之薄膜的處理室；連結於前述各處理室內之至少之一之可真空吸引的至少1個共用搬送室；配設於前述共用搬送室內，於前述各處理室間搬送前述被處理體之搬送機構；以及以實施上述成膜方法來控制前述處理系統之控制部。
上述處理系統，可以更具備對前述被處理體進行預清潔處理之處理室。
以下，參照附錄圖式，針對本發明之成膜方法及處理系統的良好實施例進行詳細說明。第1圖係本發明之處理系統構成之一例的概略剖面圖，第2圖係電漿成膜處理室構成之一例的概略剖面圖，第3圖係熱成膜處理室構成之一例的概略剖面圖。
<處理系統之說明>
首先，針對處理系統進行說明。如第1圖所示，該處理系統22係由所謂叢集工具所構成，主要係具有：複數例如4個處理室24a、24b、24c、24d；平面觀看時略呈六角形之共用搬送室26；具有負載鎖定機能之第1及第2負載鎖定室28a、28b；以及細長矩形之導入側搬送室30。
於共用搬送室26之4邊，接合著上述各處理室24a~24d，於其餘2邊，分別接合著第1及第2負載鎖定室28a、28b。於第1及第2負載鎖定室28a、28b，接續著導入側搬送室30。本實施形態時，於第1處理室24a形成Ti(鈦)膜，於第2處理室24b形成Ru(釕)膜，於第3處理室24c形成Cu(銅)膜，於第4處理室24d進行預清潔處理，利用電漿濺鍍蝕刻除去晶圓表面之自然氧化膜等。未進行預清潔處理時，可以省略第4處理室24d。
共用搬送室26與各處理室24a~24d之間、及共用搬送室26與第1及第2負載鎖定室28a、28b之間，介由閘閥G進行連結，各室24a~24d、28a、28b可與共用搬送 室26進行連通。共用搬送室26內可以實施真空吸引。第1及第2負載鎖定室28a、28b與導入側搬送室30之間，亦介在著閘閥G。於第1及第2負載鎖定室28a、28b，隨著晶圓之搬出入而重複實施真空吸引及恢復大氣壓。
於共用搬送室26內，以可對全部負載鎖定室28a、28b及處理室24a~34d進行存取的方式，配設著由可屈伸及旋轉之多關節臂所構成的第1搬送機構32。第1搬送機構32，具有可朝互相相反方向獨立屈伸的2個鶴嘴鋤34a、34b，可以一次處理2片晶圓。第1搬送機構32亦可以只有1個鶴嘴鋤。
導入側搬送室30係由橫長之箱體所形成，於其1長邊，配設著供導入被處理體半導體晶圓之1個以上的(圖示例為3個)搬入口。於各搬入口，配設著門36。對應於各搬入口，分別配設著導入埠(工作台)38，於該處可分別載置1個卡匣容器40。各卡匣容器40，可以等間距多段方式收容例如25片晶圓W之複數片。
於導入側搬送室30內，配設著供可沿著該搬送室30之長度方向搬送晶圓W之導入側搬送機構的第2搬送機構42。第2搬送機構42，具有可屈伸及旋轉之2個鶴嘴鋤46a、46b，一次可處理2片晶圓W。第2搬送機構42，可滑動移動地支撐於導入側搬送室30內之導入埠側之沿著該搬送室30之長度方向延伸的導軌44。
於導入側搬送室30之一方端部，配設著進行晶圓之位置對準的定位器48。定位器48，具有利用驅動馬達驅 動回轉之回轉台48a，於回轉台48a之上，以載置著晶圓W之狀態進行回轉。於回轉台48a之外周，配設著用以檢測晶圓W之周緣部的光學感測器48b，藉此，可檢測晶圓W之定位槽口，例如，刻痕或定位平面之位置與晶圓W之中心位置的偏離量。
配設著供控制該處理系統整體之動作之由電腦所構成的控制部50。控制該處理系統整體之動作的必要程式，記憶於軟磁碟、CD(Compact Disc)、硬碟、或快閃記憶體等之記憶媒體52。依據來自控制部50之指令，進行晶圓W之搬出入、開始及停止各種氣體之供應、流量控制、處理溫度、以及處理壓力等之控制。
針對處理系統22之動作之概略進行說明。首先，利用第2搬送機構42，從設置於導入埠38之卡匣容器40將未處理之半導體晶圓W搬入導入側搬送室30內，晶圓W被搬送至配設於導入側搬送室30之一端的定位器48並進行定位。
經過定位之晶圓W，藉由第2搬送機構42被搬入第1及第2負載鎖定室28a、28b之某一方之內。負載鎖定室內經過真空吸引後，藉由已預先經過真空吸引之共用搬送室26內的第1搬送機構32，將負載鎖定室內之晶圓W搬入共用搬送室26內。
其次，晶圓W被搬入第4處理室24d並進行預清潔處理，其次，晶圓W被搬入第1處理室24a內並於該處形成Ti膜(或Ti膜及TiN膜)，其次，晶圓W被搬入第2 處理室24b內並於該處形成Ru膜，其次，晶圓W被搬入第3處理室24c內並於該處形成Cu膜。
如以上所示，經過預清潔處理、Ti膜(Ti膜及TiN膜)成膜處理、Ru膜成膜處理、以及Cu膜成膜處理的晶圓W，經由某一方之負載鎖定室28a或28b、導入側搬送室30，被收容於導入埠38之已處理晶圓用之卡匣容器40內。其次，晶圓W被搬送至電鍍装置於該處利用電鍍處理以Cu進行凹部之填埋。上述之一連串處理後面會有詳細說明。
<電漿成膜處理室之說明>
其次，參照第2圖，針對電漿成膜處理室進行說明。第1~第4處理室24a~24d當中之利用電漿實施成膜處理之處理室，具體而言，利用電漿處理實施Ti膜之成膜的第1處理室24a相當於電漿成膜處理室。如第2圖所示，電漿成膜處理室54，具有由鋁合金等所形成之筒體狀處理容器56。處理容器56進行接地。於處理容器56內，配設著由氮化鋁等之陶瓷所構成之載置台58。載置台58係藉由從處理容器56之底部豎起之支柱57而獲得支撐。晶圓W可載置於載置台58之上面。
於載置台58內，埋設著由鎢絲加熱器所構成之加熱手段60，藉此，可將晶圓W加熱至特定溫度。載置台58內，於鎢絲加熱器60之上方，埋設著網目狀之導電構件62。導電構件62，藉由未圖示之配線進行接地，藉此，載 置台58於發生電漿時具有下部電極之作用。亦可對導電構件62施加偏壓用之高頻電壓。於載置台58，配設著於將晶圓W載置於載置台58時、及從載置台58除去晶圓W時進行昇降來抬高晶圓W之頂銷(未圖示)。
於處理容器56之底部，形成著排氣口64。於排氣口64，接續著含有真空泵及壓力調整閥等之排氣系66，藉此，可對處理容器56內進行真空吸引而維持於特定壓力。
於處理容器56之側壁，形成著可進行晶圓W之搬出入的較大開口68。於該開口68，配設著前述閘閥G。處理容器56之上端形成開口，於處理容器56之開口端，介由絕緣構件70氣密地裝設著做為氣體導入手段之蓮蓬頭72。蓮蓬頭72，係由例如鋁合金所形成。於蓮蓬頭72內，形成著擴散室74。
於蓮蓬頭72之下面，形成著連通於擴散室74之多數氣體噴射孔78，可將期望之氣體導入處理容部56內。於蓮蓬頭72之上部，形成著氣體導入口80，從該氣體導入口80，在流量控制下，分別導入成膜所必要之原料氣體。從氣體導入口80被導入之氣體，在蓮蓬頭72之擴散室74內擴散，再從氣體噴射孔78均一地噴射至晶圓W上方之空間。
於蓮蓬頭72，接續著介設有匹配電路82及電漿產生用之特定頻率(例如，450kHz)之高頻電源84的供電線86。所以，蓮蓬頭72，於發生電漿時，具有上部電極之機能。可藉由加熱手段60將晶圓W加熱至特定溫度之狀態 下，將特定處理氣體導入處理容器56內之處理空間，對當做上部電極之蓮蓬頭72與當做下部電極之載置台58間，施加高頻能量而產生電漿，利用該電漿來對晶圓W進行特定電漿處理，例如，進行Ti膜之成膜處理。
<熱成膜處理室之說明>
其次，參照第3圖，針對熱成膜處理室進行說明。第1~第4處理室24a~24d當中之利用熱CVD等之熱處理進行成膜處理的處理室，具體而言，利用熱CVD實施Ru膜之成膜的第2處理室24b及利用熱CVD實施Cu膜之成膜的第3處理室24c，相當於熱成膜處理室。
如第3圖所示，熱成膜處理室88，具有由鋁合金等所形成之筒體狀處理容器90。於處理容器90內，配設著由氮化鋁等之陶瓷所構成之載置台94。載置台94係藉由從處理容器90之底部豎起之支柱92而獲得支撐。晶圓W可載置於載置台94之上面。
於載置台94內，埋設著由鎢絲加熱器所構成之加熱手段96，藉此，可將晶圓W加熱至特定溫度。於載置台94，配設著於將晶圓W載置於載置台94時、及從載置台94除去晶圓W時進行昇降來抬高晶圓W之頂銷(未圖示)。
於處理容器90之底部，形成著排氣口98。於排氣口98，接續著含有真空泵及壓力調整閥等之排氣系100，藉此，可對處理容器90內進行真空吸引而維持於特定壓力 。
於處理容器90之側壁，形成著可進行晶圓W之搬出入的較大開口102。於該開口102，配設著前述閘閥G。處理容器90之上端形成開口，於處理容器之開口端，氣密地裝設著做為氣體導入手段之蓮蓬頭104。蓮蓬頭104，係由例如鋁合金等所形成。
於該蓮蓬頭104之上部，配設著第1氣體導入口106及第2氣體導入口108。於蓮蓬頭104內，形成著連通於第1氣體導入口106之第1擴散室110、及連通於第2氣體導入口108且與第1擴散室110為隔離之第2擴散室112。於蓮蓬頭104下面之氣體噴射面，形成著連通於第1擴散室110之複數第1氣體噴射孔114、及連通於第2擴散室112之複數第2氣體噴射孔116。從第1及第2氣體噴射孔114、116，對處理容器90內之處理空間均一地噴射氣體，所噴射之氣體被導入處理容器90內後再進行混合。
此種氣體混合方式，被稱為所謂後混合。此外，在流量控制下，對第1氣體導入口106及第2氣體導入口108分別供應成膜所必要之原料氣體。
藉由在利用加熱手段96將晶圓W加熱至特定溫度之狀態，對處理容器90內之處理空間供應必要之氣體，而可利用熱CVD在晶圓W表面形成前述之特定薄膜，例如，形成Ru膜、Cu膜等。無需以後混合方式供應氣體時，如第2圖之蓮蓬頭72所示，可以使用只具有1個氣體擴 散室的蓮蓬頭。
<成膜方法之說明>
其次，針對上述之處理系統22，尤其是利用處理室24a~24d實施之本發明的成膜方法進行說明。第4圖係本發明之成膜方法之一例的流程圖，第5圖係用以說明各成膜工程之成膜狀況之半導體晶圓之凹部附近的部分放大剖面圖。
如第4圖所示，本發明之成膜方法，主要係由對半導體晶圓W之表面進行預清潔處理之預清潔工程S1、於晶圓W表面(含無凹部之表面在內)形成含有Ti之阻擋層的阻擋層形成工程S2、於阻擋層上形成含有Ru之晶種層的晶種層形成工程S3、於晶種層上形成輔助該晶種層之導通性之含有Cu之輔助晶種層的輔助晶種層形成工程S4、以及以導電構件填埋凹部內而進行電鍍處理之電鍍工程S5所構成。此外，依據處理條件，亦可省略上述預清潔工程S1。
其次，針對上述各工程進行說明。此外，第5圖中，與第10圖相同之要素賦予相同參照符號。
<預清潔工程>
首先，如第5圖(A)所示，將於半導體晶圓W之絕緣層4形成著由接觸孔或穿透孔等所構成之凹部6的晶圓W，搬入第4處理室24d(參照第1圖)內。從凹部6之 底部，如前述先前技術欄之說明所示，露出由摻雜著雜質之矽層或NiSi膜等之矽化膜所構成的導電層2。於導電層2之表面，因為接觸大氣環境中之氧及水份而形成著自然氧化膜。實施用以除去該自然氧化膜等之預清潔處理(第4圖之S1)。
具體而言，該第4處理室24d係使用具有ICP(電感耦合)電漿蝕刻機能之電漿蝕刻處理室。使例如Ar氣體之稀有氣體流入第4處理室24d內而產生電漿，利用該電漿實施濺鍍蝕刻處理，亦即，進行預清潔處理。藉此，除去從凹部6之底部露出之導電層2表面的自然氧化膜。
<阻擋層形成工程>
完成預清潔工程後，將晶圓W搬送至第1處理室24a，於該處進行阻擋層形成工程(第4圖之S2)。此時，第1處理室24a，係使用先前參照第2圖進行說明之電漿成膜處理室88。該阻擋層形成工程時，首先，如第5(B)圖所示，實施Ti膜8之成膜，其次，藉由電漿氮化處理實施該Ti膜8之表面部分的氮化，而在同一處理室內連續形成第5(C)圖所示之TiN膜10，藉此，形成由Ti膜8及TiN膜10所構成之阻擋層12。
具體而言，首先，對處理室內供應原料氣體之TiCl4 氣體、還元氣體之H2 氣體、以及稀釋氣體之Ar氣體，在特定處理溫度及特定處理壓力下，藉由電漿CVD堆積Ti膜8。藉此，於凹部6之內面及絕緣層4之上面進行Ti膜 8之成膜。阻擋層12之隔離效果係仰賴Ti膜8之膜厚，為了具有充份之隔離效果，Ti膜8之膜厚應為10nm以上。
完成Ti膜8之成膜後，其次，切換供應之氣體來實施Ti膜表面之氮化。對處理室內供應必要氣體之氮化氣體之NH3 氣體及稀釋氣體之N2 氣體，在特定高頻電力及特定處理壓力下，產生電漿，實施Ti膜8表面之電漿氮化，而形成TiN膜10。
藉此，於Ti膜8之上部，形成當做Ti含有膜之TiN膜10。結果，形成當做Ti含有阻擋層之由Ti膜8及TiN膜10所構成之2層構造的阻擋層12。
<晶種層形成工程>
完成阻擋層形成工程後，將晶圓W再搬送至第2處理室24b，於該處進行晶種層形成工程S3。該晶種層形成工程時，形成第5(D)圖所示之Ru含有膜的Ru膜160做為晶種層16。
具體而言，該第2處理室24b，係使用先前以第3圖進行說明之熱成膜處理室88。該晶種層形成工程時，因為採用後混合方式之氣體供應，配設於熱成膜處理室88之蓮蓬頭只要具有1個氣體擴散室即可。成膜時，Ru含有原料係使用羰基金屬(有機金屬化合物)之Ru3 (CO)12 (參照國際公開WO2004/111297)、及載體氣體之例如Ar氣體之稀有氣體。具體而言，例如，藉由以Ar氣體使 液體Ru含有原料起泡而氣化再供應給處理室，在特定處理溫度及特定處理壓力下，利用熱CVD進行Ru膜160之堆積。藉此，於阻擋層12之全表面(包含凹部6之內面)上，形成由Ru膜160亦即Ru含有膜所構成之晶種層16。
晶種層形成工程之處理時間，可以設定成例如60sec程度，藉此，可以於晶圓W之最上面，形成3nm程度之膜厚的Ru膜160。Ru含有液體原料之氣化時，例如，將Ru含有液體原料加熱至50~100℃程度，以50~200scom程度之流量之Ar氣體使其起泡。處理時之晶圓溫度在於150~600℃之範圍內，處理壓力在於1~100Pa之範圍內。
晶種層16使用Ru膜160之理由，係因為Ru金屬之晶格常數與Cu(銅)之晶格常數非常接近，Ru膜160與後述之Cu膜162之適應性良好、及Cu膜162對Ru膜160之附著性良好。此外，因為以CVD形成Ru膜160，如第5(D)圖所示，於高長寬比之凹部6之內面，亦可大致涵蓋全面地形成Ru膜160。
<輔助晶種層形成工程>
完成晶種層形成工程後，再將晶圓W搬送至第3處理室24c，於該處，進行輔助晶種層形成工程S4。該輔助晶種層形成工程時，如第5(E)圖所示，形成Cu含有膜之Cu膜162做為輔助晶種層164。
具體而言，第3處理室24c係使用具有離子化濺鍍成膜機能之濺鍍成膜處理室。對處理室內供應Ar氣體等之稀有氣體，藉由利用感應線圈所發生之電磁場能量使Ar氣體電漿化，使發生之離子衝突由Cu所構成之金屬標靶而撞擊出Cu金屬微粒，使該Cu金屬微粒入射至晶圓W來實施Cu膜162之堆積，而形成輔助晶種層164。該Cu膜162因為係以高指向性之濺鍍所形成，如第5(E)圖所示，主要係堆積於晶圓W之最上面及凹部6內之底部。
形成輔助晶種層164之理由，如以下所述。亦即，因為Ru膜160之電阻較高，於後工程之電鍍工程時，從晶圓W之周緣部所供應之電鍍電流無法充份供應至晶圓W之中心部。所以，藉由於由Ru膜160所構成之晶種層16上，形成由低電阻之Cu膜162所構成的輔助晶種層164，使電鍍電流可充份供應至晶圓W之中心部。基於上述理由，並無在凹部6之內部形成Cu膜162之必要。所以，Cu膜162之成膜時，採用可高速進行成膜之濺鍍法。此外，考慮Ru膜之膜厚比率，Cu膜162之膜厚應為10nm程度。
<電鍍工程>
完成輔助晶種層形成工程後，從第3處理室24c取出晶圓W，從處理系統搬出並於未圖示之電鍍装置進行電鍍處理，如第5(F)圖所示，以由Cu所構成之導電構件18 填埋凹部8內(第4圖之S5)。
如前述所示，因為於凹部6之內面，充份形成由Ru膜160所構成之晶種層16，不同於第10(E)圖所示之傳統方法時，可以在不會發生孔隙的情形下以Cu填埋凹部6內。如以上所示，結束本發明之成膜方法的一連串工程。
如以上之說明所示，上述實施形態，實施被處理體之半導體晶圓W表面之凹部6的填埋時，實施：於含有凹部6內之表面的晶圓W表面形成含有Ti之阻擋層12的阻擋層形成工程；以CVD於阻擋層上形成含有Ru之晶種層16的晶種層形成工程；以及以濺鍍於晶種層16上形成含有Cu之輔助晶種層164的輔助晶種層形成工程。所以，可以於凹部6之內表面，均一地形成含有Ru之晶種層16，而且，可以於晶圓W全面形成含有低電阻之Cu的輔助晶種層164。結果，藉由其後之電鍍處理，對於線寬或孔徑較小之凹部或高長寬比之凹部，亦可於晶圓全面之凹部內充份實施Cu之填埋。
此外，從預清潔工程至輔助晶種層164形成工程為止之間，因為晶圓W未曝露於大氣，各工程所形成之各薄膜不會形成不必要之氧化膜，而維持各膜之膜質及特性，所以，可以得到良好之裝置性能。
<本發明之方法的填埋性評估>
進行利用本發明之成膜方法的填埋性之評估實驗。以 下，針對其結果進行說明。第6圖係試料之剖面之電子顯微鏡相片的影本，(A)係利用傳統方法(形成Ti/TiN阻擋層及Cu晶種層後進行Cu電鍍)進行填埋者，(B)係利用本發明方法(形成Ti/TiN阻擋層、Ru晶種層、及Cu輔助晶種層後進行Cu電鍍)進行填埋者。相片因為攝影的便利而呈現傾斜。凹部之長寬比為10程度。
第6(A)圖所示之傳統方法時，凹部之下半部未能充份進行Cu之填埋。相對於此，利用Ru膜做為晶種層之第6(B)圖所示之本發明方法時，至凹部之底部為止皆可充份填埋Cu。藉此，可確認利用本發明方法之填埋性可大幅提高。
<本發明方法之隔離性及凝聚性的評估>
進行本發明之成膜方法所形成之薄膜的隔離性及凝聚性之評估實驗。以下針對其結果進行說明。第7圖係薄膜之隔離性之評估實驗結果圖，第8圖係用以評估薄膜之凝聚性之Cu膜之表面狀態的相片影本。此處，凝聚性係用以檢測於基底表面上實施Cu膜之成膜時之Cu原子之移動容易度的指標。Cu原子容易移動時，如第8(A)圖所示，表面形態會惡化，於其後之Cu電鍍工程，無法正常以Cu進行填埋。相對於此，Cu原子不動時，如第8(B)圖所示，可得平滑之表面，於其後之Cu電鍍工程可以進行正常處理，而得到具有良好特性(信賴性)之裝置。
本實驗時，針對於利用傳統方法所形成之Ti(隔離) /TiN(隔離)/Cu(晶種)積層構造及利用本發明方法所形成之Ti(隔離)/TiN(隔離)/Ru(晶種)/Cu(輔助晶種)積層構造，以溫度400℃實施30min之退火處理。檢測退火處理前及退火處理前之表面電阻，此外，於退火處理後，以電子顯微鏡觀察表面(Cu晶種層/Cu輔助晶種層之表面)。
如前述所示，隔離性係藉由Ti/TiN膜來實現。若因為Ru成膜之影響而導致Ti/TiN膜之隔離性劣化的話，退火處理時，Cu膜與基底之Si含有層之間，會發生相互擴散，而使Cu膜之表面電阻大幅提昇。實驗結果，確認無該間題。亦即，如第7圖所示，退火前，傳統方法之積層構造與本發明方法之積層構造之表面電阻皆為0.15[ohms/sq.]。其次，退火後，傳統方法之積層構造與本發明方法之積層構造之表面電阻皆為0.13[ohms/sq.]。亦即，確認利用本發明方法之積層構造，具有與利用已確認隔離性無問題之傳統方法之積層構造具有相同等之隔離性。
此外，如第8(A)圖所示，傳統方法時，表面形態會因為退火而明顯劣化，確認於Cu膜表面有大塊狀物散在。相對於此，如第8(B)圖所示，本發明方法時，確認Cu膜表面為無塊狀物之平坦面。亦即，確認利用本發明方法，可以大幅改善凝聚性。
<密著性之評估>
此外，針對利用傳統方法所形成之Ti/TiN/Cu積層構造與利用本發明方法所形成之Ti/TiN/Ru/Cu積層構造，利用暫用帶測試評估密著性。結果，利用傳統方法之積層構造時，確認到薄膜剝離。相對於此，利用本發明方法之積層構造，無薄膜剝離，而確認密著性獲得大幅改善。
<處理系統之變形例>
其次，針對本發明之處理系統變形例進行說明。第9圖係本發明之處理系統變形例構成的概略平面圖。此外，第9圖中，與第1圖~第4圖相同之構成部分，賦予相同參照符號，省略該構成部品之說明。第1圖所示之處理系統時，配設著1個共用搬送室26，於該周圍連結著4個處理室。相對於此，第9圖所示之處理系統170時，因為1個處理系統含有更多之處理室，除了第1共用搬送室26以外，尚配設著第2共用搬送室172。第2共用搬送室172，係可對其內部供應惰性氣體且可進行其內部之真空吸引及壓力調整的構成。
於第2共用搬送室172與第1共用搬送室26之間，配設著第3及第4負載鎖定室28c、28d。於第1共用搬送室26與第3及第4負載鎖定室28c、28d之間、及第2共用搬送室172與第3及第4負載鎖定室28c、28d之間，分別介設著閘閥G。第3及第4負載鎖定室28c、28d，係可對其內部供應惰性氣體且可進行內部之真空吸引及壓力調整的構成。於第2共用搬送室172內，配設著與上述第 1共用搬送室26內之第1搬送機構32相同之構成之具有2個鶴嘴鋤176a、176b而可屈伸及旋轉的第3搬送機構174。
第1共用搬送室26，分別介由閘閥G接續第5及第6處理室24。第2共用搬送室172，分別介由閘閥G接續著第7、第8、及第9處理室24g、24h、24i。第5處理室24e，係利用電漿CVD法來形成Ti膜之處理室，此處係使用如第2圖所示之電漿成膜處理室54。此外，第6處理室24f係利用熱CVD法來形成TiN膜之處理室，此處係使用如第3圖所示之熱成膜處理室88。
第5(或第6)處理室24e(24f)與第1共用搬送室26之間，為了移載晶圓W而開啟閘閥G時，通常會使第1共用搬送室26內之壓力高於第5(或第6)處理室24e(24f)內之壓力，防止第5(或第6)處理室24e(24f)內之環境氣體流入第1共用搬送室26內。其理由，係為了防止第5及第6處理室24e、24f所使用而殘留於該處理室內之腐蝕性TiCl4 氣體，侵入第1共用搬送室26內。第1共用搬送室26內，係減壓成遠低於大氣壓之壓力的Ar等稀有氣體或N2 氣體等之惰性氣體的環境。
開啟第1~第4負載鎖定室28a~28d之其中任一與第1共用搬送室26之間之閘閥G而使兩者連通接合時，使連通之負載鎖定室內之壓力高於第1共用搬送室26內之壓力，可保持環境氣體從負載鎖定室流向第1共用搬送室26內，藉此，即使第1共用搬送室26內存在腐蝕性氣體 ，亦不會流入負載鎖定室。此外，該處理系統176時，並未配設對應於第1圖之處理系統22所配設之進行預清潔處理之第4處理室24d的處理室。
接續於第2共用搬送室172之第7處理室249，係利用熱CVD法形成Ru膜之處理室，係使用如第3圖所示之熱成膜處理室88。此外，第8處理室24h，係利用使用Ti金屬做為金屬標靶之濺鍍來形成Ti膜之處理室。
第9處理室24i，係利用使用Cu金屬做為金屬標靶之濺鍍來形成Cu膜之處理室。
利用第9圖所示之處理系統170，亦可實施與利用第1圖所示之處理系統22所實施之各成膜方法相同的成膜方法。但是，處理系統170並未實施預清潔處理。第1與第2共用搬送室26、172間之晶圓W的移動，係介由第3及第4負載鎖定室28c、28d來進行。第1圖之處理系統22時，係以1個處理室實施Ti膜之堆積、及利用Ti膜表面之電漿氮化處理來形成TiN膜，然而，第9圖所示之處理系統170時，此處，Ti膜之成膜及TiN膜之成膜係以不同之處理室，亦即，係利用第6處理室24e之電漿CVD處理及第6處理室24f之熱CVD處理來分別實施。
處理系統170時，因為使用例如TiCl4 氣體之腐蝕性氣體的第5及第6處理室24e、24f只接續於一方之共用搬送室26，故可確實防止第7~第9處理室24g、24h、24i受到腐蝕性氣體的不良影響。
此外，上述各實施形態時，如第5(C)圖所示，形 成由Ti膜8及TiN膜10所構成之2層構造的阻擋層12，然而，並未受限於此，亦可形成無TiN膜10而只由Ti膜8所構成之單層構造的阻擋層。此時，只要省略前述成膜方法之TiN膜10形成處理即可。此外，此時，若使用第9圖所示之處理系統170，亦可以第8處理室24h利用濺鍍處理來形成Ti膜，如此一來，就無需使用強腐蝕性的TiCl4 氣體。
被處理體並未限定為半導體晶圓，亦可以為玻璃基板、LCD基板、陶瓷基板等。
2‧‧‧導電層
4‧‧‧絕緣層
6‧‧‧凹部
8‧‧‧Ti膜
10‧‧‧TiN膜
12‧‧‧阻擋層
14‧‧‧Cu膜
16‧‧‧晶種層
18‧‧‧導電構件
20‧‧‧孔隙
22‧‧‧處理系統
24a‧‧‧處理室
24b‧‧‧處理室
24c‧‧‧處理室
24d‧‧‧處理室
24e‧‧‧處理室
24f‧‧‧處理室
24g‧‧‧處理室
24h‧‧‧處理室
24i‧‧‧處理室
26‧‧‧第1共用搬送室
28a‧‧‧負載鎖定室
28b‧‧‧負載鎖定室
28c‧‧‧負載鎖定室
28d‧‧‧負載鎖定室
30‧‧‧導入側搬送室
32‧‧‧第1搬送機構
34a‧‧‧鶴嘴鋤
34b‧‧‧鶴嘴鋤
36‧‧‧門
38‧‧‧導入埠(工作台)
40‧‧‧卡匣容器
42‧‧‧第2搬送機構
44‧‧‧導軌
46a‧‧‧鶴嘴鋤
46b‧‧‧鶴嘴鋤
48a‧‧‧回轉台
48b‧‧‧光學感測器
48‧‧‧定位器
50‧‧‧控制部
52‧‧‧記憶媒體
54‧‧‧電漿成膜處理室
56‧‧‧處理容器
57‧‧‧支柱
58‧‧‧載置台
60‧‧‧加熱手段
62‧‧‧導電構件
64‧‧‧排氣口
66‧‧‧排氣系
68‧‧‧開口
70‧‧‧絕緣構件
72‧‧‧蓮蓬頭
74‧‧‧擴散室
78‧‧‧氣體噴射孔
80‧‧‧氣體導入口
82‧‧‧匹配電路
84‧‧‧高頻電源
86‧‧‧供電線
88‧‧‧熱成膜處理室
90‧‧‧處理容器
92‧‧‧支柱
94‧‧‧載置台
96‧‧‧加熱手段
98‧‧‧排氣口
100‧‧‧排氣系
102‧‧‧開口
104‧‧‧蓮蓬頭
106‧‧‧第1氣體導入口
108‧‧‧第2氣體導入口
110‧‧‧第1擴散室
112‧‧‧第2擴散室
114‧‧‧第1氣體噴射孔
116‧‧‧第2氣體噴射孔
160‧‧‧Ru膜
162‧‧‧Cu膜
164‧‧‧輔助晶種層
170‧‧‧處理系統
172‧‧‧第2共用搬送室
174‧‧‧第3搬送機構
176a‧‧‧鶴嘴鋤
176b‧‧‧鶴嘴鋤
第1圖係本發明之處理系統構成之一例的概略平面圖。
第2圖係電漿成膜處理室構成之一例的概略剖面圖。
第3圖係熱成膜處理室構成之一例的概略剖面圖。
第4圖係本發明之成膜方法之一例的流程圖。
第5圖係用以說明本發明之成膜方法之各工程的成膜狀況之半導體晶圓之凹部附近部分的放大剖面圖。
第6圖係用以說明填埋性之評估實驗結果的相片影本。
第7圖係薄膜之隔離性之評估實驗結果的說明圖。
第8圖係用以說明薄膜之凝聚性之評估實驗結果的相片影本。
第9圖係本發明之處理系統之變形例構成的概略平面 圖。
第10圖係用以說明傳統成膜方法之半導體晶圓之凹部附近部分的放大剖面圖。

Claims (6)

  1. 一種處理系統，係用以在形成具有凹部的絕緣層的被處理體的表面形成薄膜之處理系統，其特徵係具備：在前述被處理體的表面形成阻擋膜之處理室；在前述被處理體的表面形成含Ru的薄膜之處理室；在前述被處理體的表面形成含Cu的薄膜之處理室；被連接至前述各處理室中的至少1個，形成可抽真空之至少1個的共通搬送室；被設於前述共通搬送室內，在前述各處理室間搬送前述被處理體之搬送機構；及控制部，其係控制前述處理系統，而使能夠實行包含：在前述凹部內形成阻擋層之阻擋層形成工程，及在前述阻擋層上藉由CVD來形成含Ru的晶種層之晶種層形成工程，及在前述晶種層上藉由濺鍍來形成含Cu的補助晶種層之補助晶種層形成工程之成膜方法。
  2. 如申請專利範圍第1項記載之處理系統，其中前述阻擋層係由Ti膜所構成。
  3. 如申請專利範圍第1項記載之處理系統，其中前述阻擋層係由積層之Ti膜及TiN膜所構成。
  4. 如申請專利範圍第1項記載之處理系統，其中前述阻擋層形成工程之前，執行供以對前述被處理體實施預清潔處理之預清潔工程。
  5. 如申請專利範圍第1項記載之處理系統，其中前述各工程，係前述被處理體未曝露於大氣而在真空 中連續地進行。
  6. 如申請專利範圍第1項記載之處理系統，其中前述輔助晶種層形成工程之後，進行供以Cu來填埋前述凹部之電鍍工程。
TW097124270A 2007-06-28 2008-06-27 Processing system TWI445130B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170656A JP2010192467A (ja) 2007-06-28 2007-06-28 被処理体の成膜方法及び処理システム

Publications (2)

Publication Number Publication Date
TW200915484A TW200915484A (en) 2009-04-01
TWI445130B true TWI445130B (zh) 2014-07-11

Family

ID=40185709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124270A TWI445130B (zh) 2007-06-28 2008-06-27 Processing system

Country Status (5)

Country Link
JP (1) JP2010192467A (zh)
KR (1) KR101396624B1 (zh)
CN (1) CN101689490B (zh)
TW (1) TWI445130B (zh)
WO (1) WO2009001896A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384269B2 (ja) * 2009-09-18 2014-01-08 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP2011236479A (ja) * 2010-05-12 2011-11-24 Tokyo Electron Ltd 金属膜形成システム、金属膜形成方法、プログラム及びコンピュータ記憶媒体
JP2011236478A (ja) * 2010-05-12 2011-11-24 Tokyo Electron Ltd 金属膜形成システム、金属膜形成方法、プログラム及びコンピュータ記憶媒体
US8357599B2 (en) * 2011-02-10 2013-01-22 Applied Materials, Inc. Seed layer passivation
JP5823359B2 (ja) 2012-08-23 2015-11-25 株式会社東芝 半導体装置の製造方法
CN105336670B (zh) * 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367461C (zh) * 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
JP3504175B2 (ja) * 1998-02-23 2004-03-08 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20050006245A1 (en) * 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
KR20030090872A (ko) * 2002-05-22 2003-12-01 삼성전자주식회사 반도체 소자의 콘택 형성 방법
CN1327506C (zh) * 2002-06-17 2007-07-18 台湾积体电路制造股份有限公司 无阻挡层且具有多层种子层的内连线工艺与结构
JP4423359B2 (ja) * 2004-01-30 2010-03-03 株式会社荏原製作所 めっき方法
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2009001896A1 (ja) 2008-12-31
KR20100024416A (ko) 2010-03-05
TW200915484A (en) 2009-04-01
JP2010192467A (ja) 2010-09-02
KR101396624B1 (ko) 2014-05-16
CN101689490A (zh) 2010-03-31
CN101689490B (zh) 2011-12-21

Similar Documents

Publication Publication Date Title
TWI436428B (zh) 釕金屬覆蓋層之形成方法
KR101214704B1 (ko) 성막 방법 및 처리 시스템
TWI469218B (zh) Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing device and memory medium
US8653665B2 (en) Barrier layer, film forming method, and processing system
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
US20050272247A1 (en) Substrate processing method and fabrication process of a semiconductor device
TWI445130B (zh) Processing system
KR101659469B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체
JP6785130B2 (ja) ルテニウム配線およびその製造方法
US20080213998A1 (en) Method for manufacturing semiconductor device, semiconductor manufacturing apparatus and storage medium for executing the method
TW201347094A (zh) 半導體裝置之製造方法
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
TW201438074A (zh) Ｃｕ配線之形成方法
KR102017944B1 (ko) 니켈 배선의 제조 방법
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP4640281B2 (ja) バリヤメタル層及びその形成方法
JP2008300436A (ja) バリヤ層の形成方法及び処理システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees