JP5963191B2 - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP5963191B2 JP5963191B2 JP2012124608A JP2012124608A JP5963191B2 JP 5963191 B2 JP5963191 B2 JP 5963191B2 JP 2012124608 A JP2012124608 A JP 2012124608A JP 2012124608 A JP2012124608 A JP 2012124608A JP 5963191 B2 JP5963191 B2 JP 5963191B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- grain size
- crystal grain
- copper
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(1)本発明は、回路素子が形成された半導体基体と、前記半導体基体の主表面上に形成された絶縁層と、少なくとも前記絶縁層を利用して形成されたトレンチと、前記トレンチ内に形成された銅配線とを備え、前記銅配線の線幅が70nm以下で、前記銅配線の前記トレンチの底面から前記トレンチの高さの1/4の距離にある部分の平均結晶粒径は、配線幅の1.3倍以上であり、且つ、前記トレンチの最上部表面の平均結晶粒径に対して比率が85%以上であることを特徴とする半導体集積回路装置を提供する。
(2)本発明は、前記銅配線の前記トレンチの底部から前記トレンチの高さの1/4の距離にある部分の結晶粒は、45nm以下の結晶粒径の存在比が10%以下であることを特徴とする前記(1)に記載の半導体集積回路装置を提供する。
(3)本発明は、前記銅配線の前記トレンチの底面から前記トレンチの高さの1/4の距離にある部分の平均結晶粒径の、前記トレンチの最上部表面の平均結晶粒径に対する比率が90%以上であることを特徴とする前記(2)に記載の半導体集積回路装置を提供する。
(4)本発明は、前記(1)〜(3)の何れかに記載の半導体集積回路装置の製造方法であって、前記銅配線の配線層は、銅層を半導体基体にめっき法によって堆積させた後、前記の半導体基体に対して、下記の(1)式の条件で、周期数2回以上でサイクルアニールを行うことを特徴とする半導体集積回路装置の製造方法を提供する。
200℃≦TL<450℃≦TH (1)
(式中、TL及びTHは、それぞれサイクルアニールの最低温度及び最高温度である。)
(5)本発明は、前記のサイクルアニールの最高温度(TH)に保持される時間が、1周期当たり10分以内であることを特徴とする前記(4)に記載の半導体集積回路装置の製造方法。
(6)本発明は、前記(1)〜(3)の何れかに記載の半導体集積回路装置の製造方法であって、純度がそれぞれ99.9999質量%を超える硫酸銅めっき浴、及びアノードに純度が99.9999質量%を超える銅電極を用いた電解めっきによって前記トレンチ内に銅めっき層を形成することを特徴とする半導体集積回路装置の製造方法を提供する。
(7)本発明は、前記(6)に記載の製造方法によって前記トレンチ内に銅めっき層を堆積させた後、前記の半導体基体に対して、下記の(1)式の条件で、周期数2回以上でサイクルアニールを行うことを特徴とする半導体集積回路装置の製造方法を提供する。
200℃≦T L <450℃≦T H (1)
(式中、T L 及びT H は、それぞれサイクルアニールの最低温度及び最高温度である。)
(8)前記のサイクルアニールの最高温度(T H )に保持される時間は、1周期当たり10分以内であることを特徴とする前記(7)に記載の半導体集積回路装置の製造方法を提供する。
[発明の効果]
本発明による半導体集積回路装置の製造方法(I)は、前記銅配線の配線層の形成において、銅層を半導体基体にめっき法によって堆積させた後、前記の半導体基体に対して、下記の(1)式の条件で、周期数2回以上でサイクルアニールを行うことを特徴とする半導体集積回路装置の製造方法である。
200℃≦TL<450℃≦TH (1)
(式中、TL及びTHは、それぞれサイクルアニールの最低温度及び最高温度である。)
本発明による半導体集積回路装置の製造方法(II)は、純度がそれぞれ99.9999質量%を超える硫酸銅めっき浴、及びアノードに純度が99.9999質量%を超える銅電極を用いた電解めっきによって前記トレンチ内に銅めっき層を形成することを特徴とする半導体集積回路装置の製造方法である。
図1に示す半導体回路装置において、第1トレンチ4a内に形成された第1銅配線5及び/又は第2トレンチ6a内に形成された第2銅配線7を、配線幅70nmで、第1トレンチ4a及び第2トレンチ6aの高さが280nmになるように形成した。アニール処理は、図4の(a)に示すサイクルアニール方法によって真空中で赤外線ランプを用いて行った。図4の(a)に示す方法は、最高温度550℃と最低温度350℃との間を昇温速度3K/secによって3回の周期数で繰り返してアニールを行うものである。また、図4の(b)には、比較例1として、サイクルアニールを行わないで保持温度を450℃と一定にしたときの温度保持アニール法を示す。
第1の実施形態の銅配線層と同じ構成の半導体装置を用いて、図3の(b)に示すサイクルアニール方法によって真空中で赤外線ランプを用いて行った。ここで、図3の(b)に示すTH、TM及びTLはそれぞれ450℃、400℃及び350℃に設定して、TMを中心として温度変動幅50℃で、1周期40秒として600秒(周期数15回)のサイクルアニールを行った。また、比較例2として、本実施形態と同じ構成の半導体装置を用いて、サイクルアニールを行わないで、温度を400℃と一定にしたときの温度保持アニールを行った。
図1に示す半導体回路装置において、第1トレンチ4a内に形成された第1銅配線5及び/又は第2トレンチ6a内に形成された第2銅配線7を、配線幅70nmで、第1トレンチ4a及び第2トレンチ6aの高さが200nmになるように形成した。このとき、前記のトレンチ内の銅めっき層の形成は、硫酸銅浴及びアノード用銅電極の純度を変えた3種類のめっき浴を用いて行った。用いた硫酸銅純度/アノード純度は、それぞれ3N/3N(99.9質量%/99.9質量%)、6N/6N(99.9999質量%/99.9999質量%)及び8N/8N(99.999999質量%/99.999999質量%)である。ここで、純度が3N/3N、6N/6N及び8N/8Nである例を、それぞれ比較例3、比較例4及び本実施形態3とする。アニール処理は、図4の(a)に示す温度保持アニール方法によって水素雰囲気中で赤外線ランプを用いて行った。
第1の実施形態において、電解めっきに用いる硫酸銅浴及びアノード用銅電極の純度を6N/6Nから8N/8Nに変更して用いた以外は、第1の実施形態と同じサイクルアニール方法によって、第1銅配線層及び第2銅配線層の形成を行った。アニール時の加熱は真空中で赤外線ランプを用いて行った。
図8は、シングルダマシンプロセス及びデユアルダマシンプロセスを用いてCu配線層を形成した本発明の半導体集積回路装置の製造方法を説明するための概略工程図を示す。なお、図8において、図1と同一部材には同一符号を付し繰り返し説明は避けた。
Claims (8)
- 回路素子が形成された半導体基体と、前記半導体基体の主表面上に形成された絶縁層と、少なくとも前記絶縁層を利用して形成されたトレンチと、前記トレンチ内に形成された銅配線とを備え、前記銅配線の線幅が70nm以下で、前記銅配線の前記トレンチの底面から前記トレンチの高さの1/4の距離にある部分の平均結晶粒径は、配線幅の1.3倍以上であり、且つ、前記トレンチの最上部表面の平均結晶粒径に対して比率が85%以上であることを特徴とする半導体集積回路装置。
- 前記銅配線の前記トレンチの底部から前記トレンチの高さの1/4の距離にある部分の結晶粒は、45nm以下の結晶粒径の存在比が10%以下であることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記銅配線の前記トレンチの底面から前記トレンチの高さの1/4の距離にある部分の平均結晶粒径は、前記トレンチの最上部表面の平均結晶粒径に対して比率が90%以上であることを特徴とする請求項2に記載の半導体集積回路装置。
- 請求項1〜3の何れかに記載の半導体集積回路装置の製造方法であって、前記銅配線の配線層は、銅層を半導体基体にめっき法によって堆積させた後、前記の半導体基体に対して、下記の(1)式の条件で、周期数2回以上でサイクルアニールを行うことを特徴とする半導体集積回路装置の製造方法。
200℃≦TL<450℃≦TH (1)
(式中、TL及びTHは、それぞれサイクルアニールの最低温度及び最高温度である。) - 前記のサイクルアニールの最高温度(TH)に保持される時間は、1周期当たり10分以内であることを特徴とする請求項4に記載の半導体集積回路装置の製造方法。
- 請求項1〜3の何れかに記載の半導体集積回路装置の製造方法であって、純度がそれぞれ99.9999質量%を超える硫酸銅めっき浴、及びアノードに純度が99.9999質量%を超える銅電極を用いた電解めっきによって前記トレンチ内に銅めっき層を形成することを特徴とする半導体集積回路装置の製造方法。
- 請求項6に記載の製造方法によって前記トレンチ内に銅めっき層を堆積させた後、前記の半導体基体に対して、下記の(1)式の条件で、周期数2回以上でサイクルアニールを行うことを特徴とする半導体集積回路装置の製造方法。
200℃≦T L <450℃≦T H (1)
(式中、T L 及びT H は、それぞれサイクルアニールの最低温度及び最高温度である。) - 前記のサイクルアニールの最高温度(T H )に保持される時間は、1周期当たり10分以内であることを特徴とする請求項7に記載の半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012124608A JP5963191B2 (ja) | 2012-05-31 | 2012-05-31 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012124608A JP5963191B2 (ja) | 2012-05-31 | 2012-05-31 | 半導体集積回路装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251380A JP2013251380A (ja) | 2013-12-12 |
JP5963191B2 true JP5963191B2 (ja) | 2016-08-03 |
Family
ID=49849790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012124608A Expired - Fee Related JP5963191B2 (ja) | 2012-05-31 | 2012-05-31 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5963191B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102562279B1 (ko) | 2018-01-26 | 2023-07-31 | 삼성전자주식회사 | 도금액과 금속 복합 재료 및 그 제조 방법 |
US11424133B2 (en) | 2019-07-25 | 2022-08-23 | Samsung Electronics Co., Ltd. | Metal structure and method of manufacturing the same and metal wire and semiconductor device and electronic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3382031B2 (ja) * | 1993-11-16 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
JP2004079835A (ja) * | 2002-08-20 | 2004-03-11 | Renesas Technology Corp | 半導体装置の製造方法 |
JP5370979B2 (ja) * | 2007-04-16 | 2013-12-18 | 国立大学法人茨城大学 | 半導体集積回路の製造方法 |
JP2011009439A (ja) * | 2009-06-25 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2011216867A (ja) * | 2010-03-17 | 2011-10-27 | Tokyo Electron Ltd | 薄膜の形成方法 |
-
2012
- 2012-05-31 JP JP2012124608A patent/JP5963191B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013251380A (ja) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8112885B2 (en) | Method for forming copper interconnection structures | |
US10727121B2 (en) | Thin film interconnects with large grains | |
KR100970153B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
JP2011216867A (ja) | 薄膜の形成方法 | |
JP5366270B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP5963191B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP5370979B2 (ja) | 半導体集積回路の製造方法 | |
CN100530565C (zh) | 半导体器件及其制造方法 | |
WO2011033920A1 (ja) | Cu配線の形成方法 | |
JP5362500B2 (ja) | 半導体装置の製造方法 | |
JP2016111047A (ja) | Cu配線の形成方法および半導体装置の製造方法 | |
JPH1032203A (ja) | 半導体装置の製造方法 | |
JP2009135481A (ja) | 半導体装置 | |
JP6080009B2 (ja) | 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法 | |
TWI469219B (zh) | 降低金屬薄膜表面粗糙度的方法 | |
TW584914B (en) | Metal taper etching structure and the manufacturing method thereof, producing source/drain and gate in thin film transistor array using the same, and the structure thereof | |
JP2012174765A (ja) | 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法 | |
JP2014033139A (ja) | デバイスの製造方法 | |
TWI569391B (zh) | 線路結構及其製備方法 | |
JP2013143442A (ja) | デバイスの製造方法および製造装置 | |
JP2000277519A (ja) | 半導体装置およびその製造方法 | |
JP2005317804A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5963191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |