JP2005317804A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005317804A JP2005317804A JP2004134551A JP2004134551A JP2005317804A JP 2005317804 A JP2005317804 A JP 2005317804A JP 2004134551 A JP2004134551 A JP 2004134551A JP 2004134551 A JP2004134551 A JP 2004134551A JP 2005317804 A JP2005317804 A JP 2005317804A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- copper
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 半導体装置に設けられた微細な配線溝内または接続孔内に、十分に銅合金化させた配線材料を形成する。
【解決手段】 基板上の絶縁膜に設けられた配線溝または接続孔の内部に銅−アルミニウム合金配線が配された半導体装置の製造方法において、前記配線溝または接続孔の内部形状に沿って前記配線溝または接続孔の内部形状を反映する金属バリア層を形成する工程と、前記金属バリア層の上に、前記金属バリア層の形状に沿ってアルミニウムを含有した金属膜を形成する工程と、前記金属膜で内部表面が覆われた前記配線溝または接続孔の内部を埋めるようにして純銅からなる配線材料を配する配線材料充填工程と、前記金属膜と前記配線材料とをアニーリングすることにより、前記金属膜中のアルミニウムと配線材料中の純銅とを合金化して、前記配線溝または接続孔の内部に銅−アルミニウム合金配線を形成する工程とを備える。
【選択図】 図5
【解決手段】 基板上の絶縁膜に設けられた配線溝または接続孔の内部に銅−アルミニウム合金配線が配された半導体装置の製造方法において、前記配線溝または接続孔の内部形状に沿って前記配線溝または接続孔の内部形状を反映する金属バリア層を形成する工程と、前記金属バリア層の上に、前記金属バリア層の形状に沿ってアルミニウムを含有した金属膜を形成する工程と、前記金属膜で内部表面が覆われた前記配線溝または接続孔の内部を埋めるようにして純銅からなる配線材料を配する配線材料充填工程と、前記金属膜と前記配線材料とをアニーリングすることにより、前記金属膜中のアルミニウムと配線材料中の純銅とを合金化して、前記配線溝または接続孔の内部に銅−アルミニウム合金配線を形成する工程とを備える。
【選択図】 図5
Description
本発明は、半導体装置の製造方法に関し、特に、半導体装置に銅合金からなる微細配線を形成する技術に関する。
銅系の導電材料を用いた配線は、アルミニウム系に比して低抵抗で高いエレクトロマイグレーション(EM)耐性を有するため、半導体装置の高集積化および微細化に伴う配線の微細配線化の要求に応え得る高信頼性材料として期待されている。特に、銅合金は、純銅よりも優れたEM耐性を発揮する配線材料として注目されている。
微細配線構造を形成する方法として、いわゆるダマシン(Damascene)法と呼ばれるプロセスが一般的に用いられている。ダマシン法は、基板上の絶縁膜に接続孔(ビア孔)または配線溝を形成した後、基板の表面に導電性膜を堆積し、化学機械的研磨法(CMP:Chemical Mechanical Polishing)による研磨・成型を行って配線溝や接続孔の内部に金属配線を配するものであり、エッチング法による加工が困難な銅系の配線材料を用いた微細配線構造の形成方法として適している。
また、銅系の配線を配線溝等に埋め込む手法としては電解メッキ法が実用されている。この電界メッキ法は、配線溝等に沿って銅系のシード膜を設けた後、当該シード膜を電界メッキ用の電極として、銅系メッキ膜を成膜して銅系配線を形成するものである。
ここで、銅合金のメッキ膜を成膜するにはシード膜を銅合金で形成しておく必要があるが、銅合金化するとシード膜を薄くすることが難しくなり、微細な配線溝等の内部にシード膜を良好に形成することが難しい。さらに、添加金属と銅との間には析出電位差が必ず存在するため、電界メッキ法の電極として銅合金のシード膜を用いて、銅合金メッキ膜を均一に成膜することが困難である。
そこで、銅合金からなる導電膜を配線溝等の内部に直接成膜することに代えて、銅メッキ膜を配線溝等の内部に埋め込んだ後、この銅メッキ膜上にアルミニウム膜を堆積させ、このアルミニウム膜と銅メッキ膜とをアニーリングさせることにより、配線溝や接続孔の内部に銅合金からなる導電膜を間接的に形成させることを目的とした技術がある(例えば、特許文献1参照。)。
しかしながら、この特許文献1に記載の技術にかかる銅合金化方法では、銅メッキ膜の上部から配線溝や接続孔の深部にまでアルミニウムが拡散しにくく、配線溝等の内部に配された配線材料を十分に銅合金化させられないため、半導体装置における配線のEM耐性を十分に高めることができない。
本発明は上記課題を解決するものであり、半導体装置に設けられた微細な配線溝や接続孔の内部に、十分に銅合金化させた配線材料を配することができる、半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明にかかる半導体装置の製造方法は、基板上の絶縁膜に設けられた配線溝または接続孔の内部に銅−アルミニウム合金配線が配された半導体装置の製造方法において、前記配線溝または接続孔の内部形状に沿って前記配線溝または接続孔の内部形状を反映する金属バリア層を形成する工程と、前記金属バリア層の上に、前記金属バリア層の形状に沿ってアルミニウムを含有した金属膜を形成する工程と、前記金属膜で内部表面が覆われた前記配線溝または接続孔の内部を埋めるようにして純銅からなる配線材料を配する配線材料充填工程と、前記金属膜と前記配線材料とをアニーリングすることにより、前記金属膜中のアルミニウムと配線材料中の純銅とを合金化して、前記配線溝または接続孔の内部に銅−アルミニウム合金配線を形成する工程とを備えることを特徴とする。
なお、本明細書中でいう『純銅』とは、純度が100%のものに限られるわけでは勿論なく、金属材料の析出電位差による悪作用で配線材料の良好な充填が阻害されない限りは、銅以外の金属材料を若干含むものであってもよい。
銅系配線材料のエレクトロマイグレーション現象を抑制するには、配線材料を銅合金化してその拡散係数を小さくする必要がある。ここで、銅合金化は、加熱によって銅に他の金属材料を固溶(アニーリング)させるものであるが、他の金属材料としては、銅に全固溶して合金化し、かつ配線下層に設けられている半導体素子を熱破損させないために、できる限り低温で合金化する材料を選択することが重要である。また、銅を合金化させると、一般に配線強度は向上するものの電気伝導度が下がるため、合金化によって銅の電気伝導度に与える悪影響が最も少ない金属材料を選択することも重要であり、これらの条件を統合的に満たす最適な金属材料としてアルミニウムがあげられる。
アルミニウムは、銅と比べて融点が低いためアニーリング時に原子の移動が比較的起こりやすいが、上記特許文献1のような、銅メッキ膜の上部に堆積したアルミニウム膜を、アニーリング時のアルミニウム供給源とする従来の製造方法であると、アルミニウム供給源からの距離が長いため、配線溝や接続孔の内部に設けられた配線材料までをも、十分に銅合金化することができない。
これに対し、本発明にかかる上記構成の半導体装置の製造方法では、上記金属膜を形成する工程および配線材料充填工程を備えており、配線溝または接続孔の側面や底面の形状を反映するようにして形成されたアルミニウムを含有した金属膜を、アニーリング時のアルミニウム供給源とし、かつこのアルミニウム供給源に面対応させて配線材料を配し、しかる後にアニーリングする。したがって、配線溝等の全面で十分に銅の合金化が進む。
また、上記従来の製造方法であると、結晶成長装置内で金属バリア層と銅シード膜とを形成した後、メッキ装置に基板を移してメッキ膜を形成し、再び結晶成長装置内に基板を戻してアルミニウム膜を形成する必要があるが、本発明にかかる上記構成の製造方法であると、金属バリア層、アルミニウムを含有する金属膜および銅シード膜を同一の結晶成長装置内で連続して形成した後、メッキ装置に基板を移してメッキ膜を形成するため、異機能の成膜装置間で基板を移動させる工程数が少なくなり、半導体装置の生産効率が向上する。
上記本発明にかかる半導体装置の製造方法は、さらに、前記配線材料充填工程が、前記金属膜の上に、前記金属膜の形状に沿って純銅からなるシード膜を形成する第1工程と、前記シード膜を電極とする電界メッキ法により、前記シード膜で内部表面が覆われた前記配線溝または接続孔の内部を埋めるようにして純銅からなるメッキ膜を形成する第2工程とからなる構成とすることができる。
電界メッキ法は、金属の堆積速度がスパッタ法やCVD法におけるそれと比べて顕著に速いため、金属の成膜工程を高速度化することができる。また、堆積させた金属膜中の空孔率を顕著に低くすることができる点も有用である。ここで、上記構成の製造方法であると、純銅を用いることでシード膜が薄化されるため、微細な配線溝等の内部にも、電界メッキ法にかかる電極としてのシード膜を良好に形成することができる。さらに、このシード膜は純銅であることから、純銅における低抵抗性を反映して低い比抵抗を示すため、メッキ膜の堆積速度が速くなる。また、上記構成であると、上述したように堆積させた金属中の空孔率が顕著に低くなるため、配線材料の埋め込み性が劣化しにくくなる。
上記本発明にかかる半導体装置の製造方法は、さらに、前記配線溝または接続孔の内部に配された銅−アルミニウム合金配線および金属バリア層以外の銅−アルミニウム合金および金属バリア層を、化学機械的研磨法により除去する工程を備える構成とすることができる。
この構成であると、上記金属バリア層、金属膜、シード膜の形成時に、配線溝または接続孔の外部に食み出して成長してしまった無用な層または膜を化学機械的研磨法により除去するので、半導体装置の信頼性が高まる。
上記本発明にかかる半導体装置の製造方法は、さらに、前記シード膜の膜厚が略均一であり、当該膜厚が50nm以上150nm以下である構成とすることができる。
この構成であると、膜厚が略均一なシード膜を電極として用いるため、シード膜上の電位差の分散がほとんどない。これにより、メッキ膜を均一な速度で堆積させて、斑のないメッキ膜を形成することができる。また、膜厚が50nm以上150nm以下であると、一般的な配線溝または接続孔に比して十分に薄いため、電界メッキ法の電極として機能し、半導体装置に設けられた微細な配線溝等の内部に、十分に銅合金化させた配線材料を簡単に形成することができる。
本発明によると、配線溝または接続孔の内部に配された配線材料の側面および底面に沿って、アニーリング時のアルミニウム供給源となる金属膜を配するので、アニーリングによって配線材料を十分に銅合金化することができ、それゆえ半導体装置に設けられた微細な配線溝等の内部に銅−アルミニウム合金配線を形成することができる。これにより、半導体装置に設けられた微細配線におけるEM耐性を顕著に高めることができる。
また、1つの成膜装置を用いて金属バリア層から銅シード膜までを連続成長させることができるため、従来の技術にかかる製造方法に比してアニーリング工程までの前工程において異機能の成膜装置間で基板を移動させる回数が少なくなり、半導体装置の生産効率が向上する。
本発明の半導体装置の製造方法にかかる最良の形態について以下に説明するが、本発明の要旨を変更しない限りにおいて、以下で具体的に示す形態に限定されるものではない。
〔実施の形態1〕
本実施の形態1について図面を参照しながら説明する。図1〜図7は本実施の形態1にかかる半導体装置の製造工程を模式的に示す工程断面図である。
本実施の形態1について図面を参照しながら説明する。図1〜図7は本実施の形態1にかかる半導体装置の製造工程を模式的に示す工程断面図である。
図1は、基板上に積層された絶縁膜に配線溝が形成される工程を示す工程断面図である。まず、トランジスタ素子や容量素子等の半導体素子(図示せず)が設けられたボロンリンドープ酸化膜(BPSG膜)からなる半導体基板100が、この半導体基板に接して設けられた第1の絶縁膜である厚さ約50nmの窒化シリコン膜(SiN膜)101と、このSiN膜101に接して設けられた厚さ約350nm第2の絶縁膜であるフッ化珪酸塩ガラス膜(FSG膜)102とで覆われている製造途中の半導体装置を用意した後、フォトエッチング法によりFSG膜およびSiN膜の一部をエッチングし、図1で示すように、配線溝109を形成した。なお、この配線溝109の幅は約150nmとし、深さは約400nmとしたが、半導体装置の設計に応じて様々な幅や深さとすることができるのは勿論である。
次に、スパッタ法またはCVD法にかかる公知の結晶成長装置内に基板を移動させた後、図2で示すように、形成された配線溝109の内部形状に沿って配線溝109の内部形状を反映するようにして、スパッタ法またはCVD法により、窒化タンタル(TaN)からなる厚さ約1〜30nmの金属バリア層103を形成した。なお、スパッタ法またはCVD法を用いることにより、この金属バリア層103は、配線溝109の側面や底面の他にも、配線溝部分以外のFSG膜102の表面上にも同時に形成される。また、この金属バリア層は、後述する合金配線108に含まれる銅が、FSG膜102、SiN膜101または半導体基板100中に拡散してしまうことを防止できる限り、その材料および膜厚を限定するものではなく、例えばその材料として窒化チタン(TiN)、チタン(Ti)、タンタル(Ta)、窒化タングステン(WN)等を用いることもでき、また単層構造に代えて、これらの材料を組み合わせた2層以上の積層構造とすることもできる。
続いて、図3で示すように、金属バリア層103の上に、金属バリア層103の形状を反映するようにして、スパッタ法またはCVD法により、純アルミニウム(Al)、またはAlCu等のアルミニウムに少量の他金属が含まれた金属材料からなる厚さ約10〜100nmの金属膜104を形成した。ここで、この金属膜104の厚さとしては、前記厚みに特に限定されるものではないが、この厚みに依存して後述する合金配線108中のAl含有量が規定されるため、半導体装置の設計に応じて適切な厚みを選択することが重要である。これは、合金配線108中のAl含有量が少なすぎると合金配線における銅原子のエレクトロマイグレーションの防止効果が十分に得られなくなる一方、Al含有量が多すぎると合金配線の抵抗値が実質的にAl配線と同等となってしまい、銅の有する低い比抵抗特性を十分に活用できなくなるためである。なお、スパッタ法またはCVD法を用いることにより、この金属膜104は、上記金属バリア層103と同様に配線溝109の側面上および底面上に加えて、配線溝部分以外のFSG膜102の表面上にも同時に形成される。
次に、図4で示すように、金属膜104の上に、金属膜104の形状を反映するようにして、スパッタ法またはCVD法により、純銅からなる厚さ約50〜150nmのシード膜105を形成した。ここで、このシード膜105は、後述するメッキ膜106を電界メッキで成膜させる際の電極として機能するが、斑の少ないメッキ膜を形成させるため、配線溝の側面および底面に相当する部分に沿って均一な厚みで形成し、シード膜上の電位差分散がほとんどないようにすることが好ましい。そのため、このシード膜105の形成には、スパッタ法よりもCVD法を用いることがより好ましい。なお、上記金属バリア層103と同様に、このシード膜105は、配線溝109の側面上および底面上に加えて、配線溝部分以外のFSG膜102の表面上にも同時に形成される。
基板をメッキ装置内に移動させた後、形成したシード膜105を電極とし、硫酸銅を主成分とするメッキ液を用いた電界メッキ法(電流密度:約3〜50mA/cm2)によって、純銅からなるメッキ膜106を、シード膜105で内部表面が覆われた配線溝109の内部を埋めるようにして成膜することにより、図5で示すような、上記金属膜104で内部表面が覆われた配線溝109の内部を埋めるようにして純銅からなる配線材料を配した(配線材料充填工程)。ここで、配線材料充填工程としては、スパッタ法またはCVD法を用いて金属膜104に接して純銅膜を連続成長させ、配線溝の内部を配線材料で埋め込むこともできるが、上述した電界メッキ法であると、これらの方法に比して、メッキ膜部分の成膜速度が顕著に速く、また、メッキ膜部分における空孔発生率を顕著に低くすることができるため好ましい。なお、このメッキ膜106は、電界メッキにより、配線溝109の内部および上部に加えて、配線溝部分以外のFSG膜102の表面上にも同時に形成される。
続いて、約150〜450℃で約15〜60分間熱処理し、シード膜105およびメッキ膜106からなる配線材料中の純銅に金属膜104中のアルミニウムを全固溶させて合金化し、図6で示すように、配線溝109の内部を埋め込む銅−アルミニウム合金膜107を転換形成した(アニーリング工程)。
最後に、基板を化学機械的研磨装置(CMP装置)内に移動させた後、配線溝の外部に配されている銅−アルミニウム合金膜107および金属バリア膜103を化学機械的研磨法(CMP法)によって研磨除去し、図7で示すように、配線溝109の内部に銅−アルミニウム合金からなる合金配線108が配されるように成型して、半導体装置における溝配線を完成させた。なお、このCMP法による研磨除去は上記アニーリング工程に先んじて行うこともできるが、この場合には異機能の成膜装置間で基板を移動させる回数が多くなるため、アニーリング工程後に行う方が好ましい。
このような本実施の形態1にかかる製造方法であると、配線溝内に配された配線材料の側面および底面に接してアニーリング時のアルミニウム供給源となる金属膜を配する工程を備えているため、アニーリングによって配線材料を十分に銅合金化させることができ、半導体装置に設けられた微細な配線溝の内部に十分に合金化した銅−アルミニウム合金配線を配することができる。
また、1つの成膜装置を用いて金属バリア層から銅シード膜までを連続成長させることができるため、従来の技術にかかる製造方法に比してアニーリング工程までの前工程において異機能の成膜装置間で基板を移動させる回数が少なくなる結果、配線溝を有する半導体装置の生産効率を向上することができる。
〔実施の形態2〕
図8〜図14は本実施の形態2における半導体装置の製造工程を模式的に示す工程断面図である。なお、以下、本実施の形態2について図面を参照しながら説明するが、上記実施の形態1と同様の技術的側面についてはその説明を省略する。
図8〜図14は本実施の形態2における半導体装置の製造工程を模式的に示す工程断面図である。なお、以下、本実施の形態2について図面を参照しながら説明するが、上記実施の形態1と同様の技術的側面についてはその説明を省略する。
まず、上記実施の形態1にかかる溝配線(合金配線108)が設けられた基板100におけるFSG絶縁膜102および合金配線108の上面が、厚さ約50nmの窒化シリコン膜(SiN膜)201と、このSiN膜201に接して設けられた厚さ約400nmFSG膜202とで覆われている製造途中の半導体装置を用意した後、フォトエッチング法によりFSG膜202およびSiN膜201の一部をエッチングし、図8で示すように、接続孔(ビア孔)209を形成した。なお、この接続孔209の幅は約180nmとし、深さは約450nmとしたが、後述する合金配線108への接続配線(ビア)として機能させることができる限り、半導体装置の設計に応じて様々な幅や深さとすることができるのは勿論である。
次に、スパッタ法またはCVD法にかかる公知の結晶成長装置内に基板を移動させた後、図9〜図12で示すように、形成された接続孔209の上に、当該接続孔の内部形状を反映するようにして、スパッタ法またはCVD法により、厚さ約30nmの金属バリア層203と、厚さ約50nmの金属膜204と、厚さ約100nmのシード膜205とをそれぞれ形成した。なお、それぞれの材料は、上記実施の形態1におけるそれと同様である。
続いて、基板をメッキ装置内に移動させた後、形成したシード膜205を電極とした電界メッキ法(電流密度:約3〜50mA/cm2)によって、図12で示すような、上記金属膜204で内部表面が覆われた接続孔209の内部を埋めるようにして純銅からなる配線材料を配した。
その後、加熱により、シード膜205およびメッキ膜206からなる配線材料中の純銅に金属膜204中のアルミニウムを全固溶させて合金化し、図13で示すように、接続孔209の内部を埋め込む銅−アルミニウム合金膜207を転換形成した。
最後に、基板をCMP装置内に移動させた後、接続孔の外部に配されている銅−アルミニウム合金膜207および金属バリア膜203をCMP法によって研磨除去し、図14で示すように、接続孔の内部に銅−アルミニウム合金からなる合金配線108が配されるように成型して、半導体装置における接続配線(ビア)を完成させた。
このような本実施の形態2にかかる製造方法であると、接続孔内に配された配線材料の側面および底面に沿って、アニーリング時のアルミニウム供給源となる金属膜を配するので、半導体装置に設けられた微細な接続孔の内部に十分に合金化した銅−アルミニウム合金配線を形成することができる。また、アニーリング工程までの前工程において異機能の成膜装置間で基板を移動させる回数が少なくなるため、接続配線を有する半導体装置の生産効率を向上することができる。
〔実施の形態3〕
図15〜図21は本実施の形態3における半導体装置の製造工程を模式的に示す工程断面図である。なお、以下、本実施の形態3について図面を参照しながら説明するが、上記実施の形態1と同様の技術的側面についてはその説明を省略する。
図15〜図21は本実施の形態3における半導体装置の製造工程を模式的に示す工程断面図である。なお、以下、本実施の形態3について図面を参照しながら説明するが、上記実施の形態1と同様の技術的側面についてはその説明を省略する。
まず、上記実施の形態1にかかる下部溝配線(合金配線108)が設けられた基板100におけるFSG絶縁膜102および合金配線108の上面が、厚さ約50nmの窒化シリコン膜(SiN膜)201と、このSiN膜201に接して設けられた厚さ約400nmのFSG膜202と、このFSG膜202に接して設けられた厚さ約50nmの窒化シリコン膜(SiN膜)301と、このSiN膜301に接して設けられた厚さ約400nmのFSG膜302とで覆われている製造途中の半導体装置を用意した後、フォトエッチング法によりFSG膜202、FSG膜302、SiN膜201およびSiN膜202の一部をエッチングし、図15で示すように、接続孔(ビア孔)209と配線溝309とを形成した。なお、この接続孔209と配線溝309の幅はそれぞれ約180nm、約200nmとし、深さはそれぞれ約450nmとしたが、半導体装置の設計に応じて様々な幅や深さとすることができるのは勿論である。
次に、スパッタ法またはCVD法にかかる公知の結晶成長装置内に基板を移動させた後、図16〜図19で示すように、形成された接続孔209と配線溝309との内部形状に沿ってそれらの内部形状を反映するようにして、スパッタ法またはCVD法により、厚さ約30nmの金属バリア層303と、厚さ約50nmの金属膜304と、厚さ約100nmのシード膜305とを形成した。なお、それぞれの材料は、上記実施の形態1におけるそれと同様である。
続いて、基板をメッキ装置内に移動した後、形成したシード膜305を電極とした電界メッキ法(電流密度:約3〜50mA/cm2)によって、図20で示すような、上記金属膜304で内部表面が覆われた接続孔209や配線溝309の内部を埋めるようにして純銅からなる配線材料を配した。
その後、加熱により、シード膜305およびメッキ膜306からなる配線材料中の純銅に金属膜304中のアルミニウムを全固溶させて合金化し、図13で示すように、接続孔209と配線溝309との内部を埋め込む銅−アルミニウム合金膜307を転換形成した。
最後に、基板をCMP装置内に移動させた後、配線溝309の外部に配されている銅−アルミニウム合金膜307および金属バリア膜303をCMP法によって研磨除去し、図21で示すように、接続孔の内部に銅−アルミニウム合金からなる合金配線308が配されるように成型して、半導体装置における上部溝配線と、上部と下部の溝配線を導通する接続配線とを完成させた。
このような本実施の形態3にかかる製造方法であると、接続孔と配線溝の内部に配された配線材料の側面や底面に沿って、アニーリング時のアルミニウム供給源となる金属膜を配しているため、半導体装置に設けられた微細な接続孔や配線溝の内部に十分に合金化した銅−アルミニウム合金配線を形成することができる。また、アニーリング工程までの前工程において異機能の成膜装置間で基板を移動させる回数が少なくなるため、上部と下部の溝配線が接続配線で導通された構造を有する半導体装置の生産効率を向上することができる。
以上説明したように、本発明によると、半導体装置に設けられた微細な配線溝内または接続孔内に、十分に銅合金化した配線材料を形成することができ、半導体装置の配線におけるEM耐性を高めることにも利用できるので、その産業上の利用可能性は大きい。
100 基板
101 SiN絶縁膜
102 FSG絶縁膜
103 金属バリア層
104 金属膜
105 シード膜
106 メッキ膜
107 銅−アルミニウム合金膜
108 合金配線
109 配線溝
201 SiN絶縁膜
202 FSG絶縁膜
203 金属バリア層
204 金属膜
205 シード膜
206 メッキ膜
207 銅−アルミニウム合金膜
208 合金配線
209 接続孔
301 SiN絶縁膜
302 FSG絶縁膜
303 金属バリア層
304 金属膜
305 シード膜
306 メッキ膜
307 銅−アルミニウム合金膜
308 合金配線
309 配線溝
101 SiN絶縁膜
102 FSG絶縁膜
103 金属バリア層
104 金属膜
105 シード膜
106 メッキ膜
107 銅−アルミニウム合金膜
108 合金配線
109 配線溝
201 SiN絶縁膜
202 FSG絶縁膜
203 金属バリア層
204 金属膜
205 シード膜
206 メッキ膜
207 銅−アルミニウム合金膜
208 合金配線
209 接続孔
301 SiN絶縁膜
302 FSG絶縁膜
303 金属バリア層
304 金属膜
305 シード膜
306 メッキ膜
307 銅−アルミニウム合金膜
308 合金配線
309 配線溝
Claims (4)
- 基板上の絶縁膜に設けられた配線溝または接続孔の内部に銅−アルミニウム合金配線が配された半導体装置の製造方法において、
前記配線溝または接続孔の内部形状に沿って前記配線溝または接続孔の内部形状を反映する金属バリア層を形成する工程と、
前記金属バリア層の上に、前記金属バリア層の形状に沿ってアルミニウムを含有した金属膜を形成する工程と、
前記金属膜で内部表面が覆われた前記配線溝または接続孔の内部を埋めるようにして純銅からなる配線材料を配する配線材料充填工程と、
前記金属膜と前記配線材料とをアニーリングすることにより、前記金属膜中のアルミニウムと配線材料中の純銅とを合金化して、前記配線溝または接続孔の内部に銅−アルミニウム合金配線を形成する工程と
を備えることを特徴とする半導体装置の製造方法。 - 前記配線材料充填工程が、
前記金属膜の上に、前記金属膜の形状に沿って純銅からなるシード膜を形成する第1工程と、
前記シード膜を電極とする電界メッキ法により、前記シード膜で内部表面が覆われた前記配線溝または接続孔の内部を埋めるようにして純銅からなるメッキ膜を形成する第2工程と
からなることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記配線溝または接続孔の内部に配された銅−アルミニウム合金配線および金属バリア層以外の銅−アルミニウム合金および金属バリア層を、化学機械的研磨法により除去する工程をさらに備える
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記シード膜の膜厚が略均一であり、当該膜厚が50nm以上150nm以下である
ことを特徴とする請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134551A JP2005317804A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134551A JP2005317804A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005317804A true JP2005317804A (ja) | 2005-11-10 |
Family
ID=35444898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004134551A Pending JP2005317804A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005317804A (ja) |
-
2004
- 2004-04-28 JP JP2004134551A patent/JP2005317804A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100481380C (zh) | 半导体元件中内连线结构的制造方法 | |
EP1233448B1 (en) | Reliable interconnects with low via/contact resistance | |
JP5528027B2 (ja) | 配線構造の製造方法 | |
TWI518843B (zh) | 內連線結構及形成內連線結構的方法 | |
TWI238459B (en) | Copper alloy interconnections for integrated circuits and methods of making same | |
US20080064202A1 (en) | Method of manufacturing a semiconductor device having an interconnect structure that increases in impurity concentration as width increases | |
JP4083968B2 (ja) | 半導体装置の製造方法 | |
JP2007281485A (ja) | 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法 | |
JP2008198933A (ja) | 半導体装置およびその製造方法 | |
JP2011216867A (ja) | 薄膜の形成方法 | |
JP5127251B2 (ja) | 半導体装置の製造方法 | |
US11158538B2 (en) | Interconnect structures with cobalt-infused ruthenium liner and a cobalt cap | |
US6380083B1 (en) | Process for semiconductor device fabrication having copper interconnects | |
KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
JP4676350B2 (ja) | 半導体装置およびその製造方法 | |
KR100896159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007180408A (ja) | 半導体装置およびその製造方法 | |
US20090236744A1 (en) | Semiconductor device and method of producing the same | |
JP2006165115A (ja) | 半導体装置 | |
JP2005317804A (ja) | 半導体装置の製造方法 | |
KR20050122629A (ko) | 반도체 소자의 구리 배선 구조 및 그 형성방법 | |
JP2009302570A (ja) | 半導体装置の製造方法 | |
KR20030050062A (ko) | 반도체 소자의 구리 배선 형성방법 | |
JP2003218201A (ja) | 半導体装置およびその製造方法 | |
US7875979B2 (en) | Metal line of semiconductor device having a diffusion barrier including CRxBy and method for forming the same |