JP2017193770A - Ru成膜方法、Ru成膜装置、金属成膜装置、Ruバリアメタル層、配線構造 - Google Patents

Ru成膜方法、Ru成膜装置、金属成膜装置、Ruバリアメタル層、配線構造 Download PDF

Info

Publication number
JP2017193770A
JP2017193770A JP2016086074A JP2016086074A JP2017193770A JP 2017193770 A JP2017193770 A JP 2017193770A JP 2016086074 A JP2016086074 A JP 2016086074A JP 2016086074 A JP2016086074 A JP 2016086074A JP 2017193770 A JP2017193770 A JP 2017193770A
Authority
JP
Japan
Prior art keywords
substrate
layer
sputtering target
metal layer
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016086074A
Other languages
English (en)
Other versions
JP6799843B2 (ja
Inventor
隆敏 永野
Takatoshi Nagano
隆敏 永野
大貫 仁
Hitoshi Onuki
仁 大貫
妥 篠嶋
Yasushi Shinojima
妥 篠嶋
玉橋 邦裕
Kunihiro Tamahashi
邦裕 玉橋
重春 小沼
Shigeharu Konuma
重春 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibaraki University NUC
Original Assignee
Ibaraki University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibaraki University NUC filed Critical Ibaraki University NUC
Priority to JP2016086074A priority Critical patent/JP6799843B2/ja
Publication of JP2017193770A publication Critical patent/JP2017193770A/ja
Application granted granted Critical
Publication of JP6799843B2 publication Critical patent/JP6799843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】緻密な構造のRu層(金属層)を低温で成膜する。【解決手段】基板ホルダ13とカソード電極12間には、チャンバ10外に設けられた直流電源22を介して、カソード電極12が負側となるような直流(DC)電圧が印加される。ここでは、スパッタリングターゲット11、カソード電極12をその鉛直方向に沿った中心軸の周りで巻回するヘリカルコイル14が設けられている。ヘリカルコイル14には、チャンバ10外に設けられた高周波電源23によって高周波電力が印加される。ヘリカルコイル14を用いることによって、基板100の温度が400℃以下の場合でも、良好な膜質のRuバリアメタル層を得ることができる。【選択図】図1

Description

本発明は、ルテニウム(Ru)の成膜方法、成膜装置、及び金属の成膜装置に関する。また、半導体ウェハにおいて用いられるRuバリアメタル層、及びこれが用いられる配線構造に関する。
近年、LSI(半導体集積回路)における配線の構造としては、複数の配線層が層間絶縁層を介して多数積層された多層配線構造が広く用いられている。ここで、高速化、微細化が進んだLSIにおいては、特に配線の低抵抗化が要求されるため、各配線層を構成する材料として、電気抵抗率の低い銅が用いられている。このため、こうした配線層は主に銅で構成されるが、銅は層間絶縁層に拡散しやすくLSIの動作や信頼性に対して悪影響を及ぼすおそれがある、配線層が直接接する下地金属層や層間絶縁層と銅との間の密着性が低い、等の問題がある。このため、実際には、銅を用いた配線構造においては、厚い銅層が薄い金属層(バリアメタル層)の上に形成される。バリアメタル層は、銅の拡散を防止する(バリアする)役割と、銅層と他の層(下地金属層や層間絶縁層)との間に介在することによって銅層と他の層との間の密着性を高める役割を果たす。
この役割を果たすことのできるバリアメタル層の材料としては、Ta、Ti、TaN、TiN等が知られている。ここで、配線構造が低抵抗であることが要求されるために、こうしたバリアメタル層も低抵抗であることが好ましいが、実際にはこうしたバリアメタル層の材料の電気抵抗率はいずれも銅よりも大幅に高く、バリアメタル層を低抵抗とすることは困難であった。
上記の材料に代わりうるバリアメタル層の材料として、ルテニウム(Ru)がある。例えば、バルク状態におけるTa、Tiの比抵抗が15×10−6Ω・cm、80×10−6Ω・cm程度であるのに対して、バルク状態におけるRuの比抵抗は9×10−6Ω・cm程度であるため、Ruを用いることによって、バリアメタル層を低抵抗化できることが期待される。
バリアメタル層としてRuを用いるためには、その成膜方法として、量産性や段差被覆性に優れたものが用いられる。こうした成膜方法としては、例えば特許文献1に記載されたような、DCスパッタリング法がある。特許文献1に記載の技術においては、成膜時に、Ruバリアメタル層を形成すべき基板の温度を500℃以上に加熱することによって、クレバスの面積比が小さいためにバリア性が高く、銅層の高い密着性を得ることができる比抵抗の小さなRuバリアメタル層を形成することができた。
また、成膜直後においてRuバリアメタル層がこうした良好な特性を具備しなくとも、その後に熱処理を行うことによって、ボイドやクレバスを少なくすることができ、Ruバリアメタル層をより緻密な構造に、その比抵抗をより小さくすることができる。この際、ボイドやクレバスを少なくすることによって、Ruバリアメタル層と銅層や層間絶縁層(SiO等)との間の密着性(耐剥離性)も高めることができる。
特開2012−174765号公報
こうした銅配線は、実際には、LSIの構成要素、すなわち、これよりも下層となる配線層やトランジスタ(MOSトランジスタ)等が予め形成された半導体ウェハ上に形成される。この際、この配線層やトランジスタの材料や構造((例えば拡散層や層間絶縁層等)の耐熱性は、LSIの高速化あるいはデザインルールの微細化に伴って、低下している。このため、上記のバリアメタル層のような金属層をこうした半導体ウェハ上に形成するためには、その成膜温度や成膜後の熱処理の温度を低下することが必要であり、例えばこれらの温度を、特許文献1に記載されたような500℃よりも低くすることが望まれた。
すなわち、緻密な構造のRu層(金属層)を低温で成膜できることが望まれた。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明のルテニウム(Ru)成膜方法は、ルテニウム(Ru)を主成分とするRu層をスパッタリング法によって基板上に成膜するRu成膜方法であって、圧力が5×10−4Torr〜2×10−3Torrの範囲とされたアルゴン(Ar)雰囲気下において、前記基板と、Ruを主成分とするスパッタリングターゲットとを上下方向において対向させて配置し、前記スパッタリングターゲット側と前記基板側の間において、前記基板側を負として直流電力を印加すると共に、前記スパッタリングターゲットに隣接して設けられ、前記スパッタリングターゲット側と前記基板側の間に前記直流電力が印加されない場合においても前記Arをプラズマ化可能なプラズマ補助手段に対して電力を供給し、前記基板の温度を400℃以下として前記Ru層を成膜することを特徴とする。
本発明のRu成膜方法は、前記スパッタリングターゲットの面積で規格化した前記直流電力を5.9W/cm〜11.9W/cmの範囲とすることを特徴とする。
本発明のRu成膜方法において、前記プラズマ補助手段は、上下方向の周りで前記スパッタリングターゲットを囲み高周波電力が供給されるコイルであることを特徴とする。
本発明のRu成膜方法は、前記高周波電力を30W〜60Wの範囲とすることを特徴とする。
本発明のRu成膜装置は、Ruを主成分とするRu層をスパッタリング法によって基板上に成膜するRu成膜装置であって、圧力が制御されたArの雰囲気下において、前記基板と、Ruを主成分とするスパッタリングターゲットとを上下方向において対向させて内部に保持するチャンバと、前記チャンバ内において前記基板の温度を制御しつつ前記基板を保持する基板ホルダと、前記チャンバ内において前記スパッタリングターゲットを保持するカソード電極と、前記カソード電極を負側として前記基板ホルダと前記カソード電極との間に直流電力を供給する直流電源と、前記チャンバ内において前記スパッタリングターゲットに隣接して設けられ、前記基板ホルダと前記カソード電極との間に前記直流電力が印加されない場合においても前記Arをプラズマ化可能なプラズマ補助手段と、を具備することを特徴とする。
本発明のRu成膜装置において、前記プラズマ補助手段は、上下方向の周りで前記スパッタリングターゲットを囲み、高周波電力が供給されるコイルであることを特徴とする。
本発明のRu成膜装置において、前記基板の温度は400℃以下、前記圧力は5×10−4Torr〜2×10−3Torrの範囲であることを特徴とする。
本発明のRuバリアメタル層は、40nm以下のデザインルールで製造された半導体装置が形成された半導体ウェハ上に形成され、(002)配向度が85%以上である柱状構造を具備するルテニウム(Ru)で構成されたことを特徴とする。
本発明の配線構造は、前記Ruバリアメタル層と、前記Ruバリアメタル層の上に形成され(111)配向度が80%以上である銅(Cu)層とを具備することを特徴とする。
本発明の金属成膜装置は、金属層をスパッタリング法によって基板上に成膜する金属成膜装置であって、圧力が制御されたスパッタリングガス雰囲気下において、前記基板と、前記金属層を構成する金属を主成分とするスパッタリングターゲットとを上下方向において対向させて内部に保持するチャンバと、前記チャンバ内において前記基板の温度を制御しつつ前記基板を保持する基板ホルダと、前記チャンバ内において前記スパッタリングターゲットを保持するカソード電極と、前記カソード電極を負側として前記基板ホルダと前記カソード電極との間に直流電力を供給する直流電源と、前記チャンバ内において前記スパッタリングターゲットに隣接して設けられ、前記基板ホルダと前記カソード電極との間に前記直流電力が印加されない場合においても前記スパッタリングガスをプラズマ化可能なプラズマ補助手段と、を具備することを特徴とする。
本発明の金属成膜装置において、前記プラズマ補助手段は、上下方向の周りで前記スパッタリングターゲットを囲み、高周波電力が供給されるコイルであることを特徴とする。
本発明は以上のように構成されているので、緻密な構造のRu層(金属層)を低温で成膜することができる。
本発明の実施の形態に係るRu成膜装置の構成を示す図である。 Arをスパッタリングガスとしたスパッタリング法によって成膜された金属層の膜質の、Arガス圧と成膜温度(基板温度Ts)依存性を模式的に示す図である Zone Iで成膜したRu層(a)、Zone T(Ts=700℃)で成膜したRu層(b)の表面の電子顕微鏡写真である。 本発明の実施の形態に係る成膜方法によって得られたRu層(a)、従来の成膜方法によって得られたRu層(b)の表面の電子顕微鏡写真である。 本発明の実施の形態に係る成膜方法によって得られたRu層(a)、従来の成膜方法によって得られたRu層(b)のX線回折特性である。 本発明のRuバリアメタル層を用いた銅配線の第1の構造の製造工程を示す工程断面図である。 本発明のRuバリアメタル層を用いた銅配線の第2の構造の製造工程を示す工程断面図である。 本発明のRuバリアメタル層の電気抵抗率の膜厚依存性を測定した結果である。 LSIにおいて、配線の断面積に占めるバリアメタル層の断面積の比率の配線幅依存性を計算した一例である。
まず、本発明の実施の形態に係るRuバリアメタル層の成膜装置、成膜方法について説明する。図1は、この成膜装置(Ru成膜装置:金属成膜装置)1の構成を模式的に示す構成図である。この成膜装置1は、スパッタリング法によって基板100上にRuバリアメタル層(金属層)を形成する。
この成膜装置1においては、減圧されたスパッタリングガス雰囲気とされたチャンバ10中において、基板100が上側に、スパッタリングターゲット(Ruターゲット)11が下側となるように、基板100とスパッタリングターゲット11とが対向して設けられる。チャンバ10は、排気ポート10Aを介して真空ポンプ(図示せず)によって真空排気され、かつ、その下側におけるガス導入口10Bからスパッタリングガスが導入される構成とされる。この際、チャンバ10内の圧力は真空ゲージ(図示せず)でモニターすることができ、チャンバ10内はコンダクタンス調整が可能なバルブ(図示せず)を介して真空排気されるため、スパッタリングガスの流量とバルブの開度を調整することによって、チャンバ10内の圧力を所望の範囲とすることができる。ここで、ガス導入口10Bから導入されるスパッタリングガスとしては、純アルゴン(Ar)が用いられる。
スパッタリングターゲット11は高純度のRuで構成され、カソード電極12に固定され、かつ電気的に接続される。一方、基板100は、金属製の基板ホルダ13に固定され、基板ホルダ13内には、基板ホルダ13を加熱する電熱式のヒーター15、基板ホルダ13の温度を計測する熱電対16が内蔵されているため、これらが接続されチャンバ10外に設けられた温度制御用電源21を用いて、ヒーター15に流れる電流を制御して、基板ホルダ13の温度を室温よりも高い範囲で制御することができる。基板ホルダ13に保持される基板100の温度は基板ホルダ13の温度とほぼ等しい。
ここで、基板ホルダ13とカソード電極12間には、チャンバ10外に設けられた直流電源22を介して、カソード電極12が負側となるような直流(DC)電圧が印加される。このため、スパッタリングガス(Ar)雰囲気下におけるチャンバ10内の圧力を適度な範囲に保つことによって、基板ホルダ13(基板100)とカソード電極12(スパッタリングターゲット11)間でDC放電を発生させることができ、この際に発生したArの正イオンによって負電位側のスパッタリングターゲット11表面を照射し、この際にスパッタリングターゲット11から脱離したRu原子、イオンを基板100上に堆積させることによって、基板100上へのRu成膜を行うことができる。なお、カソード電極12には、スパッタリング効率を高めるために、隣接した磁石間で極性が互いに逆向きとなるように複数の磁石(図示せず)が配置されており、この構成はDCマグネトロンスパッタリング型となっている。また、基板100とスパッタリングターゲット11間の間隔は273.5mmとされた。
上記の構成は、通常知られるDCスパッタリング装置と同様である。ただし、図1に示されるように、ここでは、スパッタリングターゲット11、カソード電極12をその鉛直方向に沿った中心軸の周りで巻回するヘリカルコイル(コイル:プラズマ補助手段)14が設けられている。ヘリカルコイル14には、チャンバ10外に設けられた高周波電源23によって13.56MHzの高周波電力が印加される。ヘリカルコイル14を用いることによって、基板100の温度が400℃以下の場合でも、良好な膜質のRuバリアメタル層を得ることができる。この点について、以下に説明する。
スパッタリングによって成膜されるRuバリアメタル層(金属膜)の膜質は、スパッタリング時におけるAr圧と成膜温度(成膜時の基板100の温度)の影響を大きく受ける。図2は、Arをスパッタリングガスとしたスパッタリング法によって成膜された金属膜の膜質の、Arガス圧と成膜温度(基板温度Ts)依存性を模式的に示す図である(「Influence of Apparatus Geometry and Deposition Conditions on the Structure and Topopraphy of Thick Sputtered Coatings」、John A.Thomson、Journal of Vacuum Science and Technology A、Vol.11、p666(1974年))。ここで、基板温度Tsは、単位をKとして、金属膜の融点Tm(Ruの融点〜2300℃)で規格化されている。この結果に示されるように、得られる金属膜の構造は、ボイドで囲まれた粗い結晶粒からなる構造(Zone I)、密度の高い繊維構造をもつ結晶粒からなる構造(Zone T)、柱状結晶粒からなる構造(Zone II)、再結晶化した粗い結晶粒からなる構造(Zone III)の4種類に大別される。
図3(a)は、Zone I(Ts:室温)で成膜したRu層表面の電子顕微鏡写真である。図3(b)は、Zone T(Ts=700℃)で成膜したRu層表面の電子顕微鏡写真であり、これは、特許文献1に記載されたRu層に対応する。図3に示されるように、Zone IのRu層(図3(a))においては、粗い柱状結晶の間に多くのボイドが形成され、このRu層は低抵抗のバリアメタル層としては適さないことが明らかである.一方、Zone TのRu層(図3(b))においては、少なくともこうした多くのボイドは見られず、このRu層はバリアメタル層として適している。このため、緻密な構造をもったZone TのRu層がバリアメタル層として好ましい。
しかしながら、図3(b)のRu層が得られるTs(700℃)は、成膜温度の低温化という観点では好ましくない。これに対して、図2の特性において、Zone TはAr圧の低い側、Ts/Tmの小さな側に向かって湾曲しているため、Tsが小さな場合にはAr圧を低くすることが必要であり、Ar圧が高い場合にはTsを大きくすることが必要となる。
一方で、基板ホルダ13とカソード電極12との間でDC放電を発生させスパッタリングを起こすためには、Ar圧には適正な範囲が存在する。このAr圧は、例えば特許文献1に記載されるように、1×10−2Torr〜1×10−1Torrの範囲であり、これによってDCスパッタリングを起こし、基板100上にRuを堆積させることができる。この場合において図2におけるZone TとなるRuバリアメタル層を基板100上で得るために必要なTsは500〜800℃の範囲となるため、特許文献1においてはTsは500℃以上とされている。
図1の成膜装置1においては、基板ホルダ13とカソード電極12との間でDC放電を発生させる際に、補助的にヘリカルコイル14を用いることによって、より低いAr圧でスパッタリングを発生させることができる。すなわち、ヘリカルコイル14に高周波電力を投入して、より低圧のArをICP(Inductively Coupled Plasma)化することができ、その上で基板ホルダ13に直流電力を投入することにより、より低圧でDCスパッタリングを行うことができる。通常のDCスパッタリングにおいてはArのプラズマ化は、基板ホルダ13とカソード電極12の間に印加された直流電力による放電によって行われるが。これに対して、ここでは、この直流電力が印加されない場合でも、ヘリカルコイル14に高周波電力を印加することによって、スパッタリングターゲット11周辺のArを低い圧力でプラズマ(ICP)化することができる。このため、具体的には、ヘリカルコイル14を用いない場合にはAr圧が1×10−2Torr〜1×10−1Torrの範囲でDCスパッタリングが行われたのに対し、ヘリカルコイル14に高周波電力を投入してArをICP化した上でDCスパッタリングを行えば、Ar圧が5×10−4〜2×10−3Torrの範囲で成膜を行うことができる。この際、基板ホルダ13とカソード電極12との間の直流電力は、スパッタリングターゲット11の面積で規格化された値として、5.9〜11.9W/cmの範囲として、基板100にRuの成膜を行うことができる。また、この直流電力が印加されない場合でも、ヘリカルコイル14に30〜60Wの範囲の高周波電力を供給することによって、上記の圧力範囲のArをプラズマ化することができる。
また、図1の構成において、チャンバ10には、Arガスが導入されるガス導入口10Bがスパッタリングターゲット11よりも下側に設けられ、排気ポート10Aがスパッタリングターゲット11よりも基板100に近い側で、ガス導入口10Bから離れて設けられている。このため、実際にはスパッタリングターゲット11近傍の圧力(Ar圧)と基板100近傍の圧力(Ar圧)とは等しくなく、前者が後者よりも高くなっている。こうした構成によって、基板100側の圧力をより低くしてスパッタリングを行うことが容易となる。すなわち、図2の特性において、より圧力の低い側でスパッタリングを行うことができる。
また、クレバスやボイドが少なく均一で一様なRu層を得るためには、基板100の表面にRu原子が吸着し、かつ基板100上でこのRu原子が表面に沿って拡散(移動)しやすいことが必要であり、この点において、Tsを高くすることは有効である。これに対して、上記の構成においては、ヘリカルコイル14を用いることにより、基板100の表面に到達するRu原子(イオン)のエネルギーを高めることによって、Tsを400℃以下としながらこの拡散の度合いを高めることができる。これによって、Ru層のボイドやクレバスを低減することができる。
次に、上記の成膜方法で成膜されたRu層の特性について説明する。まず、図4に、上記の成膜方法で形成されたRu層(a)、ヘリカルコイル14を用いない従来のDCスパッタリング法によるRu層(b)、の表面の電子顕微鏡写真を示す。ここで、図4(a)のRu層の成膜においては、Ar圧を1×10−3Torr、Ts=400℃とした。図4(b)のRu層の成膜においては、ヘリカルコイル14を用いず、Ar圧を4×10−2Torr、Ts=500℃とした、特許文献1に記載の成膜方法を用いた。また、図4(b)のRu層においては、成膜後にボイドを低減化するために、水素雰囲気での熱処理(400℃)を行っている。この結果より、図4(a)においても、図4(b)と同等に良質なRu層が得られているが、図4(a)において、よりボイドの少ないものが、熱処理なし、かつより低いTsで得られている。
また、図5(a)は、上記の成膜方法で形成されたRu層(a)、ヘリカルコイル14を用いない従来のスパッタリング法によって形成したRu層(b)、のX線回折結果である。ここで、基板100としては、Si単結晶ウェハを用いたため、Siに対応した回折ピークも現れている。図5(a)の試料の成膜条件は図4(a)と同様であり、図5(b)の試料の成膜条件は、Ts=400℃、Ar圧は5×10−3Torrとした。また、図5(b)における下段は図1の構成におけるヘリカルコイル14を用いない通常のDCスパッタリングによるRu層の結果であり、図5(b)における上段は、このDCスパッタリングにおいて直流電力の代わりに高周波電力をカソード電極に入力した、通常知られるRFスパッタリングによるRu層の結果である。
図5(a)より明らかなように、ここで形成されたRu層においては、(002)配向性が顕著であり、このRu層は主に(002)配向した柱状結晶で構成されることが明らかである。この場合の(002)配向度は85%以上となっている。ここで、(002)配向度は、図5に示されたX線回折パターンでのRuの全ての回折ピークの積分強度に対する(002)に対応した全ての回折ピークの積分強度の比として定義される。これに対して、図5(b)下段のRu層においては、(101)配向が比較的強いものの、その配向度は低い。図5(b)上段のRu層においては、配向性は特に低くなっている。
このRu層がバリアメタル層(Ruバリアメタル層)として用いられる場合には、その上に銅(Cu)層が形成された銅配線の一部として用いられる。ここで、例えば「Substrate Temperature Dependence of Electrical and Structural Properties of Ru Films」、Takatoshi Nagano、Kazuya Inokuchi、Kunihiro Tamahashi、Nobuhiro Ishikawa、Yasushi Sasajima、 and Jin Onuki、Thin Solid Films Vol.520(1)、p374(2011年)に記載されるように、Ruの(0001)面((002)面と等価)とCu(111)面との格子ミスマッチは小さく、かつ、これらの間の吸着エネルギーは大きい。このため、(002)配向性の高いRuバリアメタル層上には、(111)配向性の高い銅(Cu)層が高い密着性で形成される。この場合のCu層の(111)配向度(上記のRuにおける(002)配向度と同様に算出)は80%以上となる。
実際に、上記のRuバリアメタル層を用いた2種類の銅配線構造を製造した。その第1の構造における製造工程を図6に示す。ここでは、図6(a)に示されるように、単純な平面構造のSi基板51(10mm×10mm)上に一様に薄いSiO層52が形成された構造が下地として用いられた。図6(b)に示されるように、この上に上記のRuバリアメタル層53を成膜し、その後、電気めっきによってCu層54をRuバリアメタル層53上に形成した。電気めっきにおいては、図6(b)の構造を陰極とし、純度99.9999%の銅を陽極として、硫酸−硫酸銅溶液(めっき浴)中で、電流密度を5mA/cmとして通電することによって、厚さ300nmのCu層54を形成した。ここで、一般的には、Ruバリアメタル層53の上に厚さが数nm程度の薄い銅層をシード層としてスパッタリング法等によって成膜した後に、電気めっきを行う場合が多いのに対し、ここでは、こうしたシード層は用いられていない。
また、第2の構造における製造工程を図7に示す。ここでは、図7(a)に示されるように、Si基板51上にバリア層となるSiN層55が薄く形成され、その上にSiO層52が形成されるが、このSiO層52には開口が形成されている。その後、図7(b)に示されるように、この開口の内部を含めた全面に前記のRuバリアメタル層53を成膜した後に、図7(c)に示されるように、前記と同様にCu層54を形成した。この構造は、特にダマシン法による銅配線を製造する場合に対応する。
図6(c)、図7(c)どちらの場合においても、X線回折結果より、Cu層54の配向性は(111)が主となっていた((111)配向度が80%以上である)ことが確認できた。このため、上記のRuバリアメタル層53を用いて銅配線を形成できることが確認された。
次に、図6(b)の形態の試料において、成膜時間を変えることによって、異なる膜厚のRuバリアメタル層53を形成した。その後、このRuバリアメタル層53の電気抵抗率を4端子法によって測定した。これによって測定された電気抵抗率と膜厚の関係を図8に示す。この場合の成膜は、Ar圧が1×10−3Torr、Ts=400℃とした。この結果より、特に膜厚を20nm以上とすることによって、電気抵抗率が20×10−6Ω・cm程度に低いRuバリアメタル層53が得られた。この電気抵抗率は、バルク状態のRuと比べると高いものの、同様に薄膜状態として用いられる他のバリアメタル層と比べて低い。
このため、上記のRuバリアメタル層53を用いて銅配線を半導体ウェハ上に形成することができる。ここで、LSIにおける配線幅が小さくなる(デザインルールが微細化する)場合に、配線幅を小さくしても、バリアメタル層としての効果を奏するためには、バリアメタル層の厚さは、ある一定以上が必要である。図9は、配線の断面積に占めるバリアメタル層の断面積の比率の配線幅依存性を計算した一例である。ここでは、配線のアスペクト比(配線深さ/配線幅)を3、バリアメタル層の厚さを3nmとしている。このように、デザインルールが微細化した場合には、配線構造の断面におけるバリアメタル層の占める比率が大きくなる。この場合、配線の低抵抗化のためには、バリアメタル層の低抵抗化が必須である。前記の通り、Ta、Ti、TaN、TiN等と比べてRuは比抵抗が低いために、図9においてバリアメタル層の占める断面積比の増大が顕著になる40nm以下の配線幅においては、Ruをバリアメタル層として用いることが特に好ましい。更に、例えばデザインルールが40nm以下のLSIを構成するトランジスタや配線構造(配線層、層間絶縁層等)が形成された半導体ウェハにおいては、こうしたトランジスタや配線構造の耐熱性は低いために、Ruバリアメタル層を500℃以下で成膜し、かつこの温度以上の温度での熱処理を必要としないで、良好な膜質のRuバリアメタル層が得られることが望まれる。上記のRuバリアメタル層は、特にこうした場合に好ましく用いられる。
なお、上記においては、スパッタリングターゲット11が高純度のRuで構成され、これによってRu層(Ruバリアメタル層)が基板100上に形成された。しかしながら、バリアメタル層を、Ruが含まれる合金としてもよい。この場合においても、主成分がRuである(例えばRuの原子組成が90%以上である限りにおいて、図2の特性が同様に現れるため、上記の構成は有効である。
また、上記においては、図1の成膜装置1を用いてRu層が形成されるものとしたが、Ru層以外でも、DCスパッタリングによって成膜が可能な材料(例えば任意の金属材料)に対しても、低温での成膜が要求される場合には、この構成が有効であることは明らかである。すなわち、基板100に形成すべき金属層に応じて、スパッタリングターゲット11の材料は適宜設定することができる。これに応じて、スパッタリングの条件(スパッタリングガス圧力)、直流電力、高周波電力等は設定される。
また、上記においては、プラズマ補助手段としてヘリカルコイル14が用いられたが、基板100とスパッタリングターゲット11との間でDC放電を発生させる場合よりも低圧でスパッタリングガスをプラズマ化できる限りにおいて、ヘリカルコイル以外のプラズマ生成手段を、プラズマ補助手段として用いることができる。
1 成膜装置(Ru成膜装置:金属成膜装置)
10 チャンバ
10A 排気ポート
10B ガス導入口
11 スパッタリングターゲット
12 カソード電極
13 基板ホルダ
14 ヘリカルコイル(コイル:プラズマ補助手段)
15 ヒーター
16 熱電対
21 温度制御用電源
22 直流電源
23 高周波電源
51 Si基板
52 SiO
53 Ruバリアメタル層
54 Cu層
55 SiN層
100 基板

Claims (11)

  1. ルテニウム(Ru)を主成分とするRu層をスパッタリング法によって基板上に成膜するRu成膜方法であって、
    圧力が5×10−4Torr〜2×10−3Torrの範囲とされたアルゴン(Ar)雰囲気下において、前記基板と、Ruを主成分とするスパッタリングターゲットとを上下方向において対向させて配置し、
    前記スパッタリングターゲット側と前記基板側の間において、前記基板側を負として直流電力を印加すると共に、
    前記スパッタリングターゲットに隣接して設けられ、前記スパッタリングターゲット側と前記基板側の間に前記直流電力が印加されない場合においても前記Arをプラズマ化可能なプラズマ補助手段に対して電力を供給し、
    前記基板の温度を400℃以下として前記Ru層を成膜することを特徴とするRu成膜方法。
  2. 前記スパッタリングターゲットの面積で規格化した前記直流電力を5.9W/cm〜11.9W/cmの範囲とすることを特徴とする請求項1に記載のRu成膜方法。
  3. 前記プラズマ補助手段は、上下方向の周りで前記スパッタリングターゲットを囲み高周波電力が供給されるコイルであることを特徴とする請求項1又は2に記載のRu成膜方法。
  4. 前記高周波電力を30W〜60Wの範囲とすることを特徴とする請求項3に記載のRu成膜方法。
  5. ルテニウム(Ru)を主成分とするRu層をスパッタリング法によって基板上に成膜するRu成膜装置であって、
    圧力が制御されたアルゴン(Ar)の雰囲気下において、前記基板と、Ruを主成分とするスパッタリングターゲットとを上下方向において対向させて内部に保持するチャンバと、
    前記チャンバ内において前記基板の温度を制御しつつ前記基板を保持する基板ホルダと、
    前記チャンバ内において前記スパッタリングターゲットを保持するカソード電極と、
    前記カソード電極を負側として前記基板ホルダと前記カソード電極との間に直流電力を供給する直流電源と、
    前記チャンバ内において前記スパッタリングターゲットに隣接して設けられ、前記基板ホルダと前記カソード電極との間に前記直流電力が印加されない場合においても前記Arをプラズマ化可能なプラズマ補助手段と、
    を具備することを特徴とするRu成膜装置。
  6. 前記プラズマ補助手段は、上下方向の周りで前記スパッタリングターゲットを囲み、高周波電力が供給されるコイルであることを特徴とする請求項5に記載のRu成膜装置。
  7. 前記基板の温度は400℃以下、前記圧力は5×10−4Torr〜2×10−3Torrの範囲であることを特徴とする請求項5又は6に記載のRu成膜装置。
  8. 40nm以下のデザインルールで製造された半導体装置が形成された半導体ウェハ上に形成され、(002)配向度が85%以上である柱状構造を具備するルテニウム(Ru)で構成されたことを特徴とするRuバリアメタル層。
  9. 請求項8に記載のRuバリアメタル層と、前記Ruバリアメタル層の上に形成され(111)配向度が80%以上である銅(Cu)層とを具備することを特徴とする配線構造。
  10. 金属層をスパッタリング法によって基板上に成膜する金属成膜装置であって、
    圧力が制御されたスパッタリングガス雰囲気下において、前記基板と、前記金属層を構成する金属を主成分とするスパッタリングターゲットとを上下方向において対向させて内部に保持するチャンバと、
    前記チャンバ内において前記基板の温度を制御しつつ前記基板を保持する基板ホルダと、
    前記チャンバ内において前記スパッタリングターゲットを保持するカソード電極と、
    前記カソード電極を負側として前記基板ホルダと前記カソード電極との間に直流電力を供給する直流電源と、
    前記チャンバ内において前記スパッタリングターゲットに隣接して設けられ、前記基板ホルダと前記カソード電極との間に前記直流電力が印加されない場合においても前記スパッタリングガスをプラズマ化可能なプラズマ補助手段と、
    を具備することを特徴とする金属成膜装置。
  11. 前記プラズマ補助手段は、上下方向の周りで前記スパッタリングターゲットを囲み、高周波電力が供給されるコイルであることを特徴とする請求項10に記載の金属成膜装置。
JP2016086074A 2016-04-22 2016-04-22 Ru成膜方法、Ru成膜装置 Active JP6799843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016086074A JP6799843B2 (ja) 2016-04-22 2016-04-22 Ru成膜方法、Ru成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016086074A JP6799843B2 (ja) 2016-04-22 2016-04-22 Ru成膜方法、Ru成膜装置

Publications (2)

Publication Number Publication Date
JP2017193770A true JP2017193770A (ja) 2017-10-26
JP6799843B2 JP6799843B2 (ja) 2020-12-16

Family

ID=60154644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016086074A Active JP6799843B2 (ja) 2016-04-22 2016-04-22 Ru成膜方法、Ru成膜装置

Country Status (1)

Country Link
JP (1) JP6799843B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044347A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62207863A (ja) * 1986-03-06 1987-09-12 Matsushita Electric Ind Co Ltd 高速スパツタリング装置
JPH10313103A (ja) * 1997-05-13 1998-11-24 Mitsubishi Electric Corp キャパシタを有する半導体装置
JPH10330938A (ja) * 1997-05-28 1998-12-15 Anelva Corp イオン化スッパタ装置及びイオン化スパッタ方法
JPH1121669A (ja) * 1997-07-02 1999-01-26 Ulvac Japan Ltd シリコン半導体に於ける化合物バリア膜形成方法
JPH11328648A (ja) * 1998-05-13 1999-11-30 Hitachi Metals Ltd 磁気記録媒体およびCr−Ru系ターゲット
JP2002123930A (ja) * 2000-10-12 2002-04-26 Hitachi Maxell Ltd 磁気記録媒体
JP2005197579A (ja) * 2004-01-09 2005-07-21 Nec Corp 半導体記憶装置
WO2006132308A1 (ja) * 2005-06-10 2006-12-14 Bridgestone Corporation 超微粒子又は超微粒子集合体の製造方法
JP2007277730A (ja) * 2007-07-13 2007-10-25 Ulvac Japan Ltd スパッタリング装置
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
JP2008182154A (ja) * 2007-01-26 2008-08-07 Nippon Telegr & Teleph Corp <Ntt> メモリ装置
JP2011119330A (ja) * 2009-12-01 2011-06-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2011216867A (ja) * 2010-03-17 2011-10-27 Tokyo Electron Ltd 薄膜の形成方法
JP2013082993A (ja) * 2011-09-30 2013-05-09 Tokyo Electron Ltd マグネトロンスパッタ装置及びマグネトロンスパッタ方法
JP2014187208A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62207863A (ja) * 1986-03-06 1987-09-12 Matsushita Electric Ind Co Ltd 高速スパツタリング装置
JPH10313103A (ja) * 1997-05-13 1998-11-24 Mitsubishi Electric Corp キャパシタを有する半導体装置
JPH10330938A (ja) * 1997-05-28 1998-12-15 Anelva Corp イオン化スッパタ装置及びイオン化スパッタ方法
JPH1121669A (ja) * 1997-07-02 1999-01-26 Ulvac Japan Ltd シリコン半導体に於ける化合物バリア膜形成方法
JPH11328648A (ja) * 1998-05-13 1999-11-30 Hitachi Metals Ltd 磁気記録媒体およびCr−Ru系ターゲット
JP2002123930A (ja) * 2000-10-12 2002-04-26 Hitachi Maxell Ltd 磁気記録媒体
JP2005197579A (ja) * 2004-01-09 2005-07-21 Nec Corp 半導体記憶装置
WO2006132308A1 (ja) * 2005-06-10 2006-12-14 Bridgestone Corporation 超微粒子又は超微粒子集合体の製造方法
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
JP2008182154A (ja) * 2007-01-26 2008-08-07 Nippon Telegr & Teleph Corp <Ntt> メモリ装置
JP2007277730A (ja) * 2007-07-13 2007-10-25 Ulvac Japan Ltd スパッタリング装置
JP2011119330A (ja) * 2009-12-01 2011-06-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2011216867A (ja) * 2010-03-17 2011-10-27 Tokyo Electron Ltd 薄膜の形成方法
JP2013082993A (ja) * 2011-09-30 2013-05-09 Tokyo Electron Ltd マグネトロンスパッタ装置及びマグネトロンスパッタ方法
JP2014187208A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044347A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
JP6799843B2 (ja) 2020-12-16

Similar Documents

Publication Publication Date Title
JP5392215B2 (ja) 成膜方法及び成膜装置
KR101647515B1 (ko) 반도체 칩용 금속 배선 구조의 제조 방법, 그리고 반도체 칩용 금속 배선 구조 제조를 위한 금속 배선 구조 제조 장치의 제어 방법
KR20080090559A (ko) 성막 방법, 플라즈마 성막 장치 및 기억 매체
US20090209098A1 (en) Multi-Step Cu Seed Layer Formation for Improving Sidewall Coverage
JP2007043038A (ja) 金属膜の成膜方法、成膜装置及び記憶媒体
TWI427737B (zh) 形成積體電路結構的方法
EP2034517A1 (en) Semiconductor device and semiconductor device manufacturing method
TWI651807B (zh) Cu配線之製造方法
KR102103072B1 (ko) 구리 배선의 제조 방법
JP2021519383A (ja) 物理的気相堆積チャンバ内で堆積される層の抵抗領域(ra)制御
JP6799843B2 (ja) Ru成膜方法、Ru成膜装置
TWI467067B (zh) 改善間隙填充窗的銅表面電漿處理方法
JP2005203569A (ja) 半導体装置の製造方法及び半導体装置
TWI435386B (zh) 被膜表面處理方法
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
US20090127097A1 (en) Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch
TW202104640A (zh) 用於填充設置在基板中的特徵的方法與設備
JP5794905B2 (ja) リフロー法及び半導体装置の製造方法
KR102659491B1 (ko) 배선 재료용 저저항 필름의 제조 방법
JP5965628B2 (ja) Cu層形成方法及び半導体装置の製造方法
JP5616605B2 (ja) 銅薄膜の形成方法
WO2011010655A1 (ja) αタンタルからなる被膜の成膜方法、及びその被膜
WO2008044602A1 (en) Method for forming thin film and multilayer structure of thin film
JP2022030210A (ja) 導電膜形成方法、および配線基板の製造方法
WO2013047375A1 (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201116

R150 Certificate of patent or registration of utility model

Ref document number: 6799843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250