JP6832057B2 - 垂直nandホールエッチングのためのめっき金属ハードマスク - Google Patents
垂直nandホールエッチングのためのめっき金属ハードマスク Download PDFInfo
- Publication number
- JP6832057B2 JP6832057B2 JP2015216257A JP2015216257A JP6832057B2 JP 6832057 B2 JP6832057 B2 JP 6832057B2 JP 2015216257 A JP2015216257 A JP 2015216257A JP 2015216257 A JP2015216257 A JP 2015216257A JP 6832057 B2 JP6832057 B2 JP 6832057B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- sacrificial
- etching
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 207
- 239000002184 metal Substances 0.000 title claims description 207
- 238000005530 etching Methods 0.000 title claims description 118
- 238000000034 method Methods 0.000 claims description 229
- 239000000463 material Substances 0.000 claims description 207
- 230000008569 process Effects 0.000 claims description 151
- 239000000758 substrate Substances 0.000 claims description 68
- 238000007772 electroless plating Methods 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 39
- 238000005229 chemical vapour deposition Methods 0.000 claims description 34
- 238000009713 electroplating Methods 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000005240 physical vapour deposition Methods 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- -1 silicon nitrides Chemical class 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 44
- 229910003481 amorphous carbon Inorganic materials 0.000 description 26
- 238000012546 transfer Methods 0.000 description 26
- 230000008021 deposition Effects 0.000 description 25
- 238000012545 processing Methods 0.000 description 23
- 238000000231 atomic layer deposition Methods 0.000 description 22
- 235000012431 wafers Nutrition 0.000 description 21
- 238000006243 chemical reaction Methods 0.000 description 19
- 150000002739 metals Chemical class 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000000047 product Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 238000011160 research Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 238000011112 process operation Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002648 laminated material Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ROSDSFDQCJNGOL-UHFFFAOYSA-N Dimethylamine Chemical compound CNC ROSDSFDQCJNGOL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- PPWNCLVNXGCGAF-UHFFFAOYSA-N 3,3-dimethylbut-1-yne Chemical group CC(C)(C)C#C PPWNCLVNXGCGAF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229960005070 ascorbic acid Drugs 0.000 description 1
- 235000010323 ascorbic acid Nutrition 0.000 description 1
- 239000011668 ascorbic acid Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 229940044175 cobalt sulfate Drugs 0.000 description 1
- 229910000361 cobalt sulfate Inorganic materials 0.000 description 1
- KTVIXTQDYHMGHF-UHFFFAOYSA-L cobalt(2+) sulfate Chemical compound [Co+2].[O-]S([O-])(=O)=O KTVIXTQDYHMGHF-UHFFFAOYSA-L 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010534 mechanism of action Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- FAKFSJNVVCGEEI-UHFFFAOYSA-J tin(4+);disulfate Chemical compound [Sn+4].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O FAKFSJNVVCGEEI-UHFFFAOYSA-J 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Description
VNANDデバイスの製作に伴う一つの操作は、交互する材料層内にリセス特徴をエッチングすることを伴う。現製品は、それぞれ1以上のビットを記憶する32個の個々のデバイスが組み込まれて垂直に一列に並べられたメモリデバイスを含む。これらのデバイスは、積層体にされた32対のシリコン酸化物層/シリコン窒化物層又はシリコン酸化物層/ポリシリコン層をエッチングするプロセスを使用して製作される。一部の事例では、積層体は、様々な機能/目的のために提供された特定の追加の層を含んでいてよい。代表的な事例では、32対のこれらの層からなる積層体は、厚さが約2μmであり、これは、エッチングプロセスによって深さ約2μmの特徴をエッチングしなければならないことを意味する。このような特徴の代表的な臨界直径(幅)は、約50nmであり、その結果、アスペクト比は約40:1(より端的に言うと40)になる。
図5は、図3A〜3Fに関連して説明されたプロセスを実施するために使用されえる各種の半導体処理装置を示している。図3Aを参照すると、堆積装置502では、積層体301及びシード層310がそれぞれ形成されてよい。堆積装置は、一部の実施形態では、PVD、CVD、及び/又はALD装置である。装置の例として、カリフォルニア州フリーモントのLam Research Corporation社からそれぞれ入手可能であるALTUS(登録商標)製品群、VECTOR(登録商標)製品群、及びSPEED(登録商標)製品群が挙げられる。次に、犠牲支柱材料302の層、(1枚以上の)パターン転写層303、反射防止層304、及びフォトレジスト層305が堆積される。この堆積も、堆積装置502で生じてよい。各堆積を実施するために使用される装置は、その他の堆積を実施するために使用される装置と同じであってよい、又は異なっていてよい(すなわち、幾つかの独立した堆積装置が使用されてよい)。装置によっては、特定の膜タイプの形成に特に有用なものがあるが、多くの場合、1つの堆積リアクタによって、多くの異なるタイプの膜を堆積させることができる。
開示された方法は、様々な材料に特徴をエッチングするために使用することができる。VNANDデバイスを形成する状況では、エッチングされる材料は、多くの場合、材料層を交互に重ねた積層体である。一例では、積層体は、酸化物(例えばシリコン酸化物)層と窒化物(例えばシリコン窒化物)層とを交互に含む。酸化物層及び窒化物層は、例えば約30〜40nmのように、約20〜50nmの厚さをそれぞれ有していてよい。別の一例では、積層体は、酸化物(例えばシリコン酸化物)層と、多結晶シリコン(例えば多結晶シリコン。ポリシリコンとも呼ばれる)層と、を交互に含む。酸化物層及びポリシリコン層は、交互する酸化物/窒化物層に関して挙げられた厚さを有していてよい。仕上がったデバイスにおいて、酸化物層は、隣り合うデバイス層間又はストレージ層間を電気的に絶縁する。交互する層は、利用可能な任意の手段を通じて堆積可能である。多くの場合、このような層は、化学気相成長(CVD)又は原子層堆積(ALD)を通じて堆積される。上記のように、積層体は、少なくとも約40対、少なくとも約50対、少なくとも約60対、少なくとも約70対、又は少なくとも約90対の層を含んでいてよい。
開示された各種の実施形態は、図3A〜3F及び図4A〜4Fに示されたように、事前に形成された犠牲支柱の周囲に金属ハードマスクがめっきされるプロセスに関する。これらの方法は、金属ハードマスクをパターン形成するための金属エッチング工程を別途実施しなくとも、ハードマスク層自身が特定のパターンを含むようにパターン形成されるので、「パターンめっき」方法と呼ぶことができる。このセクションでは、これらの方法の特定の工程に関係付けられたプロセス条件が更に説明される。材料層を交互に重ねた積層体の堆積、並びに(1枚以上の)パターン転写層、反射防止層、及びフォトレジスト層の各層の堆積及びパターン形成などの、その他の工程に関係したプロセス条件は、当該分野で知られており、詳細な議論は省略される。
図3A〜3Fに示されたプロセスを参照すると、図3Aに示された部分的に製作されたデバイスから始まって、金属シード層310が、物理蒸着(PVD)、化学気相成長(CVD)、又は原子層堆積(ALD)を通じて堆積されてよい。
図3A〜3Fに示されたプロセス、及び特に図3Bを参照すると、犠牲支柱材料302層は、多様なプロセスを使用して堆積されてよい。一部の実現形態では、犠牲支柱材料の層は、例えばプラズマ強化CVD(PECVD)プロセス、高プラズマ密度CVD(HDP−CVD)プロセス、スピンオンプロセス、原子層堆積(ALD)プロセスなどの、CVDプロセスを使用して堆積される。HDP−CVDプロセスの一例が、参照によってその全体を本明細書に組み込まれる米国特許第6,559,052号で更に論じられている。装置の例は、前掲されている。CVDプロセスは、材料が迅速に堆積される場合には、とりわけ有利である。これに対し、ALDプロセスは、やはり使用可能ではあるが、ずっと低速である。総じて、犠牲支柱材料層の堆積に使用されるプロセスは、比較的高速で且つ安価であるべきである。
図3A〜3Fに示されたプロセス、なかでも特に図3Dを参照すると、金属ハードマスク層320は、各種の実施形態において、電気めっき又は無電解めっきを通じて堆積されてよい。その他の実施形態では、金属ハードマスク層は、PVD方法又はCVD方法(その後、犠牲支柱を露出させるための化学機械研磨が続き、これらの実施形態では、シード層は省略されてよい)を通じて堆積されてよい。電気めっき及び無電解めっきは、比較的低温で行われ、低応力の膜を形成する。金属ハードマスク層は、シード層に使用される金属と同じ金属又は異なる金属であってよい。半導体基板上への電気めっきは、それぞれ参照によってその全体を本明細書に組み込まれる米国特許第6,074,544号、米国特許第7,449,098号、及び米国特許第8,168,540号で更に論じられている。無電解めっきは、それぞれ参照によってその全体を本明細書に組み込まれる米国特許第3,798,056号、米国特許第6,713,122号、米国特許第7,690,324号、及び米国特許第8,622,020号で更に論じられている。電気めっき及び無電解めっきのための装置の例として、カリフォルニア州フリーモントのLam Research Corporation社から入手可能であるSABRE(登録商標)製品群及びSABRE(登録商標)3D製品群、並びにやはりLam Research Corporationから入手可能である2300(登録商標)ELDが挙げられる。
特定の実施形態では、例えば図4A〜4Fに示されたプロセスを参照すると、最初に堆積されたハードマスク材料の上に、追加の金属ハードマスク材料が堆積される。この追加の材料は、多くの場合、無電解めっきされてよい。この追加の材料を堆積させる理由は、1つには、このプロセスフローによって、より低いアスペクト比で犠牲支柱が形成されることが可能になり、これは、支柱を機械的に安定させて折れにくくするからである。追加の材料は、金属ハードマスク層の形状を変化させ、この層に開けられる開口を、そうでない場合よりも狭くする。
フォトレジストがパターン形成された後、反射防止層及び(1枚以上の)パターン転写層がエッチングされる。これらのプロセスは、当業者にとって馴染のあるものであり、簡潔を期するために、詳細な説明は省略される。最も底のパターン転写層にパターンが転写された後、犠牲支柱を形成するために、犠牲支柱材料層がエッチングされる。特定の用途では、犠牲支柱材料層は、プラズマをベースにしたエッチング方法を通じてエッチングされる。プロセス条件の例として、適切なパターン転写マスク(例えば、SiN又はTiN)を使用して非晶質シリコンをエッチングするために、圧力50mT及び温度10℃において1000W 27MHz RFでCH2F2(50sccm)+SF6(20sccm)+N2(100sccm)を使用することが挙げられる。別のプロセス条件の例として、適切なパターン転写マスク(例えば、TEOSをベースにした膜)を使用して非晶質炭素をエッチングするために、圧力30mT及び温度30℃において750W 60MHz RFでH2(600sccm)+N2(200sccm)を使用することが挙げられる。
プラズマをベースにしたエッチング方法を使用して、積層体材料内に高アスペクト比特徴がエッチング可能である。各種の実施形態において、反応チャンバにエッチャントガスが導入され、当該エッチャントガスからプラズマが生成される。プラズマに基板が暴露され、基板内へ特徴がエッチングされる。多くの場合、プラズマは、容量結合プラズマであり、基板/基板サポートは、電極の1つとして機能する。異方性エッチングを引き起こすために、荷電種が基板に引き付けられる。複数の異なるエッチング化学剤が使用されてよい。一般的なエッチング化学剤の1つは、フッ化炭素(CxHyFz)の使用を伴う。フッ化炭素の例として、CF4、CHF3、CH2F2、CH3F、C4F6、及びC4F8が挙げられ、これらは、CF、CF2、CF3、及びFなどの帯電又は非帯電フラグメントを形成するだろう。理論又は作用メカニズムに縛られることは望まないが、積層体が酸化物層と窒化物層とを交互に含む場合は、CFX種が、積層体をエッチングする主要な種であってよい。同様に、積層体が酸化物層とポリシリコン層とを交互に含む場合は、積層体をエッチングする主要な種は、F-であってよい。エッチング化学剤のその他の例として、例えば、N2、O2、H2と加えて(1種類以上の)非Fフッ化などのその他のガスとを添加されたNF3及びSF6が挙げられる。
Claims (20)
- 基板上にリセス特徴を形成する方法であって、
(a)前記基板上に犠牲支柱を形成し、前記基板は下層材料を覆う導電性シード層を含み、前記犠牲支柱は前記下層材料内に前記リセス特徴が形成される領域の真上に形成され、前記下層材料は、シリコン酸化物の層とシリコン窒化物の層とを交互に含み、あるいは、シリコン酸化物の層とポリシリコンの層とを交互に含み、
(b)金属ハードマスク層を形成するために、前記犠牲支柱の周囲の前記導電性シード層上に金属ハードマスク材料を堆積させ、
(c)前記金属ハードマスク層内に開口を形成するために、前記犠牲支柱を除去し、
(d)前記金属ハードマスク層内の前記開口内の前記導電性シード層を除去し、
(e)前記金属ハードマスク層上に追加の金属マスク材料を堆積させ、それによって、前記金属ハードマスク層内の前記開口を狭め、
(f)前記下層材料をエッチングし、それによって、前記金属ハードマスク層内の前記開口の真下に前記リセス特徴を形成すること、
を備える方法。 - 請求項1に記載の方法であって、
前記追加の金属ハードマスク材料は、Co、Ni、Ru、Sn、In、Pd、Ge、及びこれらの組み合わせからなる群から選択された材料を含む、方法。 - 請求項1または請求項2に記載の方法であって、
前記リセス特徴は、少なくとも約40のアスペクト比を有する、方法。 - 請求項3に記載の方法であって、
前記リセス特徴は、少なくとも約60のアスペクト比を有する、方法。 - 請求項1から請求項4のいずれか一項に記載の方法であって、
前記リセス特徴は、少なくとも約2.5μmの深さを有する、方法。 - 請求項1から請求項5のいずれか一項に記載の方法であって、
前記金属ハードマスク材料は、Co、Ni、Ru、Sn、In、Pd、Ge、及びこれらの組み合わせからなる群から選択された材料を含む、方法。 - 請求項1から請求項6のいずれか一項に記載の方法であって、
前記導電性シード層は、Co、Ru、Ti、Cr、Cu、及びこれらの組み合わせからなる群から選択された材料を含む、方法。 - 請求項1から請求項7のいずれか一項に記載の方法であって、
前記犠牲支柱は、炭素、シリコン、シリコン酸化物、シリコン窒化物、シリコン炭化物、及びこれらの組み合わせからなる群から選択された材料を含む、方法。 - 請求項8に記載の方法であって、
前記犠牲支柱の材料は、非晶質である、方法。 - 請求項1から請求項9のいずれか一項に記載の方法であって、
前記犠牲支柱は、約5〜200nmの幅を有する、方法。 - 請求項10に記載の方法であって、
前記犠牲支柱は、少なくとも約2:1のアスペクト比を有する、方法。 - 請求項1から11のいずれか一項に記載の方法であって、
前記犠牲支柱を形成することは、犠牲支柱材料を堆積させ、1枚以上の中間層を堆積させ、フォトレジストの層を堆積させ、前記フォトレジストをパターン形成し、前記1枚以上の中間層をエッチングし、前記犠牲支柱材料をエッチングして前記犠牲支柱を形成すること、を備える、方法。 - 請求項12に記載の方法であって、
前記犠牲支柱材料は、CVDプロセス、PVDプロセス、ALDプロセス、又はスピンオンプロセスを通じて堆積される、方法。 - 請求項12又は請求項13に記載の方法であって、
前記犠牲支柱材料は、炭素、シリコン、シリコン酸化物、シリコン窒化物、シリコン炭化物、及びこれらの組み合わせからなる群から選択された材料を含む、方法。 - 請求項1から請求項14のいずれか一項に記載の方法であって、
前記操作(b)は、無電解めっき、電気めっきまたは化学気相蒸着を通じて生じる、方法。 - 請求項1から請求項14のいずれか一項に記載の方法であって、
前記操作(e)は、無電解めっきまたは化学気相蒸着を通じて生じる、方法。 - 請求項1から請求項16のいずれか一項に記載の方法であって、
前記操作(b)は、前記金属ハードマスク層を約25nmから約2.5μmの間の厚さにめっきすることを含む、方法。 - 基板上にリセス特徴を形成する方法であって、
(a)前記基板上に犠牲支柱を形成し、前記基板は下層材料を覆う導電性シード層を含み、前記犠牲支柱は前記下層材料内に前記リセス特徴が形成される領域の真上に形成され、前記下層材料は、シリコン酸化物の層とシリコン窒化物の層とを交互に含み、あるいは、シリコン酸化物の層とポリシリコンの層とを交互に含み、前記犠牲支柱を形成することは、犠牲支柱材料を堆積させ、1枚以上の中間層を堆積させ、フォトレジストの層を堆積させ、前記フォトレジストをパターン形成し、前記1枚以上の中間層をエッチングし、前記犠牲支柱材料をエッチングして前記犠牲支柱を形成することを含み、
(b)金属ハードマスク層を形成するために、前記犠牲支柱の周囲の前記導電性シード層上に金属ハードマスク材料を堆積させ、
(c)前記金属ハードマスク層内に開口を形成するために、前記犠牲支柱を除去し、
(d)前記金属ハードマスク層内の前記開口内の前記導電性シード層を除去し、
(e)前記下層材料をエッチングし、それによって、前記金属ハードマスク層内の前記開口の真下に前記リセス特徴を形成すること、
を備える、方法。 - 請求項18に記載の方法であって、
前記犠牲支柱材料は、CVDプロセス、PVDプロセス、ALDプロセス、又はスピンオンプロセスを通じて堆積される、方法。 - 請求項18又は請求項19に記載の方法であって、
前記犠牲支柱材料は、炭素、シリコン、シリコン酸化物、シリコン窒化物、シリコン炭化物、及びこれらの組み合わせからなる群から選択された材料を含む、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/541,542 US9184060B1 (en) | 2014-11-14 | 2014-11-14 | Plated metal hard mask for vertical NAND hole etch |
US14/541,542 | 2014-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016105465A JP2016105465A (ja) | 2016-06-09 |
JP6832057B2 true JP6832057B2 (ja) | 2021-02-24 |
Family
ID=54363550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015216257A Active JP6832057B2 (ja) | 2014-11-14 | 2015-11-04 | 垂直nandホールエッチングのためのめっき金属ハードマスク |
Country Status (5)
Country | Link |
---|---|
US (1) | US9184060B1 (ja) |
JP (1) | JP6832057B2 (ja) |
KR (1) | KR102510610B1 (ja) |
CN (1) | CN105609471B (ja) |
TW (1) | TWI682462B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484215B2 (en) * | 2015-03-31 | 2016-11-01 | Lam Research Corporation | Sulfur and fluorine containing etch chemistry for improvement of distortion and bow control for har etch |
US9793204B2 (en) * | 2015-11-17 | 2017-10-17 | Taiwan Semiconductor Manufacturing Company Limited | Method of manufacturing semiconductor structure comprising plurality of through holes using metal hard mask |
US10074731B2 (en) * | 2016-03-07 | 2018-09-11 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming semiconductor device structure |
US10128116B2 (en) * | 2016-10-17 | 2018-11-13 | Lam Research Corporation | Integrated direct dielectric and metal deposition |
KR102578789B1 (ko) | 2016-11-07 | 2023-09-18 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
CN110249410B (zh) * | 2017-02-01 | 2023-07-04 | 应用材料公司 | 用于硬掩模应用的硼掺杂碳化钨 |
KR102411067B1 (ko) | 2017-05-10 | 2022-06-21 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
KR102344862B1 (ko) | 2017-05-17 | 2021-12-29 | 삼성전자주식회사 | 수직형 반도체 소자 |
US10242883B2 (en) * | 2017-06-23 | 2019-03-26 | Lam Research Corporation | High aspect ratio etch of oxide metal oxide metal stack |
KR102227347B1 (ko) * | 2017-09-05 | 2021-03-11 | 어플라이드 머티어리얼스, 인코포레이티드 | 3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법 |
US10269559B2 (en) * | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
KR102565002B1 (ko) | 2017-11-21 | 2023-08-08 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
WO2019136258A1 (en) * | 2018-01-05 | 2019-07-11 | Tokyo Electron Limited | Method of advanced contact hole patterning |
JP7037384B2 (ja) * | 2018-02-19 | 2022-03-16 | キオクシア株式会社 | 半導体装置の製造方法 |
US20200171484A1 (en) * | 2018-12-03 | 2020-06-04 | Quantum-Si Incorporated | Sample well fabrication techniques and structures for integrated sensor devices |
JP7222940B2 (ja) * | 2019-02-18 | 2023-02-15 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理装置 |
JP2020150225A (ja) | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 半導体装置の製造方法 |
US11270893B2 (en) | 2019-04-08 | 2022-03-08 | International Business Machines Corporation | Layer-by-layer etching of poly-granular metal-based materials for semiconductor structures |
SG11202111962QA (en) | 2019-05-01 | 2021-11-29 | Lam Res Corp | Modulated atomic layer deposition |
US11384428B2 (en) * | 2019-07-19 | 2022-07-12 | Applied Materials, Inc. | Carbon layer covered mask in 3D applications |
CN112885774B (zh) * | 2019-11-29 | 2022-09-02 | 长鑫存储技术有限公司 | 高深宽比接触孔的形成方法 |
CN111430362B (zh) * | 2020-04-09 | 2023-07-25 | 长江存储科技有限责任公司 | 一种3d nand存储器件的制造方法 |
CN113808929A (zh) * | 2020-06-12 | 2021-12-17 | 中微半导体设备(上海)股份有限公司 | 一种半导体结构的形成方法 |
US20230397416A1 (en) * | 2022-06-03 | 2023-12-07 | Tokyo Electron Limited | Metal Hardmasks |
CN115747712A (zh) * | 2022-08-25 | 2023-03-07 | 京东方科技集团股份有限公司 | 掩膜板及其制造方法 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3798056A (en) | 1972-04-05 | 1974-03-19 | Bell Telephone Labor Inc | Electroless plating process |
US5028585A (en) | 1988-02-12 | 1991-07-02 | W. R. Grace & Co.-Conn. | Superconducting oxide FCC oxide composite compositions and method of making such compositions |
US5795824A (en) | 1997-08-28 | 1998-08-18 | Novellus Systems, Inc. | Method for nucleation of CVD tungsten films |
WO1999027579A1 (en) * | 1997-11-26 | 1999-06-03 | Applied Materials, Inc. | Damage-free sculptured coating deposition |
US6066366A (en) | 1998-07-22 | 2000-05-23 | Applied Materials, Inc. | Method for depositing uniform tungsten layers by CVD |
US6074544A (en) | 1998-07-22 | 2000-06-13 | Novellus Systems, Inc. | Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer |
US7449098B1 (en) | 1999-10-05 | 2008-11-11 | Novellus Systems, Inc. | Method for planar electroplating |
US6235163B1 (en) | 1999-07-09 | 2001-05-22 | Applied Materials, Inc. | Methods and apparatus for ionized metal plasma copper deposition with enhanced in-film particle performance |
US6559052B2 (en) | 2000-07-07 | 2003-05-06 | Applied Materials, Inc. | Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures |
CN1153273C (zh) * | 2001-03-29 | 2004-06-09 | 华邦电子股份有限公司 | 一种具有牺牲型填充柱的自行对准接触方法 |
US6664122B1 (en) | 2001-10-19 | 2003-12-16 | Novellus Systems, Inc. | Electroless copper deposition method for preparing copper seed layers |
US6824816B2 (en) | 2002-01-29 | 2004-11-30 | Asm International N.V. | Process for producing metal thin films by ALD |
KR20030071899A (ko) * | 2002-03-02 | 2003-09-13 | (주)엠투엔 | 건식 식각 방법을 이용한 웨이브 가이드 홈 제작 방법 |
US7690324B1 (en) | 2002-06-28 | 2010-04-06 | Novellus Systems, Inc. | Small-volume electroless plating cell |
US7067439B2 (en) | 2002-06-14 | 2006-06-27 | Applied Materials, Inc. | ALD metal oxide deposition process using direct oxidation |
US6784096B2 (en) * | 2002-09-11 | 2004-08-31 | Applied Materials, Inc. | Methods and apparatus for forming barrier layers in high aspect ratio vias |
US7008871B2 (en) * | 2003-07-03 | 2006-03-07 | International Business Machines Corporation | Selective capping of copper wiring |
US7192891B2 (en) | 2003-08-01 | 2007-03-20 | Samsung Electronics, Co., Ltd. | Method for forming a silicon oxide layer using spin-on glass |
US7829152B2 (en) | 2006-10-05 | 2010-11-09 | Lam Research Corporation | Electroless plating method and apparatus |
US20060024953A1 (en) * | 2004-07-29 | 2006-02-02 | Papa Rao Satyavolu S | Dual damascene diffusion barrier/liner process with selective via-to-trench-bottom recess |
JP4247198B2 (ja) * | 2005-03-31 | 2009-04-02 | 株式会社東芝 | 半導体装置の製造方法 |
KR100652427B1 (ko) * | 2005-08-22 | 2006-12-01 | 삼성전자주식회사 | Ald에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법 |
KR100756809B1 (ko) * | 2006-04-28 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
US7429533B2 (en) * | 2006-05-10 | 2008-09-30 | Lam Research Corporation | Pitch reduction |
US7645696B1 (en) | 2006-06-22 | 2010-01-12 | Novellus Systems, Inc. | Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer |
US8278216B1 (en) | 2006-08-18 | 2012-10-02 | Novellus Systems, Inc. | Selective capping of copper |
US7682966B1 (en) | 2007-02-01 | 2010-03-23 | Novellus Systems, Inc. | Multistep method of depositing metal seed layers |
WO2008153674A1 (en) * | 2007-06-09 | 2008-12-18 | Boris Kobrin | Method and apparatus for anisotropic etching |
US7884018B2 (en) | 2007-06-21 | 2011-02-08 | International Business Machines Corporation | Method for improving the selectivity of a CVD process |
US8153348B2 (en) * | 2008-02-20 | 2012-04-10 | Applied Materials, Inc. | Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch |
KR20090098281A (ko) * | 2008-03-13 | 2009-09-17 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US20090269507A1 (en) | 2008-04-29 | 2009-10-29 | Sang-Ho Yu | Selective cobalt deposition on copper surfaces |
JP5386962B2 (ja) * | 2008-12-12 | 2014-01-15 | 三菱電機株式会社 | エッチング方法およびエッチング方法を用いた半導体装置の製造方法 |
KR20110001592A (ko) * | 2009-06-30 | 2011-01-06 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 제조 방법 |
US7927977B2 (en) * | 2009-07-15 | 2011-04-19 | Sandisk 3D Llc | Method of making damascene diodes using sacrificial material |
US8168540B1 (en) | 2009-12-29 | 2012-05-01 | Novellus Systems, Inc. | Methods and apparatus for depositing copper on tungsten |
US8728956B2 (en) | 2010-04-15 | 2014-05-20 | Novellus Systems, Inc. | Plasma activated conformal film deposition |
JP2012174961A (ja) * | 2011-02-23 | 2012-09-10 | Toshiba Corp | 半導体記憶装置の製造方法 |
KR101916222B1 (ko) | 2011-04-29 | 2018-11-08 | 삼성전자 주식회사 | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
KR20130024303A (ko) * | 2011-08-31 | 2013-03-08 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US20140030444A1 (en) | 2012-07-30 | 2014-01-30 | Novellus Systems, Inc. | High pressure, high power plasma activated conformal film deposition |
KR20140018540A (ko) * | 2012-08-02 | 2014-02-13 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP5835696B2 (ja) * | 2012-09-05 | 2015-12-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2014187329A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
-
2014
- 2014-11-14 US US14/541,542 patent/US9184060B1/en active Active
-
2015
- 2015-11-03 TW TW104136110A patent/TWI682462B/zh active
- 2015-11-04 JP JP2015216257A patent/JP6832057B2/ja active Active
- 2015-11-05 CN CN201510744991.9A patent/CN105609471B/zh active Active
- 2015-11-11 KR KR1020150157928A patent/KR102510610B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2016105465A (ja) | 2016-06-09 |
KR20160058031A (ko) | 2016-05-24 |
CN105609471B (zh) | 2019-05-28 |
TWI682462B (zh) | 2020-01-11 |
TW201631663A (zh) | 2016-09-01 |
US9184060B1 (en) | 2015-11-10 |
CN105609471A (zh) | 2016-05-25 |
KR102510610B1 (ko) | 2023-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6832057B2 (ja) | 垂直nandホールエッチングのためのめっき金属ハードマスク | |
TWI665760B (zh) | 用於消去式金屬積體化的襯墊及阻障層應用 | |
TWI724998B (zh) | 用於無空隙鈷間隙塡充的方法 | |
CN106067442B (zh) | 钴深蚀刻 | |
TWI699831B (zh) | 非等向性鎢蝕刻用方法及設備 | |
US9748137B2 (en) | Method for void-free cobalt gap fill | |
CN107039265B (zh) | 硬掩膜的自限性平坦化 | |
TWI612170B (zh) | 金屬晶種層上之金屬氧化物的還原方法與設備 | |
JP2020529736A (ja) | 水平表面上におけるSiNの選択的堆積 | |
JP2017199909A (ja) | Aleおよび選択的蒸着を用いた基板のエッチング | |
JP2022092006A (ja) | 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング | |
CN107644835A (zh) | 用于增强自底向上特征填充的原子层蚀刻 | |
US9869024B2 (en) | Methods and apparatus for depositing a cobalt layer using a carousel batch deposition reactor | |
CN104143521A (zh) | 原位金属硬掩模形状控制的脉冲电介质蚀刻工艺 | |
TW201719713A (zh) | 側壁圖像移轉間隔件之原位沉積的執行系統與方法 | |
US10658192B2 (en) | Selective oxide etching method for self-aligned multiple patterning | |
CN111133568B (zh) | 用于防止蚀刻重分布层的重分布层制造的系统和方法 | |
CN107452632B (zh) | 跨再分配层实现均匀性的系统和方法 | |
JP2021028959A (ja) | エッチング方法及び基板処理装置 | |
US10607852B2 (en) | Selective nitride etching method for self-aligned multiple patterning | |
CN112864000A (zh) | 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备 | |
CN118263118A (zh) | 一种半导体器件的制造方法及制造系统 | |
TW201542872A (zh) | 無電解電鍍方法、無電解電鍍裝置及記憶媒體 | |
KR20060100518A (ko) | 반도체 디바이스 제조설비의 박막증착 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6832057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |