CN112864000A - 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备 - Google Patents

从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备 Download PDF

Info

Publication number
CN112864000A
CN112864000A CN201911181159.7A CN201911181159A CN112864000A CN 112864000 A CN112864000 A CN 112864000A CN 201911181159 A CN201911181159 A CN 201911181159A CN 112864000 A CN112864000 A CN 112864000A
Authority
CN
China
Prior art keywords
substrate
sacrificial layer
bevel edge
layer
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911181159.7A
Other languages
English (en)
Inventor
陈才干
华雪锋
迟玉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Priority to CN201911181159.7A priority Critical patent/CN112864000A/zh
Publication of CN112864000A publication Critical patent/CN112864000A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/02087Cleaning of wafer edges
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种从衬底斜面边缘区域去除金属沉积物的方法,包括:在衬底的斜面边缘区域上沉积牺牲层;在至少牺牲层上沉积金属层;在牺牲层上至少蚀刻金属层;以及将衬底放置在具有湿蚀刻流体的湿蚀刻设备中,以去除所述衬底背面的所述牺牲层和所述牺牲层上的所述金属层。该方法实现了在衬底的斜面边缘区域处有效且彻底地去除重金属元素而不会损坏衬底。

Description

从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法 的设备
技术领域
本发明总体上涉及半导体制造技术,并且更具体地涉及一种用于从衬底的斜面边缘区域去除金属沉积物的方法以及使用该方法的设备。
背景技术
本文提供的背景描述是为了总体上呈现本公开的背景情况的目的。在此背景技术部分中所描述的范围内,目前命名的发明人的工作,以及在申请时可能无法以其他方式视为现有技术的描述方面,均未明确或暗含为反对本发明的现有技术。
在衬底例如半导体衬底(或晶片)的处理中,衬底被分成多个芯片或矩形区域。多个芯片中的每个将成为集成电路。然后,在一系列步骤中对衬底进行处理,在这些步骤中,有选择地去除(或蚀刻)并沉积材料。
集成电路可包含存储器架构,例如磁阻随机存取存储器(MRAM)或其他存储器架构。以MRAM为例,与静态随机存取存储器(SRAM)相比,MRAM具有更小的单元面积、更高的读/写速度和更长的耐用性的优势。然而,在衬底处理期间,对具有MRAM的衬底的处理长期以来一直与金属再沉积作斗争,其中金属再沉积可能导致磁隧道结(MTJ)柱短路。在所有再沉积源中,金属残留物可能会在衬底处理过程中导致金属污染,因此需要在处理过程中避免。
事实证明,避免和去除衬底斜面边缘区域(正面和背面)的金属残留物特别困难。到目前为止,已经尝试了不同的湿法蚀刻化学品或干法蚀刻。然而,传统的湿法蚀刻去除了大多数铁磁膜,但是不能处理重金属,例如铂(Pt)和钌(Ru),而在斜面边缘区域进行干法蚀刻可能会由于强离子轰击和/或沿着衬底径向的大的蚀刻速率差而引起衬底损坏。因此,需要提供在衬底的斜面边缘区域处去除不需要的金属沉积物的改进机制的设备和方法。
发明内容
一般来讲,本公开的方面提供了一种在衬底处理期间从衬底的斜面边缘区域去除金属沉积物并避免衬底损坏的方法,从而提高了工艺良率。应当理解,可以以多种方式来实现本公开,包括作为工艺方法、设备或系统。
在体现第一方面的示例实施例中,提供了一种从衬底的斜面边缘区域去除金属沉积物的方法。该方法包括:在衬底的斜面边缘区域上沉积牺牲层;在该衬底和牺牲层上沉积金属层;蚀刻牺牲层上的金属层;以及将衬底放置在具有流体的湿法蚀刻设备中,以去除衬底背面的牺牲层和其上的金属层。
在体现第二方面的示例实施例中,提供了一种用于从衬底的斜面边缘区域去除金属沉积物的设备。该设备包括一个或多个处理室,上工艺排斥区环和下工艺排斥区环,所述上工艺排斥区环和下工艺排斥区环可被定位成分别靠近衬底的正面的表面和衬底的背面的表面,其中,上工艺排斥区环和下工艺排斥区环可以独立地选择,以使它们可以暴露衬底的正面和衬底的背面的不同轮廓以进行处理,以及包括一个或多个与存储器、上工艺排斥区环和下工艺排斥区环通信连接的处理器的控制器。其中存储器包括计算机可执行指令,该指令用于使上工艺排斥区环和下工艺排斥区环暴露衬底的正面和背面的轮廓以在衬底的斜面边缘区域上沉积牺牲层;在衬底和牺牲层上沉积金属层;蚀刻牺牲层上的金属层;将衬底放置在具有湿蚀刻流体的湿蚀刻设备中,以去除衬底背面的牺牲层和牺牲层上的金属层。
下面参考附图进一步详细描述本公开的这些和其他方面。
附图说明
在附图中,以示例而非限制的方式示出了本公开,并且其中相似的附图标记指代相似的元件,并且其中:
图1示出了其上具有MTJ膜层的衬底的剖视图。
图2A示出了用于处理半导体衬底的设备的一部分的示意图。
图2B至图2E示出了根据一个实施例的当执行从半导体衬底的斜面边缘区域去除金属沉积物的方法的沉积步骤和蚀刻步骤时,半导体衬底的斜面边缘区域的示意性状态图。
图3A示出了根据一个实施例的用于执行本公开的方法的湿蚀刻的湿蚀刻设备的示意图。
图3B至图3C示出了根据一个实施例的当执行从半导体衬底的斜面边缘区域去除金属沉积物的方法的湿法蚀刻步骤时半导体衬底的斜面边缘区域的示意性状态图。
图3D示出了根据一个实施例的半导体衬底的斜面边缘区域的示意性状态图,其中去除了衬底的正面上的剩余牺牲层。
图4是根据一个实施例的用于从半导体衬底的斜面边缘区域去除金属沉积物的方法的流程图。
图5是根据一个实施例的用于从半导体衬底的斜面边缘区域去除金属沉积物的方法的详细流程图。
具体实施方式
下面将参照附图中所示的一些实施例具体描述本发明的一些示例性实施方式。在下文的描述中,描述了一些具体的细节以提供对本发明的更深的理解。然而,对于本领域的技术人员来说显而易见的是,即使不具有这些具体细节中的一些,本发明也可被实施。另一方面,一些公知的工艺步骤和/或结构没有被详细描述以避免不必要地使本发明变得难以理解。
本发明提供一种解决方案以在处理期间从衬底的斜面边缘区域去除金属沉积物,例如金属残留物,同时避免衬底损坏,例如从在MTJ层沉积期间的半导体衬底的斜面边缘区域去除金属沉积物。图1示出了其上具有MTJ膜层的衬底105的横截面。从图1可以看出,MTJ膜层包括多个膜层,所述多个膜层包括交替布置的多个缓冲层102和多个金属层103。金属层103可以包含诸如金(Pt)和钌(Ru)的重金属。为避免器件缺陷和后续加工过程中的金属污染物,应避免或去除斜面边缘区域的金属残留物。迄今为止,已经尝试使用斜面湿法蚀刻和干法蚀刻来去除斜面边缘的金属。在这方面,湿法刻蚀可以去除大多数铁磁膜。然而,某些重金属,例如Pt和Ru,不能通过湿法刻蚀轻易去除,即使在湿法刻蚀之后,一些重金属残留物也经常残留在衬底斜面边缘上。可替代地,典型的斜面干法蚀刻可以在衬底的正面和背面显示出一定的蚀刻速率差异,使得当通过干法蚀刻去除正面金属时,金属残留物保留在背面。此外,斜面干法蚀刻示出了沿着衬底(晶片)径向的蚀刻速率会快速下降,即,衬底内侧的蚀刻速率比衬底的外边缘慢。并且,干法蚀刻更多地依赖于离子溅射来去除重金属元素,因此,当衬底正面的金属的清洁宽度较大时,在衬底的最外边缘区域会产生更多的蚀刻,这会损坏衬底。
本发明提供了一种用于去除衬底的斜面边缘区域处的金属的设备和方法,其优点是克服了上述的问题。图2A是示出根据本公开的用于处理半导体衬底105的设备的一部分的示意图。图2B至图2E示出了根据一个实施例的在执行从半导体衬底105的斜面边缘区域去除金属沉积物的方法的沉积步骤和蚀刻步骤时的示意性状态图。图4是根据一个实施例的用于从半导体衬底105的斜面边缘区域去除金属沉积物的方法的流程图。
如图2B所示,衬底(其可以是硅衬底或其他合适的衬底)具有衬底主体100,该衬底主体100具有正面110、背面120以及在正面和背面之间的斜面边缘130。衬底主体100可以是没有其他膜和特征的晶片。衬底主体100还可以具有来自先前处理的各种膜和特征。
如图2A所示,将衬底105放置在用于处理的设备106中,该设备可包括层的沉积和蚀刻。设备106可以以沉积模式或蚀刻模式执行,使得可以在同一设备中执行层的沉积和蚀刻。衬底105可以由衬底支架(未示出)支撑。设备106可以包括上工艺排斥区(UPEZ)环108和下工艺排斥区(LPEZ)环109,它们可以被定位成分别靠近衬底的正面的表面和衬底的背面的表面,如图2A所示。UPEZ环108和LPEZ环109可以独立地选择,以使得它们具有不同的直径对(pairs of diameters),并因此暴露衬底105的正面和衬底105的背面的不同轮廓以进行处理。例如,可以将UPEZ环和LPEZ环定位成排除离衬底105的最外周一段距离(例如离衬底的最外周3、2或1毫米或更小距离)之外的区域中的材料沉积。
在一个实施例中,UPEZ环和LPEZ环可被定位在距衬底的最外周的距离相同的距离处,以排除衬底的正面和背面在距衬底的最外周的相同距离处的材料沉积。这可以通过例如如果UPEZ环和LPEZ环的直径相同来实现。在另一个实施例中,UPEZ环和LPEZ环可以被定位在距衬底的最外周的不同距离处,以便排除衬底的正面和背面在距衬底的最外周的不同距离处的材料的沉积。在一个实施例中,由于衬底105的正面被MTJ材料占据,因此UPEZ环可以定位成比LPEZ环更靠近衬底的最外周。例如,直径为296.5mm的UPEZ环和直径为292.5mm的LPEZ环可能是环形硬件的一种合适选择。直径300.5mm的UPEZ环和直径为292.5mm的LPEZ可能是环形硬件的另一种合适选择。与沉积牺牲层相比,在牺牲层上沉积金属层时,LPEZ环的位置可以更靠近衬底的最外周,从而可以使牺牲层暴露于湿蚀刻流体中。例如,当沉积牺牲层时,LPEZ环的直径可以是292.5mm,而当沉积金属层时,LPEZ环的直径可以是296.5mm。
如图4的步骤400和图2C所示,首先在衬底105的斜面边缘区域上沉积牺牲层107。可以通过各种方法来沉积牺牲层107,例如化学气相沉积(CVD)或物理气相沉积(PVD)。牺牲层优选是氧化物层、碳层和/或氮化物层。可以基于将要执行的后续处理蚀刻步骤的参数来选择合适的材料。
牺牲层107可以在衬底的正面和背面上的衬底的斜面边缘区域处沉积至足以在随后的蚀刻步骤期间保护衬底105的厚度。例如,牺牲层的厚度在衬底的正面和/或背面可以为约20埃
Figure BDA0002291294730000051
Figure BDA0002291294730000052
牺牲层107的厚度可以取决于或对应于后续一个或多个蚀刻步骤的持续时间或强度。例如,不同的材料显示出不同的干蚀刻速率和湿蚀刻速率,例如,通常,氧化物显示出比氮化物更高的湿蚀刻速率,因此牺牲氧化物层可能比牺牲氮化物层厚。
牺牲层可以不与MTJ器件重叠。如图2C的实施例所示,牺牲层107可以覆盖衬底正面的一部分、斜面边缘以及衬底背面的一部分。在一个实施例中,牺牲层可沉积从衬底的最外周到距离衬底的最外周的沉积距离(或宽度)之间的正面和背面的区域,该沉积距离(或宽度)在衬底的正面和背面上相同。在另一个实施例中,牺牲层可以沉积衬底的正面和背面的从衬底的最外周到距离衬底的最外周的沉积距离(或宽度)之间的区域,其中该沉积距离(或宽度)在衬底的背面比正面更大。例如,可将牺牲层沉积在衬底的正面上的从衬底的最外周到距衬底的最外周斜面边缘等于或小于约2mm的正面沉积距离之间的区域,同时可将牺牲层沉积在衬底的背面上的从衬底的最外周到距离衬底的最外周斜面边缘等于或大于约2mm的背面沉积距离之间的区域。在本文公开的任何实施例中,牺牲层在衬底的正面和/或背面上的沉积距离可以为1至3mm。牺牲层107可以是保形的,也可以不是保形的,并且牺牲层107的厚度可以朝向衬底的最外周增加。由于在牺牲层107的沉积和金属的蚀刻期间等离子体的密度分布可以保持相对相同,所以牺牲层107的较薄部分仍可以保护下面的衬底105。
在一个实施例中,为了控制牺牲层107沉积在衬底105的斜面区域上,可以将UPEZ环108和LPEZ环109定位成分别靠近衬底的正面的表面和衬底的背面的表面,如图2A所示。如上所述,UPEZ环108和LPEZ环109可具有各种直径尺寸和/或距衬底105各种距离,由此可限定正面和背面上的不同沉积轮廓和层厚度以用于进一步处理。例如,如果使用较大直径的UPEZ环和较小直径的LPEZ环,则可以在衬底的正面沉积较小宽度的牺牲层,而在衬底的背面沉积较大宽度的牺牲层,如图2C所示。可以适当地选择控制牺牲层的厚度和距衬底的最外侧的斜面边缘的距离,以帮助在后续步骤中进行工艺控制,例如,在后续步骤中限定正面蚀刻距离并去除衬底上的背面金属。
在沉积合适的牺牲层107之后,如图2D和图4中的步骤401所示,可以在衬底105和牺牲层107的至少正面上沉积金属层111。例如,可通过物理气相沉积(PVD)来执行该沉积。也可以使用其他合适的沉积技术,例如CVD和等离子体增强化学气相沉积(PECVD)。金属层可以是如上所述的MTJ层,并且可以包含一种或多种金属元素或金属氧化物。例如,金属层可以包含Pt和/或Ru。金属层还可以包含其他重金属元素或金属氧化物,这些元素不能通过其他半导体器件结构中的标准反应离子蚀刻轻易地蚀刻,例如电阻随机存取存储器(ReRAM)中的钛镍氧化物和互连结构中的铜和/或银。
在通过PVD或CVD在衬底105的至少正面上沉积金属层的过程中,由于金属蒸汽的扩散,金属层也经常形成在衬底105上的牺牲层107的背面上。在一个实施例中,如图2D所示,金属层111在衬底的背面仅部分地覆盖牺牲层107,并且牺牲层的至少一部分被暴露。例如,如图2D中的附图标记112所示,金属层111没有覆盖所有牺牲层107,并且牺牲层107的部分112被暴露。同时,在牺牲层107的背面上的金属层111的宽度比在牺牲层107的正面上的宽度薄。因此,连续的金属层111形成在衬底的正面和牺牲层上,并延伸到牺牲层的背面,如图2D所示。
在沉积金属层之后,如图2E和图4中的步骤402所示,执行在牺牲层上蚀刻金属层的步骤。在一个实施例中,可使用在斜面边缘区域附近使用等离子体的干法蚀刻来执行蚀刻步骤。例如,可以使用诸如申请人的美国专利号9,806,252中所述的基于氯化物的干法蚀刻。
图2A示出了用于执行干法蚀刻的示例性设备的一部分的示意图,该干法蚀刻例如可以在由加利福尼亚州弗里蒙特的Lam Research Corp.生产的
Figure BDA0002291294730000071
反应器中实施。上延伸电极113和下延伸电极114可以布置在衬底105的斜面边缘区域附近。此外,UPEZ环108和LPEZ环109也可以用于将蚀刻区域限定在斜面边缘区域附近,如先前关于沉积所述。在另一个实施例中,还可以使用在衬底正面的湿蚀刻来去除衬底的斜面边缘区域上的金属层,其使用掩模覆盖衬底中心区域的器件,因为湿蚀刻流体也会损坏衬底中心区域的器件的层。
在一个实施例中,如图2A所示的设备可以以沉积模式或蚀刻模式操作。因此,可以在同一设备或腔室中执行沉积牺牲层107的步骤、沉积金属层111的步骤以及在牺牲层上蚀刻金属层的步骤。在另一个实施例中,这些步骤可以在不同的设备或腔室中执行。
在干蚀刻期间,可以基于衬底的正面和/或背面上的牺牲层的厚度和宽度来控制干蚀刻的强度和/或持续时间。例如,对于牺牲层在衬底背面的较大沉积距离,金属膜将仅覆盖背面上的牺牲层膜的一部分。对于干法蚀刻,由于牺牲层起离子缓冲的作用,因此可以施加更高的离子轰击,或者可以增加蚀刻时间以去除金属膜,而不必担心衬底损坏。换句话说,由于在金属层下方存在牺牲层,因此可以增加蚀刻持续时间和蚀刻强度以去除金属层而不损坏衬底。
参照图3A-3B和图4中的步骤403,可以执行湿法蚀刻步骤。在该步骤中,将衬底放置在具有湿蚀刻流体的湿蚀刻设备中,以至少在衬底的背面上去除牺牲层和金属层。
图3A示出了根据本公开的一个实施例的用于执行步骤403的设备300,例如可以在由加利福尼亚州弗里蒙特的Lam Research公司生产的反应器中实现的设备。衬底105由面向下方并与卡盘304间隔一定距离的衬底支架301水平地支撑,使得衬底的背面120被向上放置。旋转衬底时,惰性气体流(例如氮气(N2),氦气(He)或氩气(Ar))通过流体通道302被引入到衬底105的正面110。流体通道302耦合到气罐(未示出),该气罐存储施加到衬底105的正面的惰性气体。用于蚀刻牺牲层的蚀刻流体从分配器303被引入衬底105的背面120。分配器303连接到存储蚀刻流体的罐(未示出)。在一个实施例中,蚀刻流体可以是稀释的HF或氢氟硝酸。在另一个实施例中,蚀刻流体可以是硫酸。另外,蚀刻流体可以是硫酸和过氧化氢的混合物。在其他实施例中,可以使用硝酸、氢氟酸、柠檬酸或类似的清洁流体。
如图2D的实施例所示,金属层仅覆盖衬底105的背面的牺牲层107的一部分。因此,湿蚀刻流体可以容易地将蚀刻切入牺牲层中,如图3B中的箭头所示。然后,在蚀刻掉牺牲层之后,可以剥离牺牲层上的残留金属层,同时通过蚀刻流体将牺牲层蚀刻掉。因此,牺牲层可以帮助去除包含在其上的任何层中的金属沉积物。
如图3C所示,在用湿蚀刻流体蚀刻衬底之后,牺牲层的一部分可保留在衬底的正面。可以通过诸如湿法蚀刻或干法蚀刻之类的进一步蚀刻步骤进一步去除剩余的牺牲层,从而得到图3D所示的衬底,其中在衬底的正面上需要的是MTJ层,而没有残留的金属或牺牲材料保留在背面或斜面边缘区域。
图5示出了根据本公开的一个示例性实施例的用于从半导体衬底105的斜面边缘区域去除金属沉积物的方法的详细流程图。在步骤500中,将牺牲层沉积在衬底的斜面边缘区域上。在步骤501中,在衬底和牺牲层上沉积金属层,其中金属层在衬底的背面部分地覆盖牺牲层,并且至少一部分牺牲层被暴露。在步骤502中,干法蚀刻牺牲层上的金属层。在步骤503中,将衬底放置在具有湿蚀刻流体的湿蚀刻设备中,以在衬底的背面去除牺牲层和其上的金属层。在步骤504中,用湿蚀刻流体蚀刻衬底,其中在用湿蚀刻流体蚀刻衬底之后,牺牲层的一部分保留在衬底的正面。在步骤505中,将牺牲层的剩余部分蚀刻掉,例如通过干法蚀刻。
本公开还提供了一种用于从衬底的斜面边缘区域去除金属沉积物的设备。在一个实施例中,该设备包括一个或多个处理室、上工艺排斥区环和下工艺排斥区环,所述上工艺排斥区环和下工艺排斥区环可以被定位成分别靠近衬底的正面的表面和衬底的背面的表面,其中可以独立地选择上工艺排斥区环和下工艺排斥区环,使得它们可以暴露出衬底正面以及衬底背面的不同轮廓以进行处理。该设备还可以包括系统控制器,该系统控制器包括与存储器以及与上工艺排斥区环和下工艺排斥区环通信连接的一个或多个处理器,其中存储器包括计算机可执行指令,其用于使得上工艺排斥区环和下工艺排斥区环露出衬底正面和背面的轮廓以
在衬底的斜面边缘区域上沉积牺牲层;
在衬底和牺牲层上沉积金属层;
蚀刻牺牲层上的金属层;和
将衬底放置在具有湿蚀刻流体的湿蚀刻设备中,以去除衬底背面的牺牲层和其上的金属层。处理器可以运行指令以执行如上所述的本公开的方法的任何步骤。
在一些实施例中,系统控制器(可以包括一个或多个物理或逻辑控制器)控制处理室的一些或全部操作。该系统控制器可以包括一个或多个存储设备和一个或多个处理器。在一些实施例中,该设备包括用于在执行所公开的实施例时控制流率和持续时间的切换系统。在一些实施例中,该设备可具有高达约600ms或高达约750ms的切换时间。切换时间可能取决于流动化学剂、所选配方、反应器结构和其他因素。
在一些实施方式中,系统控制器是系统的一部分,该系统可以包括半导体处理设备,该处理设备包括一个或多个处理工具、一个或多个腔室、一个或多个用于处理的平台和/或特定的处理组件(晶片基座、气流系统等)。这些系统可以与电子器件集成在一起以控制它们在半导体晶片或衬底的处理之前、之中和之后的操作。电子器件可以集成到系统控制器中,该系统控制器可以控制一个或多个系统的各个组件或子部分。取决于处理参数和/或系统的类型,系统控制器可以用计算机可执行指令编程以控制本文公开的任何过程,包括处理气体的输送、温度设置(例如,加热和/或冷却)、压力设置、真空设置、功率设置、射频(RF)发生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置和操作设置、晶圆进出工具和连接或连接到特定系统的其他传输工具和/或负载锁。
广义上讲,系统控制器可以被定义为具有各种集成电路、逻辑、存储器和/或软件的电子设备,该电子设备接收指令、发布指令、控制操作、启用清洁操作、启用终点测量等。集成电路可以包括存储程序计算机可执行指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式传达给控制器的指令,其定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定处理的操作参数。在一些实施例中,操作参数可以是由工艺工程师定义的配方的一部分,以在晶片的一个或多个层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯的制造或去除过程中完成一个或多个处理步骤。
在一些实施方式中,系统控制器可以是计算机的一部分或耦合至计算机,该计算机与该系统集成,耦合至该系统,否则被联网至该系统或其组合。例如,控制器可以在“云”中,也可以在Fab主机计算机系统的全部或一部分中,这可以允许对晶片处理进行远程访问。该计算机可以使得能够远程访问该系统以监视制造操作的当前进度,检查过去的制造操作的历史,检查来自多个制造操作的趋势或性能指标,以改变当前处理的参数,以设置处理步骤以遵循当前的处理或开始新的工艺处理。在一些示例中,远程计算机(例如服务器)可以通过网络向系统提供过程配方,该网络可以包括局域网或互联网。远程计算机可以包括用户界面,该用户界面使得能够对参数和/或设置进行输入或编程,然后将参数和/或设置从远程计算机传送到系统。在一些示例中,系统控制器以数据的形式接收计算机可执行指令,其为在一个或多个操作期间要执行的每个处理步骤指定参数。应当理解,参数可以是专用于要执行的过程的类型以及控制器被配置为与之交互或控制的工具的类型。因此,如上所述,可以例如通过包括一起工作并且朝着共同目的而工作的一个或多个离散控制器(诸如本文所述的过程和控制)来分配系统控制器。用于此目的的分布式控制器的示例将是腔室中的一个或多个集成电路,其与远程(例如,在平台级别或作为远程计算机的一部分)定位的一个或多个集成电路进行通信,这些集成电路相结合以下在腔室中控制工艺过程。
不受限制,示例系统可以包括等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、斜面边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块,原子层蚀刻(ALE)室或模块、离子注入室或模块,跟踪室或模块,以及可以在半导体晶片的制造和/或制造中关联或使用的任何其他半导体处理系统。
如上所述,取决于工具要执行的一个或多个处理步骤,控制器可以与其他工具电路或模块、其他工具组件、群集工具、其他工具接口、相邻工具、邻近的工具、遍布工厂的工具、主计算机、另一个控制器或用于材料运输的工具中的一个或多个通信,所述用于材料运输的工具可将晶片容器往返于半导体制造工厂的工具位置和/或装载端口。
结论
根据本公开的方法提供了在衬底的斜面边缘区域处的金属沉积物的有效且彻底的去除。除了MTJ金属层中的诸如Pt和Ru之类的金属外,该方法还可以用于去除其他半导体器件结构(如钛-镍合金)中的不易被标准反应离子蚀刻蚀刻的重金属元素和金属氧化物,例如电阻式随机存取存储器(ReRAM)中的钛镍氧化物,以及互连结构中重金属(例如铜和银)的边缘清洗。
本公开内容的方法分别用于从衬底的正面和背面去除斜面边缘区域的金属。这样的方法可以实现斜面边缘区域的金属的去除,而且由于金属层下面的牺牲层,不会造成衬底损坏。本公开的方法可以去除麻烦的重金属元素,例如Pt和Ru,并因此减少衬底的斜面边缘区域处的缺陷源,并且还减少了诸如磁阻随机存取存储器件的半导体器件短路的可能性。另外,本公开的设备可以以沉积模式工作以执行沉积工艺,并且可以以蚀刻模式工作以执行蚀刻工艺。
对于本领域的技术人员将显而易见的是,上述实施例仅是说明性的,并且不能被视为对本公开的限制,并且在不脱离要求保护的主题的范围和精神的前提下,可以对本文所述的实施例进行各种修改和变化。因此,本说明书旨在覆盖本文描述的各种实施例的修改和变型,只要这种修改和变型落在所附权利要求及其等同物的范围内。本公开的范围由所附权利要求书给出,而不是由前面的描述给出,并且落入权利要求书范围内的所有变化和等同物均旨在包含在其中。

Claims (18)

1.一种从衬底的斜面边缘区域去除金属沉积物的方法,包括:
在所述衬底的斜面边缘区域上沉积牺牲层,所述衬底具有正面和背面;
在所述衬底和所述牺牲层上沉积金属层;
蚀刻所述牺牲层上的所述金属层;和
将所述衬底放置在具有湿蚀刻流体的湿蚀刻设备中,以去除所述衬底背面的所述牺牲层和所述牺牲层上的所述金属层。
2.根据权利要求1所述的方法,其中,所述牺牲层的沉积和所述金属层的蚀刻在同一设备中执行。
3.根据权利要求1所述的方法,其中,所述牺牲层沉积在所述衬底的正面的从所述衬底的最外周斜面边缘到从所述衬底的最外周斜面边缘开始的正面沉积距离之间区域以及从所述衬底的最外周斜面边缘到从所述衬底的最外周斜面边缘开始的背面沉积距离之间的区域,并且所述背面沉积距离大于所述正面沉积距离。
4.根据权利要求1-3中的任一项所述的方法,其中,所述牺牲层的所述背面沉积距离距最外周的斜面边缘等于或大于约2毫米,并且所述牺牲层的所述正面沉积距离距最外周的斜面边缘等于或小于2毫米。
5.根据权利要求1-3中任一项所述的方法,其中,所述金属层仅部分地覆盖所述衬底的背面处的所述牺牲层,并且所述牺牲层的至少一部分在所述衬底的背面处暴露于所述湿法蚀刻流体中。
6.如权利要求1所述的方法,还包括用所述湿法蚀刻流体蚀刻所述衬底,其中,在用所述湿法蚀刻流体蚀刻所述衬底之后,所述牺牲层的一部分保留在所述衬底的正面。
7.根据权利要求1所述的方法,其中将所述衬底放置在所述湿法蚀刻设备中包括将所述衬底的背面向上放置。
8.根据权利要求1所述的方法,其中在所述牺牲层上蚀刻所述金属层包括在所述衬底的正面选择性地执行湿法蚀刻以去除在所述衬底的正面处的所述金属层。
9.根据权利要求1所述的方法,其中在所述牺牲层上蚀刻所述金属层包括使用靠近所述最外周斜面边缘区域附近的等离子体来选择性地执行干法蚀刻。
10.根据权利要求9所述的方法,其中所述干法蚀刻的强度和/或持续时间对应于所述牺牲层的厚度。
11.根据权利要求1至10中任一项所述的方法,其中,所述金属层是磁性隧道结层,并且所述牺牲层是氧化物层。
12.根据权利要求11所述的方法,其中,所述金属层包含Pt、Ru、钛-镍氧化物、铜和/或银。
13.一种从衬底的斜面边缘区域去除金属沉积物的设备,该设备包括一个或多个处理室,以及
上工艺排斥区环和下工艺排斥区环,所述上工艺排斥区环和下工艺排斥区环分别可定位成接近所述衬底的正面的表面和所述衬底的背面的表面,其中所述上工艺排斥区环和下工艺排斥区环被独立选择以暴露所述衬底的正面和所述衬底的背面的不同轮廓以进行处理,以及控制器,该控制器包括一个或多个处理器,该一个或多个处理器与存储器通信连接并且与所述上工艺排斥区环和下工艺排斥区环通信连接,其中所述存储器包括计算机可执行指令,该指令用于使所述上工艺排斥区环和下工艺排斥区环露出所述衬底的正面和背面的轮廓,以用于
在所述衬底的斜面边缘区域上沉积牺牲层;
在所述衬底和所述牺牲层上沉积金属层;
蚀刻所述牺牲层上的所述金属层;和
将所述衬底放置在具有湿蚀刻流体的湿蚀刻设备中,以去除所述衬底背面的所述牺牲层和所述牺牲层上的所述金属层。
14.根据权利要求13所述的设备,其中,所述存储器包括计算机可执行指令,所述计算机可执行指令用于使所述上工艺排斥区环和所述下工艺排斥区环暴露所述衬底的正面和背面的轮廓,从而使所述牺牲层沉积在所述衬底正面上的从所述衬底的最外周斜面边缘到从所述衬底的最外周斜面边缘开始的正面沉积距离之间的区域中,并且所述牺牲层被沉积在所述衬底背面上的从所述衬底的最外周斜面边缘到从所述衬底的最外周斜面边缘开始的背面沉积距离之间的区域中,并且所述背面沉积距离大于正面沉积距离。
15.根据权利要求13或14中任一项所述的设备,其中,所述存储器包括计算机可执行指令,所述计算机可执行指令用于使所述上工艺排斥区环和所述下工艺排斥区环暴露所述衬底的正面和背面的轮廓,使得牺牲层在距离所述最外周边斜角边缘的背面沉积距离等于或大于约2毫米处沉积,并且在距离所述最外周边斜角边缘的正面沉积距离等于或小于约2毫米处沉积牺牲层。
16.根据权利要求13至15中任一项所述的设备,其中,所述存储器包括计算机可执行指令,所述计算机可执行指令用于使所述上工艺排斥区环和所述下工艺排斥区环暴露所述衬底的正面和背面的轮廓,从而使所述金属层仅部分地覆盖所述衬底的背面的所述牺牲层,并且所述牺牲层的至少一部分在所述衬底的背面暴露于所述湿蚀刻流体。
17.根据权利要求13所述的设备,其中,所述一个或多个处理室包括用于沉积和蚀刻的单个室。
18.根据权利要求13所述的设备,其中,所述一个或多个处理室包括两个或多个用于沉积和蚀刻的室。
CN201911181159.7A 2019-11-27 2019-11-27 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备 Pending CN112864000A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911181159.7A CN112864000A (zh) 2019-11-27 2019-11-27 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911181159.7A CN112864000A (zh) 2019-11-27 2019-11-27 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备

Publications (1)

Publication Number Publication Date
CN112864000A true CN112864000A (zh) 2021-05-28

Family

ID=75985582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911181159.7A Pending CN112864000A (zh) 2019-11-27 2019-11-27 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备

Country Status (1)

Country Link
CN (1) CN112864000A (zh)

Similar Documents

Publication Publication Date Title
US10784086B2 (en) Cobalt etch back
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
US10049891B1 (en) Selective in situ cobalt residue removal
US9184060B1 (en) Plated metal hard mask for vertical NAND hole etch
US9735021B2 (en) Etching method
US6770565B2 (en) System for planarizing metal conductive layers
CN107039265B (zh) 硬掩膜的自限性平坦化
JP2014507073A (ja) 遠隔励起式のフッ素および水蒸気エッチング
WO2020096817A1 (en) Directional deposition in etch chamber
WO2012122052A2 (en) Methods for contact clean
US10535531B2 (en) Method of cyclic plasma etching of organic film using carbon-based chemistry
US10541146B2 (en) Method of cyclic plasma etching of organic film using sulfur-based chemistry
KR20210123409A (ko) 측벽 세정을 사용한 이온 빔 에칭
CN110622283A (zh) 减少或消除钨膜中缺陷的方法
IL176591A (en) Method of imitation of a conductive material exposed to a passive feature
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
CN111133568A (zh) 用于防止蚀刻重分布层的重分布层制造的系统和方法
WO2021150280A1 (en) Methods and devices for subtractive self-alignment
JP5184644B2 (ja) 湿式エッジ洗浄を強化するためのベベルプラズマ処理
CN112864000A (zh) 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
KR102071500B1 (ko) 반도체 소자의 제조방법
CN115161613B (zh) 沉积室的清洁方法
JP7187649B2 (ja) プラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination