CN110249410B - 用于硬掩模应用的硼掺杂碳化钨 - Google Patents

用于硬掩模应用的硼掺杂碳化钨 Download PDF

Info

Publication number
CN110249410B
CN110249410B CN201880009510.1A CN201880009510A CN110249410B CN 110249410 B CN110249410 B CN 110249410B CN 201880009510 A CN201880009510 A CN 201880009510A CN 110249410 B CN110249410 B CN 110249410B
Authority
CN
China
Prior art keywords
layer
hard mask
based precursor
boron
precursor gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880009510.1A
Other languages
English (en)
Other versions
CN110249410A (zh
Inventor
E·文卡塔苏布磊曼聂
A·B·玛里克
S·辛哈罗伊
T·越泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110249410A publication Critical patent/CN110249410A/zh
Application granted granted Critical
Publication of CN110249410B publication Critical patent/CN110249410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开内容的实施例总体上关于集成电路的制造。更具体地，本文所述的实施例提供在基板上沉积硬掩模膜的技术。在一个实施例中，提供在基板上形成硬掩模层的方法。方法包括通过在处理腔室中供应籽晶层气体混合物来在基板上形成籽晶层。方法进一步包括通过在处理腔室中供应过渡层气体混合物来在籽晶层上形成包括钨、硼和碳的过渡层。方法进一步包括通过在处理腔室中供应主要沉积气体混合物来在过渡层上形成包括钨、硼和碳的块体硬掩模层。

Description

用于硬掩模应用的硼掺杂碳化钨
背景技术
技术领域
本公开内容的实施例总体上涉及集成电路的制造。更具体地，本文所述的实施例提供在基板上沉积硬掩模膜的技术。
相关技术的描述
可靠地生产亚半微米和更小的特征是下一代半导体元件的超大规模集成电路(VLSI)和极大规模集成电路(ULSI)的关键技术挑战之一。然而，随着电路技术的极限的推进，VLSI和ULSI互连技术的缩小尺寸对处理能力提出了额外的要求。基板上的栅极结构的可靠形成是VLSI和ULSI成功的关键，也是持续努力提高单个基板和管芯的电路密度和质量的关键。
此外，对更大的集成电路密度的要求也对集成电路部件制造中使用的工艺序列提出了要求。例如，在使用常规光刻技术的工艺序列中，能量敏感抗蚀剂层形成在设置在基板上的材料层的堆叠之上。能量敏感抗蚀剂层暴露于图案的图像以形成光刻胶掩模。之后，使用蚀刻工艺将掩模图案转移到堆叠的的材料层中的一个或多个材料层。蚀刻工艺中使用的化学蚀刻剂经选择为对堆叠的材料层具有比能量敏感抗蚀剂的掩模更大的蚀刻选择性。也就是说，化学蚀刻剂以比蚀刻能量敏感抗蚀剂快得多的速率蚀刻材料堆叠的一层或多层。对在抗蚀剂之上的堆叠的一个或多个材料层的蚀刻选择性防止能量敏感抗蚀剂在图案转移完成之前被消耗。因此，高选择性的蚀刻剂增强了准确的图案转移。
由于用于形成半导体元件的结构的几何形状极限被推向技术极限，因此对于制造具有小临界尺寸和高纵横比结构以及具有不同材料的结构的准确图案转移的需求越来越难以满足。例如，已经减小能量敏感抗蚀剂的厚度以控制图案的分辨率。由于化学蚀刻剂的攻击，上述薄抗蚀剂层(例如，小于约
Figure BDA0002150623170000011
)在图案转移工艺期间可能不足以遮蔽下面的材料层。被称为硬掩模(“HM”)层的中间层由于其对化学蚀刻剂的较强耐受性而通常被用于能量敏感抗蚀剂层和下层材料层之间以促进图案转移。通常，氮氧化硅、碳化硅或碳膜通常为用于硬掩模层的材料。
在蚀刻期间，用于将图案转移到材料的硬掩模层暴露于侵蚀性蚀刻剂持续显著的时间段。在长时间暴露于侵蚀性蚀刻剂之后，不具有足够的抗蚀刻性的硬掩模层可能在尺寸上发生变化，这造成不准确的图案转移以及尺寸控制的丧失。此外，选择用于硬掩模层与设置在膜堆叠中的相邻层的材料相似性可能造成它们之间的类似蚀刻特性，因此在蚀刻期间导致差的选择性。硬掩模层和相邻层之间差的选择性可导致硬掩模层的不均匀的、锥形的和变形的剖面，从而导致差的图案转移以及准确结构尺寸控制的失败。
金属掺杂膜由于其高蚀刻选择性而被开发用于硬掩模应用，所述高蚀刻选择性有助于对深层结构的蚀刻。目前对于金属掺杂硬掩模膜的主要挑战之一是大的膜粗糙度和大的晶粒尺寸，这导致差的局部临界尺寸均匀性(“CDU”)的蚀刻后和图案蚀刻问题。目前，也难以将金属掺杂硬掩模膜从下层膜去除或剥离。
因此，需要容易去除且具有高蚀刻选择性以及低的晶粒尺寸和粗糙度(光滑形貌)的改进硬掩模膜。
发明内容
本公开内容的实施例总体上涉及集成电路的制造。更具体地，本文所述的实施例提供用于在基板上沉积硬掩模膜的技术。在一个实施例中，提供在基板上形成硬掩模层的方法。所述方法包括通过在处理腔室中供应籽晶层气体混合物来在基板上形成籽晶层。方法进一步包括通过在处理腔室中供应过渡层气体混合物来在籽晶层上形成包括钨、硼和碳的过渡层。所述方法进一步包括通过在处理腔室中供应主要沉积气体混合物来于过渡层上形成包括钨、硼和碳的块体积硬掩模层。
在另一实施例中，提供硬掩模层。所述硬掩模层包括籽晶层、过渡层以及设置在过渡层上的块体硬掩模层。籽晶层为碳化硼层。过渡层为碳化钨硼层。块体硬掩模层为碳化钨硼层。
在又另一实施例中，提供形成硬掩模层的方法。所述方法包括供应气体混合物至设置在处理腔室中的基板的表面上以在基板上形成籽晶层，所述气体混合物至少包括硼基前驱物气体和碳基前驱物气体。所述方法进一步包括斜减碳基前驱物气体并斜增在气体混合物中供应的钨基前驱物气体，同时维持稳定流动的硼基前驱物气体进入处理腔室以在籽晶层上形成过渡层。所述方法进一步包括在气体混合物中持续供应钨基前驱物气体直到钨基前驱物气体到达预定流动速率为止，并且将钨基前驱物气体维持在稳定的预定流动速率下，以形成块体硬掩模层。
附图简单说明
为了可详细地理解本公开内容的上述特征，可通过参照实施例(所述实施例中的某些实施例描绘于附图中)而对实施例作出更具体的描述(所述实施例在上文中简要概述)。然而，值得注意的是，附图仅描绘此公开内容的典型实施例，并因此不被视为限制此公开内容的范围，因为此公开内容可允许其他等效的实施例。
图1描绘可用于实践本文所述的实施例的PECVD系统的示意性横截面图；
图2描绘根据本文所述的一个或多个实施例的形成碳化钨硼硬掩模层的方法的流程图；
图3A至图3D描绘根据本文所述的一个或多个实施例的在膜堆叠上形成碳化钨硼硬掩模层的序列；
图4描绘根据本文所述的一个或多个实施例的用于形成碳化钨硼硬掩模层的气流图；
图5A和图5B描绘根据本公开内容的一个或多个实施例形成的碳化钨硼硬掩模层的扫描电子显微(SEM)相片；
图6为展示根据本公开内容的一个或多个实施例形成的氧化物上的
Figure BDA0002150623170000031
的膜的粗糙度的扫描电子显微(SEM)相片；以及
图7为展示根据本文所述的实施例形成的碳化钨硼硬掩模层的蚀刻选择性以及其他现有技术硬掩模层的蚀刻选择性的曲线图。
为了促进理解，已经尽可能利用相同的元件符号来标示附图共有的相同元件。预期一个实施例的元件和特征可有利地并入其他的实施例而无需进一步叙述。
具体实施方式
以下公开内容描述用于在基板上沉积硬掩模膜的技术。在以下描述和图1至图7中提出某些细节以提供对本公开内容的各种实施例的透彻理解。描述通常与等离子体工艺、硬掩模膜沉积和蚀刻有关的公知结构和系统的其他细节未在以下公开内容中提出，以避免不必要地模糊多个实施例的描述。
附图中所示的许多细节、尺寸、角度和其他特征仅仅说明特定实施例。因此，在不偏离本公开内容的精神或范围的情况下，其他实施例可以具有其他细节、部件、尺寸、角度和特征。此外，本公开内容的进一步实施例可以在没有下面描述的细节中的几个细节的情况下被实践。
将在下文中参考可用任何合适的薄膜沉积系统施行的PECVD工艺来描述本文所述的实施例。合适系统的实施例包括可使用
Figure BDA0002150623170000041
处理腔室的/>
Figure BDA0002150623170000042
系统、PRECISION
Figure BDA0002150623170000043
系统、/>
Figure BDA0002150623170000044
系统、/>
Figure BDA0002150623170000045
GTTM系统、/>
Figure BDA0002150623170000046
XP PRECISIONTM系统和/>
Figure BDA0002150623170000047
SETM系统，它们可从加利福利亚州圣芭芭拉(Santa Clara，Calif)的应用材料公司(Applied Materials，Inc.)购得。能够执行PECVD工艺的其他工具也可以经适配而受益于本文所述的实施例。此外，实现本文所述的PECVD工艺的任何系统可以是有利的。本文所述的设备描述内容是说明性的，并且不应被解释或理解为限制本文所述的实施例的范围。
因为对于蚀刻深结构所必须的高蚀刻选择性，金属掺杂膜目前正被开发用于硬掩模(HM)应用。金属掺杂硬掩模膜的主要挑战之一是高粗糙度和大晶粒尺寸，这导致差的局部CDU蚀刻后和图案蚀刻问题，另一个问题是容易移除或“可剥离性(stripability)”。目前的硬掩模膜应用使用了本质上为非晶的碳基膜，但非晶碳基膜的蚀刻选择性不再足以满足日益严格的要求以及即将到来的节点的高深宽比蚀刻。为了实现此，正在开发金属基硬掩膜，因为金属基硬掩膜提供了必要的高蚀刻选择性。然而，金属基硬掩模膜具有自身的问题，包括粗糙度和可剥离性。无论用于制造膜的沉积工艺如何，都存在粗糙度和可剥离性的问题。因此，需要具有高蚀刻选择性以及低晶粒尺寸(光滑形貌)和高可剥离性的膜。
本公开内容的某些实施例提供一种可用于硬掩模应用中的小晶粒、光滑的碳化钨硼薄膜。刚沉积碳化钨硼硬掩模膜中钨的数量/百分比可能随应用而变化。计算膜中的钨掺入的原子百分比如下：((W/(W+B+C))％)。在本公开内容的各种实施例中，碳化钨硼硬掩模膜可包含至少30、35、40、45、50、55、60、65、70或75原子百分比的钨。碳化钨硼硬掩模膜可包含高达35、40、45、50、55、60、65、70、75或80原子百分比的钨。碳化钨硼硬掩模膜可包含约30至约80原子百分比的钨。碳化钨硼硬掩模膜可包含约50至约70原子百分比的钨。碳化钨硼硬掩模膜可包含约60至约70原子百分比的钨。计算膜中的碳掺入的原子百分比如下：((C/(W+B+C))％)。碳化钨硼硬掩模膜可包含至少10、15、20、25、30、35、40、45、50、55、60或65原子百分比的碳。碳化钨硼硬掩模膜可包含高达15、20、25、30、35、40、45、50、55、60、65或70原子百分比的碳。碳化钨硼硬掩模膜可包含约10至约70原子百分比的碳。碳化钨硼硬掩模膜可包含约10至约30原子百分比的碳。碳化钨硼硬掩模膜可包含约20至约30原子百分比的碳。计算膜中的硼掺入的原子百分比如下：((B/(W+B+C))％)。碳化钨硼硬掩模膜可包含至少2、5、10、15、20或25原子百分比的硼。碳化钨硼硬掩模膜可包含高达5、10、15、20、25或30原子百分比的硼。碳化钨硼硬掩模膜可包含约2至约30原子百分比的硼。碳化钨硼硬掩模膜可包含约10至约20原子百分比的硼。在使用氢作为前驱物的某些实施例中，碳化钨硼硬掩模膜可包含至少2、5、8、10或15原子百分比的氢。碳化钨硼硬掩模膜可包含高达5、8、10、15或20原子百分比的氢。碳化钨硼硬掩模膜可包含约2至约15原子百分比的氢。碳化钨硼硬掩模膜可包含约5至约10原子百分比的氢。
在本文所述的某些实施例中，碳化钨硼硬掩模膜的平均晶粒尺寸为
Figure BDA0002150623170000051
或更小(诸如，/>
Figure BDA0002150623170000052
或更小；/>
Figure BDA0002150623170000053
或更小；/>
Figure BDA0002150623170000054
或更小；在约/>
Figure BDA0002150623170000055
与/>
Figure BDA0002150623170000056
之间；或在约/>
Figure BDA0002150623170000057
与/>
Figure BDA0002150623170000058
之间)。在本文所述的某些实施例中，碳化钨硼硬掩模膜的图案蚀刻选择性为约22或更小(诸如，21或更小；20或更小；19或更小；或15或更小)。
图1描绘具有静电吸盘128的PECVD系统100的示意图，PECVD系统100可以用于实践本文所述的实施例。应该注意的是，尽管在本申请中描述了PECVD系统，但本公开内容的设备和方法可以应用于使用静电吸盘的任何合适的等离子体工艺。PECVD系统100通常包括支撑腔室盖104的腔室主体102，腔室盖104可通过铰链附接至腔室主体102。腔室主体102包括界定处理区域120的侧壁112和底壁116。腔室盖104可包括一个或多个气体分配系统108，气体分配系统108设置成穿过腔室盖104以将反应剂与清洁气体输送进入处理区域120。形成在侧壁112中且耦接至泵送系统164的圆周泵送沟道125配置用以从处理区域120排出气体并且控制处理区域120内的压力。两个通道122和124形成在底壁116中。静电吸盘的杆126穿过通道122。被配置成激活基板的升降杆161的棒130穿过通道124。
由陶瓷等制成的腔室衬里127设置在处理区域120中以保护侧壁112免受腐蚀处理环境。腔室衬里127可由形成在侧壁112中的凸部129来支撑。多个排气口131可形成在腔室衬里127上。多个排气口131被配置成将处理区域120连接至圆周泵送沟道125。
气体分配系统108被配置成输送反应剂和清洁气体且配置成通过腔室盖104来将气体输送进入处理区域120。气体分配系统108包括气体进气道140，气体进气道140将气体输送进入喷头组件142。喷头组件142由具有被配置在面板146中间的区隔板144的环形底板148组成。
冷却通道147形成在气体分配系统108的环形底板148中，以在操作期间对环形底板148进行冷却。冷却入口145将冷却剂流体(诸如水等)输送进冷却通道147。冷却剂流体通过冷却剂出口149离开冷却通道147。
腔室盖104具有匹配通道以从一个或多个气体入口163、168、169输送气体通过远程等离子体源162到达定位在腔室盖104的顶部上的气体入口歧管167。PECVD系统100可包括一个或多个液体输送源150和被配置成提供载气和/或前驱物气体的一个或多个气体源172。
静电吸盘128被配置成支撑和固持正在被处理的基板。在一个实施例中，静电吸盘128可包括至少一个电极123，电压被施加至所述至少一个电极123以将基板静电地固在静电吸盘128上。通过经由低通滤波器177连接至电极123的直流(DC)电源176来向电极123供电。静电吸盘128可以是单极的、双极的、三极的、DC、叉指型的、带状的(zonal)等等。[0032]在一个实施例中，静电吸盘128可移动地设置在处理区域120中并且由耦接至杆126的驱动系统103所驱动。静电吸盘128可包括加热元件(例如，电阻元件)以将定位在静电吸盘128上的基板加热到选定的工艺温度。或者，静电吸盘128可被外部加热元件(诸如，灯组件)加热。驱动系统103可包括线性致动器或电机和减速齿轮组件，以在处理区域120内降低或升高静电吸盘128。
RF源165通过阻抗匹配电路173耦接至喷头组件142。喷头组件142的面板146与可经由高通滤波器(诸如，电容器178)接地的电极123形成电容性等离子体发生器。RF源165将RF能量提供至喷头组件142以促进在喷头组件142的面板146与静电吸盘128之间产生电容性等离子体。因此，电极123提供RF源165的接地路径和来自DC电源176的电偏压这两者，以实现基板的静电夹持。
RF源165可包括高频射频(HFRF)电源(例如，13.56MHz RF发生器)和/或低频射频(LFRF)电源(例如，300-350kHz RF发生器)。LFRF电源提供低频生成和固定的匹配元素这两者。HFRF电源被设计用于与固定的匹配一起使用并且调节被输送到负载的功率，这消除了有关前向功率和反射功率的顾虑。
在某些实施例中，可在等离子体工艺过程中监测固定在静电吸盘128上的基板的性质。在某些实施例中，可在等离子体工艺过程中监测固定在静电吸盘128上的基板的平坦度。在一个实施例中，可通过测量其上固定有基板的静电吸盘128的特性来监测固定在静电吸盘128上的基板的平坦度。可由与面板146相连接的传感器174来测量静电吸盘128的特性。传感器174可为连接在面板146与阻抗匹配电路173之间的VI探针。在某些实施例中，由于面板146与电极123之间的电容受定位在面板146与电极123之间的基板121的平坦度影响，因此传感器174可经设计以测量面板146与电极123之间的电容。
如图1中所示，PECVD系统100可进一步包括系统控制器175。系统控制器175可被配置成计算并调整正在PECVD系统100中被处理的基板121的平坦度。在一个实施例中，系统控制器175可通过监测静电吸盘128的特性(例如，虚数阻抗)来计算基板121的平坦度或吸附状态。当虚数阻抗的测量值指示基板121的平坦度降低时，系统控制器175可通过调整DC电源176来增加吸附功率。在一个实施例中，可以由静电吸盘128的虚数阻抗的负增加来指示基板121的平坦度降低。
图2描绘根据本公开内容的一个实施例的在设置于基板上的膜堆叠上形成碳化钨硼硬掩模层的方法200的流程图。例如，可利用在膜堆叠上形成的硬掩模层来形成膜堆叠中的阶梯状结构。图3A至图3D为示出根据方法200的在设置于基板上的膜堆叠上形成硬掩模层的序列的示意性横截面图。图4描绘根据本公开内容的各种实施例的形成碳化钨硼硬掩模层的气流图400。
参照图4，在时间“区域1”期间形成籽晶层(例如，籽晶层310)(操作220)，在时间“区域2”期间形成过渡层(例如，过渡层311)(操作230)，并且在时间“区域3”期间形成块体硬掩模层(例如，块体硬掩模层312)(操作240)。如图4中所示，硼基前驱物气体由迹线G1来表示。碳基前驱物气体由迹线G2来表示。钨基前驱物气体由迹线G3来表示。氢气由迹线G4来表示。惰性气体(氩和氦)由迹线G5来表示。高频射频(HFRF)由迹线G6来表示。
虽然以下参照用于制造膜堆叠中的阶梯状结构以用于三维半导体器件的可在膜堆叠上形成的硬掩模层来描述方法200，但方法200也可以有利地用于其他器件制造应用中。方法200中描述的操作的时间间隔(T1、T2、T3等等)可为相同长度(T1＝T2＝T3＝T4＝……)、不同长度的气体开启和气体关闭(T1＝T3＝T5＝……＝T(奇数)，T2＝T4＝T6＝……＝T(偶数)，且T(奇数)＞或者＜T(偶数))，或者其他不同长度，包括逐渐增加/减少和随机。在某些实施例中，时间间隔的范围为0.1秒至150秒。
方法200在操作210处开始，将基板(诸如，图3A中所描绘的基板300)定位到处理腔室(诸如，图1中所描绘的PECVD系统100的处理腔室)中。基板300可定位在静电吸盘(例如，静电吸盘128)上。基板300可为硅基材料或根据需要的任何合适的绝缘材料或传导材料，在基板300上设置可用于在膜堆叠304中形成结构302(诸如，阶梯状结构)的膜堆叠304。
如图3A中所示的示例性实施例所示，基板300可具有基本上平坦的表面、不均匀的表面或在其上形成有结构的基本上平坦的表面。膜堆叠304形成在基板300上。在一个实施例中，膜堆叠304可用于形成前端或后端工艺中的栅极结构、触点结构或互连结构。可对于膜堆叠304执行方法200以在用于存储器结构(诸如，NAND结构)中的膜堆叠304中形成梯状结构。在一个实施例中，基板300的材料可为诸如以下项之类的材料：结晶硅(例如，Si<100.或Si<111.)、氧化硅、应变硅、硅锗、掺杂的或未掺杂的多晶硅、掺杂的或未掺杂的硅基板以及图案化的或非图案化的基板、绝缘体上硅(SOI)、掺杂碳的氧化硅、氮化硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石。基板300可具有各种尺寸，诸如200mm、300mm和450mm或其他直径基板以及矩形面板或方形面板。除非另有提及，否则本文所述的实施例和示例是在具有200mm直径、300mm直径或450mm直径基板的基板上进行的。在利用SO1结构用于基板300的实施例中，基板300可包括设置在硅结晶基板上的掩埋介电层。在本文所述的实施例中，基板300可为结晶硅基板。
在一个实施例中，设置在基板300上的膜堆叠304可具有多个垂直堆叠的层。膜堆叠304可包括多个对，所述多个对包括重复地形成在膜堆叠304中的第一层(示出为308a1、308a2、308a3、……、308an)与第二层(示出为308b1、308b2、308b3、……、308bn)。多个对包括交替的第一层(示出为308a1、308a2、308a3、……、308an)与第二层(图示为308b1、308b2、308b3、……、308bn)，所述交替的第一层与第二层重复地形成直到达到第一层与第二层的对的选择数量为止。
膜堆叠304可为半导体芯片(诸如，三维存储器芯片)的部分。虽然图3A至图3C中示出三个重复层的第一层(示出为308a1、308a2、308a3、……、308an)与第二层(示出为308b1、308b2、308b3、……、308bn)，但注意到可根据需要利用任何数量的重复的对的第一层与第二层。
在一个实施例中，膜堆叠304可用于形成用于三维存储器芯片的多个栅极结构。形成在膜堆叠304中的第一层308a1、308a2、308a3、……、308an可为第一介电层，并且第二层308b1、308b2、308b3、……、308bn可为第二介电层。可用以形成第一层308a1、308a2、308a3、……、308an与第二层308b1、308b2、308b3、……、308bn的合适的介电层包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、氮化钛、氧化物与氮化物的复合物、包夹氮化物层的至少一个或多个氧化物层和上述项的组合等。在某些实施例中，介电层可为介电常数大于4的高介电常数材料。高介电常数材料的合适的示例包括二氧化铪(HfO2)、二氧化锆(ZrO2)、氧化铪硅(HfSiO2)、氧化铪铝(HfAlO)、氧化锆硅(ZrSiO2)、二氧化钽(TaO2)、氧化铝、掺杂铝的二氧化铪、铋锶钛(BST)和铂锆钛(PZT)等等。
在一个特定实例中，第一层308a1、308a2、308a3、……、308an为氧化硅层，且第二层308b1、308b2、308b3、……、308bn为设置在第一层308a1、308a2、308a3、……、308an上的氮化硅层或多晶硅层。在一个实施例中，第一层308a1、308a2、308a3、……、308an的厚度可被控制在约
Figure BDA0002150623170000101
与约/>
Figure BDA0002150623170000102
之间，例如约/>
Figure BDA0002150623170000103
且第二层308b1、308b2、308b3、……、308bn的厚度可被控制在约/>
Figure BDA0002150623170000104
与约/>
Figure BDA0002150623170000105
之间，诸如约/>
Figure BDA0002150623170000106
膜堆叠304可具有在约/>
Figure BDA0002150623170000107
Figure BDA0002150623170000108
与约
Figure BDA0002150623170000109
之间的的总厚度。在一个实施例中，膜堆叠304的总厚度为约3微米至约10微米并且将随着技术进步而改变。
值得注意的是在基板300上存在或不存在膜堆叠304的情况下硬掩模层可形成在基板300的任何表面或任何部分上。
在操作220处，在将基板300传送至处理区域(诸如，图1中所描绘的PECVD系统100的处理区域120)之后，将籽晶层气体混合物供应至PECVD系统100中，以如图3B中所示的那样在膜堆叠304上沉积籽晶层310。籽晶层310可为任何合适的籽晶层。合适的籽晶层的示例包括但不限于碳化硼(BC)籽晶层、氮化硼(BN)籽晶层、氮化硼碳(BCN)籽晶层、氮化碳(CN)籽晶层、碳化硅(SiC)籽晶层、氮化硅(SiN)籽晶层、硼基籽晶层、碳籽晶层、氮化钛(TiN)籽晶层和硅化钨(WSi)籽晶层。在一个实施例中，通过图4的“区域1”中所描绘的工艺来形成籽晶层310。在一个实施例中，籽晶层310为碳化硼层。
在籽晶层310的沉积期间，用于在气体混合物中点燃并形成等离子体的工艺参数可经动态地控制或预设为预定流动速率，以促进沉积寻求膜性质和膜微结构的籽晶层310。籽晶层气体混合物包括用于沉积上述籽晶层的反应前驱物气体。用于沉积籽晶层的示例性反应前驱物气体包括硼基前驱物气体、碳基前驱物气体、氮基前驱物气体、硅基前驱物气体、钛基前驱物气体和钨基前驱物气体。
用于形成籽晶层310的合适的硼基前驱物气体包括但不限于三甲基硼烷((B(CH3)3)或TMB)、乙硼烷(B2H6)、三氟化硼(BF3)和三乙基硼烷((B(C2H5)3)或TEB)以及上述项的组合。硼基前驱物气体可为含硼气体混合物的一部分。示例性含硼气体混合物可包括5％B2H6/95％N2、5％B2H6/95％He、10％B2H6/90％He、5％B2H6/95％Ar、10％B2H6/90％Ar、5％B2H6/95％H2、10％B2H6/80％H2或20％B2H6/80％H2。构想到当使用不同浓度的含硼气体混合物时得到某些膜性质所需的流动速率可能相应地改变。
用于形成籽晶层的合适的碳基前驱物气体包括但不限于CH4、C2H2、C3H6、C4H8、C5H10等。用于形成籽晶层的合适的氮基前驱物气体包括但不限于氮气(N2)、NH3、N2O、NO2、NO、N2O4等。用于形成籽晶层的合适的含硅前驱物气体包括含硅烷前驱物气体，含硅烷前驱物气体包括但不限于硅烷(SiH4)、乙硅烷(Si2H6)、更高阶硅烷等。用于形成籽晶层的合适的含钨前驱物气体包括但不限于WF6、WCl6、W(CO)6等。用于形成籽晶层的合适的氢基前驱物气体包括但不限于H2、H2O、H2O2和上述项的组合。用于形成籽晶层的合适的惰性气体包括但不限于氩、氦或上述项的组合。
在一个实施例中，籽晶层气体混合物包括硼基前驱物气体、碳基前驱物气体、任选地氢基前驱物气体和任选地惰性气体。在一个实施例中，硼基前驱物气体为乙硼烷(B2H6)、碳基前驱物气体为丙烯(C3H6)，且任选的氢基前驱物气体为H2。在某些示例中，还可视需要而任选地在籽晶层气体混合物中供应惰性气体(诸如Ar或He)。
应当理解到，取决于所沉积的籽晶层的类型，以下描述中使用的硼基前驱物气体和碳基前驱物气体可以用氮基前驱物气体、硅基前驱物气体和钨基前驱物气体中的任一者来替代。在形成氮化硼籽晶层的某些实施例中，将使用氮基前驱物气体替代碳基前驱物气体。在形成氮化硼碳籽晶层的某些实施例中，氮基前驱物气体与硼基前驱物气体和碳基前驱物气体一起被包括。在形成氮化碳籽晶层的某些实施例中，使用氮基前驱物气体来代替硼基前驱物气体。在形成碳化硅籽晶层的某些实施例中，使用硅基前驱物气体来代替硼基前驱物气体。在形成硅化钨籽晶层的某些实施例中，使用钨基前驱物气体来代替硼基前驱物气体且使用硅基前驱物气体来代替碳基前驱物气体。
在一个实施例中，在操作220处被供应以用于形成籽晶层310的硼基前驱物气体被控制在约100sccm与约5000sccm之间(例如，约1000sccm与约3000sccm之间；约2000sccm与约2500sccm之间)持续2秒与约30秒之间。在一个实施例中，实施例中，在操作220处被供应以用于形成籽晶层310的碳基前驱物气流被控制在10sccm与约1000sccm之间(例如，约20sccm与约100sccm之间；约50sccm与约80sccm之间)持续2秒与约30秒之间。或者，籽晶层气体混合物中所供应的前驱物可被控制而使碳基前驱物比上硼基前驱物的比率在约1∶10与约1∶50之间。在一个实施例中，在操作220处被供应以用于形成籽晶层310的氢基前驱物气流被控制在1000sccm与约5000sccm之间(例如，约2000sccm与约4000sccm之间；约3000sccm与约3500sccm之间)持续2秒与约30秒之间。在一个实施例中，在操作220处被供应以用于形成籽晶层310的惰性气流被控制在500sccm与约6000sccm之间(例如，约2000sccm与约5000sccm之间；约3000sccm与约4000sccm之间)持续2秒与约30秒之间。
在籽晶层310的沉积期间，可在工艺期间调节多个工艺参数。在适于处理300mm基板的一个实施例中，工艺压力可维持在约0.1托至约80托，例如约1托至约20托。在适于处理300mm基板的一个实施例中，工艺压力可在工艺期间增加、在工艺期间降低或在工艺期间在低压与高压之间循环。在籽晶层气体混合物中供应在约100瓦与约1000瓦之间的RF源功率。可在籽晶层气体混合物中任选地供应在约0瓦与约500瓦之间的RF偏压功率。在一个实施例中，RF源功率为高频RF源功率。在一个实施例中，高频RF源功率从第一预定时间点“T1”的0瓦斜增至第二预定时间点“T2”的约500瓦。基板与喷头之间的间隔可被控制在约200密尔至约1000密尔。沉积工艺的基板温度维持在约300摄氏度与约900摄氏度之间，例如约400摄氏度与约480摄氏度之间。可以用等离子体、不用等离子体或部分地用等离子体来执行籽晶层的沉积。
在一个实施例中，在籽晶层沉积气体混合物中供应的硼基前驱物气体(示出为图4中的迹线G1)(诸如为例如B2H6)、碳基前驱物气体(示出为图4中的迹线G2)(诸如为例如C3H6)、任选的氢基前驱物气体(示出为图4中的迹线G4)、任选的惰性气体(示出为图4中的迹线G5)可在图4的硬掩模层沉积工艺期间的第一预定时间点“T1”至第二预定时间点“T2”以预设的流动速率(例如，预定流动值)供应。作为一个示例，值得注意的是图4中的迹线G2描绘出使碳基前驱物气体以小于硼基前驱物气体的流动速率(诸如，迹线G1)的速率流动。在又另一实例中，可以以大于硼基前驱物气体的流动速率(诸如，迹线G1所示)的流动速率来供应碳基前驱物气体的流动速率。在时间区域1的时间段中，硼基前驱物气体的气流(示出为迹线G1)、碳基前驱物气体的气流(示出为迹线G2)、氢基前驱物气体的气流(示出为迹线G4)、惰性气体的气流(示出为迹线G5)在操作220期间形成籽晶层310时保持稳定直到籽晶层310到达预定厚度为止。在一个实施例中，籽晶层310的厚度在约
Figure BDA0002150623170000131
与约/>
Figure BDA0002150623170000132
之间(约
Figure BDA0002150623170000133
与约/>
Figure BDA0002150623170000134
Figure BDA0002150623170000135
之间；或约/>
Figure BDA0002150623170000136
与约/>
Figure BDA0002150623170000137
之间)。
在一个实施例中，吸附电压被施加到静电吸盘以将基板300夹持到静电吸盘128。在将基板300定位在静电吸盘128的顶表面上的实施例中，顶表面在处理期间提供支撑并夹持基板300。通过电极123向基板300提供电偏压，电极123可与向电极123提供偏置电压的电源系统处于电连通状态。在一个实施例中，吸附电压在约10伏特与约3000伏特之间。在一个实施例中，吸附电压在约100伏特与约2000伏特之间。在一个实施例中，吸附电压在约200伏特与约1000伏特之间。
虽然图4的时间区域1中的籽晶层310的沉积气体被描绘为具有稳定的流动速率，但在某些实施例中，气体流动速率在籽晶层310的形成期间可变化。
在操作230处，在膜堆叠304上形成籽晶层310后，将第二气体混合物(诸如，过渡气体混合物)供应至基板表面。在一个实施例中，在操作230期间维持在操作220中供应的吸附电压。可动态地控制过渡气体混合物中供应的处理气体，以促进在完成过渡气体混合物的供应之后将籽晶层气体混合物过渡到在操作240处执行的主要沉积气体混合物。在籽晶层310达到所寻求的厚度之后，在过渡气体混合物中，可以改变硼基前驱物气体比上碳基前驱物气体的比率。过渡气体混合物可包括来自操作220的籽晶层气体混合物的至少斜减或节流下来的碳基前驱物气体以及硼基前驱物气体、任选的氢基前驱物气体和惰性气体的持续稳定的气流。除了来自籽晶层气体混合物的斜减或节流下来的碳基前驱物气体混合物以及稳定流动的硼基前驱物气体混合物以外，在操作230处在过渡气体混合物中新引入钨基前驱物气体。合适的钨基前驱物气体包括但不限于WF6、WC、W(CO)6或任何合适的卤化钨气体(诸如WXn，其中X为包括F、Cl、Br和I的卤素物质，并且n为1与6之间的整数)、有机金属钨前驱物以及上述项的组合。在一个示例中，过渡气体混合物中供应的钨基前驱物气体为WF6。
值得注意的是本文所使用的词汇“斜增”意指在第一时间设定点至第二时间设定点的预定时间段内以所寻求的斜增速率来逐渐地提高工艺参数。本文所使用的词汇“斜增”不是由节流阀或其他阀门打开和关闭的动作引起的突然变化。
在操作230中，在操作240处(例如，图4的区域3)供应主要沉积气体混合物之前，过渡来自在操作220处(例如，图4的区域1)的籽晶层气体混合物的气体供应，操作240将稍后描述于下文中。如图3C中所示，供应的过渡气体混合物在籽晶层310上沉积过渡层311。形成在籽晶层310上的过渡层311可以具有随着过渡层311的生长而变化的原子浓度的梯度膜结构。据信，过渡气体混合物中的钨基前驱物气流的斜增和碳基前驱物气流的减少增加了沉积膜内的钨原子浓度同时均匀地降低碳原子浓度，因此有助于将钨原子粘附和分布在基板表面上以与硼原子(例如，持续供应于气体混合物中)反应而具有期望的膜性质和低缺陷密度。进一步地，据信，过渡气体混合物中钨基前驱物气流的逐渐斜增和碳基前驱物气流的减少可提供平滑过渡、较佳粘附和微结构控制。随着钨基前驱物气流逐渐地斜增且碳基前驱物气流减少，基板上形成的过渡层311可为梯度碳化钨硼(WBC)层，所述梯度碳化钨硼(WBC)层在接近基板表面处具有较高的碳浓度(例如，较低的钨浓度)且随着过渡层311的厚度增加而具有较低的碳浓度(例如，较高的钨浓度)。过渡气体混合物中供应的气体可动态地且持续地变化并被调整以允许过渡层311提供具有不同膜性质的平滑过渡(例如，从BC籽晶层到后续在操作240中的主要沉积工艺中形成的WBC块体层)。在基板表面上形成的具有低缺陷密度的硼、钨和碳原子的均匀附着为后续原子在其上成核提供了良好的成核位点，以促进对晶粒结构、晶粒尺寸和低膜粗糙度的追求。如有需要，可将过渡气体混合物中供应的硼基前驱物气流保持稳定并斜增钨基前驱物气体以及减少碳基前驱物气流以形成具有所寻求的梯度膜结合结构的过渡层311以为在操作240处的主要沉积工艺进行准备。
在将过渡气体混合物供应进入处理腔室时，示出为迹线G3的钨基前驱物气体可在从第二预定时间点“T2”至第三预定时间点“T3”的时间区域2中逐渐地斜增。在时间区域2所示的时间段期间，示出为气体迹线G1的硼基前驱物气体的流动保持稳定。在时间区域2所示的时间段过程中，示出为气体迹线G2的碳基前驱物气体的流动在第二预定时间点“T2”降低且在时间区域2期间保持稳定。在时间区域2期间，示出为气体迹线G4的氢基前驱物气体的流动和示出为气体迹线G5的惰性基气体的流动可保持稳定。
在一个实施例中，如图4中所示，操作230处供应的碳基前驱物气体的流动速率可在约5sccm与约500sccm之间。操作230处供应的钨基前驱物气体的斜增速率可在约0sccm与约500sccm之间，直到供应至处理腔室的钨基前驱物气体已经到达第三预定时间点“T3”的预定气体流动速率为止。操作230处供应用于形成过渡层311的硼基前驱物气流保持在100sccm与约5000sccm之间的稳定流动速率下。
在过渡层311的沉积期间，可在工艺期间调节多个工艺参数。在一个适于处理300mm基板的实施例中，工艺压力可维持在约0.1托至约80托，例如约1托至约20托。在籽晶层气体混合物中供应约100瓦与约1500瓦之间的RF源功率。在一个实施例中，RF源功率为高频RF源功率。在一个实施例中，高频RF源功率从第二预定时间点“T2”的500瓦斜增至第三预定时间点“T3”的约1400瓦。在过渡气体混合物中可任选地供应在约0瓦与约500瓦之间的RF偏压功率。可用等离子体、不用等离子体或部分地用等离子体来执行过渡层的沉积。基板与喷头之间的间隔可控制在约200密尔至约1000密尔。沉积工艺的基板温度维持在约300摄氏度与约900摄氏度之间，诸如约480摄氏度之间。
在操作240处，在过渡气体混合物流动之后，可将第三气体混合物(诸如，主要沉积气体混合物)供应到处理腔室中以如图3D中所示的那样在过渡层311上形成块体硬掩模层312。因此，膜堆叠304上形成的总体硬掩模层314总的来说包括籽晶层310、过渡层311和块体硬掩模层312。在某些实施例中，用于形成块体硬掩模层312的前驱物的气体流动速率在形成工艺期间有所变化从而提高了块体硬掩模层312中的缺陷密度。这种块体硬掩模层中的提高的缺陷密度提高了后续层的沉积期间块体硬掩模层312中捕获的氟的量，这促进界面粘附至下方的膜堆叠304。
当进入操作240的时间区域3时，如图4中所示，由于钨基前驱物气体(例如，气体迹线G3)已经达到预定的流动速率，因此被控制用于沉积块体硬掩模层312的钨基前驱物气体的流动速率可保持稳定。当气体混合物从过渡气体混合物转换至主要沉积气体混合物时，硼基前驱物气体的流动速率(例如，气体迹线G1)、碳基前驱物气体的流动速率(例如，气体迹线G2)、钨基前驱物的流动速率(例如，气体迹线G3)、氢基前驱物的流动速率(例如，气体迹线G4)和惰性气体的流动速率(例如，气体迹线G5)可保持稳定。可从第三预定时间点“T3”至第四预定时间点“T4”供应主要沉积气体混合物。在一个示例中，主要沉积工艺可执行持续约10秒与约400秒之间(诸如，约100秒与约200秒之间；或约100秒与约150秒之间)以形成总体硬掩模层314。在一个实施例中，总体硬掩模层314的厚度在约20nm与约1000nm之间(例如，约300nm与约800nm之间；或约400nm与约700nm之间)。
在一个示例中，主要沉积气体混合物中供应的气体至少包括钨基前驱物气体、硼基前驱物气体和碳基前驱物气体。可依需要任选地在主要沉积气体混合物中供应氢基前驱物气体。可依需要任选地在主要沉积气体混合物中供应惰性气体。在一个示例中，主要沉积气体混合物中供应的气体包括WF6、B2H6、C3H6与H2。在某些实例中，也可依需要任选地在主要沉积气体混合物中供应惰性气体(诸如，Ar或He)。在这样的示例中，膜堆叠304上形成的块体硬掩模层312为碳化钨硼(WBC)层。
在某些实施例中，在稳定速率下形成块体硬掩模层312以维持块体硬掩模层312具有低缺陷密度同时从过渡层311桥接。在一个实施例中，在操作240处供应用于形成块体硬掩模层312的钨基前驱物气体被控制在约50sccm与约500sccm之间。在一个实施例中，在操作240处供应用于形成块体硬掩模层312的碳基前驱物气流被控制在10sccm与约1000sccm之间。在一个实施例中，在操作240处供应用于形成块体硬掩模层312的硼基前驱物气流控制在100sccm与约5000sccm之间。在一个实施例中，在操作240处供应用于形成块体硬掩模层312的氢基前驱物气流控制在1000sccm与约5000sccm之间。在一个实施例中，在操作240处供应用于形成块体硬掩模层312的惰性气流控制在500sccm与约6000sccm之间。
在块体硬掩模层312的沉积期间，可以调节多个工艺参数。在适于处理300mm基板的一个实施例中，工艺压力可以维持在约0.1托至约80托，例如约1托至约20托。在主要沉积气体混合物中供应约1000瓦与约2000瓦之间的RF源功率。在一个实施例中，RF源功率为高频RF源功率。在一个实施例中，高频RF源功率从第三预定时间点“T3”至第四预定时间点“T4”维持在约1400瓦。可在主要沉积气体混合物中任选地供应约0瓦与约500瓦之间的RF偏压功率。可用等离子体、不用等离子体或部分地用等离子体来执行块体硬掩模层的沉积。基板与喷头之间的间隔可控制在约200密尔至约1000密尔。沉积工艺的基板温度维持在约300摄氏度与约900摄氏度之间，例如约400摄氏度与约480摄氏度之间。
值得注意的是可通过调整操作240处的主要沉积工艺期间提供的RF偏压功率来调整块体硬掩模层312的应力水平。当以更高的水平提供RF偏压功率时，可得到块体硬掩模层312的更为压缩的膜。相反地，以较低水平提供RF偏压功率，可得到块体硬掩模层312的更为拉伸的膜。
在某些实施例中，可通过应用LFRF功率来调整总体硬掩模层314的应力水平。在一个实施例中，在氩气存在的情况下可以通过应用350瓦LF(350kHz)来调节膜应力，其中氩气离子轰击膜并且有效地减小膜的应力。可以在过渡层311的形成期间、块体硬掩模层312的形成期间或过渡层311和块体硬掩模层312两者的形成期间应用LFRF功率。
在一个示例中，总体硬掩模层314(包括籽晶层310、过渡层311和块体硬掩模层312)可经组合而具有约-100MPa与约+1000MPa之间的应力范围。据信总体硬掩模层314中形成的籽晶层310和过渡层311可帮助提供平滑的膜结构过渡以及提供至基板表面的良好的粘附。总体硬掩模层314中形成的平滑膜结构过渡(例如，主要来自于过渡层311)可帮助维持总体硬掩模层314具有最小的表面粗糙度，诸如小于2nm Ra的表面粗糙度。此外，还可控制总体硬掩模层314的晶粒尺寸(例如，小于
Figure BDA0002150623170000181
的晶粒尺寸)以提供良好的蚀刻选择性以在蚀刻/图案化工艺期间作为掩模层。
在基板上形成总体硬掩模层314之后，解吸附基板。关闭吸附电压。关闭反应气体并且任选地将反应气体从处理腔室清除。在一个实施例中，操作期间降低RF功率(例如，～200W)。任选地，系统控制器175监测阻抗变化以确定静电电荷是否通过RF路径消散至接地。一旦从静电吸盘解吸附基板，则从处理腔室清除残余气体。处理腔室被抽空，且将基板向上移动至升降杆上并移出腔室。
在基板上形成总体硬掩模层314之后，总体硬掩模层314可在蚀刻工艺中被利用作为图案化掩模以形成三维结构，诸如阶梯状结构。
可利用标准光刻胶图案化技术来图案化总体硬掩模层314。可以在总体硬掩模层314上形成图案化光刻胶(未示出)。总体硬掩模层314可以被蚀刻为与图案化光刻胶层相对应的图案，随后将图案蚀刻到基板中。可将材料沉积到基板的被蚀刻的部分中。可以利用包括过氧化氢和硫酸的溶液来移除总体硬掩模层314。包括过氧化氢和硫酸的一个示例性溶液被称为食人鱼(Piranha)溶液或食人鱼(Piranha)蚀刻。还可以利用包括氧和卤素(例如，氟或氯)的蚀刻化学物质(例如，Cl2/O2、CF4/O2、Cl2/O2/CF4)来移除总体硬掩模层314。可通过化学机械研磨(CMP)工艺来移除总体硬掩模层314。
示例：
提供以下非限制性示例来进一步描述本文所述的实施例。然而，示例不旨在包括全部且不旨在限制本文所述的实施例的范围。在一个示例中，通过在400摄氏度和1400W RF(13.56MHz)功率下以Ar与He作为稀释气体并利用用于粘附和过渡斜变(ramp)的碳化硼(诸如，B2H6和C3H6)胶粘层来利用WF6+C3H6+B2H6+H2在PECVD反应器中粘附制造碳化钨硼硬掩模膜。在一个示例中，碳化钨硼硬掩模膜的成分为72原子％的钨、8原子％的硼和20原子％的碳。在另一个示例中，碳化钨硼硬掩模膜的成分为60原子％的钨、20原子％的硼和20原子％的碳。在主要沉积之前，通过在500瓦HFRF功率下流动B2H6、H2和C3H6来沉积非晶碳化硼的籽晶层。籽晶层沉积接着为过渡/逐渐变化层，其中WF6流动斜增且HFRF从约500瓦斜变至约1400瓦。此斜变层有助于膜粘附。可通过使用350瓦LFRF(例如，350kHz)来调整膜应力，其中氩稀释气体离子轰击膜并有效地减少膜的应力。可调整LFRF功率以独立地调整应力而不影响其他参数(诸如，沉积速率、粗糙度和粘附)。
图5A描绘根据本公开内容的一个或多个实施例形成的碳化钨硼硬掩模层的横截面的扫描电子显微(SEM)相片。图5B描绘根据本公开内容的一个或多个实施例形成的碳化钨硼硬掩模层的倾斜视角的扫描电子显微(SEM)相片。碳化钨硼硬掩模层包括72原子％的钨、8原子％的硼和20原子％的碳。
图6为展示根据本公开内容的一个或多个实施例形成在氧化物上的
Figure BDA0002150623170000191
碳化钨硼膜的粗糙度的扫描电子显微(SEM)相片。碳化钨硼硬掩模层包括72原子％的钨、8原子％的硼和20原子％的碳。碳化钨硼膜展示1.130纳米的图像Rms(Rq)、0.899纳米的图像Ra和9.780纳米的图像Rmax。
图7为展示根据本文所述实施例形成的碳化钨硼覆盖膜的蚀刻选择性以及其他现有技术硬掩模膜的蚀刻选择性的曲线图。
简而言之，本公开内容的某些优点提供形成可用于制造半导体器件的碳化钨硼硬掩模层的工艺。硬掩模层可包括籽晶层、过渡层和块体硬掩模层，其提供具有低表面粗糙度和高界面粘附的结合结构。在某些实施例中，碳化钨硼硬掩模层相较于其他硬掩模膜具有较小的晶粒尺寸和较大的蚀刻选择性并且碳化钨硼硬掩模层的图案蚀刻选择性接近纯钨的图案蚀刻选择性，同时避免与其他金属硬掩模相关的晶粒尺寸和粗糙度问题。具有期望的坚固膜性质和蚀刻选择性的碳化钨硼硬掩模层，在用于半导体器件的三维堆叠的应用中可取得在膜堆叠中形成的所得到的结构的改进的尺寸和分布控制并可增强芯片器件的电性能。
在介绍本公开内容的元件或示例性方面或(一个或多个)实施例时，冠词“一”、“该”和“所述”旨在意指存在一个或多个元件。
术语“包括”、“包含”和“具有”旨在为包括式的且意指有可能存在所列元件以外的额外的元件。
虽然上文针对本公开内容的实施例，但可在不背离公开内容的基本范围下设计出本公开内容的其他和进一步实施例，且公开内容的范围由所附权利要求来确定。

Claims (20)

1.一种在基板上形成硬掩模层的方法，包括以下步骤：
通过在处理腔室中供应籽晶层气体混合物来在基板上形成籽晶层；
通过在所述处理腔室中供应过渡层气体混合物来在所述籽晶层上形成过渡层，所述过渡层包括钨、硼和碳；以及
通过在所述处理腔室中供应主要沉积气体混合物来在所述过渡层上形成块体硬掩模层，所述块体硬掩模层包括钨、硼和碳。
2.如权利要求1所述的方法，其中所述过渡层气体混合物至少包括硼基前驱物气体、碳基前驱物气体以及钨基前驱物气体。
3.如权利要求2所述的方法，其中所述主要沉积气体混合物包括所述硼基前驱物气体、所述碳基前驱物气体以及所述钨基前驱物气体。
4.如权利要求3所述的方法，其中所述籽晶层气体混合物至少包括所述硼基前驱物气体以及所述碳基前驱物气体。
5.如权利要求3所述的方法，其中所述硼基前驱物气体为B2H6，所述碳基前驱物气体为C3H6，并且所述钨基前驱物气体为WF6。
6.如权利要求2所述的方法，其中通过减少所述碳基前驱物气体的气体流动速率同时维持所述硼基前驱物气体的稳定气体流动速率来将所述过渡层气体混合物供应至所述处理腔室。
7.如权利要求6所述的方法，其中通过斜增所述钨基前驱物气体的气体流动速率来将所述过渡层气体混合物供应至所述处理腔室。
8.如权利要求7所述的方法，其中通过稳定地供应所述硼基前驱物气体、所述碳基前驱物气体以及所述钨基前驱物气体来将所述主要沉积气体混合物供应至所述处理腔室。
9.如权利要求8所述的方法，进一步包括以下步骤：在形成所述籽晶层、形成所述过渡层以及形成所述块体硬掩模层的同时，将氢基前驱物气体供应到所述处理腔室中。
10.如权利要求9所述的方法，其中将所述氢基前驱物气体供应到所述处理腔室中的步骤包括以下步骤：将氢基前驱物气体稳定地供应到所述处理腔室中。
11.如权利要求1所述的方法，进一步包括以下步骤：
在形成所述籽晶层以及形成所述过渡层的同时，斜变高频RF功率；以及
在形成所述块体硬掩模层的同时，稳定地供应所述高频RF功率。
12.如权利要求1所述的方法，进一步包括以下步骤：在形成所述过渡层以及形成所述块体硬掩模层的同时，供应低频RF功率。
13.如权利要求12所述的方法，进一步包括以下步骤：在供应所述低频RF功率的同时，将偏压施加至所述基板。
14.如权利要求1所述的方法，其中所述籽晶层从以下项中选择：碳化硼(BC)籽晶层、氮化硼(BN)籽晶层、氮化硼碳(BCN)籽晶层、氮化碳(CN)籽晶层、碳化硅(SiC)籽晶层、氮化硅(SiN)籽晶层、硼基籽晶层、碳籽晶层、氮化钛(TiN)籽晶层或者硅化钨(WSi)籽晶层。
15.一种形成硬掩模层的方法，包括以下步骤：
将气体混合物供应至基板的表面上以在所述基板上形成籽晶层，所述气体混合物至少包括硼基前驱物气体和碳基前驱物气体，所述基板设置在处理腔室中；
斜降所述碳基前驱物气体且斜升所述气体混合物中供应的钨基前驱物气体，同时维持所述硼基前驱物气体稳定流动到所述处理腔室中，以在所述籽晶层上形成过渡层；以及
在所述气体混合物中持续供应所述钨基前驱物气体直到所述钨基前驱物气体达到预定流动速率，并维持所述钨基前驱物气体在稳定的预定流动速率下，以形成块体硬掩模层。
16.如权利要求15所述的方法，其中所述籽晶层为碳化硼层，所述过渡层为梯度碳化钨硼层，并且所述块体硬掩模层为碳化钨硼层。
17.如权利要求15所述的方法，进一步包括以下步骤：
在形成所述籽晶层以及形成所述过渡层的同时，斜变高频RF功率；以及
在形成所述块体硬掩模层的同时，稳定地供应所述高频RF功率。
18.一种硬掩模层，包括：
籽晶层、过渡层以及块体硬掩模层，所述块体硬掩模层设置在所述过渡层上，其中所述籽晶层为碳化硼层，所述过渡层为梯度碳化钨硼层，并且所述块体硬掩模层为碳化钨硼层。
19.如权利要求18所述的硬掩模层，其中所述硬掩模层包括50至70原子百分比的钨、10至30原子百分比的碳以及10至20原子百分比的硼。
20.如权利要求18所述的硬掩模层，其中所述硬掩模层具有梯度膜结构。
CN201880009510.1A 2017-02-01 2018-01-10 用于硬掩模应用的硼掺杂碳化钨 Active CN110249410B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762453288P 2017-02-01 2017-02-01
US62/453,288 2017-02-01
PCT/US2018/013099 WO2018144198A1 (en) 2017-02-01 2018-01-10 Boron doped tungsten carbide for hardmask applications

Publications (2)

Publication Number Publication Date
CN110249410A CN110249410A (zh) 2019-09-17
CN110249410B true CN110249410B (zh) 2023-07-04

Family

ID=62980183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009510.1A Active CN110249410B (zh) 2017-02-01 2018-01-10 用于硬掩模应用的硼掺杂碳化钨

Country Status (6)

Country Link
US (1) US10403502B2 (zh)
JP (1) JP7229929B2 (zh)
KR (1) KR102557334B1 (zh)
CN (1) CN110249410B (zh)
TW (1) TWI749165B (zh)
WO (1) WO2018144198A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035869A (ja) * 2018-08-29 2020-03-05 キオクシア株式会社 マスク材、および半導体装置の製造方法
CN114901859B (zh) * 2019-11-01 2024-10-18 应用材料公司 减少缺陷的沉积工艺
US12027366B2 (en) * 2019-11-12 2024-07-02 Applied Materials, Inc. Reduced hydrogen deposition processes
US20210159048A1 (en) * 2019-11-25 2021-05-27 Applied Materials, Inc. Dual rf for controllable film deposition
KR20220012474A (ko) 2020-07-22 2022-02-04 주식회사 원익아이피에스 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
JPWO2022124334A1 (zh) * 2020-12-10 2022-06-16
US20220293416A1 (en) * 2021-03-12 2022-09-15 Applied Materials, Inc. Systems and methods for improved carbon adhesion
US12077852B2 (en) * 2021-04-26 2024-09-03 Applied Materials, Inc. Metal-doped boron films
WO2024006088A1 (en) * 2022-06-27 2024-01-04 Lam Research Corporation Integrated high aspect ratio etching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189709A (zh) * 2005-06-01 2008-05-28 朗姆研究公司 具有降低的蚀刻率微负载的钨硅化物蚀刻处理
CN102017081A (zh) * 2008-04-04 2011-04-13 应用材料股份有限公司 氮化硼与硼-氮化物衍生材料的沉积方法
CN102097364A (zh) * 2009-12-04 2011-06-15 诺发系统有限公司 硬掩模材料

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015550A1 (en) 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
US5821169A (en) 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
US6958295B1 (en) * 1998-01-20 2005-10-25 Tegal Corporation Method for using a hard mask for critical dimension growth containment
US6198616B1 (en) 1998-04-03 2001-03-06 Applied Materials, Inc. Method and apparatus for supplying a chucking voltage to an electrostatic chuck within a semiconductor wafer processing system
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6893938B2 (en) * 2003-04-21 2005-05-17 Infineon Technologies Ag STI formation for vertical and planar transistors
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US7365014B2 (en) * 2004-01-30 2008-04-29 Applied Materials, Inc. Reticle fabrication using a removable hard mask
JP4879159B2 (ja) 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのｃｖｄプロセス
US7079740B2 (en) * 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
KR100568257B1 (ko) 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
KR100669141B1 (ko) 2005-01-17 2007-01-15 삼성전자주식회사 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법
KR100669107B1 (ko) 2005-07-11 2007-01-16 삼성전자주식회사 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법
KR100735520B1 (ko) 2005-09-23 2007-07-04 삼성전자주식회사 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
KR20070047624A (ko) * 2005-11-02 2007-05-07 주성엔지니어링(주) 박막 패턴 형성 방법
US8110493B1 (en) 2005-12-23 2012-02-07 Novellus Systems, Inc. Pulsed PECVD method for modulating hydrogen content in hard mask
KR100713925B1 (ko) 2005-12-28 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7728503B2 (en) 2006-03-29 2010-06-01 Ricoh Company, Ltd. Electron emission element, charging device, process cartridge, and image forming apparatus
KR100808056B1 (ko) * 2006-12-27 2008-02-28 주식회사 하이닉스반도체 하드마스크를 이용한 패턴 형성 방법
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
KR100939777B1 (ko) 2007-11-30 2010-01-29 주식회사 하이닉스반도체 텅스텐막 형성방법 및 이를 이용한 반도체 소자의 배선형성방법
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
KR101566925B1 (ko) 2010-01-29 2015-11-16 삼성전자주식회사 반도체소자의 제조방법
JP5621735B2 (ja) * 2010-09-03 2014-11-12 信越化学工業株式会社 パターン形成方法及び化学増幅ポジ型レジスト材料
TW201216331A (en) 2010-10-05 2012-04-16 Applied Materials Inc Ultra high selectivity doped amorphous carbon strippable hardmask development and integration
US9281207B2 (en) * 2011-02-28 2016-03-08 Inpria Corporation Solution processible hardmasks for high resolution lithography
JP2012204456A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置の製造方法
US8647989B2 (en) * 2011-04-15 2014-02-11 United Microelectronics Corp. Method of forming opening on semiconductor substrate
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US9040421B2 (en) 2013-05-03 2015-05-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved contact structures
US8927442B1 (en) * 2013-07-25 2015-01-06 International Business Machines Corporation SiCOH hardmask with graded transition layers
US9018103B2 (en) * 2013-09-26 2015-04-28 Lam Research Corporation High aspect ratio etch with combination mask
KR102311036B1 (ko) * 2014-01-08 2021-10-07 어플라이드 머티어리얼스, 인코포레이티드 비정질 탄소 막들 내로의 이온 주입에 의한 고 에칭 선택성 하드마스크 재료의 개발
JP5852151B2 (ja) 2014-02-12 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
CN105097704B (zh) * 2014-05-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 闪存器件及其形成方法
US9624577B2 (en) * 2014-07-22 2017-04-18 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
US9938616B2 (en) * 2014-07-29 2018-04-10 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films
US10403535B2 (en) 2014-08-15 2019-09-03 Applied Materials, Inc. Method and apparatus of processing wafers with compressive or tensile stress at elevated temperatures in a plasma enhanced chemical vapor deposition system
US9184060B1 (en) 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
US9520295B2 (en) * 2015-02-03 2016-12-13 Lam Research Corporation Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems
US9875890B2 (en) 2015-03-24 2018-01-23 Lam Research Corporation Deposition of metal dielectric film for hardmasks
JP6489951B2 (ja) * 2015-06-12 2019-03-27 東芝メモリ株式会社 半導体装置の製造方法
TWI720106B (zh) * 2016-01-16 2021-03-01 美商應用材料股份有限公司 Pecvd含鎢硬遮罩膜及製造方法
TWI680496B (zh) * 2016-09-13 2019-12-21 美商應用材料股份有限公司 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積
JP2018098287A (ja) 2016-12-09 2018-06-21 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189709A (zh) * 2005-06-01 2008-05-28 朗姆研究公司 具有降低的蚀刻率微负载的钨硅化物蚀刻处理
CN102017081A (zh) * 2008-04-04 2011-04-13 应用材料股份有限公司 氮化硼与硼-氮化物衍生材料的沉积方法
CN102097364A (zh) * 2009-12-04 2011-06-15 诺发系统有限公司 硬掩模材料

Also Published As

Publication number Publication date
TW201841214A (zh) 2018-11-16
US20180218902A1 (en) 2018-08-02
KR20190105111A (ko) 2019-09-11
JP2020507922A (ja) 2020-03-12
WO2018144198A1 (en) 2018-08-09
US10403502B2 (en) 2019-09-03
JP7229929B2 (ja) 2023-02-28
KR102557334B1 (ko) 2023-07-18
CN110249410A (zh) 2019-09-17
TWI749165B (zh) 2021-12-11

Similar Documents

Publication Publication Date Title
CN110249410B (zh) 用于硬掩模应用的硼掺杂碳化钨
CN109690736B (zh) 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积
CN109643639B (zh) 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺
WO2018226370A1 (en) High-density low temperature carbon films for hardmask and other patterning applications
CN112437971B (zh) 低温高品质的介电膜
JP7471492B2 (ja) 炭化タングステン膜の接着性及び欠陥を改善する技法
JP2024096717A (ja) パターニング応用のための高密度炭素膜
US11894230B2 (en) Tribological properties of diamond films
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
WO2022087054A1 (en) Depositing low roughness diamond films
TW202321508A (zh) 沉積氮化硼膜之循環沉積方法以及包含氮化硼膜的結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant