JP2020035869A - マスク材、および半導体装置の製造方法 - Google Patents

マスク材、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020035869A
JP2020035869A JP2018160545A JP2018160545A JP2020035869A JP 2020035869 A JP2020035869 A JP 2020035869A JP 2018160545 A JP2018160545 A JP 2018160545A JP 2018160545 A JP2018160545 A JP 2018160545A JP 2020035869 A JP2020035869 A JP 2020035869A
Authority
JP
Japan
Prior art keywords
mask material
film
region
boron
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018160545A
Other languages
English (en)
Inventor
雄也 松原
Yuya Matsubara
雄也 松原
政幸 北村
Masayuki Kitamura
政幸 北村
坂田　敦子
Atsuko Sakata
敦子 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018160545A priority Critical patent/JP2020035869A/ja
Priority to US16/283,570 priority patent/US11177135B2/en
Publication of JP2020035869A publication Critical patent/JP2020035869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】被加工膜との密着性を高めることが可能なマスク材を提供する。【解決手段】一実施形態に係るマスク材は、タングステン（Ｗ）、ホウ素（Ｂ）、および炭素（Ｃ）を含む。このマスク材は、被加工膜に接触し、ホウ素および炭素の組成比がタングステンの組成比よりも高い第１部分と、タングステンの組成比が炭素およびホウ素の組成比よりも高い第２部分と、を備える。【選択図】図１

Description

本発明の実施形態は、マスク材、および半導体装置の製造方法に関する。
半導体装置の製造工程には、シリコンを含む被加工膜を加工する工程がある。この工程には、例えば、タングステン（Ｗ）、ホウ素（Ｂ）、および炭素（Ｃ）を含むマスク材を用いる場合がある。
特開２０１７−００５１７８号公報
本実施形態は、被加工膜との密着性を高めることが可能なマスク材、およびそのマスク材を用いた半導体装置の製造方法を提供する。
一実施形態に係るマスク材は、タングステン（Ｗ）、ホウ素（Ｂ）、および炭素（Ｃ）を含む。このマスク材は、被加工膜に接触し、ホウ素および炭素の組成比がタングステンの組成比よりも高い第１部分と、タングステンの組成比が炭素およびホウ素の組成比よりも高い第２部分と、を備える。
本実施形態に係るマスク材の概略的な構成を示す断面図である。 本実施形態に係るマスク材におけるタングステン、ホウ素、および炭素の組成比の一例を示す図である。 積層体の形成工程を示す断面図である。 本実施形態に係るマスク材形成時の第１〜第３ガスの流量変化の一例を示すグラフである。 本実施形態に係るマスク材のパターン形成工程を示す断面図である。 積層体の加工工程を示す断面図である。 本実施形態に係るマスク材の除去工程を示す断面図である。 本実施形態に係る半導体装置の要部の構造を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１は、本実施形態に係るマスク材の概略的な構成を示す断面図である。図１では、本実施形態に係るマスク材１０が、積層体２０上に形成された状態を示す。
積層体２０は、被加工膜の一例であり、半導体基板３０上に設けられている。以下の説明では、半導体基板３０に対して平行で、かつ相互に直交する２方向をＸ方向およびＹ方向と称する。また、半導体基板３０に対して垂直な方向をＺ方向と称する。
積層体２０では、第１膜２１と第２膜２２とがＺ方向に交互に積層されている。第１膜２１は、例えばシリコン酸化膜（ＳｉＯ２）である。第２膜２２は、例えばシリコン窒化膜（ＳｉＮ）である。なお、被加工膜は、積層体２０に限定されず単層体であってもよい。また、被加工膜は、シリコン酸化膜やシリコン窒化膜等の絶縁膜に限定されず、導電膜であってもよい。
マスク材１０は、遷移領域１１およびバルク領域１２を備える。遷移領域１１およびバルク領域１２は、それぞれ第１領域および第２領域の例である。遷移領域１１およびバルク領域１２の各々には、タングステン、ホウ素、および炭素が含まれている。ここで、図２を参照して各領域におけるタングステン、ホウ素、および炭素の組成比について説明する。
図２は、マスク材１０におけるタングステン、ホウ素、および炭素の組成比の一例を示す図である。図２において、横軸は、マスク材１０と積層体２０と境界からのＺ方向の距離、すなわちマスク材１０内における位置を示す。一方、縦軸は、マスク材１０に占める含有量を示す。実線はタングステンの含有量を示し、点線はホウ素の含有量を示し、１点鎖線は炭素の含有量を示す。図２では、各含有量は、例えばＥＥＬＳ（Electron Energy Loss Spectroscopy）等の質量分析により得られた原子単位（ａ.ｕ.）の強度（Ｉｎｔｅｎｓｉｔｙ）として示されている。
図２に示すように、タングステン、ホウ素、炭素の各含有量は、遷移領域１１では連続的に変化しているのに対し、バルク領域１２ではほぼ一定である。換言すると、遷移領域１１では、タングステン、ホウ素、炭素の組成比の変化がバルク領域１２よりも大きい。バルク領域１２は、例えば積層体２０の加工に必要なマスクとしての機能を有し、遷移領域１１は、例えば積層体２０とバルク領域１２との密着性を高める密着層としての機能を有する。そのため、上述のように、バルク領域１２の組成比はほぼ一定であることが望ましい。
さらに、遷移領域１１において、タングステンの含有量は、積層体２０との境界側からバルク領域１２との境界側、すなわち図２の左側から右側に向けて連続的に増加している。反対に、ホウ素および炭素の各含有量は、積層体２０との境界側からバルク領域１２との境界側に向けて連続的に減少している。その結果、バルク領域１２では、タングステンの含有量は、ホウ素および炭素の各含有量よりも多い。すなわち、遷移領域１１では、積層体２０との境界であって、タングステンの含有量よりも、ホウ素および炭素の含有量を多く含む第１部分と、バルク領域１２との境界であって、ホウ素および炭素の含有量よりもタングステンの含有量を多く含む第２部分とを含む。
本実施形態では、マスク材１０の遷移領域１１が、被加工膜である積層体２０に接触する。この遷移領域１１では、タングステン、ホウ素、および炭素の組成比が、例えば図２のように変化している。具体的には、積層体２０との接触面では組成比に占めるタングステンの比率を低くする一方でホウ素および炭素の各比率を高くしている。これにより、マスク材１０と積層体２０との密着性が向上する。実験結果によれば、遷移領域１１の組成比に関し、タングステンの比率が４０％より大きく、かつ、ホウ素の含有量に対する炭素の含有量の比率（Ｃ／Ｂ）が０．９よりも大きくて１．４よりも小さい場合に、マスク材１０が積層体２０から剥離しないことを確認できた。
以下、このマスク材１０を用いた半導体装置の製造方法について説明する。
図３に示すように、まず、半導体基板３０上に積層体２０を形成する。具体的には、例えばＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法を用いて第１膜２１と第２膜２２とを交互に成膜する。
次に、図１に示すように、積層体２０の最上面にマスク材１０を形成する。マスク材１０は、タングステンを含む第１ガス、ホウ素を含む第２ガス、および炭素を含む第３ガスを用いて形成される。第１ガスには、例えば、六フッ化タングステン(ＷＦ６)、六塩化タングステン(ＷＣｌ６)、およびヘキサカルボニカルタングステン(Ｗ（ＣＯ）６)の少なくとも一つを含んだガスを用いることができる。
第２ガスには、ジボラン(Ｂ２Ｈ６)、三フッ化ホウ素（ＢＦ３）、三塩化ホウ素（ＢＣｌ３）、および三臭化（Ｂ（Ｂｒ３））の少なくとも一つを含んだガスを用いることができる。第３ガスには、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、プロパン（Ｃ３Ｈ８）、イソブタン（Ｃ４Ｈ１０）、エチレン（Ｃ２Ｈ４）、プロピレン（Ｃ３Ｈ６）、イソブチレン（Ｃ４Ｈ８）、アセチレン（Ｃ２Ｈ２）、プロピン（Ｃ３Ｈ４）、およびブタジエン（Ｃ４Ｈ６）の少なくとも一つを含んだガスを用いることができる。
マスク材１０は、例えば、第１ガス〜第３ガスを用いたプラズマＣＶＤ法により形成することができる。具体的には、プラズマを発生させたチャンバ(不図示)内に、第１ガス〜第３ガスを導入する。以下、図４を参照して、マスク材１０形成時の第１ガス〜第３ガスの流量について説明する。
図４は、マスク材１０形成時の第１〜第３ガスの流量変化の一例を示すグラフである。図４において、横軸は時間を示す。縦軸の左側には、第２ガスであるジボラン(Ｂ２Ｈ６)ガスの流量目盛が示されている。縦軸の右側には、第１ガスである六フッ化タングステン(ＷＦ６)ガスおよび第３ガスであるプロピレン（Ｃ３Ｈ６）ガスの流量目盛が示されている。
図４に示すように、まず、第１〜第３ガスをチャンバ内に導入する前の前処理時間帯Ｔ０では、不活性ガスを導入してチャンバ内の空気を排気する。不活性ガスには、例えば窒素ガスを用いることができる。
続いて、第１処理時間帯Ｔ１では、第１ガス(ＷＦ６)、第２ガス(Ｂ２Ｈ６)、および第３ガス（Ｃ３Ｈ６）を、その流量を変化させながらチャンバ内へ導入する。これにより、遷移領域１１が積層体２０の最上面に形成される。このとき、例えば図２に示すタングステン、ホウ素、および炭素の組成比になるように、各ガスの単位時間当たりの流量変化量すなわち図４に示す各線の傾きを調整する。例えば、第１ガス(ＷＦ６)の流量変化量を第２ガス(Ｂ２Ｈ６)および第３ガス（Ｃ３Ｈ６）の各流量変化量よりも大きくする。その結果、積層体２０との密着性が高い遷移領域１１を形成することができる。
続いて、第２処理時間帯Ｔ２では、第１ガス(ＷＦ６)、第２ガス(Ｂ２Ｈ６)、および第３ガス（Ｃ３Ｈ６）を、その流量を固定させてチャンバ内へ導入する。その結果、タングステン、ホウ素、および炭素の組成比がほぼ一定であるバルク領域１２が遷移領域１１の上面に形成され、マスク材１０が完成する。本実施形態では、上述したように、プラズマを用いているので、低温でマスク材１０を形成することができる。
次に、図５に示すように、バルク領域１２および遷移領域１１を貫通する凹部１３を形成する。その結果、マスク材１０にパターンが形成される。凹部１３は、例えばＲＩＥ（Reactive Ion Etching）によって、形成することができる。
次に、図６に示すように、マスク材１０のパターンに基づいて積層体２０に凹部２３を形成する。凹部２３は、凹部１３に連通するとともに、積層体２０を貫通する。凹部２３は、例えばＲＩＥによって、形成することができる。
次に、図７に示すように、マスク材１０を除去する。マスク材１０は、薬液を用いて除去することができる。例えば、過酸化水素（Ｈ２Ｏ２）溶液を薬液として用いると、積層体２０に損傷を与えることなくマスク材１０を除去することができる。このとき、仮に遷移領域１１がホウ素および炭素のみで組成された膜であると、この膜は、過酸化水素溶液で除去できない。
しかし、本実施形態では、遷移領域１１は、ホウ素および炭素だけでなく、タングステンも含んでいる。そのため、マスク材１０は、積層体２０の加工時には積層体２０との密着性を十分に確保し、さらに積層体２０に損傷を与えることなく確実に除去することができる。
マスク材１０の除去後、図８に示すように、凹部２３内には、例えば、メモリ膜４０を形成することができる。また、第２膜２２は、導電膜２２ａに置換される。導電膜２２ａは、例えばタングステン膜として形成され、ワードラインとして機能する。その結果、この半導体装置は、積層型の半導体記憶装置として機能する。
メモリ膜４０は、例えば、電荷ブロック膜４１と、電荷蓄積膜４２と、トンネル絶縁膜４３と、チャネル膜４４と、コア膜４５と、を有する。電荷ブロック膜４１、トンネル絶縁膜４３およびコア膜４５は、例えばシリコン酸化物膜として形成される。電荷蓄積膜４２は、例えばシリコン窒化物膜として形成される。チャネル膜４４は、例えばポリシリコン膜として形成される。
以上説明した本実施形態によれば、マスク材１０は、被加工膜と接触する遷移領域１１を有し、この遷移領域１１では、タングステン、ホウ素、および炭素の組成比が連続的に変化している。これにより、被加工膜の加工時に当該被加工膜とマスク材１０との密着性を高めることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０ マスク材、１１ 遷移領域（第１領域）、１２ バルク領域（第２領域）、２０ 積層体（被加工膜）、２１ 第１膜、２２ 第２膜、２３ 凹部

Claims (8)

  1. タングステン（Ｗ）、ホウ素（Ｂ）、および炭素（Ｃ）を含むマスク材であって、
    被加工膜に接触し、前記ホウ素および前記炭素の組成比が前記タングステンの組成比よりも高い第１部分と、前記タングステンの組成比が前記炭素およびホウ素の組成比よりも高い第２部分と、を備える、マスク材。
  2. 前記第１部分と前記第２部分とを含む第１領域と、前記第１領域に接触する第２領域と、を備え、
    前記第１領域において、前記組成比に占める前記タングステンの比率は前記被加工膜との境界側から前記第２領域との境界側に向けて連続的に増加し、前記組成比に占める前記ホウ素および前記炭素の各比率は、前記被加工膜側から前記第２領域側に向けて連続的に減少する、請求項１に記載のマスク材。
  3. 前記第１領域では、前記タングステンの比率が４０％より大きく、かつ、前記ホウ素の含有量に対する前記炭素の含有量の比率が０．９よりも大きくて１．４よりも小さい、請求項１または２に記載のマスク材。
  4. 半導体基板上に被加工膜を形成し、
    前記被加工膜上に、請求項１から３のいずれかに記載のマスク材を形成し、
    前記マスク材をパターニングし、
    前記マスク材のパターンに基づいて前記被加工膜を加工する、
    半導体装置の製造方法。
  5. 前記タングステンを含む第１ガス、前記ホウ素を含む第２ガス、および前記炭素を含む第３ガスの各々の流量を変化させながら前記マスク材の前記第１領域を形成する、請求項４に記載の半導体装置の製造方法。
  6. 前記第１領域の形成後、前記第１ガス、前記第２ガス、および前記第３ガスの各々の前記流量を固定して前記マスク材の前記第２領域を形成する、請求項５に記載の半導体装置の製造方法。
  7. シリコンを含む第１膜および第２膜を交互に積層することによって、前記被加工膜を形成する、請求項４から６のいずれかに記載の半導体装置の製造方法。
  8. 前記マスク材にパターンを形成し、
    前記パターンに基づいて、前記被加工膜に凹部を形成する、請求項４から７のいずれかに記載の半導体装置の製造方法。
JP2018160545A 2018-08-29 2018-08-29 マスク材、および半導体装置の製造方法 Pending JP2020035869A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018160545A JP2020035869A (ja) 2018-08-29 2018-08-29 マスク材、および半導体装置の製造方法
US16/283,570 US11177135B2 (en) 2018-08-29 2019-02-22 Mask member and method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018160545A JP2020035869A (ja) 2018-08-29 2018-08-29 マスク材、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020035869A true JP2020035869A (ja) 2020-03-05

Family

ID=69639143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018160545A Pending JP2020035869A (ja) 2018-08-29 2018-08-29 マスク材、および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11177135B2 (ja)
JP (1) JP2020035869A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220341034A1 (en) * 2021-04-26 2022-10-27 Applied Materials, Inc. Metal-doped boron films

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101555552B1 (ko) 2008-12-29 2015-09-24 엘지전자 주식회사 네비게이션 장치 및 그의 네비게이팅 방법
US9059089B2 (en) 2013-02-28 2015-06-16 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
JP6092676B2 (ja) 2013-03-25 2017-03-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6311547B2 (ja) 2013-11-05 2018-04-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
US9754793B2 (en) 2015-06-12 2017-09-05 Toshiba Memory Corporation Method for manufacturing semiconductor device
US10541250B2 (en) * 2015-12-29 2020-01-21 Toshiba Memory Corporation Method for manufacturing semiconductor device
JP6583064B2 (ja) 2016-03-09 2019-10-02 東京エレクトロン株式会社 マスク構造体の形成方法及び成膜装置
CN110249410B (zh) * 2017-02-01 2023-07-04 应用材料公司 用于硬掩模应用的硼掺杂碳化钨

Also Published As

Publication number Publication date
US11177135B2 (en) 2021-11-16
US20200075341A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
US11050020B2 (en) Methods of forming devices including multi-portion liners
US10410864B2 (en) Hybrid carbon hardmask for lateral hardmask recess reduction
US10236182B2 (en) Conformal amorphous carbon for spacer and spacer protection applications
US10991408B2 (en) Magnetic random access memory structure and manufacturing method of the same
US10014174B2 (en) Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
US20180358229A1 (en) Diamond-Like Carbon As Mandrel
JP2020035869A (ja) マスク材、および半導体装置の製造方法
TWI819233B (zh) 非共形膜的選擇性蝕刻臨界尺寸控制
US20210005463A1 (en) Manufacturing method of semiconductor device and etching gas
US11189492B2 (en) Semiconductor structure and fabrication method thereof
US20210083069A1 (en) Semiconductor device and method for manufacturing the same
US20230074752A1 (en) Semiconductor device with conductive layers having different pattern densities and method for fabricating the same
WO2020054200A1 (ja) 半導体装置の製造方法およびエッチングガス
US10128186B2 (en) Simultaneous formation of liner and metal conductor
US9741574B2 (en) Cyclic deposition method for thin film and manufacturing method for semiconductor, and semiconductor device
US20080070417A1 (en) Method of etching semiconductor device and method of fabricating semiconductor device using the same
US20210082699A1 (en) Method for forming etching mask and method for manufacturing semiconductor device
US20230268192A1 (en) In-situ hydrocarbon-based layer for non-conformal passivation of partially etched structures
KR20240041839A (ko) 반도체 소자의 제조 방법
CN115966467A (zh) 半导体结构及其制造方法
KR20080001911A (ko) 반도체 메모리 소자 형성 방법
US20160372480A1 (en) Memory device and method for fabricating the same