WO2020054200A1 - 半導体装置の製造方法およびエッチングガス - Google Patents

半導体装置の製造方法およびエッチングガス Download PDF

Info

Publication number
WO2020054200A1
WO2020054200A1 PCT/JP2019/027316 JP2019027316W WO2020054200A1 WO 2020054200 A1 WO2020054200 A1 WO 2020054200A1 JP 2019027316 W JP2019027316 W JP 2019027316W WO 2020054200 A1 WO2020054200 A1 WO 2020054200A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching gas
semiconductor device
etching
gas
chain hydrocarbon
Prior art date
Application number
PCT/JP2019/027316
Other languages
English (en)
French (fr)
Inventor
嵩弥 石野
佐々木　俊行
下田　光春
清水　久志
Original Assignee
キオクシア株式会社
関東電化工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キオクシア株式会社, 関東電化工業株式会社 filed Critical キオクシア株式会社
Priority to EP19858978.0A priority Critical patent/EP3852131A4/en
Priority to KR1020217007286A priority patent/KR102587426B1/ko
Priority to KR1020237021037A priority patent/KR102657842B1/ko
Priority to CN201980059146.4A priority patent/CN112673459A/zh
Publication of WO2020054200A1 publication Critical patent/WO2020054200A1/ja
Priority to US17/197,544 priority patent/US20210193475A1/en
Priority to US18/325,640 priority patent/US20230307244A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Definitions

  • the embodiments of the present invention relate to a method for manufacturing a semiconductor device and an etching gas.
  • a semiconductor device such as a three-dimensional memory
  • it can form a recess in the film to be processed by etching using a fluorinated hydrocarbon (C x H y F z) gas.
  • JP 2016-149451 A Japanese Patent No. 5569416 Japanese Patent No. 5569353
  • a method of manufacturing a semiconductor device capable of suitably etching a film and an etching gas are provided.
  • a method of manufacturing a semiconductor device C x H y F z ( C carbon, H is hydrogen, F is a fluorine, x is an integer of 3 or more, and, y and z Represents an integer of 1 or more) and etching the film using an etching gas containing a chain hydrocarbon compound. Furthermore, each terminal carbon atom on the carbon chain of the C x H y F z is a chain hydrocarbon compound bonded only to a hydrogen atom and a fluorine atom among fluorine atoms.
  • FIG. 4 is a cross-sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment.
  • FIG. 5 is a cross-sectional view for describing an advantage of the method for manufacturing a semiconductor device of the first embodiment.
  • FIG. 4 is a schematic cross-sectional view for describing advantages of the method for manufacturing a semiconductor device of the first embodiment.
  • 4 is a table showing an example of an etching gas according to the first embodiment.
  • 5 is a graph for explaining characteristics of an etching gas according to the first embodiment.
  • FIG. 2 is a cross-sectional view illustrating a structure of the semiconductor device according to the first embodiment.
  • FIG. 1 is a cross-sectional view illustrating the method for manufacturing the semiconductor device of the first embodiment.
  • the semiconductor device of the present embodiment will be described using a three-dimensional memory as an example.
  • the lower layer 2 is formed on the substrate 1, and a laminated film including the plurality of sacrificial layers 3 and the plurality of insulating layers 4 is formed on the lower layer 2 (FIG. 1A).
  • the sacrificial layer 3 is an example of a first film
  • the insulating layer 4 is an example of a second film.
  • an upper layer 5 is formed on the laminated film, and a mask layer 6 is formed on the upper layer 5 (FIG. 1A).
  • the substrate 1 is, for example, a semiconductor substrate such as a silicon (Si) substrate.
  • FIG. 1A shows an X direction and a Y direction that are parallel to the surface of the substrate 1 and perpendicular to each other, and a Z direction that is perpendicular to the surface of the substrate 1.
  • the + Z direction is treated as an upward direction
  • the -Z direction is treated as a downward direction.
  • the -Z direction may or may not coincide with the direction of gravity.
  • the lower layer 2 is, for example, an insulating film such as a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN), or a conductive layer formed between the insulating films.
  • the sacrificial layer 3 is, for example, a silicon nitride film
  • the insulating layer 4 is, for example, a silicon oxide film.
  • the upper layer 5 is, for example, an insulating film such as a silicon oxide film or a silicon nitride film, or a conductive layer formed between the insulating films.
  • the mask layer 6 is, for example, an organic hard mask layer.
  • an opening pattern for forming the memory hole M is formed in the mask layer 6 by lithography and dry etching (FIG. 1B).
  • a memory hole M penetrating the upper layer 5, the plurality of insulating layers 4, the plurality of sacrificial layers 3, and the lower layer 2 is formed by dry etching using the mask layer 6 (FIG. 1B).
  • the aspect ratio of the memory hole M is, for example, 10 or more.
  • the memory hole M is an example of a concave portion.
  • Memory hole M of the present embodiment is formed by dry etching using an etching gas containing C x H y F z (fluorinated hydrocarbons) gas.
  • C represents carbon
  • H represents hydrogen
  • F represents fluorine
  • x, y, and z each represent an integer of 1 or more.
  • the protective film 7 is formed on the side surfaces of the insulating layer 4 and the sacrificial layer 3 in the memory hole M during the dry etching, and the side surfaces of the insulating layer 4 and the sacrificial layer 3 are protected by the protective film 7.
  • Protective film 7 of the present embodiment is a C m F n (fluorocarbon) film.
  • m and n represent an integer of 1 or more.
  • C x H y F z in this embodiment for example, x is an integer of 3 or more, and, y and z is a chain hydrocarbon compound is an integer of 1 or more, respectively.
  • C x H y F z gas each terminal carbon atom of the carbon chain (C atoms), fluorine atom only binding with and of the hydrogen atom (H atom) and fluorine atom (F atom) ing.
  • the H atom is not bonded to each terminal C atom on the carbon chain.
  • C x H y F if z molecule is a chain C 4 H 4 F 6 molecules of linear, C 4 H 4 F 6 molecules, two terminal C atoms and two non-terminal C atoms And The two terminal C atoms are bonded only to the F atom of the H atom and the F atom, and are not bonded to the H atom.
  • each of the four H atoms is bonded to a non-terminal C atom.
  • the terminal C atom of the comprise long as linear chain C x H y F z may be other than molecules, for example, the side chain type chain C x H It may be a yFz molecule.
  • Chain C x H y F z molecular side chain includes three or more terminal C atom.
  • the side surfaces of the insulating layer 4 and the sacrificial layer 3 in the memory hole M are appropriately protected by the protective film 7 and the memory hole M Can be formed. Details of such effects of the present embodiment will be described later.
  • the charge storage layer 12 is, for example, a silicon nitride film.
  • the channel semiconductor layer 14 is, for example, a polysilicon layer.
  • the block insulating film 11, the tunnel insulating film 13, and the core insulating film 15 are, for example, a silicon oxide film or a metal insulating film.
  • the sacrifice layer 3 is removed through slits or holes formed at positions different from the memory holes M to form a plurality of cavities between the insulating layers 4, and a plurality of electrode layers are formed in these cavities. . Further, various plugs, wirings, interlayer insulating films, and the like are formed on the substrate 1. Thus, the semiconductor device of the present embodiment is manufactured.
  • FIG. 2 is a cross-sectional view for explaining advantages of the method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 2A shows the protective film 7 formed up to a deep point in the memory hole M.
  • the side surfaces of the insulating layer 4 and the sacrifice layer 3 are sufficiently protected by the protective film 7, the side surfaces of the insulating layer 4 and the sacrifice layer 3 are hardly removed during the etching.
  • FIG. 2B shows the protective film 7 formed only at a shallow point in the memory hole M.
  • the side surfaces of the insulating layer 4 and the sacrifice layer 3 are not sufficiently protected by the protective film 7, the side surfaces of the insulating layer 4 and the sacrifice layer 3 are more greatly removed than a predetermined value during the etching. As a result, depressions called bowing occur on these side surfaces (see reference numeral B). This problem becomes more pronounced as the aspect ratio of the memory hole M increases.
  • Insulating layer 4 and the sacrificial layer 3 of this embodiment in the step of FIG. 1 (b), it is etched using the C x H y F plasma generated from z gases.
  • the protective film 7 is formed by radicals contained in the plasma, and the side surfaces of the insulating layer 4 and the sacrificial layer 3 are etched by the ions contained in the plasma. Therefore, it is considered that the protective film 7 as shown in FIG. 2A is formed when radicals can reach a deep point in the memory hole M.
  • the protective film 7 as shown in FIG. 2B is formed when radicals cannot reach a deep point in the memory hole M.
  • FIG. 3 is a schematic cross-sectional view for explaining the advantages of the method of manufacturing the semiconductor device according to the first embodiment.
  • the symbol P1 indicates a radical generated by removing an H atom from a C 4 HF 5 molecule in which a terminal C atom is bonded to an H atom.
  • the symbol P2 indicates a radical generated by removing an H atom from a C 4 HF 5 molecule in which a non-terminal C atom is bonded to an H atom (that is, a terminal C atom is not bonded to an H atom).
  • the bond energy of the CH bond is smaller than the bond energy of the CF bond, and the CH bond is more likely to be dissociated than the CF bond. Therefore, when the C x H y F z molecules are turned into plasma, the C—H bonds are dissociated, and unpaired electrons often remain where the C—H bonds exist.
  • Symbol P1 indicates a radical having an unpaired electron at a terminal C atom
  • symbol P2 indicates a radical having an unpaired electron at a non-terminal C atom.
  • unpaired electrons Since unpaired electrons have high reactivity, they cause radicals to adhere to the side surfaces of the insulating layer 4 and the sacrificial layer 3. In this case, if the radical has an unpaired electron at the non-terminal C atom as indicated by the symbol P2, the steric hindrance around the unpaired electron is large, so that the radical adheres to the side surface of the insulating layer 4 or the sacrificial layer 3. Hard to do. In other words, the F atoms around the unpaired electrons prevent the unpaired electrons from reacting with the side surfaces of the insulating layer 4 and the sacrificial layer 3.
  • the radical has an unpaired electron at the terminal C atom as indicated by the symbol P1
  • the steric hindrance around the unpaired electron is small, and the radical is easily attached to the side surface of the insulating layer 4 or the sacrificial layer 3. .
  • the radical P1 has a high probability of adhering to the side surfaces of the insulating layer 4 and the sacrifice layer 3, and therefore it is difficult to reach a deep point in the memory hole M.
  • the radical P2 has a lower probability of adhering to the side surfaces of the insulating layer 4 and the sacrifice layer 3 and thus easily reaches a deep point in the memory hole M. Therefore, according to the present embodiment, it is possible to form the protective film 7 to a deep point in the memory hole M by using a radical such as P2 (see FIG. 2A).
  • FIG. 4 is a table showing an example of the etching gas of the first embodiment.
  • FIG. 4 (a) to 4 (c) show various C x H y F z gases where the value of x is an integer from 3 to 5 and y ⁇ z.
  • the reason for the 3-5 the value of x, C x H y F z value of 6 or more of x, a vapor pressure of not easily fed as a gas at normal temperature low.
  • B. Values indicate C x H y F z number of double bonds in the molecule.
  • FIG. 4 (a) also shows cyclic C 4 F 8 for reference.
  • FIG. 5 is a graph for explaining the characteristics of the etching gas of the first embodiment.
  • the uniformity of the protective film 7 was evaluated based on the protective film 7 using a cyclic C 4 F 8 gas often used for processing an insulating film.
  • the smaller the change in the thickness direction of the protective film 7 in the depth direction (Z direction) the better the uniformity was. More specifically, the lower the value of the uniformity, the better the uniformity.
  • the etching gas of the present embodiment desirably contains at least one of these gases as the C x H y F z gas. If it is desired to improve the uniformity of the protective film 7 and increase the deposition rate of the protective film 7, it is preferable to use a C 4 HF 5 gas, a C 4 H 2 F 4 gas, or a C 4 H 2 F 6 gas. It is desirable to use gas.
  • C 4 H 4 F 6 is represented by CF 3 —CH 2 —CH 2 —CF 3
  • the molecular structure of C 3 HF 5 is represented by CF 2 CHCH—CF 3
  • C 5 H 2 the molecular structure of the F 10 is represented by CF 3 -CHF-CHF-CF 2 -CF 3.
  • examples of C x H y F z gas of the present embodiment is not limited thereto.
  • Other examples of the C x H y F z gas of the present embodiment include C 4 H 4 F 6 (CF 3 —CH 2 —CH 2 —CF 3 ) gas and C 4 H 3 F 7 (CF 3 —CHF— CH 2 —CF 3 gas, C 4 H 2 F 8 (CF 3 —CHF—CHF—CF 3 or CF 3 —CF 2 —CH 2 —CF 3 ) gas, C 4 HF 9 (CF 3 —CHF—CF) 2 -CF 3) gas, C 5 H 6 F 6 ( CF 3 -CH 2 -CH 2 -CH 2 -CF 3) is a gas or the like.
  • C x H y F z gas of this embodiment further, C 5 H 5 F 7 gas, C 5 H 4 F 8 gas, C 5 H 3 F 9 gas, C 5 H 2 F 10 gas, It is various isomers such as C 5 HF 11 gas, and among these isomers, a terminal C atom is bonded only to an F atom.
  • Etching gas of this embodiment may be a mixed gas containing C x H y F z gas and other gases, or a mixed gas containing two or more C x H y F z gas.
  • the etching gas of this embodiment in addition to the C x H y F z gas, oxygen gas, a rare gas or C a F b, (fluorocarbon (fluorocarbon compound)) may contain a gas.
  • a and b represent an integer of 1 or more.
  • Examples of C a F b gas is CF 4 gas, C 2 F 4 gas, C 3 F 6 gas, C 4 F 6 gas, C 4 F 8 gas or the like.
  • the following describes a plasma generated from a C x H y F z gas.
  • Insulating layer 4 and the sacrificial layer 3 of this embodiment in the step of FIG. 1 (b), it is etched using the C x H y F plasma generated from z gases.
  • the protective film 7 is formed by radicals contained in the plasma, and the side surfaces of the insulating layer 4 and the sacrificial layer 3 are etched by the ions contained in the plasma.
  • the average density (concentration) of the plasma in the etching process chamber is, for example, 5.0 ⁇ 10 9 to 3.0 ⁇ 10 11 / cm 3 .
  • the plasma of the present embodiment may include the following first to third radicals.
  • the first radical only H atoms of the C x H y F z H atoms from the molecule and F atoms is generated by elimination.
  • the second radical only F atoms of the C x H y F z H atoms from the molecule and F atoms is generated by elimination.
  • Third radicals both C x H y F z molecules from H atoms and F atoms is generated by elimination.
  • the radical indicated by the symbol P2 in FIG. 3 is an example of a first radical.
  • the first radical lot is generated, as the second and third radical is not so much generated, it is desirable to plasma the C x H y F z gas.
  • the concentration of the first radical in the plasma so that greater than the total concentration of the second and third radicals in the plasma, it is desirable to plasma the C x H y F z gas.
  • the reason is that the steric hindrance around the unpaired electrons of the second and third radicals is often smaller than the steric hindrance around the unpaired electrons of the first radical, and the probability of attachment of the second and third radicals is This is because the adhesion probability of the first radical becomes higher.
  • FIG. 6 is a sectional view showing the structure of the semiconductor device of the first embodiment.
  • FIG. 6 shows an example of a semiconductor device manufactured by the method of the present embodiment.
  • FIG. 6 shows a memory cell portion and a staircase contact portion of a three-dimensional memory.
  • the lower layer 2 includes a first insulating film 2a, a source-side conductive layer 2b, and a second insulating film 2c
  • the upper layer 5 includes a cover insulating film 5a, a drain-side conductive layer 5b, It is composed of a first interlayer insulating film 5c and a second interlayer insulating film 5d.
  • the channel semiconductor layer 14 is electrically connected to the diffusion layer L in the substrate 1.
  • the sacrificial layer 3 is replaced by an electrode layer 3 'including a tungsten (W) layer or the like.
  • the electrode layer 3 ' is an example of a first film.
  • FIG. 6 further shows a contact plug 16 formed in the contact hole H of the upper layer 5.
  • Each contact plug 16 is formed so as to be electrically connected to the corresponding electrode layer 3 '.
  • the memory hole M of the present embodiment C x H y by using an etching gas containing F z gas formed, C x H y F C atoms at each end of the carbon chain of the z gas, H It is bonded only to the atom and the F atom among the F atoms. Therefore, in the present embodiment, the protective film 7 can be formed to a deep position in the memory hole M, and the side surfaces of the insulating layer 4 and the sacrificial layer 3 in the memory hole M can be suitably protected by the protective film 7. it can. Therefore, according to the present embodiment, it is possible to form the memory hole M by suitably etching the insulating layer 4 and the sacrificial layer 3. According to the present embodiment, it is possible to form a memory hole M having a high aspect ratio of, for example, 10 or more into a suitable shape.
  • a plurality of electrode layers 3 'and a plurality of The insulating layers 4 may be alternately formed. In this case, the step of replacing the sacrificial layer 3 with the electrode layer 3 'becomes unnecessary.
  • the dry etching according to the present embodiment is also applicable to a process other than processing the memory hole M, and is also applicable to, for example, a process for processing a recess other than the memory hole M.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

［課題］膜を好適にエッチングすることが可能な半導体装置の製造方法およびエッチングガスを提供する。 ［解決手段］一の実施形態によれば、半導体装置の製造方法は、ＣｘＨｙＦｚ（Ｃは炭素、Ｈは水素、Ｆはフッ素を表し、ｘは３以上の整数を表し、かつ、ｙおよびｚはそれぞれ１以上の整数を表す）で示される鎖状炭化水素化合物を含むエッチングガスを用いて膜をエッチングすることを含む。さらに、前記ＣｘＨｙＦｚの炭素鎖上の各末端の炭素原子は、水素原子およびフッ素原子のうちのフッ素原子のみと結合している鎖状炭化水素化合物である。

Description

半導体装置の製造方法およびエッチングガス
　本発明の実施形態は、半導体装置の製造方法およびエッチングガスに関する。
　３次元メモリなどの半導体装置を製造する際に、フッ素化炭化水素（ＣｘＨｙＦｚ）ガスを用いたエッチングにより被加工膜に凹部を形成することがある。
特開２０１６－１４９４５１号公報 特許第５５６９４１６号公報 特許第５５６９３５３号公報
　膜を好適にエッチングすることが可能な半導体装置の製造方法およびエッチングガスを提供する。
　一の実施形態によれば、半導体装置の製造方法は、ＣｘＨｙＦｚ（Ｃは炭素、Ｈは水素、Ｆはフッ素を表し、ｘは３以上の整数を表し、かつ、ｙおよびｚはそれぞれ１以上の整数を表す）で示される鎖状炭化水素化合物を含むエッチングガスを用いて膜をエッチングすることを含む。さらに、前記ＣｘＨｙＦｚの炭素鎖上の各末端の炭素原子は、水素原子およびフッ素原子のうちのフッ素原子のみと結合している鎖状炭化水素化合物である。
第１実施形態の半導体装置の製造方法を示す断面図である。 第１実施形態の半導体装置の製造方法の利点を説明するための断面図である。 第１実施形態の半導体装置の製造方法の利点を説明するための模式的な断面図である。 第１実施形態のエッチングガスの例を示す表である。 第１実施形態のエッチングガスの特性を説明するためのグラフである。 第１実施形態の半導体装置の構造を示す断面図である。
　以下、本発明の実施形態を、図面を参照して説明する。図１～図６において、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
　（第１実施形態）
　図１は、第１実施形態の半導体装置の製造方法を示す断面図である。本実施形態の半導体装置については、３次元メモリを一例として説明する。
　まず、基板１上に下部層２を形成し、下部層２上に、複数の犠牲層３と複数の絶縁層４とを交互に含む積層膜を形成する（図１(ａ)）。犠牲層３は第１膜の例であり、絶縁層４は第２膜の例である。次に、この積層膜上に上部層５を形成し、上部層５上にマスク層６を形成する（図１(ａ)）。
　基板１は例えば、シリコン（Ｓｉ）基板などの半導体基板である。図１(ａ)は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
　下部層２は例えば、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）などの絶縁膜や、絶縁膜間に形成された導電層である。犠牲層３は例えばシリコン窒化膜であり、絶縁層４は例えばシリコン酸化膜である。上部層５は例えば、シリコン酸化膜やシリコン窒化膜などの絶縁膜や、絶縁膜間に形成された導電層である。マスク層６は例えば、有機ハードマスク層である。
　次に、リソグラフィおよびドライエッチングにより、メモリホールＭを形成するための開口パターンをマスク層６に形成する（図１(ｂ)）。次に、マスク層６を利用したドライエッチングにより、上部層５、複数の絶縁層４、複数の犠牲層３、および下部層２を貫通するメモリホールＭを形成する（図１(ｂ)）。メモリホールＭのアスペクト比は、例えば１０以上である。メモリホールＭは、凹部の例である。
　本実施形態のメモリホールＭは、ＣｘＨｙＦｚ（フッ素化炭化水素）ガスを含むエッチングガスを用いたドライエッチングにより形成される。ただし、Ｃは炭素、Ｈは水素、Ｆはフッ素を表し、ｘ、ｙ、ｚは１以上の整数を表す。その結果、このドライエッチング中にメモリホールＭ内の絶縁層４や犠牲層３の側面に保護膜７が形成され、絶縁層４や犠牲層３の側面が保護膜７により保護される。本実施形態の保護膜７は、ＣｍＦｎ（フルオロカーボン）膜である。ただし、ｍ、ｎは１以上の整数を表す。本実施形態のＣｘＨｙＦｚは例えば、ｘが３以上の整数であり、かつ、ｙおよびｚがそれぞれ１以上の整数である鎖状炭化水素化合物である。
　本実施形態では、ＣｘＨｙＦｚガスの炭素鎖上の各末端の炭素原子（Ｃ原子）が、水素原子（Ｈ原子）およびフッ素原子（Ｆ原子）のうちのフッ素原子のみと結合している。換言すると、Ｈ原子は、炭素鎖上の各末端のＣ原子とは結合していない。例えば、ＣｘＨｙＦｚ分子が直鎖型の鎖式Ｃ４Ｈ４Ｆ６分子である場合、Ｃ４Ｈ４Ｆ６分子は、２個の末端Ｃ原子と２個の非末端Ｃ原子とを含んでいる。そして、２個の末端Ｃ原子は、Ｈ原子およびＦ原子のうちのＦ原子のみと結合しており、Ｈ原子とは結合していない。４個のＨ原子は、いずれも非末端Ｃ原子と結合している。なお、本実施形態のＣｘＨｙＦｚ分子は、末端Ｃ原子を含んでいれば直鎖型の鎖式ＣｘＨｙＦｚ分子以外でもよく、例えば側鎖型の鎖式ＣｘＨｙＦｚ分子でもよい。側鎖型の鎖式ＣｘＨｙＦｚ分子は、３個以上の末端Ｃ原子を含んでいる。
　本実施形態によれば、このようなエッチングガスを用いてドライエッチングを行うことで、メモリホールＭ内の絶縁層４や犠牲層３の側面を保護膜７により好適に保護しつつ、メモリホールＭを形成することが可能となる。本実施形態のこのような効果の詳細については後述する。
　次に、保護膜７とマスク層６とを除去し、メモリホールＭ内にブロック絶縁膜１１と、電荷蓄積層１２と、トンネル絶縁膜１３とを順に形成する（図１(ｃ)）。次に、メモリホールＭの底部からブロック絶縁膜１１と、電荷蓄積層１２と、トンネル絶縁膜１３とを除去し、メモリホールＭ内にチャネル半導体層１４と、コア絶縁膜１５とを順に形成する（図１(ｃ)）。電荷蓄積層１２は、例えばシリコン窒化膜である。チャネル半導体層１４は、例えばポリシリコン層である。ブロック絶縁膜１１、トンネル絶縁膜１３、およびコア絶縁膜１５は、例えばシリコン酸化膜や金属絶縁膜である。
　その後、メモリホールＭとは異なる位置に形成されたスリットまたはホールを介して犠牲層３を除去して絶縁層４間に複数の空洞を形成し、これらの空洞内に複数の電極層を形成する。さらには、基板１上に種々のプラグ、配線、層間絶縁膜などを形成する。このようにして、本実施形態の半導体装置が製造される。
　図２は、第１実施形態の半導体装置の製造方法の利点を説明するための断面図である。
　図２(ａ)は、メモリホールＭ内の深い地点まで形成された保護膜７を示している。この場合、絶縁層４や犠牲層３の側面が保護膜７により十分に保護されるため、エッチング中に絶縁層４や犠牲層３の側面はほとんど削られない。
　一方、図２(ｂ)は、メモリホールＭ内の浅い地点のみに形成された保護膜７を示している。この場合、絶縁層４や犠牲層３の側面が保護膜７により十分に保護されないため、エッチング中に絶縁層４や犠牲層３の側面が所定の値よりも大きく削られてしまう。その結果、これらの側面に、ボーイング（bowing）と呼ばれる窪みが生じてしまう（符号Ｂを参照）。この問題は、メモリホールＭのアスペクト比が高くなるとより顕著となる。
　本実施形態の絶縁層４や犠牲層３は、図１(ｂ)の工程において、ＣｘＨｙＦｚガスから生成されたプラズマを用いてエッチングされる。具体的には、プラズマに含まれるラジカルにより保護膜７が形成され、プラズマに含まれるイオンにより絶縁層４や犠牲層３の側面がエッチングされる。よって、図２(ａ)に示すような保護膜７は、メモリホールＭ内の深い地点までラジカルが到達できる場合に形成されると考えられる。一方、図２(ｂ)に示すような保護膜７は、メモリホールＭ内の深い地点までラジカルが到達できない場合に形成されると考えられる。
　図３は、第１実施形態の半導体装置の製造方法の利点を説明するための模式的な断面図である。
　符号Ｐ１は、末端Ｃ原子がＨ原子と結合したＣ４ＨＦ５分子からＨ原子が脱離して生成されたラジカルを示している。このＣ４ＨＦ５分子（ＣＦ２＝ＣＦ－ＣＦ＝ＣＨＦ）を含むエッチングガスは、本実施形態の比較例のエッチングガスの一例である。
　一方、符号Ｐ２は、非末端Ｃ原子がＨ原子と結合した（すなわち末端Ｃ原子はＨ原子と結合していない）Ｃ４ＨＦ５分子からＨ原子が脱離して生成されたラジカルを示している。このＣ４ＨＦ５分子（ＣＦ２＝ＣＦ－ＣＨ＝ＣＦ２）を含むエッチングガスは、本実施形態のエッチングガスの一例である。
　ＣｘＨｙＦｚ分子では、Ｃ－Ｈ結合の結合エネルギーがＣ－Ｆ結合の結合エネルギーよりも小さく、Ｃ－Ｈ結合がＣ－Ｆ結合よりも乖離しやすい。そのため、ＣｘＨｙＦｚ分子がプラズマ化する際には、Ｃ－Ｈ結合が乖離して、Ｃ－Ｈ結合があった場所に不対電子が残ることが多い。符号Ｐ１は、末端Ｃ原子に不対電子を有するラジカルを示し、符号Ｐ２は、非末端Ｃ原子に不対電子を有するラジカルを示している。
　不対電子は反応性が高いため、絶縁層４や犠牲層３の側面にラジカルが付着する要因となる。この場合、符号Ｐ２のようにラジカルが非末端Ｃ原子に不対電子を有していると、不対電子の周りの立体障害が大きいため、ラジカルが絶縁層４や犠牲層３の側面に付着しにくい。別言すると、不対電子の周りのＦ原子が、不対電子と絶縁層４や犠牲層３の側面とが反応する妨げとなる。一方、符号Ｐ１のようにラジカルが末端Ｃ原子に不対電子を有していると、不対電子の周りの立体障害が小さいため、ラジカルが絶縁層４や犠牲層３の側面に付着しやすい。
　その結果、符号Ｐ１のラジカルは、絶縁層４や犠牲層３の側面への付着確率が高くなるため、メモリホールＭ内の深い地点まで到達しにくくなると考えられる。一方、符号Ｐ２のラジカルは、絶縁層４や犠牲層３の側面への付着確率が低くなるため、メモリホールＭ内の深い地点まで到達しやすくなると考えられる。よって、本実施形態によれば、符号Ｐ２のようなラジカルを使用することで、メモリホールＭ内の深い地点まで保護膜７を形成することが可能となる（図２(ａ)を参照）。
　図４は、第１実施形態のエッチングガスの例を示す表である。
　図４(ａ)～図４(ｃ)はそれぞれ、ｘの値が３～５の整数であり、ｙ≦ｚである様々なＣｘＨｙＦｚガスを示している。ｘの値を３～５とした理由は、ｘの値が６以上のＣｘＨｙＦｚは、蒸気圧が低く常温でガスとして供給しにくいからである。図４(ａ)はＣ原子が４個の例（ｘ＝４）を示しており、図４(ｂ)はＣ原子が３個の例（ｘ＝３）を示しており、図４(ｃ)はＣ原子が５個の例（ｘ＝５）を示している。表中のＤ．Ｂ．の値は、ＣｘＨｙＦｚ分子中の二重結合の個数を示している。図４(ａ)は、参考として環式Ｃ４Ｆ８も示している。
　図５は、第１実施形態のエッチングガスの特性を説明するためのグラフである。
　図５は、様々なＣｘＨｙＦｚガスについて、保護膜７の堆積速度をバーで示し、保護膜７の均一性を点で示している。これらのＣｘＨｙＦｚガスの分子構造は、図４(ａ)～図４(ｃ)に示す通りである。
　様々なＣｘＨｙＦｚガスについてエッチングの実験を実施したところ、図５に示す結果が得られた。保護膜７の均一性に関しては、絶縁膜の加工でよく用いられる環式Ｃ４Ｆ８ガスを使用した場合の保護膜７を基準に評価した。ここでは、保護膜７の膜厚の深さ方向（Ｚ方向）における変化が小さいほど均一性が良いと評価し、具体的には、均一性の値が低いほど均一性が良いと評価した。
　その結果、図５に示すＣ４ＨＦ５ガス、Ｃ４Ｈ２Ｆ４ガス、Ｃ４Ｈ２Ｆ６ガス、Ｃ４Ｈ４Ｆ６ガス、Ｃ３ＨＦ５ガス、Ｃ５Ｈ２Ｆ１０ガスを使用した場合に、環式Ｃ４Ｆ８ガスを使用した場合よりも、保護膜７の均一性が良いことが分かった。よって、本実施形態のエッチングガスは、ＣｘＨｙＦｚガスとして、これらのガスの少なくともいずれかを含むことが望ましい。また、保護膜７の均一性を良くすると共に、保護膜７の堆積速度を速くすることが望ましい場合には、Ｃ４ＨＦ５ガス、Ｃ４Ｈ２Ｆ４ガス、またはＣ４Ｈ２Ｆ６ガスを使用することが望ましい。
　図４(ａ)～図４(ｃ)を参照すると、図５に示すＣ４ＨＦ５ガス、Ｃ４Ｈ２Ｆ４ガス、Ｃ４Ｈ２Ｆ６ガス、Ｃ４Ｈ４Ｆ６ガス、Ｃ３ＨＦ５ガス、Ｃ５Ｈ２Ｆ１０ガスの末端Ｃ原子は、Ｆ原子のみと結合していることが分かる。よって、本実施形態のドライエッチングは、末端Ｃ原子がＦ原子のみと結合したＣｘＨｙＦｚガスを使用して行うことが望ましい。
　なお、図４(ａ)～図４(ｃ)において、Ｃ４ＨＦ５の分子構造はＣＦ２＝ＣＦ－ＣＨ＝ＣＦ２で表され、Ｃ４Ｈ２Ｆ４の分子構造はＣＦ２＝ＣＨ－ＣＨ＝ＣＦ２で表され、Ｃ４Ｈ２Ｆ６の分子構造はＣＦ３－ＣＨ＝ＣＨ－ＣＦ３で表される。また、Ｃ４Ｈ４Ｆ６の分子構造はＣＦ３－ＣＨ２－ＣＨ２－ＣＦ３で表され、Ｃ３ＨＦ５の分子構造はＣＦ２＝ＣＨ－ＣＦ３で表され、Ｃ５Ｈ２Ｆ１０の分子構造はＣＦ３－ＣＨＦ－ＣＨＦ－ＣＦ２－ＣＦ３で表される。
　なお、本実施形態のＣｘＨｙＦｚガスの例は、これらに限られるものではない。本実施形態のＣｘＨｙＦｚガスのその他の例は、Ｃ４Ｈ４Ｆ６（ＣＦ３－ＣＨ２－ＣＨ２－ＣＦ３）ガス、Ｃ４Ｈ３Ｆ７（ＣＦ３－ＣＨＦ－ＣＨ２－ＣＦ３）ガス、Ｃ４Ｈ２Ｆ８（ＣＦ３－ＣＨＦ－ＣＨＦ－ＣＦ３またはＣＦ３－ＣＦ２－ＣＨ２－ＣＦ３）ガス、Ｃ４ＨＦ９（ＣＦ３－ＣＨＦ－ＣＦ２－ＣＦ３）ガス、Ｃ５Ｈ６Ｆ６（ＣＦ３－ＣＨ２－ＣＨ２－ＣＨ２－ＣＦ３）ガス等である。本実施形態のＣｘＨｙＦｚガスのその他の例はさらに、Ｃ５Ｈ５Ｆ７ガス、Ｃ５Ｈ４Ｆ８ガス、Ｃ５Ｈ３Ｆ９ガス、Ｃ５Ｈ２Ｆ１０ガス、Ｃ５ＨＦ１１ガス等の種々の異性体であり、これらの異性体のうち、末端Ｃ原子がＦ原子のみと結合しているものである。
　本実施形態のエッチングガスは、ＣｘＨｙＦｚガスとその他のガスとを含む混合ガスでもよいし、２種類以上のＣｘＨｙＦｚガスを含む混合ガスでもよい。例えば、本実施形態のエッチングガスは、ＣｘＨｙＦｚガスのほかに、酸素ガス、希ガス、またはＣａＦｂ（フルオロカーボン（フッ化炭素化合物））ガスを含んでいてもよい。ただし、ａ、ｂは１以上の整数を表す。ＣａＦｂガスの例は、ＣＦ４ガス、Ｃ２Ｆ４ガス、Ｃ３Ｆ６ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス等である。
　ここで、ＣｘＨｙＦｚガスから生成されるプラズマについて説明する。
　本実施形態の絶縁層４や犠牲層３は、図１(ｂ)の工程において、ＣｘＨｙＦｚガスから生成されたプラズマを用いてエッチングされる。具体的には、プラズマに含まれるラジカルにより保護膜７が形成され、プラズマに含まれるイオンにより絶縁層４や犠牲層３の側面がエッチングされる。この際のプラズマのエッチング処理工程室内の平均密度（濃度）は、例えば５．０×１０９～３．０×１０１１個／ｃｍ３である。
　本実施形態のプラズマは、以下の第１から第３ラジカルを含み得る。第１ラジカルは、ＣｘＨｙＦｚ分子からＨ原子およびＦ原子のうちのＨ原子のみが脱離して生成される。第２ラジカルは、ＣｘＨｙＦｚ分子からＨ原子およびＦ原子のうちのＦ原子のみが脱離して生成される。第３ラジカルは、ＣｘＨｙＦｚ分子からＨ原子およびＦ原子の両方が脱離して生成される。図３にて符号Ｐ２で示すラジカルは、第１ラジカルの一例である。
　本実施形態では、第１ラジカルが多く生成され、第２および第３ラジカルがあまり生成されないように、ＣｘＨｙＦｚガスをプラズマ化することが望ましい。具体的には、プラズマ中の第１ラジカルの濃度が、プラズマ中の第２および第３ラジカルの合計濃度よりも大きくなるように、ＣｘＨｙＦｚガスをプラズマ化することが望ましい。理由は、第２および第３ラジカルの不対電子の周りの立体障害は、多くの場合、第１ラジカルの不対電子の周りの立体障害よりも小さく、第２および第３ラジカルの付着確率は、第１ラジカルの付着確率よりも高くなるからである。
　図６は、第１実施形態の半導体装置の構造を示す断面図である。
　図６は、本実施形態の方法で製造される半導体装置の例を示している。図６は、３次元メモリのメモリセル部と階段コンタクト部とを示している。図６では、下部層２が、第１絶縁膜２ａ、ソース側導電層２ｂ、および第２絶縁膜２ｃにより構成されており、上部層５が、カバー絶縁膜５ａ、ドレイン側導電層５ｂ、第１層間絶縁膜５ｃ、および第２層間絶縁膜５ｄにより構成されている。チャネル半導体層１４は、基板１内の拡散層Ｌに電気的に接続されている。犠牲層３は、タングステン（Ｗ）層などを含む電極層３’に置き換えられている。電極層３’は第１膜の例である。
　図６はさらに、上部層５のコンタクトホールＨ内に形成されたコンタクトプラグ１６を示している。各コンタクトプラグ１６は、対応する電極層３’に電気的に接続されるように形成されている。
　以上のように、本実施形態のメモリホールＭは、ＣｘＨｙＦｚガスを含むエッチングガスを用いて形成され、ＣｘＨｙＦｚガスの炭素鎖の各末端のＣ原子は、Ｈ原子およびＦ原子のうちのＦ原子のみと結合している。そのため、本実施形態では、メモリホールＭ内の深い位置まで保護膜７を形成することができ、メモリホールＭ内の絶縁層４や犠牲層３の側面を保護膜７により好適に保護することができる。よって、本実施形態によれば、絶縁層４や犠牲層３を好適にエッチングしてメモリホールＭを形成することが可能となる。本実施形態によれば、例えば１０以上という高いアスペクト比を有するメモリホールＭも好適な形状に形成することが可能となる。
　なお、図１(ａ)の工程では、下部層２上に複数の犠牲層３と複数の絶縁層４とを交互に形成する代わりに、下部層２上に複数の電極層３’と複数の絶縁層４とを交互に形成してもよい。この場合、犠牲層３を電極層３’に置き換える工程が不要となる。
　また、本実施形態のドライエッチングは、メモリホールＭの加工以外の工程にも適用可能であり、例えばメモリホールＭ以外の凹部を加工する工程にも適用可能である。
　以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な方法およびガスは、その他の様々な形態で実施することができる。また、本明細書で説明した方法およびガスの形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
　１：基板、２：下部層、２ａ：第１絶縁膜、２ｂ：ソース側導電層、
　２ｃ：第２絶縁膜、３：犠牲層、３’：電極層、４：絶縁層、
　５：上部層、５ａ：カバー絶縁膜、５ｂ：ドレイン側導電層、
　５ｃ：第１層間絶縁膜、５ｄ：第２層間絶縁膜、６：マスク層、７：保護膜、
　１１：ブロック絶縁膜、１２：電荷蓄積層、１３：トンネル絶縁膜、
　１４：チャネル半導体層、１５：コア絶縁膜、１６：コンタクトプラグ

Claims (20)

  1. 　ＣｘＨｙＦｚ（Ｃは炭素、Ｈは水素、Ｆはフッ素を表し、ｘは３以上の整数を表し、かつ、ｙおよびｚはそれぞれ１以上の整数を表す）で示される鎖状炭化水素化合物を含むエッチングガスを用いて膜をエッチングすることを含み、
    　前記ＣｘＨｙＦｚの炭素鎖上の各末端の炭素原子は、水素原子およびフッ素原子のうちのフッ素原子のみと結合している鎖状炭化水素化合物である、半導体装置の製造方法。
  2. 　前記エッチングガスは、ｘの値が３～５の整数であり、ｙ≦ｚである前記ＣｘＨｙＦｚで示される鎖状炭化水素化合物を含むエッチングガスである、請求項１に記載の半導体装置の製造方法。
  3. 　前記ＣｘＨｙＦｚは、Ｃ３ＨＦ５、Ｃ４Ｈ４Ｆ６、Ｃ４Ｈ３Ｆ７、Ｃ４Ｈ２Ｆ８、Ｃ４ＨＦ９、Ｃ５Ｈ６Ｆ６、Ｃ５Ｈ５Ｆ７、Ｃ５Ｈ４Ｆ８、Ｃ５Ｈ３Ｆ９、Ｃ５Ｈ２Ｆ１０、およびＣ５ＨＦ１１の少なくともいずれかを含むエッチングガスである、請求項１に記載の半導体装置の製造方法。
  4. 　さらに、酸素ガス、希ガス、およびＣａＦｂで示されるフッ化炭素化合物ガス（ａおよびｂはそれぞれ１以上の整数を表す）のうちの少なくともいずれかを含むエッチングガスである、請求項１に記載の半導体装置の製造方法。
  5. 　前記ＣａＦｂは、ＣＦ４、Ｃ２Ｆ４、Ｃ３Ｆ６、Ｃ４Ｆ６、およびＣ４Ｆ８の少なくともいずれかを含む、請求項４に記載の半導体装置の製造方法。
  6. 　前記エッチングガスは、ＣｘＨｙＦｚで示される鎖状炭化水素化合物を２種類以上含むエッチングガスである、請求項１に記載の半導体装置の製造方法。
  7. 　前記エッチングガスは、ＣｘＨｙＦｚで示される直鎖型の鎖状炭化水素化合物を含むエッチングガスである、請求項１に記載の半導体装置の製造方法。
  8. 　前記膜は、前記ＣｘＨｙＦｚで示される鎖状炭化水素化合物を含むエッチングガスから生成されたプラズマを用いてエッチングされる、請求項１に記載の半導体装置の製造方法。
  9. 　前記プラズマは、前記ＣｘＨｙＦｚで示される鎖状炭化水素化合物の分子から水素原子およびフッ素原子のうちの水素原子のみが脱離して生成された第１ラジカルと、前記ＣｘＨｙＦｚで示される鎖状炭化水素化合物の分子から水素原子およびフッ素原子のうちのフッ素原子のみが脱離して生成された第２ラジカルと、ＣｘＨｙＦｚで示される鎖状炭化水素化合物の分子から水素原子およびフッ素原子の両方が脱離して生成された第３ラジカルとを含み、
    　前記プラズマ中の前記第１ラジカルの濃度は、前記プラズマ中の前記第２および第３ラジカルの合計濃度よりも大きい、請求項８に記載の半導体装置の製造方法。
  10. 　前記プラズマのエッチング処理工程室内の密度は、５．０×１０９～３．０×１０１１個／ｃｍ３である、請求項８に記載の半導体装置の製造方法。
  11. 　前記膜は、基板上に交互に形成された複数の第１膜と複数の第２膜とを含む、請求項１に記載の半導体装置の製造方法。
  12. 　前記エッチングでは、アスペクト比が１０以上の凹部が前記膜に形成される、請求項１に記載の半導体装置の製造方法。
  13. 　前記エッチングでは、前記膜に凹部が形成され、前記凹部内にＣｍＦｎで示されるフッ化炭素化合物（ｍおよびｎはそれぞれ１以上の整数を表す）を含む別の膜が形成される、請求項１に記載の半導体装置の製造方法。
  14. 　ＣｘＨｙＦｚ（Ｃは炭素、Ｈは水素、Ｆはフッ素を表し、ｘは３以上の整数を表し、かつ、ｙおよびｚはそれぞれ１以上の整数を表す）で示される鎖状炭化水素化合物を含み、
    　前記ＣｘＨｙＦｚの炭素鎖上の各末端の炭素原子は、水素原子およびフッ素原子のうちのフッ素原子のみと結合している鎖状炭化水素化合物であり、
    　前記ＣｘＨｙＦｚは、Ｃ３ＨＦ５、Ｃ４Ｈ４Ｆ６、Ｃ４Ｈ３Ｆ７、Ｃ４Ｈ２Ｆ８、Ｃ４ＨＦ９、Ｃ５Ｈ６Ｆ６、Ｃ５Ｈ５Ｆ７、Ｃ５Ｈ４Ｆ８、Ｃ５Ｈ３Ｆ９、Ｃ５Ｈ２Ｆ１０、およびＣ５ＨＦ１１の少なくともいずれかを含む、エッチングガス。
  15. 　前記エッチングガスは、ｘの値が３～５の整数であり、ｙ≦ｚである前記ＣｘＨｙＦｚで示される鎖状炭化水素化合物を含むエッチングガスである、請求項１４に記載のエッチングガス。
  16. 　さらに、酸素ガス、希ガス、およびＣａＦｂで示されるフッ化炭素化合物ガス（ａおよびｂはそれぞれ１以上の整数を表す）のうちの少なくともいずれかを含むエッチングガスである、請求項１４に記載のエッチングガス。
  17. 　前記ＣａＦｂは、ＣＦ４、Ｃ２Ｆ４、Ｃ３Ｆ６、Ｃ４Ｆ６、およびＣ４Ｆ８の少なくともいずれかを含む、請求項１６に記載のエッチングガス。
  18. 　前記エッチングガスは、ＣｘＨｙＦｚで示される鎖状炭化水素化合物を２種類以上含むエッチングガスである、請求項１４に記載のエッチングガス。
  19. 　前記エッチングガスは、ＣｘＨｙＦｚで示される直鎖型の鎖状炭化水素化合物を含むエッチングガスである、請求項１４に記載のエッチングガス。
  20. 　前記エッチングガスは、前記ＣｘＨｙＦｚで示される鎖状炭化水素化合物からプラズマを生成するよう使用可能である、請求項１４に記載のエッチングガス。
PCT/JP2019/027316 2018-09-11 2019-07-10 半導体装置の製造方法およびエッチングガス WO2020054200A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP19858978.0A EP3852131A4 (en) 2018-09-11 2019-07-10 METHOD FOR FABRICATING A SEMICONDUCTOR DEVICE AND ETCHING GAS
KR1020217007286A KR102587426B1 (ko) 2018-09-11 2019-07-10 반도체 장치의 제조 방법 및 에칭 가스
KR1020237021037A KR102657842B1 (ko) 2018-09-11 2019-07-10 반도체 장치의 제조 방법 및 에칭 가스
CN201980059146.4A CN112673459A (zh) 2018-09-11 2019-07-10 半导体装置的制造方法和蚀刻气体
US17/197,544 US20210193475A1 (en) 2018-09-11 2021-03-10 Method of manufacturing semiconductor device, and etching gas
US18/325,640 US20230307244A1 (en) 2018-09-11 2023-05-30 Method of manufacturing semiconductor device, and etching gas

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-169983 2018-09-11
JP2018169983A JP7173799B2 (ja) 2018-09-11 2018-09-11 半導体装置の製造方法およびエッチングガス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/197,544 Continuation US20210193475A1 (en) 2018-09-11 2021-03-10 Method of manufacturing semiconductor device, and etching gas

Publications (1)

Publication Number Publication Date
WO2020054200A1 true WO2020054200A1 (ja) 2020-03-19

Family

ID=69777114

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/027316 WO2020054200A1 (ja) 2018-09-11 2019-07-10 半導体装置の製造方法およびエッチングガス

Country Status (7)

Country Link
US (2) US20210193475A1 (ja)
EP (1) EP3852131A4 (ja)
JP (2) JP7173799B2 (ja)
KR (2) KR102587426B1 (ja)
CN (1) CN112673459A (ja)
TW (1) TWI724465B (ja)
WO (1) WO2020054200A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936454A (zh) * 2022-10-11 2024-04-26 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013015033A1 (ja) * 2011-07-27 2013-01-31 セントラル硝子株式会社 ドライエッチング剤
WO2014104290A1 (ja) * 2012-12-27 2014-07-03 日本ゼオン株式会社 ドライエッチング方法
JP2016139782A (ja) * 2015-01-23 2016-08-04 セントラル硝子株式会社 ドライエッチング方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827464Y2 (ja) 1978-11-07 1983-06-15 東芝熱器具株式会社 サ−モスタツト
JPS5569416U (ja) 1978-11-08 1980-05-13
US5935877A (en) * 1995-09-01 1999-08-10 Applied Materials, Inc. Etch process for forming contacts over titanium silicide
US5876664A (en) * 1996-06-14 1999-03-02 American Sterilizer Company Continuous-operation, closed loop decontamination system and method
JPH10199865A (ja) * 1996-10-30 1998-07-31 Agency Of Ind Science & Technol ドライエッチング用ガス組成物およびドライエッチング方法
JP5569353B2 (ja) 2000-04-28 2014-08-13 ダイキン工業株式会社 ドライエッチングガスおよびドライエッチング方法
US7008808B2 (en) * 2004-05-05 2006-03-07 Taiwan Semiconductor Manufacturing Co Ltd Method of manufacturing LCOS spacers
KR20070009729A (ko) * 2004-05-11 2007-01-18 어플라이드 머티어리얼스, 인코포레이티드 불화탄소 에칭 화학반응에서 Ｈ2 첨가를 이용한탄소-도핑-Ｓｉ 산화물 에칭
JP2006128245A (ja) 2004-10-27 2006-05-18 Sony Corp 絶縁膜の加工方法
JP2006156539A (ja) 2004-11-26 2006-06-15 National Institute Of Advanced Industrial & Technology プラズマ反応用ガス
JP5131436B2 (ja) * 2007-05-31 2013-01-30 日本ゼオン株式会社 エッチング方法
JP5152521B2 (ja) * 2009-02-19 2013-02-27 日本ゼオン株式会社 ハロゲン化化合物を脱ハロゲン化水素する方法
JP5416280B2 (ja) * 2010-08-19 2014-02-12 株式会社アルバック ドライエッチング方法及び半導体装置の製造方法
JP2013175605A (ja) 2012-02-24 2013-09-05 Toshiba Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
JP6257638B2 (ja) * 2012-10-30 2018-01-10 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 高アスペクト比酸化物エッチング用のフルオロカーボン分子
WO2016117463A1 (ja) * 2015-01-22 2016-07-28 日本ゼオン株式会社 フッ素化炭化水素化合物の精製方法
US9728422B2 (en) * 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
JP6636250B2 (ja) 2015-02-12 2020-01-29 関東電化工業株式会社 ドライエッチングガス組成物及びドライエッチング方法
JP6514138B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013015033A1 (ja) * 2011-07-27 2013-01-31 セントラル硝子株式会社 ドライエッチング剤
WO2014104290A1 (ja) * 2012-12-27 2014-07-03 日本ゼオン株式会社 ドライエッチング方法
JP2016139782A (ja) * 2015-01-23 2016-08-04 セントラル硝子株式会社 ドライエッチング方法

Also Published As

Publication number Publication date
JP2020043239A (ja) 2020-03-19
KR20210053905A (ko) 2021-05-12
JP7400058B2 (ja) 2023-12-18
US20230307244A1 (en) 2023-09-28
US20210193475A1 (en) 2021-06-24
KR102587426B1 (ko) 2023-10-11
KR20230097221A (ko) 2023-06-30
CN112673459A (zh) 2021-04-16
JP2023002798A (ja) 2023-01-10
KR102657842B1 (ko) 2024-04-17
EP3852131A1 (en) 2021-07-21
TWI724465B (zh) 2021-04-11
JP7173799B2 (ja) 2022-11-16
EP3852131A4 (en) 2022-05-25
TW202010869A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
US10954129B2 (en) Diamond-like carbon as mandrel
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
JP7025600B2 (ja) ホウ素ドープアモルファスカーボンハードマスク及び方法
JP7137927B2 (ja) 半導体装置の製造方法
US20220005930A1 (en) Apparatus with multidielectric spacers on conductive regions of stack structures, and related methods
TW202013606A (zh) 用於蝕刻期間之低介電常數溝槽保護的原子層沉積
JP7400058B2 (ja) 半導体装置の製造方法およびエッチング方法
JP2004158704A (ja) 半導体装置および半導体装置の製造方法
US20210005463A1 (en) Manufacturing method of semiconductor device and etching gas
US20060292801A1 (en) Bit line of a semiconductor device and method for fabricating the same
JP2020150225A (ja) 半導体装置の製造方法
US20070128553A1 (en) Method for forming feature definitions
TW455948B (en) Process for etching an insulating layer and forming a semiconductor device
US20230087188A1 (en) Plasma etching method, plasma etching apparatus, and semiconductor device manufacturing method
JP2008085297A (ja) 半導体装置の製造方法
TW202201760A (zh) 在微電子工件上於三維結構中用於接觸窗的凸墊形成
TW202135143A (zh) 半導體裝置的製造方法
TW202339227A (zh) 半導體裝置及其製造方法
JP2022144220A (ja) 半導体装置の製造方法およびエッチング方法
KR20230048108A (ko) 저응력 붕소 함유 층들의 증착
CN109524302A (zh) 半导体组件及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19858978

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019858978

Country of ref document: EP

Effective date: 20210412