TW202135143A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW202135143A
TW202135143A TW109117787A TW109117787A TW202135143A TW 202135143 A TW202135143 A TW 202135143A TW 109117787 A TW109117787 A TW 109117787A TW 109117787 A TW109117787 A TW 109117787A TW 202135143 A TW202135143 A TW 202135143A
Authority
TW
Taiwan
Prior art keywords
layer
film
mask layer
semiconductor device
mask
Prior art date
Application number
TW109117787A
Other languages
English (en)
Other versions
TWI785338B (zh
Inventor
近藤丈博
橋本惇一
山崎壮一
松原雄也
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202135143A publication Critical patent/TW202135143A/zh
Application granted granted Critical
Publication of TWI785338B publication Critical patent/TWI785338B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明的實施方式提供一種能夠在膜上適當地形成凹部的半導體裝置的製造方法。一實施方式的半導體裝置的製造方法包括：在基板上形成第一膜，在第一膜上形成至少包含碳的第二膜，形成貫穿第二膜的孔，並且藉由使用第二膜作為遮罩的蝕刻在第一膜上形成與孔連通的凹部。該方法中，第二膜包括形成於第一膜上的第一層及形成於第一層上的第二層，且第一層的氧濃度高於第二層的氧濃度。

Description

半導體裝置的製造方法
[相關申請案] 本申請案享有以日本專利申請案2020-42268號（申請日：2020年3月11日）為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包括基礎申請案的全部內容。
本發明的實施方式是有關於一種半導體裝置的製造方法。
在基板上的膜上藉由蝕刻形成孔或狹縫等凹部時，若設置在膜上的蝕刻遮罩層的性能差，則有時無法適當地形成凹部。
本發明的實施方式提供一種能夠在膜上適當地形成凹部的半導體裝置的製造方法。 一實施方式的半導體裝置的製造方法包括：在基板上形成第一膜，在第一膜上形成至少包含碳的第二膜，形成貫穿第二膜的孔，並且藉由使用第二膜作為遮罩的蝕刻在第一膜上形成與孔連通的凹部。該方法中，第二膜包括形成於第一膜上的第一層及形成於第一層上的第二層，且第一層的氧濃度高於第二層的氧濃度。
以下，參照圖式來說明本發明的實施方式。
（第一實施方式） 圖1是表示第一實施方式的半導體裝置的結構的剖面圖。圖1所示的半導體裝置是三維記憶體。
圖1所示的半導體裝置具備基板1、下部層2、多個電極層3、多個絕緣層4、上部層5、多個記憶體孔M、及多個接觸孔H。圖1所示的半導體裝置更具備在各記憶體孔M內依次設置的塊絕緣膜11、電荷蓄積層12、隧道（tunnel）絕緣膜13、通道半導體層14、以及芯絕緣膜15、設置在各接觸孔H內的接觸插塞（contact plug）16。
基板1是例如矽（Si）基板等半導體基板。圖1示出與基板1的表面平行且相互垂直的X方向及Y方向、以及與基板1的表面垂直的Z方向。在本說明書中，將+Z方向作為上方向來處理，將-Z方向作為下方向來處理。-Z方向可與重力方向一致，亦可與重力方向不一致。
下部層2形成於在基板1內形成的擴散層L上，並且包括依次形成於基板1上的第一下部絕緣膜2a、源極側導電層2b、以及第二下部絕緣膜2c。第一下部絕緣膜2a例如是氧化矽膜（SiO2 ）。源極側導電層2b例如為多晶矽層。第二下部絕緣膜2c例如是氧化矽膜。
多個電極層3及多個絕緣層4交替積層在下部層2上。電極層3例如是鎢（W）層等金屬層或者多晶矽層等半導體層，並且用作字線。絕緣層4例如是氧化矽膜。圖1示出貫穿包括該些電極層3及絕緣層4的積層膜的多個記憶體孔M、以及形成於該積層膜的階梯區域上的多個接觸孔H。
上部層5形成在所述積層膜上，並且包括蓋絕緣膜5a、汲極側導電層5b、第一層間絕緣膜5c、及第二層間絕緣膜5d。蓋絕緣膜5a形成在所述積層膜上。汲極側導電層5b以與階梯區域鄰接的方式形成在蓋絕緣膜5a上。第一層間絕緣膜5c以嵌入階梯區域上的空間的方式形成在蓋絕緣膜5a上。第二層間絕緣膜5d形成在汲極側導電層5b及第一層間絕緣膜5c上。蓋絕緣膜5a例如是氧化矽膜。汲極側導電層5b例如為多晶矽層。第一層間絕緣膜5c例如是氧化矽膜。第二層間絕緣膜5d例如是氧化矽膜。
塊絕緣膜11、電荷蓄積層12、隧道絕緣膜13、通道半導體層14以及芯絕緣膜15依次形成在貫穿下部層2、多個電極層3、多個絕緣層4、以及上部層5的各記憶體孔M的側面。其結果，在各記憶體孔M內形成有多個記憶體單元。塊絕緣膜11例如是氧化矽膜。電荷蓄積層12例如是氮化矽膜（SiN），但亦可為多晶矽層等半導體層。隧道絕緣膜13例如是氧化矽膜。通道半導體層14例如是多晶矽層等半導體層，並電連接到基板1內的擴散層L。芯絕緣膜15例如是氧化矽膜。
在階梯區域中，多個接觸插塞16形成在貫穿上部層5的多個接觸孔H內。該些接觸插塞16與相互不同的電極層3電連接。各接觸插塞16例如由含鈦（Ti）層或含鉭（Ta）層等阻擋金屬層、鎢層、銅（Cu）層、鋁（Al）層等插塞材料層形成。
以下，參照圖2～圖7，對本實施方式的半導體裝置的製造方法進行說明。
首先，如圖2所示，在基板1上經由下部層2（參照圖1）交替積層多個犧牲層6及多個絕緣層4。犧牲層6例如是氮化矽膜。犧牲層6是第一膜內的第一絕緣層的例子，絕緣層4是第一膜內的第二絕緣層的例子。
再者，在圖2所示的步驟中，亦可代替在基板1上交替積層多個犧牲層6及多個絕緣層4，而在基板1上交替積層多個電極層3及多個絕緣層4。在此種情況下，不需要執行將犧牲層6替換為電極層3的步驟（後述）。在此種情況下，下部層2、多個電極層3、多個絕緣層4及上部層5是第一膜的例子。再者，亦可不設置下部層2及上部層5。
接著，如圖3所示，在包含犧牲層6及絕緣層4的積層體20上，介隔上部層5（參照圖1）形成遮罩層7。遮罩層7例如是碳（C）膜。遮罩層7是第二膜的例子。以下，說明本實施方式的遮罩層7的詳細情況。
遮罩層7包括形成在積層體20上的遮罩層7a、及形成在遮罩層7a上的遮罩層7b。遮罩層7a是第二膜內的第一層的例子，並且遮罩層7b是第二膜內的第二層的例子。本實施方式的遮罩層7a與遮罩層7b均為碳膜，但具有相互不同的性質。
遮罩層7a例如是類鑽碳膜（diamond-like carbon）膜，遮罩層7b例如是非晶碳膜。遮罩層7a與遮罩層7b分別是含有碳原子及其他原子的膜，例如是含有作為主成分的碳原子及其他雜質原子的碳膜。例如，遮罩層7a可包含氧原子作為雜質原子。遮罩層7a的氧濃度高於遮罩層7b的氧濃度。此處，氧濃度是每單位體積的氧原子的個數。
遮罩層7a的組成比中，例如碳為60 atom%、氧為10 atom%、氫為30 atom%。另一方面，遮罩層7b的組成比中，例如碳為85 atom%，氫為15 atom%。然而，遮罩層7a與遮罩層7b的組成比不限於上述。關於氧的濃度，遮罩層7a較遮罩層7b高即可，遮罩層7a的氧濃度例如為4 原子（atom）%以上。
遮罩層7a的密度較遮罩層7b低，例如為1.6 g/cm3 以下。
遮罩層7a中可包含氫原子作為雜質原子。在此種情況下，遮罩層7a的氫組成比高於遮罩層7b，例如為20%以上。再者，遮罩層7b可含有氧原子及/或氫原子，亦可不含有氧原子及/或氫原子。
另外，如圖3所示，遮罩層7a形成得較遮罩層7b薄。例如，遮罩層7a的蝕刻前的厚度t1為500 nm，遮罩層7b的蝕刻前的厚度t2為2 μm。遮罩層7a與遮罩層7b例如可藉由以下的任一方法形成。在第一方法中，遮罩層7a與遮罩層7b均藉由化學氣相沈積（Chemical Vapor Deposition，CVD）形成。在第二方法中，遮罩層7a與遮罩層7b均藉由物理氣相沈積（Physical Vapor Deposition，PVD）形成。在第三方法中，遮罩層7a與遮罩層7b分別藉由PVD與CVD形成。在第四方法中，遮罩層7a與遮罩層7b分別藉由真空氣相製程（例如CVD或PVD）與大氣壓液相製程形成。本實施方式中，可採用第一方法到第四方法中的任何一個。
所述CVD的例子是電漿CVD、熱CVD、光CVD等。另一方面，所述PVD的例子是濺射法、電弧離子鍍法、離子蒸鍍法、離子束法、雷射剝蝕（laser ablation）法等。一般而言，藉由PVD形成的膜的密度較藉由CVD形成的膜的密度更高，藉由PVD形成的膜較藉由CVD形成的膜更硬。因此，在第三種方法中，遮罩層7a藉由PVD形成，而遮罩層7b藉由CVD形成。其中，膜的密度亦可藉由改變CVD的條件或改變PVD的條件來調整。因此，在第一方法中，遮罩層7a與遮罩層7b均藉由CVD形成，在第二方法中，遮罩層7a與遮罩層7b均藉由PVD形成。在所述情況下，能夠藉由相同的方法形成遮罩層7a與遮罩層7b，因此，能夠簡化形成遮罩層7a與遮罩層7b的步驟。
再者，在藉由CVD形成碳膜的情況下，作為源氣體例如使用CX HY 氣體（C表示碳，H表示氫，X及Y表示1以上的整數）。在此種情況下，碳膜可含有氫原子作為雜質原子。另一方面，藉由PVD形成碳膜時，碳膜亦多含有氫原子作為雜質原子。因此，藉由CVD、PVD形成的本實施方式的遮罩層7a、遮罩層7b可含有氫原子作為雜質原子。
如上所述般形成遮罩層7之後，如圖4所示，在遮罩層7上依次形成硬遮罩31、防反射膜32及抗蝕劑膜33。硬遮罩31例如藉由CVD、作為具有150 nm厚度的氮氧化矽（SiON）膜而成膜在遮罩層7b上。防反射膜32例如作為具有10 nm厚度的有機膜而成膜在硬遮罩31上。藉由防反射膜32，無需對遮罩層7賦予防反射功能。抗蝕劑膜33例如藉由塗敷150 nm的抗蝕劑材而成膜。另外，藉由浸液曝光裝置使抗蝕劑膜33圖案化。
如上所述，在形成硬遮罩31、防反射膜32及抗蝕劑膜33之後，將防反射膜32及抗蝕劑膜33作為遮罩，對硬遮罩31進行乾式蝕刻。繼而，將硬遮罩31作為遮罩，對遮罩層7進行乾式蝕刻。
圖5是表示蝕刻後的遮罩層7的結構的剖面圖。如圖5所示，在遮罩層7中形成在Z方向上貫穿遮罩層7a的孔70a以及在Z方向上貫穿遮罩層7b的孔70b。本實施方式中，遮罩層7a的氧濃度高於遮罩層7b的氧濃度。另外，遮罩層7a的碳濃度低於遮罩層7b的碳濃度。因此，遮罩層7a在X方向上的側蝕量較遮罩層7b的側蝕量多。因此，如圖5所示，在蝕刻遮罩層7之後，孔70a在X方向上的口徑w1大於孔70b在X方向上的口徑w2。
繼而，如圖6所示，例如藉由反應離子蝕刻（Reactive Ion Etching，RIE）、使用遮罩層7來蝕刻積層體20。其結果，在積層體20中形成與孔70a連通的凹部21。該凹部21為用於形成圖1中的記憶體孔M的孔，並具有大致圓筒形的形狀。其後，去除遮罩層7。
繼而，如圖7的（a）所示，在凹部21（記憶體孔M）的側面及底面，依次形成記憶體絕緣膜17、通道半導體層14及芯絕緣膜15。記憶體絕緣膜17依次包括圖1的塊絕緣膜11、電荷蓄積層12以及隧道絕緣膜13。
記憶體絕緣膜17、通道半導體層14及芯絕緣膜15例如以如下方式形成。首先，在凹部21的側面及底面形成記憶體絕緣膜17，並且自記憶體孔M的底部除去記憶體絕緣膜17。其結果，在記憶體孔M的底部露出基板1。繼而，在凹部21的隧道絕緣膜13及基板1的表面依次形成通道半導體層14及芯絕緣膜15。其結果，通道半導體層14電連接至基板1。
繼而，如圖7的（b）所示，藉由磷酸水溶液等藥液除去犧牲層6。其結果，在絕緣層4之間形成多個空洞P。然後，將電極層3嵌入該些空洞P內。其結果，如圖1所示，在下部層2上形成包含多個電極層3與多個絕緣層4的積層膜。此時，亦可在空洞P內形成構成塊絕緣膜11的一部分的絕緣膜後，在空洞P內形成電極層3。
然後，在基板1上形成各種配線層、插塞層、層間絕緣膜等。按照此種方式製造圖1的半導體裝置。
圖8是表示比較例的半導體裝置的製造步驟的一部分的剖面圖。如圖8的（a）所示，本比較例的遮罩層7是單層的碳膜。在遮罩層7中，藉由將所述的硬遮罩31、防反射膜32及抗蝕劑膜33作為遮罩的蝕刻而形成孔71。
在形成孔71之後，藉由使用遮罩層7的RIE，在積層體20中形成凹部21。此時，如圖8的（b）所示，有時一部分離子束E在孔71的內表面處反衝。在此種情況下，由於反衝離子束，凹部21的上部成為彎曲的形狀，故自凹部21（記憶體孔M）的上部到底部的尺寸差變大。
另一方面，本實施方式中，如圖6所示，孔70a較孔70b開口大。因此，即使一部分離子束E在遮罩層7b的孔70b內反衝，反衝離子束亦被吸收至遮罩層7a的孔70a內。因此，在積層體20中，能夠自上部到底部適當地形成尺寸差小的凹部21（記憶體孔M）。
再者，本實施方式的遮罩層7用於含有多種層（下部層2、多個犧牲層6、多個絕緣層4、以及上部層5）的被蝕刻膜的蝕刻用途，但亦可用於含有單一層的被蝕刻膜的蝕刻用途。此種被蝕刻膜的例子是氧化矽膜、氮化矽膜、半導體層、金屬層等。這在後述的第二實施方式中亦相同。
（變形例） 以下將說明第一實施方式的變形例。本變形例的半導體裝置的構成與圖1所示的第一實施方式的半導體裝置相同，故省略說明。以下，以與第一實施方式的不同點為中心，來說明本變形例的半導體裝置的製造方法。
在第一實施方式中，遮罩層7a藉由氧氣等以包含氧的狀態形成。另一方面，在本變形例中，首先，在積層體20上積層遮罩層7a。其中，此時的遮罩層7a的組成比中，例如碳為85 atom%，氫為15 atom%，不含氧。
繼而，將遮罩層7a例如暴露於水蒸氣中30分鐘而實施水蒸氣退火。藉由該水蒸氣退火，如圖9所示，氧元素與氫元素含浸在遮罩層7a中。其結果，遮罩層7a的組成變化成：碳為60 atom%，氧為10 atom%，氫為30 atom%。
繼而，與第一實施方式同樣，在遮罩層7a上形成遮罩層7b。以後的步驟與第一實施方式相同，故省略說明。
在以上說明的本變形例中，遮罩層7a的氧濃度亦高於遮罩層7b的氧濃度。因此，在遮罩層7a中形成較遮罩層7b的孔70b寬度更寬的孔70a。藉此，避免形成於積層體20中的凹部21彎曲，從而能夠自上部到底部適當地形成尺寸差小的凹部21（記憶體孔M）。
另外，本變形例中，藉由水蒸氣退火，使遮罩層7a含有氧。因此，藉由調整水蒸氣退火的條件，能夠控制遮罩層7a的氧濃度。
（第二實施方式） 以下，對第二實施方式進行說明。本實施方式的半導體裝置的構成與圖1所示的第一實施方式的半導體裝置相同，故省略說明。以下，以與第一實施方式的不同點為中心，說明本實施方式的半導體裝置的製造方法。
圖10是表示第二實施方式的半導體裝置的製造步驟的一部分的剖面圖。如圖10所示，本實施方式的遮罩層7除了具有第一實施方式的遮罩層7a及遮罩層7b以外，亦具有遮罩層7c。遮罩層7c是第三遮罩層的一例，並且積層在遮罩層7a與遮罩層7b之間。再者，遮罩層7a的厚度例如為200 nm以上。遮罩層7c的厚度理想的是遮罩層7（遮罩層7a、遮罩層7b、遮罩層7c的合計）的1/4以下。遮罩層7c是含有作為主要成分的碳原子的碳膜。遮罩層7可更含有氧原子或/及氫原子作為雜質原子。
在遮罩層7中，氧濃度按照遮罩層7c、遮罩層7b、遮罩層7a的順序升高。例如，遮罩層7c的氧濃度為1 atom%以下，遮罩層7a的氧濃度為4 atom%以上，遮罩層7b的氧濃度為其中間值。遮罩層7a與遮罩層7b的氧濃度差理想為3 atom%以上。
另外，密度按照遮罩層7a、遮罩層7b、遮罩層7c的順序變高。例如，遮罩層7c的密度為2.0 g/cm3 以上，遮罩層7a的密度為1.6 g/cm3 以下，遮罩層7b的密度為其中間值。遮罩層7a與遮罩層7b的密度差理想為0.2 g/cm3 以上。
而且，氫的組成比按照遮罩層7c、遮罩層7b、遮罩層7a的順序變高。例如，遮罩層7c的氫組成比為10%以下，遮罩層7a的氫組成比為20%以上，遮罩層7b的氫組成比為其中間值。遮罩層7a與遮罩層7b的氫組成比差理想為10%以上。
在遮罩層7a中，藉由將第一實施方式中說明的硬遮罩31、防反射膜32及抗蝕劑膜33作為遮罩的蝕刻，形成在Z方向上貫穿遮罩層7a的孔70a。同樣，在遮罩層7b中形成孔70b，在遮罩層7c中形成孔70c。
在如上所述的第一實施方式的遮罩層7中，作為下層的遮罩層7a為高氧濃度且低密度，因此，在遮罩層7a中形成的孔70a的口徑可變大至需要以上。其結果，形成於積層體20的凹部21的上端開口可能超過允許範圍而變大。
為了將凹部21的上端開口的口徑控制為所需的值，考慮預先減小在遮罩層7中形成的孔70a及孔70b的口徑的方法。但是，該方法中，設想形成凹部21時蝕刻速率降低，並且遮罩層7容易被阻塞。
另一方面，在本實施方式中，遮罩層7c作為低氧濃度且高密度的中間層而形成在遮罩層7a與遮罩層7b之間。因此，即使擴大遮罩層7b的孔70b的口徑，亦能夠抑制遮罩層7a的孔70a的口徑擴大。藉此，能夠在抑制凹部21的上端開口擴大的同時，亦避免遮罩層7的阻塞。
雖然對本發明的幾個實施方式進行了說明，但是該些實施方式只是作為例子提示，並不意圖限定發明的範圍。該些實施方式能夠以其他各種方式來實施，並且能夠在不脫離發明主旨的範圍內進行各種省略、置換、變更。該些實施方式及其變形包含在發明的範圍及主旨中，同樣包含在申請專利範圍所記載的發明及其均等的範圍內。
1:基板 2:下部層 2a:第一下部絕緣膜 2b:源極側導電層 2c:第二下部絕緣膜 3:電極層 4:絕緣層 5:上部層 5a:蓋絕緣膜 5b:汲極側導電層 5c:第一層間絕緣膜 5d:第二層間絕緣膜 6:犧牲層 7:遮罩層 7a:遮罩層 7b:遮罩層 7c:遮罩層 11:塊絕緣膜 12:電荷蓄積層 13:隧道絕緣膜 14:通道半導體層 15:芯絕緣膜 16:接觸插塞 17:記憶體絕緣膜 20:積層體 21:凹部 31:硬遮罩 32:防反射膜 33:抗蝕劑膜 70a、70b、70c、71:孔 E:離子束 M:記憶體孔 H:接觸孔 L:擴散層 P:空洞 t1、t2:厚度 w1、w2:口徑
圖1是表示第一實施方式的半導體裝置的結構的剖面圖。 圖2是表示在基板上形成積層體的步驟的剖面圖。 圖3是表示在積層體上形成遮罩層的步驟的剖面圖。 圖4是表示在遮罩層上形成硬遮罩、防反射膜、抗蝕劑膜的步驟的剖面圖。 圖5是表示在遮罩層上形成孔的步驟的剖面圖。 圖6是表示在積層體上形成凹部的步驟的剖面圖。 圖7的（a）是表示在凹部內將記憶體絕緣膜成膜的步驟的剖面圖，圖7的（b）是表示蝕刻犧牲層的步驟的剖面圖。 圖8的（a）是表示在比較例的遮罩上形成孔的步驟的剖面圖，圖8的（b）是表示在積層體上形成凹部的步驟的剖面圖。 圖9是用以說明變形例的遮罩的製造方法的剖面圖。 圖10是表示第二實施方式的半導體裝置的製造步驟的一部分的剖面圖。
1:基板
4:絕緣層
6:犧牲層
7:遮罩層
7a:遮罩層
7b:遮罩層
20:積層體
21:凹部
70a:孔
70b:孔
E:離子束

Claims (9)

  1. 一種半導體裝置的製造方法，包括： 在基板上形成第一膜， 在所述第一膜上形成至少含有碳的第二膜， 形成貫穿所述第二膜的孔， 藉由使用所述第二膜作為遮罩的蝕刻，在所述第一膜上形成與所述孔連通的凹部， 所述第二膜包括形成於所述第一膜上的第一層及形成於所述第一層上的第二層，且所述第一層的氧濃度高於所述第二層的氧濃度。
  2. 如請求項1所述的半導體裝置的製造方法，其中，所述第二膜亦含有氫，且所述第一層的氫濃度高於所述第二層的氫濃度。
  3. 如請求項1所述的半導體裝置的製造方法，其中，藉由使積層在所述第一膜上的所述第一層在水蒸氣環境中暴露預定的時間，使所述第一層含有氧，然後，在含有氧的第一層上形成所述第二層。
  4. 如請求項1所述的半導體裝置的製造方法，其中，所述第二膜包括在所述第一層與所述第二層之間形成的第三層，且所述第二層的氧濃度高於所述第三層的氧濃度。
  5. 如請求項4所述的半導體裝置的製造方法，其中，所述第一層的厚度為200 nm以上。
  6. 如請求項4所述的半導體裝置的製造方法，其中，所述第三層的氧濃度為1 原子%以下，所述第二層與所述第一層的氧濃度差為3 原子%以上。
  7. 如請求項4所述的半導體裝置的製造方法，其中，所述第三層的密度為2.0 g/cm3 以上，所述第二層與所述第一層的密度差為0.2 g/cm3 以上。
  8. 如請求項4所述的半導體裝置的製造方法，其中，所述第二膜含有氫， 所述第三層的氫組成比為10%以下，所述第二層與所述第一層的氫組成比差為10%以上。
  9. 如請求項1至請求項8中任一項所述的半導體裝置的製造方法，其中，所述第一膜交替地包含多個第一絕緣層與多個第二絕緣層，或者交替地包含多個電極層與多個絕緣層。
TW109117787A 2020-03-11 2020-05-28 半導體裝置的製造方法 TWI785338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-042268 2020-03-11
JP2020042268A JP2021145031A (ja) 2020-03-11 2020-03-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202135143A true TW202135143A (zh) 2021-09-16
TWI785338B TWI785338B (zh) 2022-12-01

Family

ID=77616387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117787A TWI785338B (zh) 2020-03-11 2020-05-28 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US11373865B2 (zh)
JP (1) JP2021145031A (zh)
CN (1) CN113394084B (zh)
TW (1) TWI785338B (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087130A (ja) * 2008-09-30 2010-04-15 Toyota Motor Corp 半導体装置の製造方法
US7855142B2 (en) * 2009-01-09 2010-12-21 Samsung Electronics Co., Ltd. Methods of forming dual-damascene metal interconnect structures using multi-layer hard masks
US8071485B2 (en) * 2009-06-29 2011-12-06 Globalfoundries Inc. Method of semiconductor manufacturing for small features
WO2011013417A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP2012151338A (ja) 2011-01-20 2012-08-09 Elpida Memory Inc 半導体装置の製造方法及びハードマスクの形成方法
KR101857025B1 (ko) * 2011-10-31 2018-05-14 삼성전자주식회사 반도체 소자의 제조방법
JP2014011389A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法及び半導体装置
TWI656575B (zh) * 2014-09-03 2019-04-11 美商應用材料股份有限公司 用於三維nand硬遮罩應用的奈米結晶鑽石碳膜
JP2016058456A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体装置の製造方法
US20160268286A1 (en) * 2015-03-11 2016-09-15 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device and semiconductor device
JP6514138B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体装置の製造方法
JP2018098287A (ja) 2016-12-09 2018-06-21 東芝メモリ株式会社 半導体装置の製造方法
JP2018152418A (ja) 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体装置の製造方法及びエッチング用マスク
JP6441994B2 (ja) 2017-05-16 2018-12-19 東京エレクトロン株式会社 多孔質膜をエッチングする方法
US10886293B2 (en) * 2017-09-07 2021-01-05 Toshiba Memory Corporation Semiconductor device and method of fabricating the same
JP2019165171A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体装置およびその製造方法
US11437238B2 (en) * 2018-07-09 2022-09-06 Applied Materials, Inc. Patterning scheme to improve EUV resist and hard mask selectivity

Also Published As

Publication number Publication date
US11373865B2 (en) 2022-06-28
US20210287903A1 (en) 2021-09-16
CN113394084A (zh) 2021-09-14
TWI785338B (zh) 2022-12-01
CN113394084B (zh) 2024-03-29
JP2021145031A (ja) 2021-09-24

Similar Documents

Publication Publication Date Title
US10504901B2 (en) Substrate processing method and device manufactured using the same
KR20090050371A (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
US20090227106A1 (en) Method for fabricating semiconductor memory device
JP2015177006A (ja) 半導体装置及びその製造方法
US7615450B2 (en) Method of manufacturing flash memory device
US20160268299A1 (en) Semiconductor device and method for manufacturing the same
US10872782B2 (en) Method of manufacturing semiconductor device
KR20070063409A (ko) 반도체 소자의 스토리지노드콘택홀 형성 방법
TW202135143A (zh) 半導體裝置的製造方法
US11367624B2 (en) Manufacturing method of semiconductor device
JP2018152418A (ja) 半導体装置の製造方法及びエッチング用マスク
WO2020054200A1 (ja) 半導体装置の製造方法およびエッチングガス
US11978665B2 (en) Semiconductor manufacturing method and semiconductor device
US20060046403A1 (en) Method of forming separated charge-holding regions in a semiconductor device
JP2019145615A (ja) 半導体装置の製造方法
JP2022050179A (ja) 半導体装置およびその製造方法
US20220246626A1 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
KR100680962B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2007048863A (ja) 半導体装置およびその製造方法
JP2017120832A (ja) 半導体記憶装置及びその製造方法
US20090045518A1 (en) Semiconductor device and method for fabricating the same
KR20070001752A (ko) 반도체 소자의 비트라인 형성 방법
KR20000044947A (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR20090066932A (ko) 반도체 소자의 전극 형성방법
KR20080084067A (ko) 반도체 소자의 게이트 형성방법