KR20070063409A - 반도체 소자의 스토리지노드콘택홀 형성 방법 - Google Patents

반도체 소자의 스토리지노드콘택홀 형성 방법 Download PDF

Info

Publication number
KR20070063409A
KR20070063409A KR1020060087607A KR20060087607A KR20070063409A KR 20070063409 A KR20070063409 A KR 20070063409A KR 1020060087607 A KR1020060087607 A KR 1020060087607A KR 20060087607 A KR20060087607 A KR 20060087607A KR 20070063409 A KR20070063409 A KR 20070063409A
Authority
KR
South Korea
Prior art keywords
storage node
node contact
contact hole
hard mask
semiconductor device
Prior art date
Application number
KR1020060087607A
Other languages
English (en)
Other versions
KR100772681B1 (ko
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/580,743 priority Critical patent/US7371636B2/en
Publication of KR20070063409A publication Critical patent/KR20070063409A/ko
Application granted granted Critical
Publication of KR100772681B1 publication Critical patent/KR100772681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 스토리지노드콘택홀 형성후의 하드마스크 제거시에 층간절연막의 과도한 손실을 최소화하면서 하드마스크를 제거할 수 있는 반도체소자의 스토리지노드콘택홀 형성 방법을 제공하기 위한 것으로, 본 발명의 스토리지노드콘택홀 형성 방법은 셀영역과 주변회로영역이 정의된 기판 상부에 산화막을 형성하는 단계; 상기 산화막 상에 실리콘이 다량 함유된 산화질화막을 형성하는 단계; 상기 산화질화막을 하드마스크로 상기 산화막을 식각하여 상기 셀영역에 스토리지노드콘택홀을 형성하는 단계; 상기 스토리지노드콘택홀을 매립하는 보호막을 형성하는 단계; 상기 산화질화막의 식각율을 상기 산화막보다 빠르게 유지(산화질화막과 산화막의 식각율을 2∼3:1로 유지)하여 상기 산화질화막을 제거하는 단계; 및 상기 보호막을 제거하는 단계를 포함하고, 상술한 본 발명은 층간절연막의 손실을 최소화하면서 하드마스크를 제거하여 주변회로영역과 셀영역간 층간절연막 단차를 최소화하므로써, 스토리지노드콘택홀의 변형을 방지하고, 또한 스토리지노드콘택플러그와 비트라인간 쇼트, 비트라인과 스토리지노드 사이에 형성되는 기생 캐패시턴스의 형성을 방지할 수 있는 효과가 있다.
스토리지노드콘택홀, 하드마스크, 단차, 보호막, 산화질화막, SRON

Description

반도체 소자의 스토리지노드콘택홀 형성 방법{METHOD FOR MANUFACTURING STORAGE NODE CONTACT HOLE IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 스토리지노드콘택홀 형성 방법을 간략히 도시한 공정 단면도,
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 스토리지노드콘택홀 형성 방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23, 23A : 하드마스크 24 : 스토리지노드콘택마스크
25 : 스토리지노드콘택홀 26 : 보호막
27 : 폴리실리콘
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 스토 리지노드콘택홀 형성 방법에 관한 것이다.
DRAM에서 디자인룰(Design rule)이 작아짐에 따라 콘택홀을 형성하기 위한 마스크로 사용된 감광막의 두께가 점점 낮아지게 되었고, 이에 따라 식각공정시 감광막이 부족한 현상이 발생된다.
이를 극복하기 위해 최근에는 하드마스크(Hardmask)를 이용하여 콘택홀을 주로 형성하고 있다.
최근에 DRAM의 캐패시터 공정에서 스토리지노드콘택홀(Storage Node Contact holde) 식각 공정시 하드마스크로는 주로 폴리실리콘(Polysilicon)을 사용하고 있다. 여기서, 스토리지노드콘택홀은 하부의 랜딩플러그와 캐패시터의 스토리지노드간 연결을 위한 스토리지노드콘택플러그(Storage Node Contact Plug)이 매립되는 콘택홀이다.
그러나, 하드마스크로 사용된 폴리실리콘은 후속 스토리지노드콘택플러그 형성시 마스크 얼라인(Mask Align) 문제를 유발하기 때문에 스토리지노드콘택 키 얼라인 박스(SNC Key Align Box)를 오픈하는 추가 공정이 필요하게 된다. 또한, 웨이퍼 전면에 노출된 폴리실리콘 박막은 후속 반복 진행되는 세정 공정에서 파티클 소스(Particle Source)로 작용하게 된다. 또한, 층간절연막 내에는 수소(Hydrogen) 성분에 의한 수분(H2O)이 다량 존재하는데, 후속 스토리지노드콘택플러그로 사용되는 폴리실리콘 증착 공정시 잔류하는 폴리실리콘하드마스크가 수분이 외부로 탈리(Out diffusion)되지 못하게 하는 배리어로 작용하여, 이들 수분이 기판쪽으로 확산되어 트랜지스터의 문턱전압 특성을 변화시키는 문제가 있다.
따라서, 스토리지노드콘택홀 형성후 하드마스크를 반드시 제거해야만 한다.
도 1a 내지 도 1c는 종래기술에 따른 스토리지노드콘택홀의 형성 방법을 간략히 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 트랜지스터, 랜딩플러그 및 비트라인(BL) 등의 소정 공정이 완료된 기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12) 상에 하드마스크폴리실리콘(13)을 형성한다.
이어서, 하드마스크폴리실리콘(13) 상에 감광막을 이용한 스토리지노드콘택마스크(14)를 형성한다.
이어서, 스토리지노드콘택마스크(14)를 식각장벽으로 하여 하드마스크폴리실리콘(13)을 식각한다.
도 1b에 도시된 바와 같이, 스토리지노드콘택마스크(14)와 하드마스크폴리실리콘(13)을 식각장벽으로 이용하여 층간절연막(12)을 식각하므로써 스토리지노드콘택홀(15)을 형성한다. 이때, 스토리지노드콘택마스크(14)는 모두 소모되어 잔류하지 않을 수 있으며, 하드마스크폴리실리콘(13)이 식각장벽 역할을 한다. 그리고, 스토리지노드콘택홀(15) 형성후에 일정 두께의 하드마스크폴리실리콘(13A)가 잔류한다.
도 1c에 도시된 바와 같이, 잔류하는 하드마스크폴리실리콘(13A)을 제거한다.
그러나, 종래기술은 스토리지노드콘택홀(15)이 형성되는 시점에서 스토리지 노드콘택홀(15)이 형성되는 셀영역과 그외 주변회로지역에서 잔류하는 하드마스크폴리실리콘(13A)의 잔류 두께(D1, D2)가 다르게 된다.
이와 같이, 스토리지노드콘택홀(15) 형성후에 잔류하는 두께(D1, D2)가 불균일한 상태에서 하드마스크폴리실리콘(13A)을 제거하게 되면, 셀영역에서는 층간절연막(12)의 손실(도 1c의 12A)이 발생하게 된다.
일예로, 하드마스크폴리실리콘(13)을 1200Å의 두께로 증착한 경우, 스토리지노드콘택홀(15)이 형성되는 시점에서 셀영역에서는 'D1'이 600Å 두께로 잔류하고, 주변회로영역에서는 'D2'가 900Å 두께로 잔류한다. 그리고, 하드마스크폴리실리콘(13A)을 제거한 후에 셀영역의 층간절연막(12)의 손실(12A)은 300Å 이상의 과도한 손실이 발생하게 된다. 또한, 종래기술은 하드마스크폴리실리콘(13)을 제거할 때 스토리지노드콘택홀의 내부 및 탑부분에서 손상이 발생한다.
위와 같은 셀영역에서의 층간절연막(12)의 과도한 손실(12A)은 비트라인과 스토리지노드간의 기생 캐패시턴스를 증가시키거나 또는 스토리지노드콘택플러그와 비트라인간의 쇼트(Short)를 초래한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드콘택홀 형성후의 하드마스크 제거시에 층간절연막의 과도한 손실을 최소화하면서 하드마스크를 제거할 수 있는 반도체소자의 스토리지노드콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 스토리지노드콘택홀 형성 방법은 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 하드마스크를 형성하는 단계; 상기 하드마스크를 식각장벽으로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계; 상기 스토리지노드콘택홀을 매립하는 보호막을 형성하는 단계; 상기 하드마스크의 식각율을 상기 층간절연막보다 빠르게 유지하여 상기 하드마스크를 제거하는 단계; 및 상기 보호막을 제거하는 단계를 포함하는 것을 특징으로 하며, 상기 하드마스크를 제거하는 단계에서 상기 하드마스크와 층간절연막의 식각율을 2∼3:1로 유지하는 것을 특징으로 하고, 상기 하드마스크를 제거하는 단계는 에치백으로 진행하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 스토리지노드콘택홀 형성 방법은 셀영역과 주변회로영역이 정의된 기판 상부에 산화막을 형성하는 단계; 상기 산화막 상에 실리콘이 다량 함유된 산화질화막을 형성하는 단계; 상기 산화질화막을 하드마스크로 상기 산화막을 식각하여 상기 셀영역에 스토리지노드콘택홀을 형성하는 단계; 상기 스토리지노드콘택홀을 매립하는 보호막을 형성하는 단계; 상기 산화질화막의 식각율을 상기 산화막보다 빠르게 유지하여 상기 산화질화막을 제거하는 단계; 및 상기 보호막을 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 산화질화막을 제거하는 단계에서 상기 산화질화막와 산화막의 식각율을 2∼3:1로 유지하는 것을 특징으로 하며, 상기 산화질화막을 제거하는 단계는 에치백으로 진행하는 것을 특징으 로 하고, 상기 에치백시 식각가스는 CH2F2, CH4 및 산소 가스가 혼합된 혼합가스(CH2F2/CH4/O2)에 희석가스로서 아르곤 가스를 첨가하여 진행하며, 상기 혼합가스에서 CH2F2:CH4:O2는 2:1:1의 비율로 혼합하고, CH2F2/CH4/O2의 총 유량을 적어도 80sccm 이하로 하며, 상기 아르곤 가스는 100sccm∼1000sccm의 유량으로 첨가하는 것을 특징으로 하고, 상기 보호막은, 감광막으로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 스토리지노드콘택홀 형성 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 셀영역과 주변회로영역이 정의된 기판(21) 상부에 층간절연막(22)을 형성한다. 이때, 층간절연막(22)은 산화막 물질로 형성하는데, 바람직하게는 고밀도플라즈마산화막(High density plasma oxide) 또는 BPSG로 형성한다. 그리고, 기판(21)은 워드라인을 포함한 트랜지스터, 랜딩플러그 및 비트라인 등의 관련소자가 형성된 것으로서, 바람직하게 기판(21)은 랜딩플러그로 볼 수 있다. 따라서, 층간절연막(22)은 다층 구조일 수 있으며, 비트라인(BL)이 형성된 것이라 가정한다.
이어서, 층간절연막(22) 상에 하드마스크(23)를 형성한다. 여기서, 하드마스크(23)는 산화막, 실리콘질화막, 폴리실리콘 또는 실리콘이 다량 함유된 산화질화 막(Si-Rich OxyNitride; SRON) 중에서 선택된 어느 하나로 형성하는데, 바람직하게는 실리콘이 다량 함유된 산화질화막을 사용한다. 실리콘이 다량 함유된 산화질화막은 산화막 또는 실리콘질화막(Si3N4)보다 실리콘이 다량 함유됨에 따라 자기정렬콘택 식각 특성(SNC Self Aligned Contact Etch)이 더 우수하다. 또한, 실리콘이 다량 함유된 산화질화막은 폴리실리콘보다는 층간절연막과의 선택비 조절이 용이하여 후속의 제거 공정시에 층간절연막의 손실을 최소화할 수 있다.
이어서, 하드마스크(23) 상에 감광막을 이용한 스토리지노드콘택마스크(24)를 형성한 후, 스토리지노드콘택마스크(24)를 식각장벽으로 하여 하드마스크(23)를 식각한다.
도 2b에 도시된 바와 같이, 스토리지노드콘택마스크(24)와 하드마스크(23)를 식각장벽으로 하여 층간절연막(22)을 식각하여 기판(21) 표면을 노출시키는 스토리지노드콘택홀(25)을 형성한다. 이때, 스토리지노드콘택마스크(24)는 모두 소모되어 잔류하지 않을 수 있으며, 하드마스크(23)가 식각장벽 역할을 한다. 그리고, 스토리지노드콘택홀(25) 형성시 실리콘이 다량 함유된 산화질화막을 하드마스크(23)로 사용함에 따라 자기정렬콘택식각 특성이 우수하여 하드마스크(23)의 탑어택(Top attack)이 발생하지 않는다. 참고로, 하드마스크가 자기정렬콘택식각특성이 열악한 경우, 스토리지노드콘택홀 형성을 위한 식각공정시 하드마스크의 탑부분에서 식각이 발생하여 탑어택이 발생하고, 이는 스토리지노드콘택홀의 불량을 초래하게 된다.
상기 스토리지노드콘택홀(25)이 형성되는 시점에서 하드마스크(23)도 일부 손실되어 일정 두께의 하드마스크(23A)가 잔류하며, 셀영역과 주변회로영역에서 두께 차이(D11, D12)가 발생한다. 이는, 스토리지노드콘택홀(25)이 셀영역에서만 형성되어 하드마스크(23)의 손실이 셀영역에서 주로 발생하기 때문으로서, 주변회로영역에서의 잔류 두께(D12)보다 셀영역에서 더 얇은 두께(D11)로 잔류한다.
도 2c에 도시된 바와 같이, 하드마스크(23A)가 잔류한 상태에서 스토리지노드콘택홀(25)의 내부를 매립하는 보호막(26)을 형성한다. 여기서, 보호막(26)은 후속 하드마스크(23A) 제거시 식각부산물이 스토리지노드콘택홀(25) 내부로 유입되는 것을 방지하기 위한 것이다. 더불어, 보호막(26)은 하드마스크(23A) 제거시에 스토리지노드콘택홀(25)의 탑 어택이 발생하는 것을 방지한다.
바람직하게, 보호막(26)은 감광막으로 형성하는데, 스토리지노드콘택홀(25)의 내부를 매립하기 위해 다음과 같은 방법으로 보호막(26)을 형성한다. 먼저, 스토리지노드콘택홀(25) 내부를 매립 할때까지 전면에 감광막을 도포한 후, 전면 노광을 통해 하드마스크(23A) 상부에 위치한 감광막은 제거하고, 스토리지노드콘택홀(25) 내부만 감광막을 잔류시킨다.
도 2d에 도시된 바와 같이, 잔류하고 있는 하드마스크(23A)를 에치백을 통해 제거한다. 이때, 하드마스크(23A)를 제거할 때, 층간절연막의 과도한 손실을 방지하기 위해 하드마스크(23A)의 식각율을 산화막질인 층간절연막(22)보다 빠르게 유지시킨다. 이처럼 식각율을 유지하면 하드마스크(23A)에 대한 충분한 식각을 진행하여도 층간절연막(22)의 손실이 최소화한다. 바람직하게는, 하드마스크(23A)와 층 간절연막(22)의 식각율을 적어도 2:1 이상(2∼3:1)으로 유지시킨다.
하드마스크(23A)가 실리콘이 다량 함유된 산화질화막(SRON)이므로, 이의 식각 방법을 살펴보기로 한다.
먼저, 하드마스크(23A) 제거를 위한 식각공정은 에치백을 사용하며, 식각챔버는 반응성이온식각(Reactive Ion Eetching) 방식의 플라즈마 챔버를 이용한다. 그리고, 식각가스는 CH2F2, CH4 및 산소 가스가 혼합된 혼합가스(CH2F2/CH4/O2)에 희석가스로서 아르곤(Ar) 가스를 첨가한다. 이때, CH2F2:CH4:O2는 2:1:1의 비율로 혼합하고, CH2F2/CH4/O2의 총 유량이 적어도 80sccm 이하(50sccm∼80sccm)로 하며, 아르곤(Ar) 가스는 100sccm∼1000sccm의 유량으로 플로우시킨다. 여기서, 총 유량이 80sccm을 초과하게 되면 층간절연막의 식각이 과도할 수 있으며, 또한 혼합가스에서 산소가스의 비율을 CH2F2에 비해 작게 하여 층간절연막의 식각을 억제한다.
상기한 레시피를 사용하면, 실리콘이 다량 함유된 산화질화막(SRON)과 층간절연막(22)의 식각율이 2∼3:1으로 유지되어 주변회로영역의 실리콘이 다량 함유된 산화질화막이 모두 제거될때까지 셀영역의 층간절연막(22)의 손실을 최소화 시킬 수 있다.
따라서, 도시된 것처럼, 하드마스크(23A)을 제거한 후에 층간절연막(22)의 표면 손실이 최소화된다.
그리고, 하드마스크 제거를 위한 에치백 공정시 보호막(26)에 의해 스토리지노드콘택홀(25)의 내부 및 탑부분이 어택받지 않는다.
도 2e에 도시된 바와 같이, 스토리지노드콘택홀(25) 내부에 매립되어 있던 보호막(26)을 제거한다. 보호막(26)이 감광막이므로, 산소플라즈마를 이용한 스트립공정을 통해 보호막(26)을 제거한다. 이때, 보호막(26) 주변의 층간절연막(22)은 산소플라즈마에 대해 선택비가 높아서 식각되지 않기 때문에 보호막(26)을 제거하는동안 스토리지노드콘택홀(25)의 탑어택이 발생하지 않는다.
도 2f에 도시된 바와 같이, 보호막(26)이 제거된 후 노출된 스토리지노드콘택홀(25)의 내부를 매립할때까지 전면에 폴리실리콘(27)을 형성한다. 이때, 폴리실리콘(27) 증착전에 미리 하드마스크를 제거해준 상태이므로, 층간절연막(22)의 막내 수분이 외부로 충분히 탈리된다. 따라서, 수분에 의한 트랜지스터의 문턱전압 변동이 발생하지 않는다.
도시하지 않았지만, 후속 공정으로 폴리실리콘(27)을 선택적으로 식각하여 스토리지노드콘택플러그를 형성한다.
상기한 본 발명은, 층간절연막과 하드마스크간의 식각 선택비를 높여서 하드마스크를 제거하므로써, 셀영역의 층간절연막의 과도한 손실을 방지한다. 이에 따라 하드마스크 제거 후에도 주변영역과 셀영역의 층간절연막간 단차가 발생하지 않으며, 스토리지노드콘택플러그와 비트라인간 쇼트, 비트라인과 스토리지노드 사이에 형성되는 기생 캐패시턴스의 형성을 방지할 수 있다.
한편, 상술한 실시예에서는 스토리지노드콘택홀 형성에 대해 설명하였으나, 본 발명은 반도체소자 제조 공정시 콘택홀 형성시에 하드마스크를 사용하는 모든 경우에도 적용이 가능하다. 이로써, 셀영역과 주변회로영역간 층간절연막 단차를 최소화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드콘택홀 형성후에 층간절연막과 하드마스크의 높은 선택비를 이용하여 층간절연막의 손실을 최소화하면서 하드마스크를 선택적으로 제거하므로써 주변회로영역과 셀영역간 층간절연막 단차를 최소화하고, 스토리지노드콘택홀의 변형을 방지하며, 또한 스토리지노드콘택플러그와 비트라인간 쇼트, 비트라인과 스토리지노드 사이에 형성되는 기생 캐패시턴스의 형성을 방지할 수 있는 효과가 있다.
또한, 본 발명은 스토리지노드콘택플러그 형성전에 하드마스크만을 선택적으로 제거하므로써 층간절연막 내 수분의 탈리가 용이하여 트랜지스터의 문턱전압을 안정화시킬 수 있는 효과가 있다.

Claims (18)

  1. 기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 하드마스크를 형성하는 단계;
    상기 하드마스크를 식각장벽으로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계;
    상기 스토리지노드콘택홀을 매립하는 보호막을 형성하는 단계;
    상기 하드마스크의 식각율을 상기 층간절연막보다 빠르게 유지하여 상기 하드마스크를 제거하는 단계; 및
    상기 보호막을 제거하는 단계
    를 포함하는 반도체 소자의 스토리지노드콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 하드마스크를 제거하는 단계에서,
    상기 하드마스크와 층간절연막의 식각율을 2∼3:1로 유지하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  3. 제2항에 있어서,
    상기 하드마스크를 제거하는 단계는,
    에치백으로 진행하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  4. 제1항에 있어서,
    상기 보호막은, 감광막으로 형성하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  5. 제4항에 있어서,
    상기 보호막을 형성하는 단계는,
    상기 스토리지노드콘택홀을 채울때까지 전면에 감광막을 도포하는 단계; 및
    전면 노광을 통해 상기 스토리지노드콘택홀 내부에만 상기 감광막을 잔류시키는 단계
    를 포함하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  6. 제5항에 있어서,
    상기 보호막을 제거하는 단계는, 산소플라즈마를 이용한 스트립으로 진행하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하드마스크는, 실리콘질화막 또는 폴리실리콘 중에서 선택된 어느 하나로 형성하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 층간절연막은, 산화막으로 형성하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판은 셀영역과 주변회로영역이 정의되며, 상기 스토리지노드콘택홀은 상기 셀영역에 형성되는 반도체소자의 스토리지노드콘택홀 형성 방법.
  10. 셀영역과 주변회로영역이 정의된 기판 상부에 산화막을 형성하는 단계;
    상기 산화막 상에 실리콘이 다량 함유된 산화질화막을 형성하는 단계;
    상기 산화질화막을 하드마스크로 상기 산화막을 식각하여 상기 셀영역에 스토리지노드콘택홀을 형성하는 단계;
    상기 스토리지노드콘택홀을 매립하는 보호막을 형성하는 단계;
    상기 산화질화막의 식각율을 상기 산화막보다 빠르게 유지하여 상기 산화질화막을 제거하는 단계; 및
    상기 보호막을 제거하는 단계
    를 포함하는 반도체 소자의 스토리지노드콘택홀 형성 방법.
  11. 제10항에 있어서,
    상기 산화질화막을 제거하는 단계에서,
    상기 산화질화막와 산화막의 식각율을 2∼3:1로 유지하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  12. 제11항에 있어서,
    상기 산화질화막을 제거하는 단계는,
    에치백으로 진행하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  13. 제12항에 있어서,
    상기 에치백시, 식각챔버는 반응성이온식각 방식의 플라즈마 챔버를 이용하 는 반도체소자의 스토리지노드콘택홀 형성 방법.
  14. 제13항에 있어서,
    상기 에치백시, 식각가스는 CH2F2, CH4 및 산소 가스가 혼합된 혼합가스(CH2F2/CH4/O2)에 희석가스로서 아르곤 가스를 첨가하여 진행하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  15. 제14항에 있어서,
    상기 혼합가스에서 CH2F2:CH4:O2는 2:1:1의 비율로 혼합하고, CH2F2/CH4/O2의 총 유량을 적어도 80sccm 이하로 하며, 상기 아르곤 가스는 100sccm∼1000sccm의 유량으로 첨가하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  16. 제10항에 있어서,
    상기 보호막은, 감광막으로 형성하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  17. 제16항에 있어서,
    상기 보호막을 형성하는 단계는,
    상기 스토리지노드콘택홀을 채울때까지 전면에 감광막을 도포하는 단계; 및
    전면 노광을 통해 상기 스토리지노드콘택홀 내부에만 상기 감광막을 잔류시키는 단계
    를 포함하는 반도체소자의 스토리지노드콘택홀 형성 방법.
  18. 제16항 또는 제17항에 있어서,
    상기 보호막을 제거하는 단계는, 산소플라즈마를 이용한 스트립으로 진행하는 반도체소자의 스토리지노드콘택홀 형성 방법.
KR1020060087607A 2005-12-14 2006-09-11 반도체 소자의 스토리지노드콘택홀 형성 방법 KR100772681B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/580,743 US7371636B2 (en) 2005-12-14 2006-10-12 Method for fabricating storage node contact hole of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050123470 2005-12-14
KR1020050123470 2005-12-14

Publications (2)

Publication Number Publication Date
KR20070063409A true KR20070063409A (ko) 2007-06-19
KR100772681B1 KR100772681B1 (ko) 2007-11-02

Family

ID=38165962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060087607A KR100772681B1 (ko) 2005-12-14 2006-09-11 반도체 소자의 스토리지노드콘택홀 형성 방법

Country Status (2)

Country Link
KR (1) KR100772681B1 (ko)
CN (1) CN100505210C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194677B (zh) * 2010-03-11 2013-07-31 中芯国际集成电路制造(上海)有限公司 制作半导体器件间隙壁的方法
CN108269804B (zh) * 2016-12-30 2019-08-23 联华电子股份有限公司 半导体存储装置的制作方法
CN110938434B (zh) * 2019-12-05 2021-02-02 中国科学院微电子研究所 内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法
CN114823541A (zh) * 2021-01-29 2022-07-29 长鑫存储技术有限公司 半导体结构的形成方法
CN114823539A (zh) * 2021-01-29 2022-07-29 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN116705694A (zh) * 2022-02-24 2023-09-05 长鑫存储技术有限公司 半导体结构及其形成方法、动态随机存储器的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005510A (ko) * 1996-06-26 1998-03-30 김광호 스토리지 노드 콘택 형성 방법
KR19990075146A (ko) * 1998-03-18 1999-10-15 윤종용 스토리지 전극의 콘택홀 형성방법
KR20030000695A (ko) * 2001-06-26 2003-01-06 주식회사 하이닉스반도체 반도체소자의 스토리지 노드 형성방법

Also Published As

Publication number Publication date
KR100772681B1 (ko) 2007-11-02
CN1983553A (zh) 2007-06-20
CN100505210C (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
US6140224A (en) Method of forming a tungsten plug
US7256137B2 (en) Method of forming contact plug on silicide structure
KR100954107B1 (ko) 반도체 소자의 제조방법
KR100772681B1 (ko) 반도체 소자의 스토리지노드콘택홀 형성 방법
US7371636B2 (en) Method for fabricating storage node contact hole of semiconductor device
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR20080076236A (ko) 반도체 소자의 금속 배선 형성 방법
KR20080074494A (ko) 반도체 소자의 제조방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR20080100548A (ko) 반도체 소자의 콘택 형성 방법
KR20070098320A (ko) 반도체소자의 스토리지노드콘택홀 형성 방법
KR20070066460A (ko) 반도체 소자의 스토리지노드홀 형성 방법
KR100726146B1 (ko) 단채널효과를 억제한 반도체소자의 제조 방법
KR100772545B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR100440077B1 (ko) 반도체 소자의 제조 방법
KR100451040B1 (ko) 플래쉬 메모리 소자의 제조 방법
US20070202710A1 (en) Method for fabricating semiconductor device using hard mask
KR100780614B1 (ko) 반도체 소자 제조방법
KR20030002623A (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
KR100792372B1 (ko) 반도체 소자 제조 방법
KR100743998B1 (ko) 반도체 메모리 소자의 제조방법
KR100745051B1 (ko) 반도체 소자의 콘택 형성방법
KR100925026B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee