KR20090050371A - Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법 - Google Patents

Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법 Download PDF

Info

Publication number
KR20090050371A
KR20090050371A KR1020070116762A KR20070116762A KR20090050371A KR 20090050371 A KR20090050371 A KR 20090050371A KR 1020070116762 A KR1020070116762 A KR 1020070116762A KR 20070116762 A KR20070116762 A KR 20070116762A KR 20090050371 A KR20090050371 A KR 20090050371A
Authority
KR
South Korea
Prior art keywords
barrier layer
remote plasma
plug
forming
interlayer insulating
Prior art date
Application number
KR1020070116762A
Other languages
English (en)
Other versions
KR101225642B1 (ko
Inventor
박진호
최길현
이상우
박준호
이호기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070116762A priority Critical patent/KR101225642B1/ko
Priority to US12/271,220 priority patent/US8288275B2/en
Publication of KR20090050371A publication Critical patent/KR20090050371A/ko
Application granted granted Critical
Publication of KR101225642B1 publication Critical patent/KR101225642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation

Abstract

반도체 소자의 콘택 플러그 형성방법을 개시한다. 본 발명에 의한 반도체 소자의 콘택 플러그 형성방법은 하부 구조가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막에 상기 하부 구조와 연결되는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 W/WN의 장벽층을 순차적으로 형성하는 단계; 상기 W/WN의 장벽층을 H2 원격 플라즈마로 처리하는 단계; 상기 H2 원격 플라즈마로 처리된 W/WN의 장벽층 위에 상기 콘택홀을 채우도록 플러그 W을 증착하는 단계; 및 상기 층간 절연막이 노출되도록 상기 플러그 W 및 상기 W/WN 장벽층을 순차적으로 CMP 하는 단계;를 포함한다. W/WN의 장벽층을 H2 원격 플라즈마로 처리하여 불순물을 제거하여 함으로써 플러그 W의 CMP시 사용되는 습식 화학 물질에 대한 장벽층 W의 식각 선택비를 높여서 장벽층 W가 습식 화학 물질에 녹아서 콘택 플러그가 콘택홀로부터 이탈되는 것을 방지할 수 있다.
콘택 플러그, H2 원격 플라즈마, W/WN의 장벽층, CMP, 습식 화학 물질

Description

Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택 플러그 형성방법{Method for formation of contact plug of semiconductor device using Ｈ2 remote plasma treatment}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 콘택 플러그 형성방법에 관한 것이다.
반도체 소자는 트랜지스터, 저항, 커패시터, 금속 배선 등의 구성 요소들을 포함할 수 있으며, 반도체 소자의 콘택은 구성 요소들 사이의 전기적인 신호를 전송하는 역할을 한다.
반도체 소자의 집적도가 증가함에 따라서 디자인 룰이 계속해서 작아지고 있으며 반도체 소자의 고속 동작을 요구하고 있다. 이에 따라 콘택의 면적도 감소하여 소자의 전체적인 저항 증가가 문제된다.
일반적으로 콘택 플러그의 형성은 다음과 같은 방식으로 이루어진다. 층간절 연막에 하부 구조물을 노출시키는 콘택홀을 형성한 다음 일정한 두께의 장벽층(barrier layer)을 형성한다. 상기 장벽층 상에 콘택홀을 매립시키도록 금속막을 증착하고, 상기 금속막과 장벽층을 층간 절연막이 노출될때까지 에치백 또는 CMP하 여 콘택홀 내에 장벽층과 금속막의 적층막으로 이루어진 콘택 플러그를 형성한다. 콘택 플러그용 금속막으로는 일반적으로 텅스텐막을 사용한다.
여기서, 상기 장벽층은 하부층과의 콘택 저항을 낮추고 층간절연층에 금속막과 하부층 간의 반응을 방지하는 확산 방지막으로서, 일반적으로 단차 피복성이 우수한 CVD 공정에 따른 Ti/TiN 막으로 형성하고 있다. 그런데 Ti/TiN 막의 비저항이 텅스텐막에 비해 매우 높기 때문에 반도체 소자의 고집적화에 따라 저항이 증가하게 된다. 또한, 상기 CVD Ti/TiN 막은 비교적 고온에서 형성되므로 반도체 소자의 다른 구성 요소가 열적 손상(thermal attack)을 받아 특성이 열화되는 문제가 있다.
이러한 이유로, 최근에는 Ti/TiN 막 대신에 ALD(Atomic Layer Deposition) 공정에 따른 W/WN 막을 장벽층으로 적용하려는 시도가 진행되고 있다. 이러한 ALD W/WN 막의 경우 콘택 플러그의 저항 특성을 개선할 수 있고, 또한 비교적 저온(약 300℃) 공정으로 형성할 수 있기 때문에 반도체 소자의 다른 구성 요소의 특성이 열화되는 문제를 억제할 수 있다.
그런데 이와 같은 W/WN/W의 콘택 플러그 구조에서는 장벽층의 W가 플러그 W의 CMP 시 습식 화학물질(wet chemical), 예를 들면 H2O2 에 대한 식각 선택비가 낮아서 콘택의 에지 부분부터 빠르게 식각되어 녹는 현상이 발생한다. 장벽층의 W의 식각 선택비는 장벽층의 WN의 식각 선택비의 1/6 정도로 매우 낮은 것으로 나타난다. 심한 경우에는 플러그 W 자체가 콘택으로부터 빠져나오는(pull out) 현상이 발 생한다. 이는 플러그 W의 면적보다 장벽층의 W의 면적이 작으므로 상대적으로 콘택의 측벽을 따라 장벽층의 W가 빠르게 녹기 때문으로 여겨진다. 도 1은 플러그 W이 콘택으로부터 이탈되어 나온 모습을 찍은 평면 SEM 사진이다. 도 1에서 콘택으로부터 빠져나온 원통형의 플러그 W과 비어있는 콘택홀을 확인할 수 있다.
이러한 문제를 해결하고자 W/WN 장벽층 형성시 직접 플라즈마에 의하여 W 을 질화(nitridation)시키는 방법이 시도되기도 하였지만, 질화 플라즈마 공정 진행시 WN 막질이 백 바이어스 파워(back bias power)에 의해 식각되는 또 다른 문제가 발생하였다.
본 발명의 목적은 콘택 플러그 W의 CMP 단계에서 CMP에 사용되는 습식 화학물질에 의하여 장벽층의 W이 녹아서 플러그 W이 콘택으로부터 이탈되는 현상을 방지하는 것이다.
이를 위하여 본 발명에서는 W/WN 장벽층 형성 후 H2 원격 플라즈마(remote plasma) 처리를 한 후 플러그 W 을 형성한다.
W/WN 장벽층 형성 후 H2 원격 플라즈마 처리에 의하여 장벽층 위의 불순물을 제거하여 W CMP 공정에서 사용되는 습식 화학물질에 대한 장벽층 W의 식각 선택비 를 증가시킨다. 따라서 장벽층 W이 녹는 현상으로 인하여 플러그 W가 콘택으로부터 이탈되는 현상을 방지할 수 있다.
본 발명의 목적을 달성하기 위한 반도체 소자의 콘택 플러그 형성방법은 하부 구조가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막에 상기 하부 구조와 연결되는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 W/WN의 장벽층을 순차적으로 형성하는 단계; 상기 W/WN의 장벽층을 H2 원격 플라즈마로 처리하는 단계; 상기 H2 원격 플라즈마로 처리된 W/WN의 장벽층 위에 상기 콘택홀을 채우도록 플러그 W을 증착하는 단계; 및 상기 층간 절연막이 노출되도록 상기 플러그 W 및 상기 W/WN 장벽층을 순차적으로 CMP 하는 단계;를 포함한다.
상기 H2 원격 플라즈마는 H2 소스 물질을 포함한다.
상기 W/WN 장벽층은 ALD 방식, (예를 들면, PNL 방식 또는 cyclic CVD 방식을 포함하는) ALD 와 유사한 방식 또는 CVD 방식으로 형성할 수 있다.
상기 W/WN 장벽층의 형성에 사용되는 소스 물질은 WF6를 포함하며, 상기 소스 가스와 반응하는 반응 물질은 B2H6, SiH4 또는 Si2H6을 포함할 수 있다.
상기 H2 원격 플라즈마 처리 단계는 상기 W/WN를 증착하는 장비와 동일한 장비에서 인-시츄로 진행할 수 있고, 이때 상기 인-시츄 H2 원격 플라즈마 처리 단계는 상기 W/WN를 증착하는 챔버와 동일한 챔버에서 진행할 수 있다.
상기 플러그 W는 ALD 방식, (예를 들면, PNL 방식 또는 cyclic CVD 방식을 포함하는) ALD 와 유사한 방식, CVD 방식 또는 PVD 방식으로 형성할 수 있다.
상기 W/WN 장벽층의 상기 W은 20~200Å 범위의 두께로 증착할 수 있고, 상기 WN은 50~500Å 범위의 두께로 증착할 수 있다.
상기 CMP 단계는 H2O2를 포함하는 습식 화학 물질을 사용할 수 있다.
상기 하부 구조는 상기 반도체 기판의 불순물 영역, 게이트 전극, 콘택 패드, 비트라인, 금속 배선 등을 포함할 수 있다.
상기 층간 절연막은 저유전율막을 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성 요소들을 나타낸다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위하여 공정 순서대로 도시한 단면도들이다.
도 2a 를 참조하면, 하부 구조(미도시)가 형성되어 있는 반도체 기판(10) 상에 층간 절연막(20)을 형성하고, 층간 절연막(20) 내에 하부 구조(미도시)와 연결 되는 콘택홀(21)을 형성한다. 상기 하부 구조는 반도체 기판의 불순물 영역, 게이트 전극, 콘택 패드, 비트라인, 금속 배선 등을 포함할 수 있다. 층간 절연막(20)은 일반적인 실리콘 산화막 또는 저유전율막을 사용할 수 있다.
도 2b를 참조하면, 층간 절연막(20)에 형성되어 있는 콘택홀(21) 내에 W(32)/WN(34)의 장벽층(30)을 형성한다. 상기 W/WN의 장벽층(30)은 ALD(atomic layer deposition) 방식, PNL(pulsed nucleation layer) 방식이나 cyclic CVD 방식와 같은 유사 ALD 방식 또는 CVD 방식으로 형성할 수 있다. 반도체 소자의 크기가 감소함에 따라 콘택의 크기도 감소하여 콘택 장벽층의 두께도 얇아져야 한다. 장벽층의 W(32)은 20~200Å 범위로 증착할 수 있고, WN(34)은 50~500Å 범위로 증착할 수 있다. ALD 방식, PNL 방식 또는 CVD 방식으로 형성한 W/WN의 장벽층(30)은 단차 피복성이 좋아 얇은 두께를 만족시킬 수 있다. 이들 방법들은 소스 가스로 일반적으로 WF6 를 사용하며, 소스 가스와 반응하는 반응 가스로 B2H6, SiH4 또는 Si2H6 를 사용할 수 있다. 이들 방법들은 텅스텐 소스로 순수한 텅스텐을 사용하는 것이 아니라 WF6 를 사용하므로 W/WN 증착 후에 플루오린(F)을 포함하는 불순물을 남길 수 있다. F 불순물을 포함하는 텅스텐은 그렇지 않은 텅스텐 보다 이후 플러그 W의 CMP 공정에서 사용되는 습식 화학물질에 더 취약하다. 따라서 W/WN의 장벽층(30) 형성시 F 불순물의 양을 줄이는 것이 필요하다.
도 2c를 참조하면, W/WN의 장벽층(30)의 표면을 H2 원격 플라즈마(remote plasma)(↓↓)로 처리하여 불순물을 제거한다. 챔버 내에서 발생하는 플라즈마를 사용하는 경우에는 얇은 W/WN의 장벽층(30)이 플라즈마 발생에 사용되는 바이어스 파워에 의하여 식각될 수 있으므로 원격 플라즈마를 사용한다. H2 원격 플라즈마에서는 챔버 바깥의 플라즈마 발생기에서 H를 포함하는 라디칼(이하 H 라디칼이라고 함)을 포함하는 플라즈마가 발생되어 챔버 내로 도입된다. H 라디칼은 W/WN의 장벽층(30) 형성 후 남아있는 F 불순물과 반응하여 제거하는 역할을 한다.
H2 원격 플라즈마 처리는 W/WN의 장벽층(30)의 증착 장비와 동일한 장비에서 인-시츄로 수행될 수 있다. 이때 H2 원격 플라즈마 처리는 W/WN 증착 챔버와 구별되는 원격 플라즈마 처리 챔버 내에서 수행될 수도 있고, W/WN 증착 챔버와 동일한 챔버에서 수행될 수도 있다.
도 2d를 참조하면, H2 원격 플라즈마 처리된 W/WN의 장벽층(30) 위로 콘택홀(21)을 채우도록 플러그 W(40)을 증착한다. 플러그 W(40)은 PVD 방식으로 증착할 수도 있고, W/WN의 장벽층(30)과 마찬가지로 ALD 방식, PNL 방식, cyclic CVD 방식 또는 CVD 방식으로 증착할 수도 있다.
도 2e를 참조하면, 층간 절연막(20)이 노출되도록 플러그 W(40) 및 W/WN 장벽층(30)을 순차적으로 CMP 하여 콘택 플러그(42)를 완성한다. 콘택 플러그(42)는 하부 구조와 이후 형성될 상부 구조를 전기적으로 연결하는 역할을 한다. 따라서 콘택 플러그(42)가 콘택홀로부터 이탈되지 않도록 형성하는 것이 중요하다.
그런데 플러그 W을 주요 타겟으로 하는 CMP에 사용되는 H2O2를 포함하는 습 식 화학 물질은 W/WN의 장벽층(30)의 W(32)에 대하여 식각 선택비가 낮으며, WN(34)의 식각 선택비의 1/6 정도로 측정되었다. 특히, 텅스텐이 F 불순물을 포함하는 경우에 식각 선택비가 더욱 낮아지는 것으로 나타났다. 따라서 W CMP 중 상부의 플러그 W(40)가 제거되면서 CMP의 습식 화학물질(슬러리)이 W/WN의 장벽층(30)과 접촉함에 따라 W/WN의 장벽층(30)의 W(32)가 녹는 현상이 발생하면 텅스텐 콘택 플러그(42)가 콘택홀(21)로부터 이탈될 수 있다.
그런데 본 발명에 의하여 W/WN의 장벽층(30)을 H2 원격 플라즈마 처리한 후에는 콘택 플러그(42) 형성을 위한 텅스텐 CMP 시 W/WN의 장벽층(30)이 CMP 슬러리에 의하여 녹지 않고 따라서 콘택 플러그(42)가 콘택홀(21)로부터 이탈되는 현상 또한 발생하지 않았다. 이는 H2 원격 플라즈마에 의하여 W/WN의 장벽층(30)에 존재하던 F 불순물이 제거됨으로써 CMP 슬러리에 대한 장벽층 W(32)의 식각 선택비가 높아졌기 때문으로 여겨진다.
실험예
도 3에서 직접 플라즈마(direct plasma) 처리와 원격 플라즈마(remote plasma) 처리에 의한 W/WN의 스퍼터 식각 정도를 비교하였다. ▲ 은 750W 파워에서 N2 및 H2 가스를 사용한 직접 플라즈마로 W/WN을 처리한 경우, ◆ 은 450W 파워에서 N2 및 H2 가스를 사용한 직접 플라즈마로 W/WN을 처리한 경우의 처리 시간에 따른 스퍼터 양을 측정한 것이다. ▽ 은 750W 파워에서 H2 가스를 사용한 원격 플라즈마 로 W/WN을 처리한 경우, ■ 은 450W 파워에서 H2 가스를 사용한 원격 플라즈마로 W/WN을 처리한 경우의 처리 시간에 따른 스퍼터 식각 양을 측정한 것이다. 도 3에서 원격 플라즈마 처리의 경우(▽, ■)는 플라즈마 파워에 관계없이 처리 시간이 경과하여도 W/WN가 거의 스퍼터 식각되지 않으나, 직접 플라즈마 처리의 경우(▲, ◆)는 원격 플라즈마 플라즈마의 경우보다 시간이 지남에 따라 W/WN의 스퍼터 식각이 많이 되는 것을 알 수 있다. 또한, 직접 플라즈마 처리의 경우에는 플라즈마 파워가 높을수록 W/WN의 스퍼터 식각 양이 더 많아지는 것을 알 수 있다. 이로부터 플라즈마를 이용한 W/WN의 장벽층의 표면 처리시 원격 플라즈마를 사용함으로써 스퍼터 식각에 의한 장벽층의 손실이 거의 발생하지지 않을 것임을 예측할 수 있다.
도 4는 H2 원격 플라즈마 처리에 의한 장벽층 용 W 막질의 F 불순물의 감소를 보여주는 다이어그램이다. 얇은 선은 장벽층 용 W을 H2 원격 플라즈마로 처리하지 않은 상태에서 W 표면으로부터 깊이에 따른 F의 농도를 측정한 그래프이고, 굵은 선은 장벽층 용 W을 H2 원격 플라즈마로 처리한 후에 W 표면으로부터 깊이에 따른 F의 농도를 측정한 그래프이다. 깊이에 따른 F의 농도는 SIMS(Secondary Ion Mass Spectrometry; 이차 이온 질량 분석법)을 사용하여 측정하였다. 도 4에서 H2 원격 플라즈마 처리 후의 F의 농도가 H2 원격 플라즈마 처리 전의 F의 농도보다 W의 모든 깊이에서 감소하였음을 알 수 있다.
이상에서 본 발명의 실시예에 대하여 상세히 설명하였지만, 설명한 본 발명 은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 플러그 텅스텐이 콘택으로부터 이탈되어 나온 모습을 찍은 평면 SEM 사진이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위하여 공정 순서대로 도시한 단면도들이다.
도 3는 직접 플라즈마 처리와 원격 플라즈마 처리에 의한 W/WN의 스퍼터 정도를 비교한 다이어그램이다.
도 4는 H2 원격 플라즈마 처리에 의한 장벽층 용 W 막질의 F 불순물의 감소를 보여주는 다이어그램이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10: 반도체 기판 20: 층간 절연막
21: 콘택홀 30: 장벽층
32: 장벽층 W 34: 장벽층 WN
42: 텅스텐 콘택 플러그

Claims (12)

  1. 하부 구조가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막에 상기 하부 구조와 연결되는 콘택홀을 형성하는 단계;
    상기 콘택홀 내에 W/WN의 장벽층을 순차적으로 형성하는 단계;
    상기 W/WN의 장벽층을 H2 원격 플라즈마로 처리하는 단계;
    상기 H2 원격 플라즈마로 처리된 W/WN의 장벽층 위에 상기 콘택홀을 채우도록 플러그 W을 증착하는 단계; 및
    상기 층간 절연막이 노출되도록 상기 플러그 W 및 상기 W/WN 장벽층을 순차적으로 CMP 하는 단계;를 포함하는 반도체 소자의 콘택 플러그 형성방법.
  2. 제1 항에 있어서, 상기 H2 원격 플라즈마는 H2 소스 물질을 포함하는 반도체 소자의 콘택 플러그 형성방법.
  3. 제1 항에 있어서, 상기 W/WN 장벽층은 ALD 방식, PNL 방식, cyclic CVD 방식 또는 CVD 방식으로 형성하는 반도체 소자의 콘택 플러그 형성방법.
  4. 제3 항에 있어서, 상기 W/WN 장벽층의 형성은 소스 물질로 WF6를 포함하는 반도체 소자의 콘택 플러그 형성방법.
  5. 제4 항에 있어서, 상기 W/WN 장벽층의 형성은 상기 소스 물질과의 반응 물질로 B2H6, SiH4 또는 Si2H6을 포함하는 반도체 소자의 콘택 플러그 형성방법.
  6. 제1 항에 있어서, 상기 H2 원격 플라즈마 처리 단계는 상기 W/WN를 증착하는 장비와 동일한 장비에서 인-시츄로 진행하는 반도체 소자의 콘택 플러그 형성방법.
  7. 제6 항에 있어서, 상기 인-시츄 H2 원격 플라즈마 처리 단계는 상기 W/WN를 증착하는 챔버와 동일한 챔버에서 진행하는 반도체 소자의 콘택 플러그 형성방법.
  8. 제1 항에 있어서, 상기 플러그 W는 ALD 방식, PNL 방식, cyclic CVD 방식, CVD 방식 또는 PVD 방식으로 형성하는 반도체 소자의 콘택 플러그 형성방법.
  9. 제1 항에 있어서, 상기 W/WN 장벽층의 상기 W을 20~200Å 범위의 두께로 증착하고, 상기 WN을 50~500Å 범위의 두께로 증착하는 반도체 소자의 콘택 플러그 형성방법.
  10. 제1 항에 있어서, 상기 CMP 단계는 H2O2를 포함하는 습식 화학 물질을 사용하는 반도체 소자의 콘택 플러그 형성방법.
  11. 제1 항에 있어서, 상기 하부 구조는 상기 반도체 기판의 불순물 영역, 게이트 전극, 콘택 패드, 비트라인, 금속 배선 등을 포함하는 반도체 소자의 콘택 플러그 형성방법.
  12. 제1 항에 있어서, 상기 층간 절연막은 저유전율막을 포함하는 반도체 소자의 콘택 플러그 형성방법.
KR1020070116762A 2007-11-15 2007-11-15 Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법 KR101225642B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070116762A KR101225642B1 (ko) 2007-11-15 2007-11-15 Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
US12/271,220 US8288275B2 (en) 2007-11-15 2008-11-14 Method forming contact plug for semiconductor device using H2 remote plasma treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070116762A KR101225642B1 (ko) 2007-11-15 2007-11-15 Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20090050371A true KR20090050371A (ko) 2009-05-20
KR101225642B1 KR101225642B1 (ko) 2013-01-24

Family

ID=40670110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116762A KR101225642B1 (ko) 2007-11-15 2007-11-15 Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법

Country Status (2)

Country Link
US (1) US8288275B2 (ko)
KR (1) KR101225642B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022025644A1 (ko) * 2020-07-30 2022-02-03 주성엔지니어링(주) 박막 형성 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
KR102064627B1 (ko) 2012-03-27 2020-01-09 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
JP6259023B2 (ja) * 2015-07-20 2018-01-10 ウルトラテック インク 電極系デバイス用のａｌｄ処理のためのマスキング方法
US9583400B1 (en) * 2016-01-15 2017-02-28 International Business Machines Corporation Gate stack with tunable work function
US10032906B2 (en) 2016-04-29 2018-07-24 Samsung Electronics Co., Ltd. Vertical field effect transistor and method of fabricating the same
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US10854459B2 (en) 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby
KR20200140391A (ko) 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법
US10468258B1 (en) 2018-06-12 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Passivator for gate dielectric
WO2020123987A1 (en) 2018-12-14 2020-06-18 Lam Research Corporation Atomic layer deposition on 3d nand structures
US11462626B2 (en) 2019-10-29 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
KR100341849B1 (ko) 1999-11-05 2002-06-26 박종섭 반도체 소자의 금속 배선 형성 방법
KR100383759B1 (ko) 2000-06-15 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100612543B1 (ko) 2000-06-26 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 구리 금속배선 형성 방법
KR100583637B1 (ko) 2003-08-19 2006-05-26 삼성전자주식회사 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비
US7754604B2 (en) * 2003-08-26 2010-07-13 Novellus Systems, Inc. Reducing silicon attack and improving resistivity of tungsten nitride film
US7972970B2 (en) * 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
KR100640631B1 (ko) * 2005-01-29 2006-10-31 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
US20070071900A1 (en) * 2005-09-29 2007-03-29 Philippe Soussan Methods for protecting metal surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022025644A1 (ko) * 2020-07-30 2022-02-03 주성엔지니어링(주) 박막 형성 방법

Also Published As

Publication number Publication date
US8288275B2 (en) 2012-10-16
US20090137117A1 (en) 2009-05-28
KR101225642B1 (ko) 2013-01-24

Similar Documents

Publication Publication Date Title
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
US6888252B2 (en) Method of forming a conductive contact
KR20040087406A (ko) 반도체소자 제조방법
KR100523618B1 (ko) 반도체 장치의 콘택트 홀 형성 방법
US7732304B2 (en) Method of manufacturing semiconductor device
JP2008305921A (ja) 半導体装置及びその製造方法
KR100596775B1 (ko) 반도체 소자의 제조방법
US20070007654A1 (en) Metal line of semiconductor device and method for forming thereof
KR100459945B1 (ko) 반도체 소자의 제조 방법
KR100827521B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100875073B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
KR100750194B1 (ko) 오믹콘택막의 형성 방법 및 이를 이용한 반도체 장치의금속배선 형성 방법
KR20010065635A (ko) 반도체소자의 다층 배선 형성방법
KR100316061B1 (ko) 다층배선을가지는반도체장치의형성방법
KR100384849B1 (ko) 반도체소자 제조 방법
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
CN114156229A (zh) 半导体器件及其形成方法
KR20020036127A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100738578B1 (ko) 반도체 장치의 금속배선 형성방법
KR100384848B1 (ko) 반도체소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5