CN112673459A - 半导体装置的制造方法和蚀刻气体 - Google Patents
半导体装置的制造方法和蚀刻气体 Download PDFInfo
- Publication number
- CN112673459A CN112673459A CN201980059146.4A CN201980059146A CN112673459A CN 112673459 A CN112673459 A CN 112673459A CN 201980059146 A CN201980059146 A CN 201980059146A CN 112673459 A CN112673459 A CN 112673459A
- Authority
- CN
- China
- Prior art keywords
- etching gas
- semiconductor device
- gas
- manufacturing
- hydrocarbon compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000007789 gas Substances 0.000 claims abstract description 87
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims abstract description 28
- 125000001153 fluoro group Chemical group F* 0.000 claims abstract description 25
- 150000002430 hydrocarbons Chemical class 0.000 claims abstract description 19
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 7
- 239000011737 fluorine Substances 0.000 claims abstract description 6
- 150000001721 carbon Chemical group 0.000 claims abstract description 5
- 239000001257 hydrogen Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 10
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052756 noble gas Inorganic materials 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 3
- -1 fluorocarbon compound Chemical class 0.000 claims 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract description 3
- 239000003054 catalyst Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 102
- 230000001681 protective effect Effects 0.000 description 25
- 125000004432 carbon atom Chemical group C* 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 240000004752 Laburnum anagyroides Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 125000005675 difluoroethenyl group Chemical group [H]C(*)=C(F)F 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
- C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供能够合适地对膜进行蚀刻的半导体装置的制造方法和蚀刻气体。根据一个实施方式，该半导体装置的制造方法包括：使用包含CxHyFz(C表示碳，H表示氢，F表示氟，x表示3以上的整数，且y和z分别表示1以上的整数)所示的链状烃化合物的蚀刻气体对膜进行蚀刻。进而，上述CxHyFz是碳链上的各末端的碳原子仅与氢原子和氟原子中的氟原子键合的链状烃化合物。
Description
技术领域
本发明的实施方式涉及半导体装置的制造方法和蚀刻气体。
背景技术
在制造三维存储器等的半导体装置时，有时通过使用氟化烃(CxHyFz)气体的蚀刻在被加工膜形成凹部。
现有技术文献
专利文献
专利文献1：日本特开2016-149451号公报
专利文献2：日本专利第5569416号公报
专利文献3：日本专利第5569353号公报
发明内容
发明所要解决的问题
提供能够合适地对膜进行蚀刻的半导体装置的制造方法和蚀刻气体。
用于解决问题的手段
根据一个实施方式，半导体装置的制造方法包括使用包含CxHyFz(C表示碳，H表示氢，F表示氟，x表示3以上的整数，且y和z分别表示1以上的整数)所示的链状烃化合物的蚀刻气体对膜进行蚀刻。进而，上述CxHyFz是碳链上的各末端的碳原子仅与氢原子和氟原子中的氟原子键合的链状烃化合物。
附图说明
图1是表示第一实施方式的半导体装置的制造方法的截面图。
图2是用于说明第一实施方式的半导体装置的制造方法的优点的截面图。
图3是用于说明第一实施方式的半导体装置的制造方法的优点的示意性截面图。
图4是表示第一实施方式的蚀刻气体的例子的表。
图5是用于说明第一实施方式的蚀刻气体的特性的图表。
图6是表示第一实施方式的半导体装置的结构的截面图。
具体实施方式
以下，参照附图说明本发明的实施方式。在图1～图6中，对相同或类似的构成标注相同的符号，省略重复的说明。
(第一实施方式)
图1是表示第一实施方式的半导体装置的制造方法的截面图。对本实施方式的半导体装置，以三维存储器为一例进行说明。
首先，在基板1上形成下部层2，在下部层2上形成交替包含多个牺牲层3与多个绝缘层4的层叠膜(图1(a))。牺牲层3是第一膜的例子，绝缘层4是第二膜的例子。然后，在该层叠膜上形成上部层5，在上部层5上形成掩模层6(图1(a))。
基板1例如是硅(Si)基板等的半导体基板。图1(a)表示了与基板1的表面平行且互相垂直的X方向和Y方向、以及与基板1的表面垂直的Z方向。在本说明书中，将+Z方向作为上方向处理，将－Z方向作为下方向处理。－Z方向可以与重力方向一致，也可以不与重力方向一致。
下部层2例如是硅氧化膜(SiO2)、硅氮化膜(SiN)等的绝缘膜、或在绝缘膜间形成的导电层。牺牲层3例如是硅氮化膜，绝缘层4例如是硅氧化膜。上部层5例如是硅氧化膜、硅氮化膜等的绝缘膜、或在绝缘膜间形成的导电层。掩模层6例如是有机硬涂掩模层。
然后，通过光刻和干式蚀刻，在掩模层6形成用于形成存储器孔M的开口图案(图1(b))。然后，通过利用掩模层6的干式蚀刻，形成贯通上部层5、多个绝缘层4、多个牺牲层3和下部层2的存储器孔M(图1(b))。存储器孔M的长径比例如为10以上。存储器孔M为凹部的例子。
本实施方式的存储器孔M通过使用包含CxHyFz(氟化烃)气体的蚀刻气体的干式蚀刻来形成。其中，C表示碳，H表示氢，F表示氟，x、y、z表示1以上的整数。其结果，在该干式蚀刻中在存储器孔M内的绝缘层4或牺牲层3的侧面形成保护膜7，由保护膜7来保护绝缘层4或牺牲层3的侧面。本实施方式的保护膜7是CmFn(碳氟化合物)膜。其中，m、n表示1以上的整数。本实施方式的CxHyFz是例如x为3以上的整数，且y和z分别为1以上的整数的链状烃化合物。
在本实施方式中，CxHyFz气体的碳链上的各末端的碳原子(C原子)仅与氢原子(H原子)和氟原子(F原子)中的氟原子键合。换言之，H原子没有与碳链上的各末端的C原子键合。例如在CxHyFz分子为直链型的链式C4H4F6分子的情况下，C4H4F6分子包含2个末端C原子和2个非末端C原子。而且，2个末端C原子仅与H原子和F原子中的F原子键合，不与H原子键合。4个H原子均与非末端C原子键合。此外，本实施方式的CxHyFz分子只要包含末端C原子，则可以为除直链型的链式CxHyFz分子以外的分子，例如为侧链型的链式CxHyFz分子。侧链型的链式CxHyFz分子包含3个以上的末端C原子。
根据本实施方式，通过使用这样的蚀刻气体进行干式蚀刻，能够利用保护膜7合适地保护存储器孔M内的绝缘层4或牺牲层3的侧面，并且能够形成存储器孔M。对本实施方式的这样的效果的详情在后面叙述。
接下来，将保护膜7和掩模层6除去，在存储器孔M内依次形成块状绝缘膜11、电荷累积层12和隧道绝缘膜13(图1(c))。然后，从存储器孔M的底部将块状绝缘膜11、电荷累积层12和隧道绝缘膜13除去，在存储器孔M内依次形成通道半导体层14和芯绝缘膜15(图1(c))。电荷累积层12例如为硅氮化膜。通道半导体层14例如为聚硅层。块状绝缘膜11、隧道绝缘膜13和芯绝缘膜15例如为硅氧化膜或金属绝缘膜。
然后，经由形成在与存储器孔M不同的位置的隙缝或孔将牺牲层3除去在绝缘层4间形成多个空洞，在这些空洞内形成多个电极层。进而，在基板1上形成各种插塞、配线、层间绝缘膜等。这样，制造本实施方式的半导体装置。
图2是用于说明第一实施方式的半导体装置的制造方法的优点的截面图。
图2(a)表示形成到存储器孔M内的深处的保护膜7。该情况下，由于绝缘层4或牺牲层3的侧面被保护膜7充分保护，所以在蚀刻中基本不会削到绝缘层4或牺牲层3的侧面。
另一方面，图2(b)表示仅形成在存储器孔M内的浅的地方的保护膜7。该情况下，由于绝缘层4或牺牲层3的侧面没有被保护膜7充分保护，所以在蚀刻中绝缘层4或牺牲层3的侧面被蚀刻得大于规定的值。其结果，在这些侧面产生被称为弯曲(bowing)的凹陷(参照符号B)。该问题在存储器孔M的长径比变大时变得明显。
本实施方式的绝缘层4或牺牲层3在图1(b)的工序中利用由CxHyFz气体生成的等离子体蚀刻。具体而言，通过等离子体所含的自由基形成保护膜7，通过等离子体所含的离子来蚀刻绝缘层4或牺牲层3的侧面。因此，可以认为如图2(a)所示的保护膜7在自由基能够到达存储器孔M内的深处的情况下形成。另一方面可以认为，如图2(b)所示的保护膜7在自由基无法到达存储器孔M内的深处的情况下形成。
图3是用于说明第一实施方式的半导体装置的制造方法的优点的示意性截面图。
符号P1表示从末端C原子与H原子键合的C4HF5分子脱离了H原子而生成的自由基。包含该C4HF5分子(CF2＝CF－CF＝CHF)的蚀刻气体是本实施方式的比较例的蚀刻气体的一例。
另一方面，符号P2表示从非末端C原子与H原子键合的(即末端C原子没有与H原子键合)C4HF5分子脱离了H原子而生成的自由基。包含该C4HF5分子(CF2＝CF－CH＝CF2)的蚀刻气体是本实施方式的蚀刻气体的一例。
在CxHyFz分子中，C－H键的键合能小于C－F键的键合能，C－H键相比于C－F键更容易解离。因此，在CxHyFz分子等离子体化时，C－H键解离，多在存在C－H键的地方残留不成对电子。符号P1表示在末端C原子具有不成对电子的自由基，符号P2表示在非末端C原子具有不成对电子的自由基。
由于不成对电子的反应性高，所以成为在绝缘层4或牺牲层3的侧面附着自由基的原因。该情况下，如果如符号P2这样自由基在非末端C原子具有不成对电子，则由于不成对电子的周围的空间位阻大，所以自由基难以附着在绝缘层4或牺牲层3的侧面。换言之，不成对电子的周围的F原子会妨碍不成对电子与绝缘层4或牺牲层3的侧面发生反应。另一方面，如果如符号P1那样自由基在末端C原子具有不成对电子，则由于不成对电子的周围的空间位阻小，所以自由基容易附着于绝缘层4或牺牲层3的侧面。
其结果可以认为，符号P1的自由基向绝缘层4或牺牲层3的侧面的附着概率变高，因此难以到达存储器孔M内的深处。另一方面可以认为，符号P2的自由基由于向绝缘层4或牺牲层3的侧面的附着概率变低，所以容易到达存储器孔M内的深处。因此，根据本实施方式，通过使用符号P2这样的自由基，直到存储器孔M内的深处能够形成保护膜7(参照图2(a))。
图4是表示第一实施方式的蚀刻气体的例子的表。
图4(a)～图4(c)分别是表示x的值为3～5的整数、y≤z这样的CxHyFz气体。将x的值设为3～5的理由是因为x的值为6以上的CxHyFz的蒸气压低在常温难以作为气体供给。图4(a)表示C原子为4个的例子(x＝4)，图4(b)表示C原子为3个的例子(x＝3)，图4(c)表示C原子为5个的例子(x＝5)。表中的D.B.的值表示CxHyFz分子中的双键的个数。图4(a)作为参考也表示了环式C4F8。
图5是用于说明第一实施方式的蚀刻气体的特性的图表。
图5对各种CxHyFz气体，用棒表示保护膜7的沉积速度，用点表示保护膜7的均匀性。这些CxHyFz气体的分子结构如图4(a)～图4(c)所示。
对各种CxHyFz气体实施蚀刻的实验，得到了图5所示的结果。关于保护膜7的均匀性，以使用绝缘膜的加工中经常使用的环式C4F8气体时的保护膜7为基准进行评价。这里，保护膜7的膜厚的深度方向(Z方向)上的变化越小，则评价为均匀性越好，具体而言，均匀性的值越低，则评价为均匀性越好。
其结果可知，在使用图5所示的C4HF5气体、C4H2F4气体、C4H2F6气体、C4H4F6气体、C3HF5气体、C5H2F10气体的情况下，比在使用环式C4F8气体的情况下，保护膜7的均匀性更好。因此，本实施方式的蚀刻气体优选作为CxHyFz气体，包含这些气体的至少任意一种。另外，在优选使保护膜7的均匀性变好的同时使保护膜7的沉积速度加快的情况下，优选使用C4HF5气体、C4H2F4气体或C4H2F6气体。
如果参照图4(a)～图4(c)，则可知图5所示的C4HF5气体、C4H2F4气体、C4H2F6气体、C4H4F6气体、C3HF5气体、C5H2F10气体的末端C原子仅与F原子键合。因此，优选本实施方式的干式蚀刻使用末端C原子仅与F原子键合的CxHyFz气体进行。
此外，在图4(a)～图4(c)中，C4HF5的分子结构由CF2＝CF－CH＝CF2表示，C4H2F4的分子结构由CF2＝CH－CH＝CF2表示，C4H2F6的分子结构由CF3－CH＝CH－CF3表示。另外，C4H4F6的分子结构由CF3－CH2－CH2－CF3表示，C3HF5的分子结构由CF2＝CH－CF3表示，C5H2F10的分子结构由CF3－CHF－CHF－CF2－CF3表示。
此外，本实施方式的CxHyFz气体的例子不限于它们。本实施方式的CxHyFz气体的其他例子为C4H4F6(CF3－CH2－CH2－CF3)气体、C4H3F7(CF3－CHF－CH2－CF3)气体、C4H2F8(CF3－CHF－CHF－CF3或CF3－CF2－CH2－CF3)气体、C4HF9(CF3－CHF－CF2－CF3)气体、C5H6F6(CF3－CH2－CH2－CH2－CF3)气体等。本实施方式的CxHyFz气体的其他例子还为C5H5F7气体、C5H4F8气体、C5H3F9气体、C5H2F10气体、C5HF11气体等各种异构体，在这些异构体中，为末端C原子仅与F原子键合的异构体。
本实施方式的蚀刻气体可以为包含CxHyFz气体和其他气体的混合气体，也可以为包含2种以上CxHyFz气体的混合气体。例如、本实施方式的蚀刻气体除了包含CxHyFz气体以外，还包含氧气、稀有气体或CaFb(碳氟化合物(氟化碳化合物))气体。其中，a、b表示1以上的整数。CaFb气体的例子为CF4气体、C2F4气体、C3F6气体、C4F6气体、C4F8气体等。
这里，对由CxHyFz气体生成的等离子体进行说明。
本实施方式的绝缘层4或牺牲层3在图1(b)的工序中，使用由CxHyFz气体生成的等离子体蚀刻。具体而言，通过等离子体所含的自由基形成保护膜7，通过等离子体所含的离子来蚀刻绝缘层4或牺牲层3的侧面。此时的等离子体的蚀刻处理工序室内的平均密度(浓度)例如为5.0×109～3.0×1011个/cm3。
本实施方式的等离子体可以包含以下的第一自由基到第三自由基。第一自由基是从CxHyFz分子仅脱离H原子和F原子中的H原子而生成的。第二自由基是从CxHyFz分子中仅脱离H原子和F原子中的F原子而生成的。第三自由基是从CxHyFz分子脱离H原子和F原子这两者而生成的。图3中由符号P2所示的自由基为第一自由基的一例。
在本实施方式中，优选以生成大量第一自由基，基本不生成第二和第三自由基的方式，将CxHyFz气体等离子体化。具体而言，优选以等离子体中的第一自由基的浓度大于等离子体中的第二和第三自由基的合计浓度的方式，将CxHyFz气体等离子体化。理由是因为第二和第三自由基的不成对电子的周围的空间位阻在大多数情况下，比第一自由基的不成对电子的周围的空间位阻小，第二和第三自由基的附着概率比第一自由基的附着概率高。
图6是表示第一实施方式的半导体装置的结构的截面图。
图6表示由本实施方式的方法制造的半导体装置的例子。图6表示三维存储器的存储器单元部和台阶接触部。在图6中，下部层2由第一绝缘膜2a、源极侧导电层2b和第二绝缘膜2c构成，上部层5由覆盖绝缘膜5a、漏极侧导电层5b、第一层间绝缘膜5c和第二层间绝缘膜5d构成。通道半导体层14与基板1内的扩散层L电连接。牺牲层3被换成包含钨(W)层等的电极层3’。电极层3’是第一膜的例子。
图6还表示在上部层5的接触孔H内形成的接触插塞16。各接触插塞16以与对应的电极层3’电连接的方式形成。
如上所述，本实施方式的存储器孔M使用包含CxHyFz气体的蚀刻气体形成，CxHyFz气体的碳链的各末端的C原子仅与H原子和F原子中的F原子键合。因此，在本实施方式中，能够将保护膜7形成至存储器孔M内的深处，能够由保护膜7合适地保护存储器孔M内的绝缘层4或牺牲层3的侧面。因此，根据本实施方式，能够将绝缘层4或牺牲层3合适地蚀刻而形成存储器孔M。根据本实施方式，例如具有10以上的高的长径比的存储器孔M也能够形成为合适的形状。
此外，在图1(a)的工序中，也可以代替在下部层2上交替地形成多个牺牲层3和多个绝缘层4，而在下部层2上交替地形成多个电极层3’和多个绝缘层4。该情况下，不需要将牺牲层3换成电极层3’的工序。
另外，本实施方式的干式蚀刻在除存储器孔M的加工以外的工序也能够适用，例如在除加工存储器孔M以外的凹部的工序中也能够适用。
以上，说明了几个实施方式，但这些实施方式仅作为例子表示，并不是要限定发明的范围。在本说明书中说明的新的方法和气体也能够以其他各种方式实施。另外，对本说明书中说明的方法和气体的形态，在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。所附的权利要求书以及与其等同的范围是要包括发明的范围和主旨所含的那样的方式和变形例。
符号说明
1：基板、2：下部层、2a：第一绝缘膜、2b：源极侧导电层、
2c：第二绝缘膜、3：牺牲层、3’：电极层、4：绝缘层、
5：上部层、5a：覆盖绝缘膜、5b：漏极侧导电层、
5c：第一层间绝缘膜、5d：第二层间绝缘膜、6：掩模层、7：保护膜、
11：块状绝缘膜、12：电荷累积层、13：隧道绝缘膜、
14：通道半导体层、15：芯绝缘膜、16：接触插塞
Claims (20)
1.一种半导体装置的制造方法，其包括：使用CxHyFz所示的链状烃化合物的蚀刻气体对膜进行蚀刻，CxHyFz中，C表示碳，H表示氢，F表示氟，x表示3以上的整数，且y和z分别表示1以上的整数，
所述CxHyFz是碳链上的各末端的碳原子仅与氢原子和氟原子中的氟原子键合的链状烃化合物。
2.根据权利要求1所述的半导体装置的制造方法，其中，所述蚀刻气体为包含x的值为3～5的整数、y≤z的所述CxHyFz所示的链状烃化合物的蚀刻气体。
3.根据权利要求1所述的半导体装置的制造方法，其中，所述CxHyFz为包含C3HF5、C4H4F6、C4H3F7、C4H2F8、C4HF9、C5H6F6、C5H5F7、C5H4F8、C5H3F9、C5H2F10和C5HF11中的至少任意一种的蚀刻气体。
4.根据权利要求1所述的半导体装置的制造方法，其中，所述蚀刻气体为进一步包含氧气、稀有气体和CaFb所示的氟化碳化合物气体中的至少任意一种的蚀刻气体，a和b分别表示1以上的整数。
5.根据权利要求4所述的半导体装置的制造方法，其中，所述CaFb包含CF4、C2F4、C3F6、C4F6和C4F8中的至少任意一种。
6.根据权利要求1所述的半导体装置的制造方法，其中，所述蚀刻气体为包含2种以上CxHyFz所示的链状烃化合物的蚀刻气体。
7.根据权利要求1所述的半导体装置的制造方法，其中，所述蚀刻气体为包含CxHyFz所示的直链型的链状烃化合物的蚀刻气体。
8.根据权利要求1所述的半导体装置的制造方法，其中，所述膜使用由包含所述CxHyFz所示的链状烃化合物的蚀刻气体生成的等离子体来蚀刻。
9.根据权利要求8所述的半导体装置的制造方法，其中，所述等离子体包含：从所述CxHyFz所示的链状烃化合物的分子仅脱离氢原子和氟原子中的氢原子所生成的第一自由基、从所述CxHyFz所示的链状烃化合物的分子仅脱离氢原子和氟原子中的氟原子所生成的第二自由基、以及从CxHyFz所示的链状烃化合物的分子脱离氢原子和氟原子这两者所生成的第三自由基，
所述等离子体中的所述第一自由基的浓度大于所述等离子体中的所述第二自由基和第三自由基的合计浓度。
10.根据权利要求8所述的半导体装置的制造方法，其中，所述等离子体的蚀刻处理工序室内的密度为5.0×109～3.0×1011个/cm3。
11.根据权利要求1所述的半导体装置的制造方法，其中，所述膜包含在基板上交替形成的多个第一膜和多个第二膜。
12.根据权利要求1所述的半导体装置的制造方法，其中，在所述蚀刻中，在所述膜形成长径比为10以上的凹部。
13.根据权利要求1所述的半导体装置的制造方法，其中，在所述蚀刻中，在所述膜形成凹部，在所述凹部内形成包含CmFn所示的氟化碳化合物的其他膜，m和n分别表示1以上的整数。
14.一种蚀刻气体，其包含CxHyFz所示的链状烃化合物，CxHyFz中，C表示碳，H表示氢，F表示氟，x表示3以上的整数，且y和z分别表示1以上的整数，
所述CxHyFz是碳链上的各末端的碳原子仅与氢原子和氟原子中的氟原子键合的链状烃化合物，
所述CxHyFz包含C3HF5、C4H4F6、C4H3F7、C4H2F8、C4HF9、C5H6F6、C5H5F7、C5H4F8、C5H3F9、C5H2F10和C5HF11中的至少任意一种。
15.根据权利要求14所述的蚀刻气体，其中，所述蚀刻气体为包含x的值为3～5的整数、y≤z的所述CxHyFz所示的链状烃化合物的蚀刻气体。
16.根据权利要求14所述的蚀刻气体，其中，所述蚀刻气体为进一步包含氧气、稀有气体和CaFb所示的氟化碳化合物气体中的至少任意一种的蚀刻气体，a和b分别表示1以上的整数。
17.根据权利要求16所述的蚀刻气体，其中，所述CaFb包含CF4、C2F4、C3F6、C4F6和C4F8中的至少任意一种。
18.根据权利要求14所述的蚀刻气体，其中，所述蚀刻气体为包含2种以上CxHyFz所示的链状烃化合物的蚀刻气体。
19.根据权利要求14所述的蚀刻气体，其中，所述蚀刻气体为包含CxHyFz所示的直链型的链状烃化合物的蚀刻气体。
20.根据权利要求14所述的蚀刻气体，其中，所述蚀刻气体能够以由所述CxHyFz所示的链状烃化合物生成等离子体的方式使用。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018169983A JP7173799B2 (ja) | 2018-09-11 | 2018-09-11 | 半導体装置の製造方法およびエッチングガス |
| JP2018-169983 | 2018-09-11 | ||
| PCT/JP2019/027316 WO2020054200A1 (ja) | 2018-09-11 | 2019-07-10 | 半導体装置の製造方法およびエッチングガス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112673459A true CN112673459A (zh) | 2021-04-16 |
Family
ID=69777114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980059146.4A Pending CN112673459A (zh) | 2018-09-11 | 2019-07-10 | 半导体装置的制造方法和蚀刻气体 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20210193475A1 (zh) |
| EP (1) | EP3852131A4 (zh) |
| JP (2) | JP7173799B2 (zh) |
| KR (2) | KR102587426B1 (zh) |
| CN (1) | CN112673459A (zh) |
| TW (1) | TWI724465B (zh) |
| WO (1) | WO2020054200A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024077728A1 (zh) * | 2022-10-11 | 2024-04-18 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008300616A (ja) * | 2007-05-31 | 2008-12-11 | Nippon Zeon Co Ltd | エッチング方法 |
| CN103718277A (zh) * | 2011-07-27 | 2014-04-09 | 中央硝子株式会社 | 干蚀刻剂 |
| CN104871298A (zh) * | 2012-12-27 | 2015-08-26 | 日本瑞翁株式会社 | 干蚀刻方法 |
| JP2016139782A (ja) * | 2015-01-23 | 2016-08-04 | セントラル硝子株式会社 | ドライエッチング方法 |
| US20170263611A1 (en) * | 2016-03-10 | 2017-09-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827464Y2 (ja) | 1978-11-07 | 1983-06-15 | 東芝熱器具株式会社 | サ−モスタツト |
| JPS5569416U (zh) | 1978-11-08 | 1980-05-13 | ||
| US5935877A (en) * | 1995-09-01 | 1999-08-10 | Applied Materials, Inc. | Etch process for forming contacts over titanium silicide |
| US5876664A (en) * | 1996-06-14 | 1999-03-02 | American Sterilizer Company | Continuous-operation, closed loop decontamination system and method |
| JPH10199865A (ja) * | 1996-10-30 | 1998-07-31 | Agency Of Ind Science & Technol | ドライエッチング用ガス組成物およびドライエッチング方法 |
| JP5569353B2 (ja) * | 2000-04-28 | 2014-08-13 | ダイキン工業株式会社 | ドライエッチングガスおよびドライエッチング方法 |
| US7008808B2 (en) * | 2004-05-05 | 2006-03-07 | Taiwan Semiconductor Manufacturing Co Ltd | Method of manufacturing LCOS spacers |
| CN101124661A (zh) * | 2004-05-11 | 2008-02-13 | 应用材料公司 | 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻 |
| JP2006128245A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | 絶縁膜の加工方法 |
| JP2006156539A (ja) * | 2004-11-26 | 2006-06-15 | National Institute Of Advanced Industrial & Technology | プラズマ反応用ガス |
| JP5152521B2 (ja) * | 2009-02-19 | 2013-02-27 | 日本ゼオン株式会社 | ハロゲン化化合物を脱ハロゲン化水素する方法 |
| JP5416280B2 (ja) * | 2010-08-19 | 2014-02-12 | 株式会社アルバック | ドライエッチング方法及び半導体装置の製造方法 |
| JP2013175605A (ja) * | 2012-02-24 | 2013-09-05 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
| JP6257638B2 (ja) * | 2012-10-30 | 2018-01-10 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | 高アスペクト比酸化物エッチング用のフルオロカーボン分子 |
| TW201627047A (zh) * | 2015-01-22 | 2016-08-01 | Zeon Corp | 氟化烴化合物的精製方法 |
| US9728422B2 (en) * | 2015-01-23 | 2017-08-08 | Central Glass Company, Limited | Dry etching method |
| JP6636250B2 (ja) | 2015-02-12 | 2020-01-29 | 関東電化工業株式会社 | ドライエッチングガス組成物及びドライエッチング方法 |
| US10566232B2 (en) * | 2017-05-18 | 2020-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Post-etch treatment of an electrically conductive feature |
| US10541246B2 (en) * | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
-
2018
- 2018-09-11 JP JP2018169983A patent/JP7173799B2/ja active Active
-
2019
- 2019-07-10 KR KR1020217007286A patent/KR102587426B1/ko active IP Right Grant
- 2019-07-10 CN CN201980059146.4A patent/CN112673459A/zh active Pending
- 2019-07-10 WO PCT/JP2019/027316 patent/WO2020054200A1/ja unknown
- 2019-07-10 EP EP19858978.0A patent/EP3852131A4/en active Pending
- 2019-07-10 KR KR1020237021037A patent/KR102657842B1/ko active IP Right Grant
- 2019-07-18 TW TW108125426A patent/TWI724465B/zh active
-
2021
- 2021-03-10 US US17/197,544 patent/US20210193475A1/en not_active Abandoned
-
2022
- 2022-10-31 JP JP2022174854A patent/JP7400058B2/ja active Active
-
2023
- 2023-05-30 US US18/325,640 patent/US20230307244A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008300616A (ja) * | 2007-05-31 | 2008-12-11 | Nippon Zeon Co Ltd | エッチング方法 |
| CN103718277A (zh) * | 2011-07-27 | 2014-04-09 | 中央硝子株式会社 | 干蚀刻剂 |
| CN104871298A (zh) * | 2012-12-27 | 2015-08-26 | 日本瑞翁株式会社 | 干蚀刻方法 |
| JP2016139782A (ja) * | 2015-01-23 | 2016-08-04 | セントラル硝子株式会社 | ドライエッチング方法 |
| US20170263611A1 (en) * | 2016-03-10 | 2017-09-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024077728A1 (zh) * | 2022-10-11 | 2024-04-18 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI724465B (zh) | 2021-04-11 |
| US20210193475A1 (en) | 2021-06-24 |
| US20230307244A1 (en) | 2023-09-28 |
| EP3852131A1 (en) | 2021-07-21 |
| EP3852131A4 (en) | 2022-05-25 |
| WO2020054200A1 (ja) | 2020-03-19 |
| JP2020043239A (ja) | 2020-03-19 |
| JP7400058B2 (ja) | 2023-12-18 |
| TW202010869A (zh) | 2020-03-16 |
| KR102587426B1 (ko) | 2023-10-11 |
| KR20230097221A (ko) | 2023-06-30 |
| JP2023002798A (ja) | 2023-01-10 |
| KR102657842B1 (ko) | 2024-04-17 |
| JP7173799B2 (ja) | 2022-11-16 |
| KR20210053905A (ko) | 2021-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101304146B1 (ko) | 그라핀 배선 및 그 제조 방법 | |
| CN110600379A (zh) | 具有矩形轮廓的间隔件及其制造方法 | |
| JP2015177006A (ja) | 半導体装置及びその製造方法 | |
| CN102194739A (zh) | 内连线结构的形成方法 | |
| JP2018113421A (ja) | 半導体装置の製造方法 | |
| JP7400058B2 (ja) | 半導体装置の製造方法およびエッチング方法 | |
| TW200524051A (en) | Minimizing the loss of barrier materials during photoresist stripping | |
| KR101767538B1 (ko) | 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들 | |
| US20210005463A1 (en) | Manufacturing method of semiconductor device and etching gas | |
| US20070128553A1 (en) | Method for forming feature definitions | |
| US20180076140A1 (en) | Semiconductor devices having interconnection structure | |
| US11177135B2 (en) | Mask member and method for producing semiconductor device | |
| CN110073467B (zh) | 用于提供低k间隔物的方法 | |
| US7354867B2 (en) | Etch process for improving yield of dielectric contacts on nickel silicides | |
| US20230087188A1 (en) | Plasma etching method, plasma etching apparatus, and semiconductor device manufacturing method | |
| CN107978557B (zh) | 一种在刻蚀槽中制造真空间隙的方法 | |
| KR100843928B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| JP2024048355A (ja) | 半導体素子の製造方法 | |
| WO2021173607A1 (en) | Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces | |
| US20140024213A1 (en) | Processes for forming integrated circuits with post-patterning treament | |
| KR20060075083A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |