JP2018113421A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018113421A
JP2018113421A JP2017004651A JP2017004651A JP2018113421A JP 2018113421 A JP2018113421 A JP 2018113421A JP 2017004651 A JP2017004651 A JP 2017004651A JP 2017004651 A JP2017004651 A JP 2017004651A JP 2018113421 A JP2018113421 A JP 2018113421A
Authority
JP
Japan
Prior art keywords
trench
oxide film
semiconductor substrate
region
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017004651A
Other languages
English (en)
Inventor
将和 岡田
Masakazu Okada
将和 岡田
泰 浦上
Yasushi Uragami
泰 浦上
侑佑 山下
Yusuke Yamashita
侑佑 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2017004651A priority Critical patent/JP2018113421A/ja
Priority to US15/854,072 priority patent/US10263071B2/en
Priority to TW106145883A priority patent/TWI661486B/zh
Priority to DE102018200237.1A priority patent/DE102018200237A1/de
Priority to KR1020180003136A priority patent/KR102054355B1/ko
Priority to CN201810027050.7A priority patent/CN108364861B/zh
Publication of JP2018113421A publication Critical patent/JP2018113421A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 トレンチの側面では酸化膜を厚く形成する一方で、トレンチの側面では酸化膜を薄くする、又は、完全に取り除くことができる技術を提供する。【解決手段】 半導体装置の製造方法は、半導体基板の表面にトレンチを形成する工程と、トレンチの側面及び底面に酸化膜を形成する工程と、トレンチの底面に形成された酸化膜の少なくとも一部をドライエッチングによって除去する工程と、ドライエッチング後に、トレンチの底面を通じて半導体基板内に導電性不純物をイオン注入する工程とを備える。このドライエッチングは、反応性イオンエッチングであって、炭素原子の環状構造を有するＣＦ系ガス、酸素及びアルゴンを含むエッチングガスを用いる。【選択図】図９

Description

本明細書で開示する技術は、半導体装置の製造方法に関する。
例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）といった半導体装置において、半導体基板内のｎ型のドリフト領域内に、ｐ型のフローティング領域が設けられた構造が知られている。このような構造によると、ドリフト領域の空乏化が促進されることによって、半導体装置の耐圧を向上させることができる。
フローティング領域は、ｐ型不純物のイオン注入によって形成される。このイオン注入は、半導体基板に形成されたトレンチの底面を通じて実施され、フローティング領域は、トレンチの底面に隣接する範囲に形成される。このとき、トレンチの側面にもｐ型不純物が注入されてしまうと、例えばオン抵抗といった、半導体装置の特性を低下させるおそれがある。そこで、イオン注入が実施されるときに、トレンチの側面及び底面には、予め酸化膜が形成される。これにより、トレンチの側面へｐ型不純物が注入されることを抑制することができる。なお、トレンチの底面では、ｐ型不純物が垂直又はそれに近い角度で入射するので、ｐ型不純物は酸化膜を通過して半導体基板内へ注入される。以上に説明した技術の一例が、特許文献１に記載されている。
特開２００５−１１６８２２号公報
上述したフローティング領域のイオン注入では、トレンチの側面に形成された酸化膜の厚みが不十分であると、酸化膜を通過して、トレンチの側面にもｐ型不純物が注入されてしまう。そのことから、トレンチの側面には、酸化膜が厚く形成されることが好ましい。その一方で、トレンチの底面にも酸化膜が厚く形成されていると、半導体基板へのイオン注入が妨げられることから、フローティング領域を深く形成することが難しくなる。そのことから、トレンチの底面では、酸化膜が薄く形成されているか、酸化膜が存在しないことが好ましい。しかしながら、従来の技術では、トレンチの側面及び底面に酸化膜が一様に形成され、また、底面の酸化膜のみを選択的に除去することもできない。そのことから、トレンチの側面へのｐ型不純物の注入を避けるためには、イオン注入における注入強度を抑制しなければならず、フローティング領域を深く形成することが困難であった。
従って、本明細書は、トレンチの側面では酸化膜を厚く形成する一方で、トレンチの側面では酸化膜を薄くする、又は、完全に取り除くことができる技術を提供する。
本明細書が開示する技術は、半導体装置の製造方法に具現化される。この製造方法は、半導体基板の表面にトレンチを形成する工程と、トレンチの側面及び底面に酸化膜を形成する工程と、トレンチの底面に形成された酸化膜の少なくとも一部をドライエッチングによって除去する工程と、ドライエッチング後に、トレンチの底面を通じて半導体基板内に導電性不純物をイオン注入する工程とを備える。このドライエッチングは、反応性イオンエッチングであって、炭素原子の環状構造を有するＣＦ系ガス、酸素及びアルゴンを含むエッチングガスを用いる。ここでいうＣＦ系ガスとは、フッ化炭素系の気体、即ち、フッ素原子と炭素原子の化学結合を有する化合物の気体を意味する。
上記した製造方法では、先ずトレンチの側面及び底面に酸化膜が形成され、その後、底面の酸化膜を選択的に除去するために、反応性イオンエッチングが行われる。この反応性イオンエッチングでは、炭素原子の環状構造を有するＣＦ系ガス、酸素及びアルゴンを含むエッチングガスが用いられる。ＣＦ系ガスは、ラジカルを供給するガスであり、酸素とともに半導体基板を構成する原子と化学的に反応して、反応生成物を生じさせる。一方、アルゴンは、イオンアシスト反応に必要なイオンを供給するガスである。
イオン化されたアルゴンの入射角は、トレンチの側面に位置する酸化膜では小さく、トレンチの底面に位置する酸化膜では大きくなる。この入射角の違いにより、反応生成物の生成（即ち、エッチング）は、主にトレンチの底面に位置する酸化膜で進行する。この反応生成物は、トレンチの底面から揮発した後、トレンチの側面に位置する酸化膜上に堆積して、当該酸化膜を保護する保護膜を形成する。このとき、ラジカルを供給するＣＦ系ガスが、炭素原子の環状構造を有していると、その反応生成物はより堆積しやすい性質を有する。従って、より多くの反応生成物が、トレンチの外へ排出される前に、トレンチの側面に位置する酸化膜上に堆積して、より有効な保護膜が形成される。その結果、トレンチの側面に位置する酸化膜が保護されながら、トレンチの底面に位置する酸化膜が選択的に除去される。
上記した製造方法によれば、トレンチの側面に酸化膜を厚く形成する一方で、トレンチの底面では酸化膜を薄くする、又は、完全に取り除くことができる。これにより、その後のイオン注入において、注入強度を比較的に高く設定しても、トレンチの側面へ導電性不純物が注入されることがない。トレンチの底面を通じて、導電性不純物を深い位置まで注入することができる。
実施例の半導体装置１０の構造を示す断面図。 実施例の半導体装置１０の製造方法を示すフローチャート。 ドレイン領域３２、ドリフト領域３４、ボディ領域３６、コンタクト領域３８及びソース領域４０が形成された半導体基板１２を示す図。 トレンチ１３を形成する工程（Ｓ２２）において、半導体基板１２の上面１２ａに第１酸化膜５０が形成された様子を示す図。 トレンチ１３を形成する工程（Ｓ２２）において、トレンチ１３を形成する位置に合わせて、第１酸化膜５０に開口５０ａが形成された様子を示す図。 トレンチ１３を形成する工程（Ｓ２２）において、半導体基板１２の上面１２ａにトレンチ１３が形成された様子を示す図。 フローティング領域４２を形成する工程（Ｓ２４）において、トレンチ１３の側面１３ａ及び底面１３ｂに第２酸化膜５４が形成された様子を示す図。 フローティング領域４２を形成する工程（Ｓ２４）において、トレンチ１３の底面１３ｂに位置する第２酸化膜５４が、ドライエッチング（即ち、反応性イオンエッチング）によって除去された様子を示す図。 フローティング領域４２を形成する工程（Ｓ２４）において、第２酸化膜５４の反応性イオンエッチングに用いられるプラズマエッチング装置１００を模式的に示す図。 フローティング領域４２を形成する工程（Ｓ２４）において、ｐ型不純物のイオン注入を行う様子を示す図。 図１２とともに、実験結果を説明するための図であって、エッチング量の測定箇所Ａ〜Ｄを示す。 図１１に示す測定箇所Ａ〜Ｄについて、第２酸化膜５４のエッチング量の測定結果を示す。
本技術の一実施形態において、前述したドライエッチングでは、トレンチの底面が露出するまで酸化膜が除去されてもよい。このような形態によると、その後のイオン注入において、トレンチの底面からより深い位置まで導電性不純物を注入することができる。
本技術の一実施形態において、前述したドライエッチングでは、一対の電極のそれぞれに交流電力を供給する二つの電源を有する容量結合型のプラズマエッチング装置が用いられてもよい。このようなプラズマエッチング装置によると、高い電子密度が得られ、かつ、アルゴンその他のイオンを半導体基板へ強く引き込むことができる。
本技術の一実施形態において、炭素原子の環状構造を有するＣＦ系ガスは、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８及びＣ５ＨＦ７のいずれかの化学式で表されるＣＦ系ガスであってもよい。ここで、例えばＣ４Ｆ６やＣ４Ｆ８の付着係数は、各種の条件によって異なるが、およそ０．１〜０．０１である。それに対して、炭素原子の環状構造を有さないＣＦ系ガスのＣＦ２、ＣＦ４の付着係数は、同じ条件下で比較すると、およそ０．０１〜０．００１である。
図面を参照して、実施例の半導体装置１０とその製造方法について説明する。本実施例の半導体装置１０は、電力用の回路に用いられるパワー半導体装置であって、特にＭＯＳＦＥＴの構造を有する。特に限定されないが、半導体装置１０は、例えばハイブリッド車、燃料電池車又は電気自動車といった電動型の自動車において、コンバータやインバータといった電力変換回路のスイッチング素子として用いることができる。以下では、先ず半導体装置１０の構造について説明し、次いで半導体装置１０の製造方法について説明する。但し、下記する半導体装置１０及びその製造方法は一例であり、本明細書で開示する複数の技術要素は、単独又はいくつかの組み合わせによって、他の様々な半導体装置及びその製造方法に適用することができる。
図１は、本実施例の半導体装置１０の構造を示す断面図である。図１には、半導体装置１０の一部の断面のみが示されている。半導体装置１０には、図１に示される単位構造が繰り返し形成されている。図１に示すように、本実施例の半導体装置１０は、半導体基板１２と、半導体基板１２の上面１２ａに形成されたトレンチ１３内に位置するゲート電極１４とを備える。半導体基板１２は、炭化ケイ素（ＳｉＣ）の基板である。トレンチ１３は、一対の側面１３ａと底面１３ｂとを有する。トレンチ１３の側面１３ａ及び底面１３ｂには、ゲート絶縁膜１４ａが形成されており、ゲート電極１４は、ゲート絶縁膜１４ａを介してトレンチの側面１３ａに対向する。ゲート電極１４は、例えばポリシリコンといった導電性材料で形成されている。ゲート絶縁膜１４ａは、酸化ケイ素（ＳｉＯ２）といった絶縁性材料で形成されることができる。ゲート電極１４及びゲート絶縁膜１４ａを構成する具体的な材料については、特に限定されない。
半導体装置１０はさらに、半導体基板１２の上面１２ａに設けられたソース電極１６と、半導体基板１２の下面１２ｂに設けられたドレイン電極１８とを備える。ソース電極１６は、半導体基板１２の上面１２ａにオーミック接触しており、ドレイン電極１８は、半導体基板１２の下面１２ｂにオーミック接触している。ソース電極１６とゲート電極１４との間には、層間絶縁膜１４ｂが設けられており、ソース電極１６はゲート電極１４から電気的に絶縁されている。ソース電極１６及びドレイン電極１８は、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）といった導電性材料を用いて形成されることができる。ソース電極１６及びドレイン電極１８を構成する具体的な材料については特に限定されない。
ここで、半導体基板１２の上面１２ａとは、半導体基板１２の一つの表面を意味し、半導体基板１２の下面１２ｂとは、半導体基板１２の他の一つの表面であって、上面１２ａとは反対側に位置する表面を意味する。本明細書において、「上面」及び「下面」という表現は、互いに反対側に位置する二つの表面を便宜的に区別するものであり、例えば半導体基板１２の上面１２ａが常に鉛直上方に位置すること意味しない。半導体基板１２の姿勢によっては、上面１２ａが鉛直下方に位置し、下面１２ｂが鉛直上方に位置することもある。
半導体基板１２は、ドレイン領域３２、ドリフト領域３４、ボディ領域３６、コンタクト領域３８、ソース領域４０、及び、フローティング領域４２を備える。ドレイン領域３２は、半導体基板１２の下面１２ｂに沿って位置しており、下面１２ｂに露出している。ドレイン領域３２は、ｎ型の領域である。ｎ型不純物は、例えばリンといったＶ族元素（第１５族元素）であってよい。前述したドレイン電極１８は、ドレイン領域３２にオーミック接触している。
ドリフト領域３４は、ドレイン領域３２上に位置しており、ドレイン領域３２と隣接している。ドリフト領域３４は、ｎ型の領域である。ドリフト領域３４におけるｎ型不純物の濃度は、ドレイン領域３２におけるｎ型不純物の濃度よりも低い。ｎ型不純物は、例えばリンといったＶ族元素（第１５族元素）であってよい。
ボディ領域３６は、ドリフト領域３４上に位置しており、ドリフト領域３４と隣接している。ボディ領域３６は、少なくともドリフト領域３４によって、ドレイン領域３２から隔てられている。ボディ領域３６は、ｐ型の領域である。ｐ型不純物は、例えばＢ（ホウ素）又はＡｌ（アルミニウム）といったＩＩＩ族元素（第１３族元素）であってよい。
コンタクト領域３８は、ボディ領域３６上に位置するとともに、半導体基板１２の上面１２ａに露出している。コンタクト領域３８は、ｐ型の領域である。コンタクト領域３８におけるｐ型不純物の濃度は、ボディ領域３６におけるｐ型不純物の濃度よりも高い。ｐ型不純物は、例えばＢ（ホウ素）又はＡｌ（アルミニウム）といったＩＩＩ族元素（第１３族元素）であってよい。前述したソース電極１６は、コンタクト領域３８にオーミック接触している。
ソース領域４０は、ボディ領域３６上に位置するとともに、半導体基板１２の上面１２ａに露出している。ソース領域４０は、少なくともボディ領域３６を介して、ドリフト領域３４から隔てられている。ソース領域４０は、ｎ型の領域である。ソース領域４０におけるｎ型不純物の濃度は、ドリフト領域３４におけるｎ型不純物の濃度よりも高い。ｎ型不純物は、例えばリンといったＶ族元素（第１５族元素）であってよい。前述したソース電極１６は、ソース領域４０にもオーミック接触している。
フローティング領域４２は、ドリフト領域３４内であって、トレンチ１３の底面１３ｂとドレイン領域３２との間に位置している。フローティング領域４２は、ｐ型の領域である。フローティング領域４２におけるｐ型不純物の濃度は、例えばボディ領域３６におけるｐ型不純物の濃度と同程度であって、コンタクト領域３８におけるｐ型不純物の濃度よりも低い。ｐ型不純物は、例えばＢ（ホウ素）又はＡｌ（アルミニウム）といったＩＩＩ族元素（第１３族元素）であってよい。ｎ型のドリフト領域３４内に、ｐ型のフローティング領域４２が設けられていると、ｎ型のドリフト領域３４の空乏化が促進されることから、半導体装置１０の耐圧性を向上させることができる。
トレンチ１３は、半導体基板１２の上面１２ａから、ソース領域４０及びボディ領域３６を通過して、ドリフト領域３４まで伸びている。ソース領域４０は、トレンチ１３の両側に位置しており、トレンチ１３に隣接している。トレンチ１３内のゲート電極１４は、ゲート絶縁膜１４ａを介して、ソース領域４０、ボディ領域３６及びドリフト領域３４に対向している。ボディ領域３６のトレンチ１３の側面１３ａに隣接する部分は、ゲート電極１４によってチャネルが形成される部分である。詳しくは後述するが、フローティング領域４２の形成は、トレンチ１３の底面１３ｂを通じたｐ型不純物のイオン注入によって行われる。このイオン注入において、ｐ型不純物がトレンチ１３の側面１３ａにも注入されてしまうと、チャネルが形成される部分の不純物濃度が意図せず高まることから、半導体装置１０の特性（特に、オン抵抗）が低下する。この点に関して、以下に説明する半導体装置１０の製造方法によれば、フローティング領域４２を形成するためのイオン注入を行うときに、ｐ型不純物がトレンチ１３の側面１３ａに注入されることを防止することができる。
図２は、半導体装置１０の製造方法を示すフローチャートである。先ず工程Ｓ１２において、ｎ型の半導体基板（例えば半導体ウエハ）３２を用意する。特に限定されないが、本実施例では、半導体基板３２として、炭化ケイ素（ＳｉＣ）の基板を用いる。半導体基板３２は、図１に示すドレイン領域３２となることから、説明の便宜上、ドレイン領域３２と同じ符号が付されている。次に、工程Ｓ１４では、半導体基板３２上に、ｎ型のドリフト領域３４をＳｉＣのエピタキシャル成長によって形成する。前述したように、ドリフト領域３４におけるｎ型不純物の濃度は、ドレイン領域３２におけるｎ型不純物の濃度よりも低くする。次に、工程Ｓ１６では、ドリフト領域３４上に、ｐ型のボディ領域３６をＳｉＣのエピタキシャル成長によって形成する。
続いて、工程Ｓ１８では、半導体基板１２の上面１２ａを含む範囲に、ｐ型のコンタクト領域３８を形成する。このコンタクト領域３８の形成では、半導体基板１２の上面１２ａから、ｐ型不純物のイオン注入が行われる。前述したように、コンタクト領域３８におけるｐ型不純物の濃度は、ボディ領域３６におけるｐ型不純物の濃度よりも低くする。次に、工程Ｓ２０では、半導体基板１２の上面１２ａを含む範囲に、ｎ型のソース領域４０を形成する。このソース領域４０の形成では、半導体基板１２の上面１２ａから、ｎ型不純物のイオン注入が行われる。前述したように、ソース領域４０におけるｎ型不純物の濃度は、ドリフト領域３４におけるｎ型不純物の濃度よりも低くする。以上の工程により、図４に示すように、ドレイン領域３２、ドリフト領域３４及びボディ領域３６の三層が積層されているとともに、上面１２ａに沿ってコンタクト領域３８及びソース領域４０が設けられた半導体基板１２が製造される。
次に、工程Ｓ２２では、半導体基板１２の上面１２ａにトレンチ１３を形成する。トレンチ１３の形成は、主に、図４から図６に示すプロセスによって行われる。先ず、図４に示すように、半導体基板１２の上面１２ａに、第１酸化膜５０を形成する。第１酸化膜５０は、例えば酸化ケイ素の膜であって、テトラエチルオルソシリケート（Tetraethyl orthosilicate: TEOS）を原料ガスに用いた化学気相成長によって形成することができる。第１酸化膜５０の厚さは、例えば１．５マイクロメートルとすることができる。なお、第１酸化膜５０は、後のフローティング領域４２を形成する工程（Ｓ２４）において、半導体基板１２の上面１２ａにｐ型不純物が注入されるのを防ぐマスクとして機能する。そのことから、第１酸化膜５０は、比較的に厚く形成するとよい。
次いで、図５に示すように、第１酸化膜５０の上にレジストマスク５２を形成し、レジストマスク５２のパターニングを行った後に、第１酸化膜５０のエッチングを行う。これにより、トレンチ１３を形成する位置に合わせて、第１酸化膜５０に開口５０ａが形成される。第１酸化膜５０のエッチングは、ウエットエッチングでも、ドライエッチングでもよい。第１酸化膜５０のエッチング後、レジストマスク５２は除去される。次いで、図６に示すように、開口５０ａが形成された第１酸化膜５０をマスクとし、半導体基板１２のエッチングを行うことによって、半導体基板１２の上面１２ａにトレンチ１３を形成する。半導体基板１２のエッチングは、例えば、六フッ化硫黄（ＳＦ６）を含むエッチングガスを用いて、ドライエッチングによって行うことができる。
上記した半導体基板１２のエッチングでは、第１酸化膜５０も同時にエッチングされることから、第１酸化膜５０の厚みが減少する。前述したように、第１酸化膜５０は、後のフローティング領域４２を形成する工程（Ｓ２４）において、ｐ型不純物に対するマスクとして機能する。従って、第１酸化膜５０は、半導体基板１２のエッチングの後でも、ある程度の厚みを維持する必要がある。一例ではあるが、本実施例では、第１酸化膜５０のエッチング後における厚みの目標値が、１．２マイクロメートル以上に設定されている。そして、トレンチ１３の深さは３マイクロメートルであり、第１酸化膜５０に対する半導体基板１２のエッチング選択比は１０である。即ち、深さ３マイクロメートルのトレンチ１３を形成する間に、第１酸化膜５０の厚みはおよそ０．３マイクロメートル減少する。そのことから、第１酸化膜５０は、最初、１．５マイクロメートルの厚みで形成される。この説明から明らかなように、第１酸化膜５０を形成するときの厚みは、トレンチ１３の深さ、第１酸化膜５０に対する半導体基板１２のエッチング選択比、フローティング領域４２を形成するときのイオン注入の各指標（例えば注入強度）を考慮して、適宜設計するとよい。
図２に戻り、次の工程Ｓ２４では、半導体基板１２の内部に、フローティング領域４２を形成する。フローティング領域４２の形成は、主に、図７から図１０に示すプロセスによって行われる。先ず、図７に示すように、トレンチ１３の側面１３ａ及び底面１３ｂに、第２酸化膜５４を形成する。なお、第２酸化膜５４は、トレンチ１３の内部だけでなく、半導体基板１２の上面１２ａに位置する第１酸化膜５０上にも、一様に形成するとよい。第２酸化膜５４は、例えば酸化ケイ素の膜であって、テトラエトキシシラン（Tetraethoxysilane: TEOS）を原料ガスに用いた化学気相成長によって形成することができる。この場合、特にＬＰ−ＣＶＤ（Low pressure-chemical vapor deposition）は、ステップカバレージ及び膜厚の均一性に優れることから、第２酸化膜５４の形成において好適に採用することができる。
第２酸化膜５４は、後のｐ型不純物のイオン注入において、トレンチ１３の側面１３ａにｐ型不純物が注入されるのを防ぐマスクとして機能する。ｐ型不純物が半導体基板１２に入射する方向は、半導体基板１２に対して垂直（詳しくは、半導体基板１２の下面１２ｂに対して垂直）である。従って、トレンチ１３の側面１３ａにｐ型不純物が注入されるのを防ぐためには、トレンチ１３の側面１３ａに位置する第２酸化膜５４の、半導体基板１２に対して垂直な方向における寸法が重要である。本実施例では、当該寸法の目標値が１．２マイクロメートル以上に定められている。従って、トレンチ１３の側面１３ａが、半導体基板１２に対して垂直ではなく、半導体基板１２に対して８５度の角度を成しているとすると、１．２／ｔａｎ８５°＝０.１０５μｍ＝１０５ｎｍの式により、第２酸化膜５４の厚みは１０５ナノメートル以上とする必要がある。
加えて、後述する第２酸化膜５４のドライエッチングでは、トレンチ１３の底面１３ｂに位置する第２酸化膜５４が主にエッチングされるが、トレンチ１３の側面１３ａに位置する第２酸化膜５４も同時にエッチングされる。従って、第２酸化膜５４を形成するときの厚みは、このエッチング量も加味する必要がある。一例ではあるが、そのエッチング量を３０ナノメートルと仮定して、第２酸化膜５４を形成するときの厚みを、１３５ナノメートル以上とすることができる。
次に、図８に示すように、トレンチ１３の底面１３ｂに形成された第２酸化膜５４を、ドライエッチングによって除去する。特に限定されないが、このドライエッチングでは、トレンチ１３の底面１３ｂが露出するまで、第２酸化膜５４が除去される。それにより、第２酸化膜５４には、トレンチ１３の底面１３ｂを露出する開口５４ａが形成される。図９に示すように、第２酸化膜５４のドライエッチングは、反応性イオンエッチングであって、そのエッチングガス１１２には、オクタフルオロシクロブタン（Ｃ４Ｆ８）、酸素（Ｏ２）及びアルゴン（Ａｒ）が含まれる。一例ではあるが、オクタフルオロシクロブタンの流量を２０ｓｃｃｍ（Standard Cubic Centimeter per Minute）とした場合、酸素の流量は１０〜１５ｓｃｃｍとし、アルゴンの流量を３００ｓｃｃｍ程度とすることができる。即ち、酸素の供給量は、オクタフルオロシクロブタン（又はその他のＣＦ系ガス）の供給量の５０〜７５パーセントとするとよい。
上述したオクタフルオロシクロブタンは、炭素原子の環状構造を有するＣＦ系ガスの一例である。オクタフルオロシクロブタンに代えて、又は加えて、炭素原子の環状構造を有する他のＣＦ系ガスが用いられてもよい。炭素原子の環状構造を有する他のＣＦ系ガスとして、例えばＣ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８、及び、Ｃ５ＨＦ７のいずれかの化学式で表されるＣＦ系ガスを採用することができる。
ＣＦ系ガスであるオクタフルオロシクロブタン（Ｃ４Ｆ８）は、ラジカルを供給するガスであり、酸素とともに半導体基板１２を構成する原子（Ｓｉ，Ｃ）と化学的に反応して、反応生成物を生じさせる。一方、アルゴンは、イオンアシスト反応に必要なイオンを供給するガスである。イオン化されたアルゴンの入射角は、トレンチ１３の側面１３ａに位置する第２酸化膜５４では小さく、トレンチ１３の底面１３ｂに位置する第２酸化膜５４では大きくなる。この入射角の違いにより、反応生成物の生成（即ち、エッチング）は、主にトレンチ１３の底面１３ｂに位置する第２酸化膜５４で進行する。この反応生成物は、トレンチ１３の底面１３ｂから揮発した後、トレンチ１３の側面１３ａに位置する第２酸化膜５４上に堆積して、第２酸化膜５４を保護する保護膜を形成する。保護膜は、例えばフルオロカーボン膜であって、構成元素に炭素及びフッ素を含み、付加的に酸素をさらに含む。
このとき、ラジカルを供給するＣＦ系ガスが、炭素原子の環状構造を有していると、小さな分子に解離され難いことから、その反応生成物はより堆積しやすい性質を有する。従って、より多くの反応生成物が、トレンチ１３の外へ排出される前に、トレンチ１３の側面１３ａに位置する第２酸化膜５４上に堆積して、より有効な保護膜が形成される。その結果、トレンチ１３の側面１３ａに位置する第２酸化膜５４が保護されながら、トレンチ１３の底面１３ｂに位置する第２酸化膜５４が選択的に除去される。これにより、トレンチ１３の側面１３ａに第２酸化膜５４を厚く形成する一方で、トレンチ１３の底面１３ｂでは第２酸化膜５４を薄くする、又は、完全に取り除くことができる。
前述したように、炭素原子の環状構造を有するＣＦ系ガスは、解離され難い性質を有する。このことは、ＣＦ系ガスの解離に必要とされる電子密度が高いことを意味し、反応性イオンエッチングの制御を難しくする。この点に関して、本実施例では、図９に示すように、二つの電源を有する容量結合型のプラズマエッチング装置１００を利用する。このプラズマエッチング装置１００は、エッチング室１０２と、エッチング室１０２内で互いに対向する一対の電極１０４、１０６と、二つの交流電源１０８、１１０を有する。下方に位置する電極１０４は、ステージでもあり、その上に半導体基板１２が載置される。一方の交流電源１０８は、下方に位置する電極１０４に電気的に接続されており、当該電極１０４に交流電力を供給する。他方の交流電源１１０は、上方に位置する電極１０６に電気的に接続されており、当該電極１０６に交流電力を供給する。上方に位置する電極１０６には、プラズマが生成し得る電力を供給する必要があり、一例として、１０００ワット以上の交流電力を供給するとよい。その一方で、下方に位置する電極１０４には、イオンを引き込むための電力を供給する必要があるが、供給する電力が大きすぎると、生成された保護膜が意図せずエッチングされてしまう。そのことから、下方に位置する電極１０４には、例えば６００ワット以下の交流電力を供給するとよい。なお、プラズマエッチング装置１００は、本実施例で説明したものに限定されず、他の態様のものであってもよい。
上記した反応性イオンエッチングにおいて、半導体基板１２の温度が高すぎると、トレンチ１３の側面１３ａに堆積した保護膜が、熱エネルギーによって解離されるおそれが生じる。そのことから、半導体基板１２の温度は低い方が好ましく、例えば、摂氏２５度（℃）以下に調整するとよい。また、エッチング室１０２内の圧力は、高い電子密度が得られるように高い方が好ましく、例えば５パスカル（Ｐａ）以上とするとよい。但し、反応性イオンエッチングの各種の指標は、本明細書で説明された値に限られず、適宜変更可能である。
上記した反応性イオンエッチングでは、イオンアシスト反応に必要なイオンを供給するガスとして、アルゴンが用いられる。一般に、イオンを供給するガスとしては、例えばヘリウム（Ｈｅ）が広く使用されている。しかしながら、本実施例においてヘリウムを使用すると、ラジカルを供給するＣＦ系ガスの解離度が高くなりすぎて、保護膜の生成が抑制されてしまう。これに対して、アルゴンを使用すると、ＣＦ系ガスの解離度が適切な範囲に抑制され、保護膜の生成を促進することができる。即ち、ＣＦ系ガスの解離度が低いと、ラジカルのエネルギーも低くなり、その反応生成物がトレンチ１３内にとどまって、トレンチ１３の側面１３ａに付着しやすくなる。
次に、図１０に示すように、半導体基板１２の上面１２ａ側から、ｐ型不純物のイオンに注入を行う。なお、図１０中の矢印群Ｐは、半導体基板１２に注入されるｐ型不純物を模式的に示す。半導体基板１２の上面１２ａ及びトレンチ１３の側面１３ａは、第１酸化膜５０又は第２酸化膜５４によって覆われている一方で、トレンチ１３の底面１３ｂは、第２酸化膜５４の開口５４ａを通じて露出されている。従って、ｐ型不純物は、トレンチ１３の底面１３ｂのみを通じて、半導体基板１２の内部へ導入される。これにより、フローティング領域４２を形成する範囲に、ｐ型不純物が導入される。前述したように、トレンチ１３の底面１３ｂには、第２酸化膜５４が比較的に厚く形成されている。それにより、このｐ型不純物のイオン注入では、比較的に高い加速エネルギーを選択して、強い注入強度でのイオン注入を行うことができる。例えば、本実施例では、ｐ型不純物の注入方向における第２酸化膜５４の寸法が、１．２マイクロメートル以上であることから、加速エネルギーを最大で３００キロエレクトロンボルト（ｋｅＶ）まで高めることができる。なお、トレンチ１３の底面１３ｂに位置する第２酸化膜５４をさらに厚くすることで、加速エネルギーをさらに高めることができ、それによって、フローティング領域４２をより深い位置まで形成することができる。半導体基板１２に注入されたｐ型不純物は、その後のアニール処理によって活性化される。
図２に戻り、次の工程Ｓ２６では、トレンチ１３内にゲート電極１４を形成する。この工程では、先ず、トレンチ１３の側面１３ａ及び底面１３ｂにゲート絶縁膜１４ａが形成され、次いでトレンチ１３内にゲート電極１４が形成される。その後、トレンチ１３内のゲート電極１４を覆うように、層間絶縁膜１４ｂが形成される。次に、工程Ｓ２８では、半導体基板１２の上面１２ａにソース電極１６（図１参照）を形成し、工程Ｓ３０では、半導体基板１２の下面１２ｂにドレイン電極１８（図１参照）を形成する。その後、ダイシングといったいくつかの工程を経て、半導体装置１０が製造される。なお、半導体装置１０の製造方法は、必要に応じて他の付加的な工程をさらに備えてもよい。
以上のように、本実施例の半導体装置１０の製造方法では、フローティング領域４２を形成する工程（Ｓ２４）において、トレンチ１３の側面１３ａ及び底面１３ｂに第２酸化膜５４を形成し、次いで、トレンチ１３の底面１３ｂに形成された第２酸化膜５４をドライエッチングによって除去する。このドライエッチングは、反応性イオンエッチングであって、炭素原子の環状構造を有するＣＦ系ガス、酸素及びアルゴンを含むエッチングガス１１２が用いられる。これによって、トレンチ１３の側面１３ａに第２酸化膜５４を厚く形成する一方で、トレンチ１３の底面１３ｂでは第２酸化膜５４を薄くする、又は、完全に取り除くことができる。
一例ではあるが、図１１、図１２を参照して、ドライエッチングの前後で第２酸化膜５４の厚みを測定した実験結果を示す。図１１に示すように、この実験では、トレンチ１３の側面１３ａの上部（Ａ）、トレンチ１３の側面１３ａの中間部（Ｂ）、トレンチ１３の側面１３ａの下部（Ｃ）、及び、トレンチ１３の底面１３ｂ（Ｄ）の四か所に関して、ドライエッチングの前後で第２酸化膜５４の厚みを測定した。また、半導体ウエハ上の位置による影響を調べるために、半導体ウエハの中央部に位置するトレンチ１３と、半導体ウエハの周縁部に位置するトレンチ１３のそれぞれで、同じ測定を行っている。図１２は、その結果を示す。図１２に示すように、半導体ウエハ上の位置によらず、トレンチ１３の側面１３ａに位置する第２酸化膜５４に対して、トレンチ１３の底面１３ｂに位置する第２酸化膜５４が選択的に除去されることが確認された。特に、トレンチ１３の底面１３ｂに位置する第２酸化膜５４が完全に除去されるまで、第２酸化膜５４のドライエッチングを行った場合でも、トレンチ１３の側面１３ａには、十分な厚さの第２酸化膜５４が残存することが確認された。
本実施例で説明した技術、特に、フローティング領域４２を形成する工程（Ｓ２４）の手法は、フローティング領域４２の形成に限られず、他の様々な構造を有する半導体装置において、任意の種類の領域を形成する工程にも採用することができる。特に、半導体基板に形成されたトレンチの底面を通じて、導電性不純物のイオン注入を行う必要がある場合に、本実施例の技術は好適に採用することができる。
本実施例で説明した技術は、半導体基板１２を構成する材料が炭化ケイ素である場合に限られず、例えば、半導体基板１２を構成する材料が、シリコン又はその他の半導体材料である場合でも、同様に採用することができる。但し、半導体基板１２を構成する材料がシリコンであれば、トレンチ１３の側面に導電性不純物が意図せず注入された場合でも、トレンチ１３の側面１３ａをドライエッチングや犠牲参加処理によって取り除くことが容易である。それに対して、半導体基板１２を構成する材料が炭化ケイ素であると、原子間の結合エネルギーが高いことから、トレンチ１３の側面１３ａをドライエッチングや犠牲参加処理によって取り除くことが難しい。そのことから、本実施例で説明した技術は、半導体基板１２を構成する材料が炭化ケイ素である場合に、特に好適に採用することができる。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１２ａ：半導体基板１２の上面
１２ｂ：半導体基板１２の下面
１３：トレンチ
１３ａ：トレンチ１３の側面
１３ｂ：トレンチ１３の底面
１４：ゲート電極
１４ａ：ゲート絶縁膜
１４ｂ：層間絶縁膜
１６：ソース電極
１８：ドレイン電極
３２：ドレイン領域
３４：ドリフト領域
３６：ボディ領域
３８：コンタクト領域
４０：ソース領域
４２：フローティング領域
５０：第１酸化膜
５０ａ：第１酸化膜の開口
５２：レジストマスク
５４：第２酸化膜
５４ａ：第２酸化膜の開口
１００：プラズマエッチング装置
１０２：エッチング室
１０４、１０６：電極
１０８、１１０：交流電源
１１２：エッチングガス

Claims (4)

  1. 半導体基板の表面にトレンチを形成する工程と、
    前記トレンチの側面及び底面に、酸化膜を形成する工程と、
    前記トレンチの前記底面に形成された酸化膜の少なくとも一部を、ドライエッチングによって除去する工程と、
    前記ドライエッチング後に、前記トレンチの前記底面を通じて、前記半導体基板内に導電性不純物をイオン注入する工程と、を備え、
    前記ドライエッチングは、反応性イオンエッチングであって、炭素原子の環状構造を有するＣＦ系ガス、酸素及びアルゴンを含むエッチングガスが用いられる、
    製造方法。
  2. 前記ドライエッチングでは、前記トレンチの前記底面が露出するまで、前記酸化膜が除去される、請求項１に記載の製造方法。
  3. 前記ドライエッチングでは、一対の電極のそれぞれに交流電力を供給する二つの電源を有する容量結合型のプラズマエッチング装置が用いられる、請求項１又は２に記載の製造方法。
  4. 前記炭素原子の環状構造を有するＣＦ系ガスは、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８及びＣ５ＨＦ７のいずれかの化学式で表される、請求項１から３のいずれか一項に記載の製造方法。
JP2017004651A 2017-01-13 2017-01-13 半導体装置の製造方法 Pending JP2018113421A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017004651A JP2018113421A (ja) 2017-01-13 2017-01-13 半導体装置の製造方法
US15/854,072 US10263071B2 (en) 2017-01-13 2017-12-26 Method of manufacturing semiconductor device
TW106145883A TWI661486B (zh) 2017-01-13 2017-12-27 製造半導體裝置的方法
DE102018200237.1A DE102018200237A1 (de) 2017-01-13 2018-01-09 Verfahren zum herstellen einer halbleitervorrichtung
KR1020180003136A KR102054355B1 (ko) 2017-01-13 2018-01-10 반도체 장치의 제조 방법
CN201810027050.7A CN108364861B (zh) 2017-01-13 2018-01-11 制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017004651A JP2018113421A (ja) 2017-01-13 2017-01-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018113421A true JP2018113421A (ja) 2018-07-19

Family

ID=62716642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017004651A Pending JP2018113421A (ja) 2017-01-13 2017-01-13 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10263071B2 (ja)
JP (1) JP2018113421A (ja)
KR (1) KR102054355B1 (ja)
CN (1) CN108364861B (ja)
DE (1) DE102018200237A1 (ja)
TW (1) TWI661486B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239965A1 (ja) 2018-06-14 2019-12-19 日本曹達株式会社 ポリアミド４粒子の製造方法
CN113829765A (zh) * 2021-08-30 2021-12-24 广东聚华印刷显示技术有限公司 干燥机、干燥方法、发光二极管及其制作方法
WO2022190456A1 (ja) * 2021-03-11 2022-09-15 株式会社デンソー 電界効果トランジスタとその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
US20220052152A1 (en) * 2020-08-14 2022-02-17 Cree, Inc. Sidewall dopant shielding methods and approaches for trenched semiconductor device structures
TWI802320B (zh) * 2022-03-15 2023-05-11 力晶積成電子製造股份有限公司 半導體結構以及閘極結構的製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
WO1994006263A1 (en) * 1992-09-01 1994-03-17 The University Of North Carolina At Chapel Hill High pressure magnetically assisted inductively coupled plasma
KR100518506B1 (ko) 1998-02-06 2006-04-21 페어차일드코리아반도체 주식회사 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
US6642661B2 (en) * 2001-08-28 2003-11-04 Tokyo Electron Limited Method to affect spatial distribution of harmonic generation in a capacitive discharge reactor
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100767078B1 (ko) 2003-10-08 2007-10-15 도요다 지도샤 가부시끼가이샤 절연 게이트형 반도체 장치 및 그 제조 방법
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2012049365A (ja) * 2010-08-27 2012-03-08 Toshiba Corp 半導体装置の製造方法
JP6266975B2 (ja) * 2013-12-26 2018-01-24 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239965A1 (ja) 2018-06-14 2019-12-19 日本曹達株式会社 ポリアミド４粒子の製造方法
WO2022190456A1 (ja) * 2021-03-11 2022-09-15 株式会社デンソー 電界効果トランジスタとその製造方法
CN113829765A (zh) * 2021-08-30 2021-12-24 广东聚华印刷显示技术有限公司 干燥机、干燥方法、发光二极管及其制作方法
CN113829765B (zh) * 2021-08-30 2024-04-05 广东聚华印刷显示技术有限公司 干燥机、干燥方法、发光二极管及其制作方法

Also Published As

Publication number Publication date
TWI661486B (zh) 2019-06-01
DE102018200237A1 (de) 2018-07-19
CN108364861B (zh) 2022-03-01
TW201841249A (zh) 2018-11-16
US10263071B2 (en) 2019-04-16
CN108364861A (zh) 2018-08-03
US20180204906A1 (en) 2018-07-19
KR102054355B1 (ko) 2019-12-11
KR20180083799A (ko) 2018-07-23

Similar Documents

Publication Publication Date Title
KR102054355B1 (ko) 반도체 장치의 제조 방법
JP6856651B2 (ja) 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法
US8884362B2 (en) Semiconductor device and manufacturing method of the same
WO2017043607A1 (ja) 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
US8791002B2 (en) Semiconductor device and fabrication method for the same
JP5733623B2 (ja) 半導体装置の製造方法
WO2013046924A1 (ja) 炭化珪素半導体装置
JP2010182857A (ja) 半導体装置およびその製造方法
CN108257858B (zh) 一种高k栅介质层的制备方法及碳化硅MOS功率器件
JP2012160485A (ja) 半導体装置とその製造方法
KR20140031846A (ko) 반도체 장치의 제조 방법
JP2017045943A (ja) 窒化物半導体装置の製造方法
CN108257855B (zh) 高k栅介质层的制备方法及碳化硅MOS功率器件
WO2012132229A1 (ja) トレンチ型ＳｉＣ半導体装置の製造方法
JP6511034B2 (ja) 炭化珪素半導体装置の製造方法
JP6156814B2 (ja) 炭化珪素半導体素子の製造方法
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
Li et al. Morphology improvement of SiC trench by inductively coupled plasma etching using Ni/Al2O3 bilayer mask
US9966447B2 (en) Method of manufacturing semiconductor device by plasma treatment and heat treatment, and semiconductor device
JP2016157932A (ja) 電力素子
JP2011029357A (ja) 半導体装置の製造方法
JP2004253576A (ja) 半導体装置の製造方法
JP7047331B2 (ja) 半導体装置の製造方法
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法
KR102311797B1 (ko) 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 모스펫 제조방법