JP2010182857A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010182857A
JP2010182857A JP2009024694A JP2009024694A JP2010182857A JP 2010182857 A JP2010182857 A JP 2010182857A JP 2009024694 A JP2009024694 A JP 2009024694A JP 2009024694 A JP2009024694 A JP 2009024694A JP 2010182857 A JP2010182857 A JP 2010182857A
Authority
JP
Japan
Prior art keywords
trench
insulating film
semiconductor device
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009024694A
Other languages
English (en)
Inventor
Masaaki Kanazawa
全彰 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009024694A priority Critical patent/JP2010182857A/ja
Priority to US12/700,908 priority patent/US20100193862A1/en
Publication of JP2010182857A publication Critical patent/JP2010182857A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トレンチ開口部に傾斜面を形成し、耐圧低下を防止できる半導体装置及びその製造方法を提供することができる。
【解決手段】本発明にかかる製造方法は、半導体基板１０にトレンチ２１を形成する工程と、絶縁膜２３をトレンチ２１に堆積させる工程と、プラズマエッチングによりトレンチ２１底部の絶縁膜２３をエッチングするとともに、トレンチ開口部２１ａに半導体基板主面１０ａに対して傾斜角αをなす傾斜面２５を同時に形成する工程と、半導体基板１０の上面からトレンチ２１底部の絶縁膜２３に亘って半導体基板１０及びトレンチ２１を被覆するゲート絶縁膜２４を形成する工程と、ゲート絶縁膜２４上にゲート電極２２を形成する工程とを備える。
【選択図】図１

Description

本発明は、トレンチゲート構造を有する半導体装置及びその製造方法に関する。
トレンチゲート構造を有する絶縁ゲート型の半導体装置では、トレンチ底部のコーナーを覆う部分のゲート絶縁膜に電界が集中し、耐圧の低下を引き起こすことが知られている。
特許文献１では、図６に示すように、Ｎ＋ドレイン領域２１１、Ｎ−ドリフト領域２１２、Ｐ−ボディ領域２４１、Ｎ＋ソース領域２３１、Ｐ＋コンタクト領域２３２からなる半導体基板２１０にトレンチ２２１を形成する。トレンチ２２１の下部には、Ｐフローティング領域２５１が形成されている。そして、耐圧低下を防止するため、トレンチ２２１の底部に絶縁膜２２３を設けて、トレンチ２２１底部とゲート電極２２２を離隔して、電界集中を緩和する方法が提案されている。
特開２００５−１１６８２２号公報 特開２００６−２２８９０１号公報
上述の方法では、半導体基板２１０上に堆積した絶縁膜２２３を、図７（ａ）に示すようにエッチングする。この場合、トレンチ開口部２２１ａには、図７（ｂ）に示すように、半導体基板主面２１０ａに対して８５°≦β≦９０°の傾斜角βをなす、切り立った形状のトレンチ開口部上端２２５が形成される。そのため、トレンチ開口部上端２２５を被覆するゲート絶縁膜２２４の厚みは均一とならず、トレンチ開口部上端２２５の部分が局所的に薄くなる。ゲート絶縁膜２２４が薄くなった部分には電界が集中し、耐圧低下を引き起こすこととなる。
その対策として、図７（ｃ）に示すように、トレンチ２２１の形成後に丸め酸化を行うことが考えられる。これにより、丸め酸化面２２６を形成して、トレンチ開口部２２１ａに、丸みを帯びさせることができる。
また、特許文献２では、図８に示すように、プラズマエッチングを行ってトレンチを形成した後、続けて条件を変えたプラズマエッチングを行い、トレンチ開口部上端に丸みを帯びさせる方法が提案されている。
しかし、これらの方法を用いたとしても、後工程のプラズマエッチングを経ることで、上述のトレンチ開口部２２１ａの丸みは除去されてしまう。そのため、再び切り立ったトレンチ開口部上端２２５が形成され、耐圧低下を防止することができない。
本発明にかかる製造方法では、半導体基板にトレンチを形成する工程と、絶縁膜を前記トレンチに堆積させる工程と、プラズマエッチングにより前記トレンチ底部の前記絶縁膜をエッチングするとともに、前記トレンチ開口部に前記半導体基板の主面に対して傾斜角αをなす傾斜面を同時に形成する工程と、前記半導体基板の上面から前記トレンチ底部の前記絶縁膜に亘って当該半導体基板及び当該トレンチを被覆するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを備えている。これにより、トレンチ開口部を被覆するゲート絶縁膜が局所的に薄くなることを抑制し、耐圧低下の防止を図ることができる。
また、本発明にかかる半導体装置は、トレンチが形成された半導体基板と、前記トレンチ底部に形成された絶縁膜と、前記トレンチの内壁に形成されたゲート絶縁膜と、前記トレンチの内部に、前記絶縁膜および前記ゲート絶縁膜を介して形成されたゲート電極とを備え、前記トレンチは、開口部に形成された前記半導体基板の主面に対して傾斜角αをなす傾斜面を有し、前記傾斜角αが４５°≦α≦７５°をなしている。このような構成により、トレンチ開口部を被覆する部分のゲート絶縁膜が局所的に薄くなることを防止でき、もって耐圧低下の防止を図ることができる。
本発明により、トレンチ開口部に傾斜面を形成し、耐圧低下を防止できる半導体装置及びその製造方法を提供することができる。
実施の形態１にかかる半導体装置の構造を示す断面図（ａ）及びトレンチ開口部の拡大図断面図（ｂ）である。 実施の形態１にかかる半導体装置の製造工程を示す断面図（ａ）〜（ｄ）である。 実施の形態１にかかる半導体装置の製造工程を示す断面図（ａ）〜（ｃ）である。 実施の形態２にかかる傾斜角αと静電破壊耐圧の関係についての実験結果を示すグラフである。 実施の形態２にかかる平行平板型プラズマエッチング装置の構成図である。 特許文献１に開示された半導体装置の構造を示す断面図である。 特許文献1に開示された半導体装置のプラズマエッチング工程の断面図（ａ）及びトレンチ開口部の拡大断面図（ｂ）、（ｃ）である。
以下、図面を参照して本発明の実施の形態について説明する。
発明の実施の形態１
まず、図１（ａ）を用いて、本発明の実施の形態１に係る半導体装置１００の構成について説明する。発明の実施の形態１では、例として、半導体にはシリコンを用いている。図１（ａ）は、半導体装置１００の断面構造を示したものである。半導体装置１００は、Ｎ＋ドレイン領域１１、Ｐ−ボディ領域４１、Ｎ−ドリフト領域１２、Ｎ＋ソース領域３１Ｐ＋コンタクト領域３２からなる半導体基板１０に形成される。
半導体基板１０の上面側からは、Ｐ−ボディ領域４１を貫通してＮ−ドリフト領域１２に達するトレンチ２１が設けられている。図１（ｂ）に示すように、トレンチ開口部２１ａには、半導体基板主面１０ａに対して、傾斜角αの傾斜面２５が形成されている。
トレンチ２１の底部には、ゲート絶縁膜２４よりも厚い絶縁膜２３が設けられている。ゲート絶縁膜２４は、半導体基板１０の上面から絶縁膜２３に亘って、半導体基板１０とトレンチ２１を被覆している。絶縁膜２３及びゲート絶縁膜２４の上には、ゲート電極２２が設けられている。ゲート電極２２は、ゲート絶縁膜２４を介して、Ｎ＋ソース領域３１およびＰ−ボディ領域４１と対向している。
また、トレンチ２１に接して、トレンチ２１底部を中心とした略円形状の断面形状を有する、Ｐフローティング領域５１がＮ−ドリフト領域１２に囲まれて設けられている。
このような半導体装置１００では、ゲート電極２２への電圧印加によりＰ−ボディ領域４１にチャネルを生じさせて、Ｎ＋ソース領域３１とＮ＋ドレイン領域１１との間の導通をコントロールしている。
また、トレンチ２１底部に厚い絶縁膜２３が存在することにより、ゲート電極２２下部のコーナーにおける電界集中を緩和し、耐圧低下を防止できる。
更に、絶縁膜２３が存在しない場合と比較して、ゲート電極２２とＮ−ドリフト領域１２との間の離間距離が大きくなる。そのため、寄生容量Ｃｇｄが低減され、スイッチングスピードが速くなる。
次に、半導体装置１００の製造方法を図２及び図３により説明する。まず、図２（ａ）に示すように、Ｎ＋ドレイン領域１１となるＮ＋基板上に、Ｎ−型ドリフト層１２をエピタキシャル成長により形成する。続いて、イオン注入によりＰ−ボディ領域４１およびＮ＋ソース領域３１を形成して、半導体基板１０を作製する。
次に、図２（ｂ）に示すように、半導体基板１０の上面に、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）やＴＥＯＳ（ＴｅｔｒａＥｔｈＯｘｙＳｉｌａｎｅ）法により酸化膜層６５を形成する。さらに酸化膜層６５の上に、所定の形状のフォトレジスト６６を形成する。フォトレジスト６６をマスクとして、酸化膜層６５をエッチングし、酸化膜層６５を貫通する溝６７を形成する。
レジストパターン６６を除去した後、図２（ｃ）に示すように、酸化膜層６５をマスクとして、ドライエッチングを行い、Ｐ−ボディ領域４１を貫通してＮ−ドリフト領域１２に達するトレンチ２１を形成する。
次に、図２（ｄ）に示すように、酸化膜層６５を残したまま熱酸化を行うことにより、トレンチ２１の側壁に、厚さ５０ｎｍ程度の熱酸化膜６８を形成する。
そして、酸化膜層６５をマスクとして全面にイオン注入を行った後、熱拡散処理を施してＰフローティング領域５１を形成する。
次に、図３（ａ）に示すように、酸化膜層６５および熱酸化膜６８を除去する。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などにより、例えば、ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）からなる絶縁膜２３を半導体基板１０の全面に堆積し、トレンチ２１の内部を埋め込む。
次に、図３（ｂ）に示すように、絶縁膜２３をプラズマエッチングによりエッチバックして、トレンチ２１の底部に所定厚さの絶縁膜２３を形成する。それと同時に、トレンチ開口部２１ａもエッチングされる。そのため、図１（ｂ）のように、半導体基板主面１０ａに対して、傾斜角αの傾斜面２５が形成される。このプラズマエッチングの条件は、例えば、ガス流量比が１／６以上１／４以下の四フッ化メタン／三フッ化メタンの混合ガスを用いる。そのときのガス圧力は６．５Ｐａ以上６．８Ｐａ以下であり、高周波パワーは７５０Ｗ以上８５０Ｗ以下である。
次に、図３（ｃ）に示すように、半導体基板１０上面およびトレンチ２１側壁に、熱酸化によりゲート絶縁膜２４を形成する。
そして、トレンチ２１内部に、ＣＶＤにより、例えばポリシリコンを堆積して、ゲート電極２２を形成する。
半導体基板１０の上面側には、ゲート絶縁膜２４を開口して、所定のソース電極（不図示）を形成する。下面側には、ドレイン電極（不図示）を形成する。このようにして、図１（ａ）に示した半導体装置１００を製造することができる。
実施の形態１にかかる半導体装置の製造方法によれば、絶縁膜２３をエッチングするとともに、傾斜面２５を形成することができる。これにより、トレンチ開口部２１ａでゲート絶縁膜２４が局所的に薄くなることを抑制し、電界集中による耐圧低下を防止できる。
発明の実施の形態２
本発明の実施の形態２では、発明の実施の形態１に加えて、傾斜角αを適正な角度に制御する。
発明者は、傾斜角αの制御は、プラズマエッチングの条件を適正に設定することで実現できることを見出した。当該プラズマエッチングは、図５に示すような、平行平板型プラズマエッチング装置７０で行う。プラズマエッチング装置７０には、ウェーハホルダを兼ねた下部電極７０ｂと、上部電極７０ｃとが、チャンバー７０ａ内に対向して設置されている。上部電極７０ｃには高周波電源７０ｄが接続されている。プラズマエッチングを行うには、チャンバー７０ａ内に反応ガスを導入し、高周波電源７０ｄにより高周波パワーを加えて、反応ガスをプラズマ化させる。プラズマ中の活性種は、ウェーハ７０ｅの表面で化学反応し、反応生成物がウェーハ７０ｅの表面から離脱して排気され、プラズマエッチングが進行する。
発明者は、まず、傾斜角αと耐圧の関係について検討を行った。そして、αを７５°より小さくすると、その上に形成されるゲート絶縁膜２４が局所的に薄くなることを抑制でき、良好な耐圧が得られるという知見を得た。また、傾斜角αの下限は、傾斜角αと余角の関係となる角が角張らないようにすることが必要なので、４５°とすることができる。これにより、半導体装置１００の耐圧低下を防止するのに適している傾斜面２５の傾斜角αは、４５°≦α≦７５°の範囲とすることができる。
次に、傾斜角αの相違による耐圧低下防止の効果を明らかにするため、α＝７０°の実施例と、比較例として、α＝８５°の場合について耐圧の測定を行った。その実験結果を図４に示す。これによると、α＝７０°の場合には、ゲート電圧ＶＧＳが変動しても、α＝８５°の場合よりもゲートリーク電流ＩＧが減少している。すなわち、耐圧を向上させることができる。
実施例であるα＝７０°の場合のプラズマエッチングには、反応ガスに四フッ化メタンと三フッ化メタンの混合ガスを使用した。ガス流量比は四フッ化メタン／三フッ化メタン＝１／５、ガス圧力は６．７Ｐａ、高周波パワーは８００Ｗである。本条件によれば、トレンチ開口部２１ａが過度のプラズマダメージを受けることなく、かつ不規則形状が発生することもなく、傾斜面２５を形成することができる。
比較例としたα＝８５°の場合のプラズマエッチングには、反応ガスはα＝７０°の場合と同様に、四フッ化メタンと三フッ化メタンの混合ガスを使用した。ガス流量比は四フッ化メタン／三フッ化メタン＝１／３、ガス圧力は６．７Ｐａ、高周波パワーは１０００Ｗである。
次に、プラズマエッチングによって、トレンチ開口部２１ａに傾斜面２５が形成される理由を説明する。実施例であるα＝７０°の場合の反応ガスにおけるエッチング速度は、シリコンからなる半導体基板１０の方が、ＮＳＧからなる絶縁膜２３よりも高速である。更に、トレンチ２１底部側では、反応生成物がトレンチ２１側壁に再付着して、横方向へのエッチングの進行を阻止する。また、トレンチ開口部２１ａでは、トレンチ２１底部側と比べて反応生成物は再付着しにくい。そのため、トレンチ開口部２１ａでは、横方向のエッチングは阻止されずに進行し、傾斜面２５を形成する。
実施例であるα＝７０°の場合では、図１（ｂ）に示す傾斜面２５の深さｄは、１５０〜３００ｎｍとなる。傾斜面の深さｄが、前記の範囲となることにより、傾斜角αは７５°よりも緩やかとなる。そのため、トレンチ開口部２１ａを被覆するゲート絶縁膜２４が局所的に薄くなることを抑制できる。
他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、半導体領域については、Ｐ型とＮ型を入れ換えてもよい。
また、半導体についても、シリコンに限らず、他の種類の半導体であってもよい。例えば、砒化ガリウム、炭化シリコン、窒化ガリウム、燐化インジウムなどを用いることができる。
絶縁膜２３はＮＳＧに限らず、半導体とのエッチング速度差を利用してトレンチ開口部２１ａに傾斜面２５が形成できるのであれば、他の絶縁膜を用いることができる。例えば、窒化シリコン、酸窒化シリコンなどである。また、異なる絶縁膜からなる複合膜であってもよい。
ゲート絶縁膜２４は、熱酸化により生成する酸化シリコンに限らず、他の絶縁膜を用いることができる。例えば、窒化シリコン、酸窒化シリコンなどである。また、異なる絶縁膜からなる複合膜であってもよい。
１０ 半導体基板 １０ａ 半導体基板主面
１１ Ｎ＋ドレイン領域 １２ Ｎ−ドリフト領域
２１ トレンチ ２１ａ トレンチ開口部
２２ ゲート電極 ２３ 絶縁膜 ２４ ゲート絶縁膜 ２５ 傾斜面
３１ Ｎ＋ソース領域 ３２ Ｐ＋コンタクト領域
４１ Ｐ−ボディ領域
５１ Ｐフローティング領域
６５ 酸化膜層 ６６ フォトレジスト ６７ 溝 ６８ 熱酸化膜
７０ 平行平板型プラズマエッチング装置
７０ａ チャンバー ７０ｂ 下部電極 ７０ｃ 上部電極 ７０ｄ 高周波電源
７０ｅ ウェーハ
８１ Ｎ−ドリフト領域 ８２ Ｐベース領域 ８３ Ｎ＋ソース領域
８４ 炭化シリコンウエハ ８５ ポリシリコン膜 ８６ 酸化シリコン膜
８７ ニッケル膜 ８８ フォトレジスト ８９ トレンチ
９０ トレンチ開口部
１００ 半導体装置
２１０ 半導体基板 ２１０ａ 半導体基板主面
２１１ Ｎ＋ドレイン領域 ２１２ Ｎ−ドリフト領域
２２１ トレンチ ２２１ａ トレンチ開口部
２２２ ゲート電極 ２２３ 絶縁膜 ２２４ ゲート絶縁膜
２２５ トレンチ開口部上端 ２２６ 丸め酸化面
２３１ Ｎ＋ソース領域 ２３２ Ｐ＋コンタクト領域
２４１ Ｐ−ボディ領域
２５１ Ｐフローティング領域

Claims (11)

  1. 半導体基板にトレンチを形成する工程と、
    絶縁膜を前記トレンチに堆積させる工程と、
    プラズマエッチングにより前記トレンチ底部の前記絶縁膜をエッチングするとともに、前記トレンチ開口部に前記半導体基板の主面に対して傾斜角αをなす傾斜面を同時に形成する工程と、
    前記半導体基板の上面から前記トレンチ底部の前記絶縁膜に亘って当該半導体基板及び当該トレンチを被覆するゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程とを備える半導体装置の製造方法。
  2. 前記プラズマエッチングの条件は、四フッ化メタンと三フッ化メタンの混合ガスを反応ガスとして用い、
    ガス流量比（四フッ化メタン／三フッ化メタン）は１／６以上１／４以下であり、
    ガス圧力は６．６Ｐａ以上６．８Ｐａ以下であり、
    高周波パワーは７５０Ｗ以上８５０Ｗ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ガス流量比（四フッ化メタン／三フッ化メタン）は、実質的に１／５であり、
    前記ガス圧力は実質的に６．７Ｐａであり、
    前記高周波パワーは実質的に８００Ｗであることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記傾斜角αは、４５°≦α≦７５°であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記傾斜面の深さｄは、１５０≦ｄ≦３００ｎｍであることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記半導体基板は、シリコンからなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記絶縁膜は、ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）からなることを特徴とする、請求項1乃至６のいずれか一項に記載の半導体装置の製造方法。
  8. トレンチが形成された半導体基板と、
    前記トレンチ底部に形成された絶縁膜と、
    前記トレンチの内壁に形成されたゲート絶縁膜と、
    前記トレンチの内部に、前記絶縁膜および前記ゲート絶縁膜を介して形成されたゲート電極とを備え、
    前記トレンチは、開口部に形成された前記半導体基板の主面に対して傾斜角αをなす傾斜面を有し、
    前記傾斜角αが４５°≦α≦７５°である半導体装置。
  9. 前記傾斜面の深さｄが、１５０ｎｍ≦ｄ≦３００ｎｍであることを特徴とする、請求項８に記載の半導体装置。
  10. 前記半導体基板が、シリコンからなることを特徴とする請求項８または９に記載の半導体装置。
  11. 前記絶縁膜が、ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）からなることを特徴とする、請求項８乃至１０のいずれか一項に記載の半導体装置。
JP2009024694A 2009-02-05 2009-02-05 半導体装置およびその製造方法 Pending JP2010182857A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009024694A JP2010182857A (ja) 2009-02-05 2009-02-05 半導体装置およびその製造方法
US12/700,908 US20100193862A1 (en) 2009-02-05 2010-02-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009024694A JP2010182857A (ja) 2009-02-05 2009-02-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010182857A true JP2010182857A (ja) 2010-08-19

Family

ID=42396980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009024694A Pending JP2010182857A (ja) 2009-02-05 2009-02-05 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20100193862A1 (ja)
JP (1) JP2010182857A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012066892A1 (ja) * 2010-11-15 2012-05-24 住友電気工業株式会社 半導体装置およびその製造方法
JP2013110336A (ja) * 2011-11-24 2013-06-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013110238A (ja) * 2011-11-21 2013-06-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US8791002B2 (en) 2011-11-21 2014-07-29 Panasonic Corporation Semiconductor device and fabrication method for the same
US9130036B2 (en) 2013-04-30 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP2018085531A (ja) * 2018-01-05 2018-05-31 ローム株式会社 半導体装置
JP2021082838A (ja) * 2015-09-16 2021-05-27 富士電機株式会社 半導体装置および製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2533084A (en) * 2014-12-02 2016-06-15 Melexis Tech N V Relative and absolute pressure sensor combined on chip
CN110767550B (zh) * 2018-07-27 2021-04-09 无锡华润上华科技有限公司 Mosfet制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012066892A1 (ja) * 2010-11-15 2012-05-24 住友電気工業株式会社 半導体装置およびその製造方法
JP2012109304A (ja) * 2010-11-15 2012-06-07 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8941174B2 (en) 2010-11-15 2015-01-27 Sumitomo Electric Industries, Ltd. Semiconductor device and method for producing the same
JP2013110238A (ja) * 2011-11-21 2013-06-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US8791002B2 (en) 2011-11-21 2014-07-29 Panasonic Corporation Semiconductor device and fabrication method for the same
US9293549B2 (en) 2011-11-21 2016-03-22 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
JP2013110336A (ja) * 2011-11-24 2013-06-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9536998B2 (en) 2012-04-27 2017-01-03 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US9130036B2 (en) 2013-04-30 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP2021082838A (ja) * 2015-09-16 2021-05-27 富士電機株式会社 半導体装置および製造方法
JP7284202B2 (ja) 2015-09-16 2023-05-30 富士電機株式会社 半導体装置の製造方法
JP2018085531A (ja) * 2018-01-05 2018-05-31 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20100193862A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP2010182857A (ja) 半導体装置およびその製造方法
US8076718B2 (en) Insulated gate semiconductor device and method for producing the same
JP5124999B2 (ja) 半導体装置およびその製造方法
US8610205B2 (en) Inter-poly dielectric in a shielded gate MOSFET device
WO2017043606A1 (ja) 炭化珪素半導体装置
JP2007242852A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
JP2012060189A (ja) 高電圧ｆｅｔ用ゲートエッチング方法
CN103765594B (zh) 碳化硅半导体器件
CN108364861B (zh) 制造半导体装置的方法
JP2009130357A (ja) トレンチｍｏｓｆｅｔ及びその製造方法
JP2018082114A (ja) 半導体装置の製造方法
KR100817084B1 (ko) 고전압 트랜지스터 및 그 제조방법
JP4735414B2 (ja) 絶縁ゲート型半導体装置
JP2009141307A (ja) 半導体装置の製造方法
JP4500639B2 (ja) トレンチゲート型半導体装置およびその製造方法
JP5522907B2 (ja) ＳｉＣ膜の加工方法、半導体装置およびその製造方法
JP2006202940A (ja) 半導体装置およびその製造方法
JP2005223255A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4982962B2 (ja) 半導体装置の製造方法
KR20120030973A (ko) 반도체 본체의 표면 상에 구조 소자를 제조하기 위한 방법 및 반도체 부품
JP5458608B2 (ja) 半導体装置の製造方法
JP6511034B2 (ja) 炭化珪素半導体装置の製造方法
JP4622905B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP2009054638A (ja) 半導体装置とその製造方法