CN106653678A - 导电插塞结构及其形成方法 - Google Patents

导电插塞结构及其形成方法 Download PDF

Info

Publication number
CN106653678A
CN106653678A CN201510736229.6A CN201510736229A CN106653678A CN 106653678 A CN106653678 A CN 106653678A CN 201510736229 A CN201510736229 A CN 201510736229A CN 106653678 A CN106653678 A CN 106653678A
Authority
CN
China
Prior art keywords
layer
tungsten
conductive
contact hole
nucleating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510736229.6A
Other languages
English (en)
Inventor
张冠群
何朋
蒋剑勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510736229.6A priority Critical patent/CN106653678A/zh
Priority to EP16196133.9A priority patent/EP3166134A1/en
Priority to US15/340,805 priority patent/US20170125354A1/en
Publication of CN106653678A publication Critical patent/CN106653678A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种导电插塞结构及其形成方法，其中方法包括：提供半导体衬底；在所述半导体衬底中形成接触孔；形成填充满所述接触孔的钨导电层，所述钨导电层包括至少两层层叠的钨导电单元层，所述钨导电单元层为钨成核层和位于钨成核层表面的钨体层。所述导电插塞的形成方法提高了钨导电层填充接触孔的能力。

Description

导电插塞结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种导电插塞结构及其形成方法。
背景技术
随着半导体技术的不断发展，半导体器件的特征尺寸越来越小，在二维的封装结构中增加半导体器件的数量变得越来越困难，而三维封装成为一种能够有效提高半导体器件集成度的方法。目前的三维封装包括：基于金线键合的芯片堆叠(die Stacking)、分装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下优点：高密度集成；电互连长度大幅度缩短，有效解决出现在二维系统极半导体器件中信号延迟等问题；利用硅通孔技术，能够把具有不同功能的模块，如射频模块、内存模块、逻辑模块和微机电系统模块集成在一起实现封装。因此，利用硅通孔结构的三维堆叠技术日益成为一种重要的半导体器件封装技术。
基于硅通孔结构技术的导电插塞结构的形成方法为：提供半导体衬底；刻蚀所述半导体衬底在半导体衬底中形成接触孔；采用沉积工艺形成填充满所述接触孔的导电层，所述导电层还覆盖于半导体衬底表面；采用化学机械研磨去除位于半导体衬底表面的导电层，形成导电插塞结构。
随着工艺尺寸的不断减小，导电层为铜的导电插塞结构得到了广泛的应用。然而，铜在介质层内具有较高的扩散系数，且铜的抗电迁移能力较差，会造成半导体器件的性能低下甚至失效。而钨在介质层内的扩散系数比铜的扩散系数小的多，因此通常采用钨作为导电插塞结构的填充材料。
然而，现有技术中形成的导电插塞结构的性能较差。
发明内容
本发明解决的问题是提供一种导电插塞结构及其形成方法，以提高钨导电层填充接触孔的能力，提高导电插塞结构的性能。
为解决上述问题，本发明提供一种导电插塞结构的形成方法，包括：提供半导体衬底；在所述半导体衬底中形成接触孔；形成填充满所述接触孔的钨导电层，所述钨导电层包括至少两层层叠的钨导电单元层，所述钨导电单元层为钨成核层和位于钨成核层表面的钨体层。
可选的，形成各层钨成核层和各层钨体层的工艺为化学气相沉积工艺。
可选的，形成各层钨成核层的化学气相沉积工艺的参数为：采用的气体为SiH4和WF6，SiH4的流量为10sccm～200sccm，WF6的流量为10sccm～100sccm，腔室压强为4torr～60torr，温度为300摄氏度～450摄氏度。
可选的，形成各层钨体层的化学气相沉积工艺的参数为：采用的气体为H2和WF6，H2的流量为500sccm～8000sccm，WF6的流量为30sccm～150sccm，腔室压强为30torr～300mtorr，温度为300摄氏度～450摄氏度。
可选的，各层钨成核层的厚度为20埃～400埃；各层钨体层的厚度为200埃～1000埃。
可选的，各层钨成核层的晶粒大小为0.01μm～0.15μm；各层钨体层的晶粒大小为0.1μm～0.3μm。
可选的，在形成所述钨导电层前，在所述接触孔的底部和侧壁形成绝缘层。
可选的，在形成所述钨导电层前，在所述绝缘层表面形成粘附层。
可选的，在形成所述钨导电层前，在所述粘附层表面形成阻挡层。
本发明还提供一种导电插塞结构，包括：半导体衬底；接触孔，位于所述半导体衬底中；钨导电层，填充满所述接触孔；所述钨导电层包括至少两层层叠的钨导电单元层，所述钨导电单元层为钨成核层和位于钨成核层表面的钨体层。
与现有技术相比，本发明的技术方案具有以下优点：
(1)由于所述钨导电层包括至少两层层叠的钨导电单元层，所述钨导电单元层为钨成核层和位于钨成核层表面的钨体层，即钨导电层中的钨成核层和钨体层交替形成直至填充满所述接触孔，各钨导电单元层中的钨体层均以该层钨导电单元层中的钨成核层为生长基点进行生长，上一层钨导电单元层中的钨体层在未充分长大到固定尺寸时，开始形成下一层钨导电单元层直至填充满接触孔，使得各层钨体层的平均晶粒较小，沉积各层钨体层的的速率较慢，使得在接触孔底部和顶部沉积各层钨体层的速率的差值减小，延迟了接触孔顶部的钨导电层封闭的时间，从而减小在接触孔中形成的缝隙的宽度。
(2)进一步的，各层钨成核层的厚度为20埃～400埃，各层钨体层的厚度为200埃～1000埃。若各层钨成核层的厚度低于20埃，形成的各层钨成核层不连续，覆盖能力降低；若各层钨成核层的厚度超过400埃，导致钨导电层的电阻率过大；若各层钨体层的厚度低于200埃，导致钨导电层的电阻率过大；若各层钨体层的厚度超过1000埃，各层钨体层的晶粒会长大至较大的尺寸，加快了各层钨体层的生长速率，导致钨导电层的填充能力差。在此范围内，钨成核层的覆盖能力好、钨导电层的电阻率较小、且由于各层钨体层的晶粒尺寸较小，生长速率较慢，使得钨导电层的填充能力好。
附图说明
图1至图6是本发明第一实施例中导电插塞结构形成过程的结构示意图；
图7至图9是本发明第二实施例中导电插塞结构形成过程的结构示意图；
图10至图12是本发明第三实施例中导电插塞结构形成过程的结构示意图；
图13是本发明形成的导电插塞结构的扫描电子显微镜的效果图；
图14是现有技术中形成的导电插塞结构的扫描电子显微镜的效果图。
具体实施方式
正如背景技术所述，现有技术中在形成导电插塞结构的过程中，钨导电层填充接触孔的能力较差。
针对导电插塞结构的形成方法进行研究，导电插塞结构的形成方法包括以下步骤：提供半导体衬底；刻蚀所述半导体衬底在半导体衬底中形成接触孔；采用沉积工艺形成填充满所述接触孔的钨导电层，所述导电层还覆盖于半导体衬底表面；采用化学机械研磨去除位于半导体衬底表面的钨导电层，形成导电插塞结构。
为了改善钨导电层的质量，通常采用预先形成单层钨成核层然后在单层钨成核层表面形成填充满接触孔的单层钨体层的方法形成所述钨导电层。所述单层钨成核层较容易附着在接触孔的底部和侧壁，生成晶粒较小的“籽晶”，所述单层钨体层以所述单层钨成核层为生长基点进行生长直至填充满所述接触孔，且形成的单层钨体层的晶粒较大。
随着所述接触孔的深宽比增加，若所述钨导电层包括单层钨成核层和位于单层钨成核层表面的单层钨体层，在接触孔中填充钨导电层的难度高，用于填充接触孔的钨导电层难以充分进入接触孔的底部，容易在接触孔的顶部被钨导电层闭合的情况下，所述接触孔内仍具有未被填充的缝隙，且所述缝隙的宽度较大。
进一步的研究发现，在形成所述单层钨体层的过程中，单层钨体层的晶粒大小受到单层钨成核层的晶粒大小和反应条件的影响，单层钨体层的晶粒渐变长大，直至达到固定大小的晶粒。随着单层钨体层的晶粒变大，生长速率变快，接触孔的顶部开口容易较早的封闭，从而在接触孔中形成的缝隙宽度较大，填充效果差。
进一步的研究发现，钨体层的晶粒大小和钨体层的生长速率有密切的关系，当钨体层的晶粒较小时，钨体层的生长速率较慢，当钨体层的晶粒较大时，钨体层的生长速率较快。在钨体层以钨成核层为生长基点进行生长直至填充满所述接触孔的过程中，钨体层的晶粒渐变长大，初始形成的钨体层的晶粒较小，生长速率较慢，后续生长的钨体层的晶粒较大，生长速率较快，钨体层的晶粒大小的范围为0.1μm～0.5μm。通过控制钨体层的晶粒大小而控制钨体层的生长速率，从而能够控制接触孔内的缝隙相对于接触孔的开口尺寸的宽度。
在此基础上，本发明提供一种导电插塞结构的形成方法，通过形成填充满接触孔的钨导电层，所述钨导电层包括至少两层层叠的钨导电单元层，各钨导电单元层均包括钨成核层和位于钨成核层表面的钨体层，使得接触孔内的缝隙的宽度相对于接触孔的开口尺寸减小，增强了钨导电层对接触孔的填充能力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图1至图6是本发明第一实施例中导电插塞结构的形成过程的结构示意图。
参考图1，提供半导体衬底100。
所述半导体衬底100可以是单晶硅，多晶硅或非晶硅；半导体衬底100也可以是硅、锗、锗化硅、砷化镓等半导体材料；本实施例中，所述半导体衬底100的材料为硅。
参考图2，在所述半导体衬底100中形成接触孔101。
所述接触孔101为后续填充钨导电层提供空间。
具体的，在所述半导体衬底100表面形成定义接触孔101位置的掩膜层(未图示)；以所述掩膜层为掩膜，刻蚀所述半导体衬底100，在半导体衬底100中形成接触孔101。
接触孔101的数量为一个或多个。本实施例中以接触孔101的数量为一个作为示例，不代表实际工艺中接触孔101的数量。如在实际工艺中，半导体衬底100具有中心区域和边缘区域，半导体衬底100的中心区域和边缘区域均有接触孔101分布。
可以采用深反应性离子刻蚀工艺在半导体衬底中形成接触孔101。所述深反应性离子刻蚀可以是Bosch深反应性离子刻蚀(Bosch Deep Reactive IonEtching，Bosch DRIE)工艺，或者是低温型深反应性离子刻蚀(Cryogenic DeepReactive Ion Etching，DRIE)工艺。
本实施例中，采用Bosch深反应性离子刻蚀工艺形成所述接触孔101，具体的步骤为：以所述掩膜层为掩膜，交替地引入刻蚀性气体和保护性气体，交替地对半导体衬底100进行刻蚀和对刻蚀后形成的侧壁进行保护，直至形成预定尺寸的接触孔101。
随着半导体器件的特征尺寸的持续缩小，导致用于形成导电插塞结构的接触孔101的深宽比不断增大，本实施例中，所述接触孔101的深宽比为5～10。
参考图3，在所述半导体衬底100表面和接触孔101内壁形成绝缘层110。
所述绝缘层110的作用为：电学隔离后续形成的钨导电层和半导体衬底100。
所述绝缘层110的材料为氧化物，本实施例中，所述绝缘层110的材料为氧化硅。
形成绝缘层110的方法可以为常压化学气相沉积(Atmospheric PressureChemical Vapor Deposition，APCVD)工艺、等离子体辅助化学气相沉积(PlasmaEnhance Chemical Vapor Deposition，PECVD)工艺、低压化学气相沉积(LowPressure Chemical Vapor Deposition，LPCVD)工艺或原子层沉积工艺。
需要说明的是，在绝缘层110表面还可以形成粘附层(未图示)。所述粘附层的作用为：增加后续形成的钨导电层和接触孔内壁的绝缘层之间的粘附性。所述粘附层的材料为可以为Ti。形成粘附层的工艺为物理气相沉积工艺。所述粘附层的厚度可以选择为100埃至500埃。
需要说明的是，在所述粘附层的表面还可以形成阻挡层(未图示)，所述阻挡层的作用为：防止后续形成的钨导电层中的原子扩散进入半导体衬底100中，且避免后续在形成钨导电层的过程中采用的反应气体如WF6与粘附层反应。所述阻挡层的材料可以为氮化钛。形成所述阻挡层的工艺为沉积工艺，如原子层沉积工艺(ALD)或金属有机化学气相沉积工艺(MOCVD)。所述阻挡层的厚度可以选择为50埃～500埃。
还需说明的是，若绝缘层110表面没有形成粘附层，可以直接在绝缘层110表面形成所述阻挡层。
参考图4，在所述绝缘层110表面形成填充满所述接触孔101(参考图3)的钨导电层120，所述钨导电层120为两层层叠的钨导电单元层。
参考图5，图5示出钨导电层120为两层层叠的钨导电单元层，即钨导电层120包括第一钨导电单元层1和位于第一钨导电单元层1表面的第二钨导电单元层2。
其中，第一钨导电单元层1包括第一钨成核层1a和位于第一钨成核层1a表面的第一钨体层1b；第二钨导电单元层2包括第二钨成核层2a和位于第二钨成核层2a表面的第二钨体层2b。第一钨体层1b以第一钨成核层1a为生长基点形成，第二钨体层2b以第二钨成核层2a为生长基点形成。
需要说明的是，图5中仅显示了各层钨成核层和各层钨体层在平行于半导体衬底100方向的层叠状态，在垂直于半导体衬底100方向的层叠状态参照平行于半导体衬底100方向的层叠状态，不再详述。
本实施例中，所述钨导电层120为两层层叠的钨导电单元层，适于接触孔101的深宽比为5～10，接触孔101的顶部开口尺寸为0.065μm～0.28μm的情况。
本实施例中，形成第一钨成核层1a、第一钨体层1b、第二钨成核层2a、第二钨体层2b的工艺均为化学气相沉积工艺。在其它实施例中，可以采用其它沉积工艺形成第一钨成核层1a、第一钨体层1b、第二钨成核层2a、第二钨体层2b，如物理气相沉积工艺。相比物理气相沉积工艺形成的钨导电层120，采用化学气相沉积工艺形成的钨导电层120的填充能力更强。
本实施例中，形成钨导电层120的步骤为：在腔室内通入SiH4和WF6，SiH4和WF6反应形成第一钨成核层1a，形成第一钨成核层1a后，在腔室内通入H2和WF6，H2和WF6反应形成第一钨体层1b；接着，在腔室内通入SiH4和WF6，SiH4和WF6反应形成第二钨成核层2a，形成第二钨成核层2a后，在腔室内通入H2和WF6，H2和WF6反应形成第二钨体层2b。
本实施例中，形成第一钨成核层1a、第二钨成核层2a采用的化学气相沉积工艺的参数为：采用的气体为SiH4和WF6，SiH4的流量为10sccm～200sccm，WF6的流量为10sccm～100sccm，腔室压强为4torr～60torr，温度为300摄氏度～450摄氏度。
SiH4和WF6发生的化学反应为:
3SiH4+2WF6→2W+3SiF4+6H2
本实施例中，形成第一钨体层1b、第二钨体层2b采用的化学气相沉积工艺的参数为：采用的气体为H2和WF6，H2的流量为500sccm～8000sccm，WF6的流量为30sccm～150sccm，腔室压强为30torr～300mtorr，温度为300摄氏度～450摄氏度。
H2和WF6发生的化学反应为:
3H2+WF6→W+6HF
本实施例中，形成的第一钨成核层1a、第二钨成核层2a的晶粒大小为0.01μm～0.15μm，形成的第一钨体层1b、第二钨体层2b的晶粒大小为0.1μm～0.3μm。
需要说明的是，各层钨成核层的平均晶粒大小均小于各层钨体层的平均晶粒大小，使得各层钨成核层的电阻率大于各层钨体层的电阻率。
各层钨成核层的厚度和各层钨体层的厚度需要选择合适的范围，本实施例中，各层钨成核层的厚度为20埃～400埃，各层钨体层的厚度为200埃～1000埃，主要考虑以下因素：若各层钨成核层的厚度低于20埃，形成的各层钨成核层不连续，各层钨成核层的覆盖能力降低；若各层钨成核层的厚度超过400埃，导致钨导电层的电阻率过大；若各层钨体层的厚度低于200埃，导致钨导电层的电阻率过大；若各层钨体层的厚度超过1000埃，各层钨体层的晶粒会长大至较大的尺寸，加快了各层钨体层的生长速率，导致钨导电层的填充能力降低。
参考图6，平坦化所述钨导电层120和绝缘层110直至暴露出半导体衬底100的表面。
平坦化所述钨导电层120和绝缘层110后，形成了导电插塞结构。
平坦化所述钨导电层120和绝缘层110的工艺为化学机械掩膜工艺。
本实施例中形成的导电插塞结构，参考图6，包括：半导体衬底100；接触孔101(参考图2)，位于所述半导体衬底100中；绝缘层110，位于接触孔101的底部和侧壁；钨导电层120，位于绝缘层110表面且填充满所述接触孔101，所述钨导电层120包括第一钨导电单元层1(参考图5)和位于第一钨导电单元层1表面的第二钨导电单元层2(参考图5)，所述第一钨导电单元层1包括第一钨成核层1a(参考图5)和位于第一钨成核层1a表面的第一钨体层1b(参考图5)，所述第二钨导电单元层2包括第二钨成核层2a(参考图5)和位于第二钨成核层2a表面的第二钨体层2b(参考图5)。
第一钨导电单元层1和第二钨导电单元层2构成两层层叠的钨导电单元层。
第二实施例
图7至图9是本发明第二实施例中导电插塞结构形成过程的结构示意图。
第二实施例和第一实施例的区别在于：形成的钨导电层为三层层叠的钨导电单元层。
参考图7，图7为在图3基础上形成的示意图，在所述绝缘层110表面形成填充满所述接触孔101(参考图3)的钨导电层220，所述钨导电层220为三层层叠的钨导电单元层。
参考图8，图8示出钨导电层220为三层层叠的钨导电单元层，即钨导电层220包括第一钨导电单元层1、位于第一钨导电单元层1表面的第二钨导电单元层2和位于第二钨导电单元层2表面的第三钨导电单元层3。
其中，第一钨导电单元层1包括第一钨成核层1a和位于第一钨成核层1a表面的第一钨体层1b；第二钨导电单元层2包括第二钨成核层2a和位于第二钨成核层2a表面的第二钨体层2b；第三钨导电单元层3包括第三钨成核层3a和位于第三钨成核层3a表面的第三钨体层3b。
第一钨体层1b以第一钨成核层1a为生长基点形成，第二钨体层2b以第二钨成核层2a为生长基点形成；第三钨体层3b以第三钨成核层3a为生长基点形成。
需要说明的是，图8中仅显示了各层钨成核层和各层钨体层在平行于半导体衬底100方向的层叠状态，在垂直于半导体衬底100方向的层叠状态参照平行于半导体衬底100方向的层叠状态，不再详述。
本实施例中，所述钨导电层220为三层层叠的钨导电单元层，适于接触孔101的深宽比为5～10，接触孔101的顶部开口尺寸为0.065μm～0.42μm的情况。
本实施例中，形成第一钨成核层1a、第一钨体层1b、第二钨成核层2a、第二钨体层2b、第三钨成核层3a和第三钨体层3b的工艺均为化学气相沉积工艺。
本实施例中，形成钨导电层220的步骤为：在腔室内通入SiH4和WF6，SiH4和WF6反应形成第一钨成核层1a，形成第一钨成核层1a后，然后在腔室内通入H2和WF6，H2和WF6反应形成第一钨体层1b；接着，在腔室内通入SiH4和WF6，SiH4和WF6反应形成第二钨成核层2a，形成第二钨成核层2a后，在腔室内通入H2和WF6，H2和WF6反应形成第二钨体层2b；之后，在腔室内通入SiH4和WF6，SiH4和WF6反应形成第三钨成核层3a，形成第三钨成核层3a后，在腔室内通入H2和WF6，H2和WF6反应形成第三钨体层3b。
形成第一钨成核层1a、第二钨成核层2a和第三钨成核层3a采用的化学气相沉积工艺的参数为：采用的气体为SiH4和WF6，SiH4的流量为10sccm～200sccm，WF6的流量为10sccm～100sccm，腔室压强为4torr～60torr，温度为300摄氏度～450摄氏度；形成第一钨体层1b、第二钨体层2b和第三钨体层3b采用的化学气相沉积工艺的参数为：采用的气体为H2和WF6，H2的流量为500sccm～8000sccm，WF6的流量为30sccm～150sccm，腔室压强为30torr～300mtorr，温度为300摄氏度～450摄氏度。
本实施例中，形成的第一钨成核层1a、第二钨成核层2a和第三钨成核层3a的晶粒大小为0.01μm～0.15μm，形成的第一钨体层1b、第二钨体层2b和第三钨体层3b的晶粒大小为0.1μm～0.3μm。
各层钨成核层的厚度为20埃～400埃，各层钨体层的厚度为200埃～1000埃。
参考图9，平坦化所述钨导电层220和绝缘层110直至暴露出半导体衬底100的表面。
平坦化所述钨导电层220和绝缘层110后，形成了导电插塞结构。
本实施例中形成的导电插塞结构，参考图9，包括：半导体衬底100；接触孔101(参考图2)，位于所述半导体衬底100中；绝缘层110，位于接触孔101的底部和侧壁；钨导电层220，位于绝缘层110表面且填充满所述接触孔101，所述钨导电层220包括第一钨导电单元层1(参考图8)、位于第一钨导电单元层1表面的第二钨导电单元层2(参考图8)和位于第二钨导电单元层2表面的第三钨导电单元层3(参考图8)，所述第一钨导电单元层1包括第一钨成核层1a(参考图8)和位于第一钨成核层1a表面的第一钨体层1b(参考图8)，所述第二钨导电单元层2包括第二钨成核层2a(参考图8)和位于第二钨成核层2a表面的第二钨体层2b(参考图8)，所述第三钨导电单元层3包括第三钨成核层3a(参考图8)和位于第三钨成核层3a表面的第三钨体层3b(参考图8)。
第一钨导电单元层1、第二钨导电单元层2和第三钨导电单元层3构成三层层叠的钨导电单元层。
第三实施例
图10至图12是本发明第三实施例中导电插塞结构形成过程的结构示意图。
第三实施例和第一实施例的区别在于：形成的钨导电层为四层层叠的钨导电单元层。
参考图10，图10为在图3基础上形成的示意图，在所述绝缘层110表面形成填充满所述接触孔101的钨导电层320，所述钨导电层320为四层层叠的钨导电单元层。
参考图11，图11示出钨导电层320为四层层叠的钨导电单元层，即钨导电层320包括第一钨导电单元层1、位于第一钨导电单元层1表面的第二钨导电单元层2、位于第二钨导电单元层2表面的第三钨导电单元层3和位于第三钨导电单元层3表面的第四钨导电单元层4。
其中，第一钨导电单元层1包括第一钨成核层1a和位于第一钨成核层1a表面的第一钨体层1b；第二钨导电单元层2包括第二钨成核层2a和位于第二钨成核层2a表面的第二钨体层2b；第三钨导电单元层3包括第三钨成核层3a和位于第三钨成核层3a表面的第三钨体层3b；第四钨导电单元层4包括第四钨成核层4a和位于第四钨成核层4a表面的第四钨体层4b。
第一钨体层1b以第一钨成核层1a为生长基点形成，第二钨体层2b以第二钨成核层2a为生长基点形成；第三钨体层3b以第三钨成核层3a为生长基点形成；第四钨体层4b以第四钨成核层4a为生长基点形成。
需要说明的是，图11中仅显示了各层钨成核层和各层钨体层在平行于半导体衬底100方向的层叠状态，在垂直于半导体衬底100方向的层叠状态参照平行于半导体衬底100方向的层叠状态，不再详述。
本实施例中，所述钨导电层320为四层层叠的钨导电单元层，适于接触孔101的深宽比为5～10，接触孔101的顶部开口尺寸为0.09μm～0.56μm的情况。
本实施例中，形成第一钨成核层1a、第一钨体层1b、第二钨成核层2a、第二钨体层2b、第三钨成核层3a、第三钨体层3b、第四钨成核层4a和第四钨体层4b的工艺均为化学气相沉积工艺。
本实施例中，形成钨导电层320的步骤为：在腔室内通入SiH4和WF6，SiH4和WF6反应形成第一钨成核层1a，形成第一钨成核层1a后，在腔室内通入H2和WF6，H2和WF6反应形成第一钨体层1b；接着，在腔室内通入SiH4和WF6，SiH4和WF6反应形成第二钨成核层2a，形成第二钨成核层2a后，在腔室内通入H2和WF6，H2和WF6反应形成第二钨体层2b；之后，在腔室内通入SiH4和WF6，SiH4和WF6反应形成第三钨成核层3a，形成第三钨成核层3a后，在腔室内通入H2和WF6，H2和WF6反应形成第三钨体层3b；然后在腔室内通入SiH4和WF6，SiH4和WF6反应形成第四钨成核层4a，形成第四钨成核层4a后，在腔室内通入H2和WF6，H2和WF6反应形成第四钨体层4b。
形成第一钨成核层1a、第二钨成核层2a、第三钨成核层3a和第四钨成核层4a采用的化学气相沉积工艺的参数为：采用的气体为SiH4和WF6，SiH4的流量为10sccm～200sccm，WF6的流量为10sccm～100sccm，腔室压强为4torr～60torr，温度为300摄氏度～450摄氏度；形成第一钨体层1b、第二钨体层2b、第三钨体层3b和第四钨体层4b采用的化学气相沉积工艺的参数为：采用的气体为H2和WF6，H2的流量为500sccm～8000sccm，WF6的流量为30sccm～150sccm，腔室压强为30torr～300mtorr，温度为300摄氏度～450摄氏度。
本实施例中，形成的第一钨成核层1a、第二钨成核层2a、第三钨成核层3a和第四钨成核层4a的晶粒大小为0.01μm～0.15μm，形成的第一钨体层1b、第二钨体层2b、第三钨体层3b和第四钨体层4b的晶粒大小为0.1μm～0.3μm。
各层钨成核层的厚度为20埃～400埃，各层钨体层的厚度为200埃～1000埃。
参考图12，平坦化所述钨导电层320和绝缘层110直至暴露出半导体衬底100的表面。
平坦化所述钨导电层320和绝缘层110后，形成了导电插塞结构。
本实施例中形成的导电插塞结构，参考图12，包括：半导体衬底100；接触孔101(参考图2)，位于所述半导体衬底100中；绝缘层110，位于接触孔101的底部和侧壁；钨导电层320，位于绝缘层110表面且填充满所述接触孔101，所述钨导电层320包括第一钨导电单元层1(参考图11)、位于第一钨导电单元层1表面的第二钨导电单元层2(参考图11)、位于第二钨导电单元层2表面的第三钨导电单元层3(参考图11)和位于第三钨导电单元层3表面的第四钨导电单元层4(参考图11)，所述第一钨导电单元层1包括第一钨成核层1a(参考图11)和位于第一钨成核层1a表面的第一钨体层1b(参考图11)，所述第二钨导电单元层2包括第二钨成核层2a(参考图11)和位于第二钨成核层2a表面的第二钨体层2b(参考图11)，所述第三钨导电单元层3包括第三钨成核层3a(参考图11)和位于第三钨成核层3a表面的第三钨体层3b(参考图11)，所述第四钨导电单元层4包括第四钨成核层4a(参考图11)和位于第四钨成核层4a表面的第四钨体层4b(参考图11)。
第一钨导电单元层1、第二钨导电单元层2、第三钨导电单元层3和第四钨导电单元层4构成四层层叠的钨导电单元层。
需要说明的是，根据接触孔的深宽比和顶部开口的大小，钨导电层可以选择合适层数层叠的钨导电单元层，如五层层叠的钨导电单元层、六层层叠的钨导电单元层甚至更多，直至填充满接触孔，所述钨导电单元层为钨成核层和位于钨成核层表面的钨体层。
在实际工艺中，随着接触孔深宽比的增加，可以减小各层钨体层的厚度并增加钨导电单元层的层数以加强填充能力；在接触孔的深宽比、钨成核层的厚度和钨体层的厚度保持一定的情况下，随着接触孔的顶部开口尺寸增加，需要增加层叠层数以填充接触孔。
需要说明的是，在实际的工艺中，当接触孔的顶部开口尺寸小于0.065μm时，本发明的技术方案不适用；本发明的技术方案也不局限于使用在接触孔的深宽比为5～10且接触孔的顶部开口尺寸大于等于0.065μm的情况，对于接触孔的深宽比大于等于1小于5且接触孔的顶部开口尺寸大于等于0.065μm的情况，本发明的技术方案也能够适用。
综合上述各实施例，由于各层钨成核层和各层钨体层交替形成直至填充满所述接触孔，各层钨导电单元层中的钨成核层对该层钨导电单元层中的钨体层的晶粒大小的限制作用增强，即钨体层的晶粒在生长的初始阶段形成，保持相对较小的生长速率，各层钨导电单元层中的钨体层均以该层钨导电单元层中的钨成核层为生长基点形成，且在上一层钨导电单元层中的钨体层的晶粒没有渐变长大至固定尺寸时就通入形成下一层钨导电单元层中的钨成核层的气体，然后形成下一层钨导电单元层中的钨体层，直至填充满所述接触孔。相比于钨导电层包括单层钨成核层和位于单层钨成核层表面的单层钨体层的情况，本发明的钨体层的晶粒大小可以保持在较小的范围，为0.1μm～0.3μm，由于钨体层的晶粒较小，形成钨体层的速率较慢，接触孔的顶部和底部沉积钨体层的速率的差值减小，从而延迟接触孔封闭的时间，在接触孔中形成的缝隙的宽度相对于接触孔的开口尺寸减小。
参考图13，图13显示了本发明中形成的导电插塞结构的钨导电层中的缝隙宽度相对于接触孔的开口尺寸较小，参考图14，图14显示了现有技术中形成的导电插塞结构的钨导电层中缝隙宽度相对于接触孔的开口尺寸较大。通过图13和图14的对比，可见本发明通过形成包括多层层叠的钨导电单元层的钨导电层，且所述钨导电单元层为钨成核层和位于钨成核层上的钨体层，有效的改善了现有技术中导电插塞结构的钨导电层中的缝隙宽度相对于接触孔的开口尺寸较大的缺陷，本发明的钨导电层中缝隙的宽度相对于接触孔的开口尺寸的比值相对于现有技术中钨导电层中缝隙的宽度相对于接触孔的开口尺寸的比值能够降低百分之40％～50％。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种导电插塞结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成接触孔；
形成填充满所述接触孔的钨导电层，所述钨导电层包括至少两层层叠的钨导电单元层，所述钨导电单元层为钨成核层和位于钨成核层表面的钨体层。
2.根据权利要求1所述的导电插塞结构的形成方法，其特征在于，形成各层钨成核层和各层钨体层的工艺为化学气相沉积工艺。
3.根据权利要求2所述的导电插塞结构的形成方法，其特征在于，形成各层钨成核层的化学气相沉积工艺的参数为：采用的气体为SiH4和WF6，SiH4的流量为10sccm～200sccm，WF6的流量为10sccm～100sccm，腔室压强为4torr～60torr，温度为300摄氏度～450摄氏度。
4.根据权利要求2所述的导电插塞结构的形成方法，其特征在于，形成各层钨体层的化学气相沉积工艺的参数为：采用的气体为H2和WF6，H2的流量为500sccm～8000sccm，WF6的流量为30sccm～150sccm，腔室压强为30torr～300mtorr，温度为300摄氏度～450摄氏度。
5.根据权利要求1所述的导电插塞结构的形成方法，其特征在于，各层钨成核层的厚度为20埃～400埃；各层钨体层的厚度为200埃～1000埃。
6.根据权利要求1所述的导电插塞结构的形成方法，其特征在于，各层钨成核层的晶粒大小为0.01μm～0.15μm；各层钨体层的晶粒大小为0.1μm～0.3μm。
7.根据权利要求1所述的导电插塞结构的形成方法，其特征在于，在形成所述钨导电层前，在所述接触孔的底部和侧壁形成绝缘层。
8.根据权利要求7所述的导电插塞结构的形成方法，其特征在于，在形成所述钨导电层前，在所述绝缘层表面形成粘附层。
9.根据权利要求8所述的导电插塞结构的形成方法，其特征在于，在形成所述钨导电层前，在所述粘附层表面形成阻挡层。
10.根据权利要求1至9任意一项形成的导电插塞结构，包括：
半导体衬底；
接触孔，位于所述半导体衬底中；
钨导电层，填充满所述接触孔；
其特征在于，所述钨导电层包括至少两层层叠的钨导电单元层，所述钨导电单元层为钨成核层和位于钨成核层表面的钨体层。
CN201510736229.6A 2015-11-03 2015-11-03 导电插塞结构及其形成方法 Pending CN106653678A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510736229.6A CN106653678A (zh) 2015-11-03 2015-11-03 导电插塞结构及其形成方法
EP16196133.9A EP3166134A1 (en) 2015-11-03 2016-10-27 Conductive plug structure and fabrication method thereof
US15/340,805 US20170125354A1 (en) 2015-11-03 2016-11-01 Conductive plug structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510736229.6A CN106653678A (zh) 2015-11-03 2015-11-03 导电插塞结构及其形成方法

Publications (1)

Publication Number Publication Date
CN106653678A true CN106653678A (zh) 2017-05-10

Family

ID=57233309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510736229.6A Pending CN106653678A (zh) 2015-11-03 2015-11-03 导电插塞结构及其形成方法

Country Status (3)

Country Link
US (1) US20170125354A1 (zh)
EP (1) EP3166134A1 (zh)
CN (1) CN106653678A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481926A (zh) * 2017-08-31 2017-12-15 长江存储科技有限责任公司 一种金属钨的填充方法
CN107946234A (zh) * 2017-11-20 2018-04-20 睿力集成电路有限公司 半导体互连结构及其制备方法
CN110137153A (zh) * 2018-02-09 2019-08-16 联华电子股份有限公司 半导体装置及其形成方法
CN113053809A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统
CN113053810A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统
CN115910917A (zh) * 2023-01-05 2023-04-04 广州粤芯半导体技术有限公司 金属钨膜及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222880B2 (ja) * 2014-09-24 2017-11-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050031786A1 (en) * 2001-05-22 2005-02-10 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
CN101165873A (zh) * 2006-10-17 2008-04-23 株式会社瑞萨科技 半导体装置的制造方法
US20100130002A1 (en) * 2008-11-25 2010-05-27 Dao Thuy B Multilayered through via
CN103035646A (zh) * 2011-09-28 2013-04-10 三星电子株式会社 包括含金属导线的半导体器件及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732327B2 (en) * 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6503840B2 (en) * 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US6827978B2 (en) * 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US7538024B2 (en) * 2005-05-03 2009-05-26 United Microelectronics Corp. Method of fabricating a dual-damascene copper structure
KR100830590B1 (ko) * 2007-06-01 2008-05-21 삼성전자주식회사 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US8822329B2 (en) * 2009-09-28 2014-09-02 Infineon Technologies Ag Method for making conductive interconnects
US8617982B2 (en) * 2010-10-05 2013-12-31 Novellus Systems, Inc. Subtractive patterning to define circuit components
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
US8592985B2 (en) * 2012-04-10 2013-11-26 Micron Technology, Inc. Methods of forming conductive structures and methods of forming DRAM cells
US20140001576A1 (en) * 2012-06-27 2014-01-02 Applied Materials, Inc. Lowering tungsten resistivity by replacing titanium nitride with titanium silicon nitride
US8853080B2 (en) * 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9546419B2 (en) * 2012-11-26 2017-01-17 Applied Materials, Inc. Method of reducing tungsten film roughness and resistivity
DE112013002916T5 (de) * 2013-06-27 2015-03-05 Intel IP Corporation Hochleitende, hochfrequente Durchkontaktierung für elektronische Anlagen
TWI633604B (zh) * 2013-09-27 2018-08-21 美商應用材料股份有限公司 實現無縫鈷間隙塡充之方法
US9809882B2 (en) * 2014-01-16 2017-11-07 The United States Of America, As Represented By The Secretary Of Commerce Article and process for selective deposition
KR20150093384A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US9466488B2 (en) * 2014-05-09 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-semiconductor contact structure with doped interlayer
US9899234B2 (en) * 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US20160225919A1 (en) * 2015-02-03 2016-08-04 Globalfoundries Inc. Device structure with negative resistance characteristics
US9502350B1 (en) * 2016-01-28 2016-11-22 International Business Machines Corporation Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050031786A1 (en) * 2001-05-22 2005-02-10 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
CN101165873A (zh) * 2006-10-17 2008-04-23 株式会社瑞萨科技 半导体装置的制造方法
US20100130002A1 (en) * 2008-11-25 2010-05-27 Dao Thuy B Multilayered through via
CN103035646A (zh) * 2011-09-28 2013-04-10 三星电子株式会社 包括含金属导线的半导体器件及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481926A (zh) * 2017-08-31 2017-12-15 长江存储科技有限责任公司 一种金属钨的填充方法
CN107946234A (zh) * 2017-11-20 2018-04-20 睿力集成电路有限公司 半导体互连结构及其制备方法
CN110137153A (zh) * 2018-02-09 2019-08-16 联华电子股份有限公司 半导体装置及其形成方法
CN110137153B (zh) * 2018-02-09 2021-03-30 联华电子股份有限公司 半导体装置及其形成方法
CN113053809A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统
CN113053810A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统
CN115910917A (zh) * 2023-01-05 2023-04-04 广州粤芯半导体技术有限公司 金属钨膜及其制备方法

Also Published As

Publication number Publication date
US20170125354A1 (en) 2017-05-04
EP3166134A1 (en) 2017-05-10

Similar Documents

Publication Publication Date Title
CN106653678A (zh) 导电插塞结构及其形成方法
KR102694990B1 (ko) 에어갭들을 형성하기 위한 선택적 퇴적
KR102109899B1 (ko) 반도체 디바이스 및 방법
US10741572B2 (en) Three-dimensional memory device having multilayer word lines containing selectively grown cobalt or ruthenium and method of making the same
US9984963B2 (en) Cobalt-containing conductive layers for control gate electrodes in a memory structure
US10861868B2 (en) Methods for forming structurally-reinforced semiconductor plug in three-dimensional memory device
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
CN109560124A (zh) 半导体结构
TWI689087B (zh) 利用自然氧化層形成具有通道結構的三維記憶體件的方法
CN104253082B (zh) 半导体结构及其形成方法
TWI699825B (zh) 半導體裝置及其形成方法
CN110797300A (zh) 金属钨的填充方法
JP2022516612A (ja) タングステン構造を形成する方法
TW201814833A (zh) 半導體結構的形成方法
US20220230962A1 (en) Tungsten structures and methods of forming the structures
CN110416154A (zh) 半导体装置的制造方法
US20210082750A1 (en) Method of bottom-up metallization in a recessed feature
CN113424308A (zh) 带有抑制控制的钨特征填充
CN113437020B (zh) 半导体器件
US5998871A (en) Metal plug electrode in semiconductor device and method for forming the same
CN111883417A (zh) 一种三维存储器的制造方法
TWI820428B (zh) 電晶體閘極結構及其形成方法
CN109817571B (zh) 一种平坦化处理方法以及三维存储器的制备方法
KR100780689B1 (ko) 반도체 소자의 제조방법
CN106558533A (zh) 导电插塞结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170510

RJ01 Rejection of invention patent application after publication