CN115910917A

CN115910917A - 金属钨膜及其制备方法

Info

Publication number: CN115910917A
Application number: CN202310009875.7A
Authority: CN
Inventors: 卢金德; 庄琼阳; 贾晓峰; 陈献龙
Original assignee: Guangzhou Yuexin Semiconductor Technology Co Ltd
Current assignee: Yuexin Semiconductor Technology Co ltd
Priority date: 2023-01-05
Filing date: 2023-01-05
Publication date: 2023-04-04
Anticipated expiration: 2043-01-05
Also published as: CN115910917B

Abstract

本发明提供一种金属钨膜及其制备方法，其制备方法包括：提供半导体衬底；于半导体衬底上沉积钨成核层；于钨成核层上沉积钨体沉积层；钨成核层与钨体沉积层的总厚度小于预设厚度，重复进行沉积钨成核层及钨体沉积层至少一次形成多层结构，直至得到预设厚度的金属钨膜。本发明通过一种简单的多层膜层结构设计和WCVD制备方法结合的方式，在不需要改变现有工艺参数的基础上，解决制备大厚度的金属钨膜因应力、衬底弯曲形变较大，出现膜层破裂、剥离翘曲或剥落等问题；本发明以多层结构的方式，将金属钨膜分层沉积，通过细化晶粒、增加晶界面积，使得金属钨膜沉积过程中产生的应力、应变在钨膜中均匀化，实现低应力、低弯曲形变金属钨膜的制备。

Description

金属钨膜及其制备方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种金属钨膜及其制备方法。

背景技术

钨（W）是一种熔点在3410 ℃的难熔且硬度高的金属，具有优异的导电性能和比较稳定的化学性能。在集成电路制备等行业中具有广泛的应用前景。虽然金属钨可以通过蒸发的方法来淀积，不过溅射和化学气相淀积（Chemical Vapor Deposition，CVD）还是首选的技术。CVD薄膜相比溅射薄膜有很多优势：低电阻率、高沉积速率、对电迁移的高抵抗力以及填充孔洞、沟槽时的优异的保形性。CVD是一种通过气相化学反应在被加热固体表面生成固相沉积物的工艺方法，具有沉积速率高，工艺稳定、简单等优点，可以沉积出大型、组织致密、形状复杂的异形制品。

通过化学气相沉积法制备金属钨（WCVD），在集成电路制造工艺中广泛应用于填充金属层间的通孔（Via）和垂直的接触孔（Contact），以形成钨栓（W plug）连接不同金属层或者硅化物与金属。金属钨作为互连金属，主要原因有：1、相对较低的体电阻率，通过还原沉积形成的钨薄膜的电阻率在7 μΩ*cm ~12 μΩ*cm之间；2、良好的薄膜均匀性（Uniformity）、台阶覆盖率（Step Coverage）及孔洞填充能力（Gap-fill Capability）；3、金属钨的熔点高，具有较高的热稳定性，且金属钨的热膨胀系数和硅相近；4、强的抗电迁移能力和抗腐蚀能力。但是，在半导体制造中，钨薄膜的应用仍有不足，WCVD制备的钨膜应力（Stress）较大，造成晶圆（Wafer）弯曲形变（Bow）较大，尤其是制备厚度较大的钨膜时，形成的大弯曲形变会影响晶圆前段工序的性能、金属钨沉积过程的稳定性也即晶圆弯曲形变过大时，会影响腔体基座对晶圆吸附，造成晶圆偏移，及后续工艺--钨膜的化学机械抛光（WChemical-Mechanical Polishing，WCMP）的进行，严重时还会造成薄膜破裂甚至剥离（Peeling）。

鉴于以上，有必要提供一种金属钨膜及其制备方法，用于解决现有技术中制备厚金属钨膜层因应力、应变而导致的不良影响。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种金属钨膜及其制备方法，用于解决现有技术中制备厚金属钨膜层因应力、应变而导致的不良影响。

为实现上述目的及其他相关目的，本发明提供一种金属钨膜的制备方法，所述金属钨膜的制备方法包括：

S1：提供半导体衬底；

S2：于所述半导体衬底上进行第一沉积过程，所述第一沉积过程包括成核阶段，形成钨成核层；

S3：于所述钨成核层上进行第二沉积过程，所述第二沉积过程包括体沉积阶段，形成钨体沉积层；

S4：所述钨成核层与所述钨体沉积层的总厚度小于预设厚度，重复进行步骤S2至步骤S3至少一次形成多层结构，直至得到预设厚度的所述金属钨膜。

可选地，所述金属钨膜的预设厚度至少为700 nm。

可选地，所述钨成核层的厚度范围为10 nm ~30 nm。

可选地，所述钨体沉积层的厚度大于所述钨成核层的厚度。

可选地，在步骤S2中，所述第一沉积过程包括：

S21：提供气相沉积炉，于所述气相沉积炉中以第一氩气作为载体，通入乙硼烷，所述乙硼烷高温分解，于所述半导体衬底上形成一层硼，包括如下反应：B₂H₆（s）→2B（s）＋3H₂（g）；

S22：于所述气相沉积炉中以第二氩气作为载体，通入六氟化钨，所述六氟化钨与所述硼反应生成钨核，包括如下反应：WF₆（g）+2B（s）→W（s）＋2BF₃（g）；

S23：于所述气相沉积炉中通入硅烷，以第三氩气作为载体并再次通入所述六氟化钨，所述硅烷与所述六氟化钨反应并沉积，获得所述钨成核层，包括如下反应：3SiH₄（g）+2WF₆（g）→2W（s）+ 3SiF₄（g）+ 6H₂（g）。

可选地，所述第一氩气、所述第二氩气及所述第三氩气作为载气时的体积流量均不相同。

可选地，在步骤S3中，所述第二沉积过程包括：

S31：于所述气相沉积炉中通入氢气还原所述六氟化钨，生成钨晶粒，所述钨晶粒以所述钨成核层作为模板进行生长，包括如下反应：WF₆（g）+3H₂（g）→W（s）+6HF（g）。

可选地，在所述钨成核层形成后，所述第二沉积过程进行前，还包括将所述半导体衬底转移至高温站点的步骤。

可选地，所述第一氩气、所述第二氩气、所述第三氩气、所述六氟化钨、所述硅烷及所述氢气的纯度≥99.999 %。

本发明还提供一种金属钨膜，所述金属钨膜是由上述任意一项所述的金属钨膜的制备方法所制备。

如上所述，本发明的金属钨膜及其制备方法，具有以下有益效果：

本发明通过一种简单的多层膜层结构设计和WCVD制备方法结合的方式，制备厚金属钨膜，在不需要改变现有工艺主要参数的基础上，例如沉积温度、反应物流量等，解决制备大厚度的金属钨膜因应力、衬底弯曲形变较大，出现膜层破裂、剥离翘曲或剥落等问题；本发明的制备方法通过改变WCVD沉积步骤，以多层结构的方式，将一次连续沉积成膜的金属钨膜分层沉积，通过细化晶粒、增加晶界面积，使得金属钨膜沉积过程中产生的应力、应变在钨膜中均匀化，实现低应力、低弯曲形变金属钨膜的制备。

附图说明

图1显示为现有的钨薄膜所受压应力时的受力示意图。

图2显示为现有的钨薄膜所受压应力后的结构示意图。

图3显示为现有的钨薄膜所受拉应力时的受力示意图。

图4显示为现有的钨薄膜所受拉应力后的结构示意图。

图5显示为本发明的金属钨膜的制备方法的流程示意图。

图6显示为本发明的双层金属钨膜的结构示意图。

图7显示为本发明的多层金属钨膜的结构示意图。

图8显示为传统的单层金属钨膜的结构示意图。

图9显示为传统的单层金属钨膜与本发明的多层金属钨膜的厚度与应力的曲线对比图。

图10显示为传统的单层金属钨膜与本发明的多层金属钨膜的厚度与弯曲度的曲线对比图。

元件标号说明

10，晶圆；20，钨薄膜；30，半导体衬底；40，金属钨膜；41，钨成核层；42，钨体沉积层。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个结构或特征与其他结构或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

在形成钨薄膜20的制程中，钨薄膜20沉积在晶圆10以后，所述钨薄膜20处于应变状态，以造成所述晶圆10弯曲形变的方向区分薄膜应力，应力可分为压应力（CompresiveStress）和拉应力（Tensile Stress），图1显示为现有的钨薄膜20受压应力时的受力示意图，图2显示为钨薄膜20受压应力后的结构示意图，图3显示为钨薄膜20受拉应力时受力的示意图，图4显示为钨薄膜受拉应力后的结构示意图。

由于WCVD工艺在380℃~450℃的高温范围下沉积，且金属钨原子迁移率较低，在成膜过程中呈三维岛状模式（Volmer-Weber）生长，沉积完成后钨薄膜20处于拉应力状态，如图3至图4所示，在拉应力作用下，会使得钨薄膜20产生收缩趋势，晶圆10向内压缩、钨薄膜20表面下凹，造成所述晶圆10弯曲变形；且钨薄膜20因为受到拉应力的作用，如果膜层的拉应力超过钨薄膜20的弹性限度，则钨薄膜20就会出现破裂甚至剥离（Peeling）所述晶圆10的现象。

发明人基于以上发现并经过研究分析，提出一种金属钨膜及其制备方法，用于解决现有技术中金属钨膜因应力问题而导致的不良影响。

实施例一

如图5所示，本发明提出一种金属钨膜的制备方法，所述金属钨膜的制备方法包括：

S1：提供半导体衬底30；

S2：于所述半导体衬底30上进行第一沉积过程，所述第一沉积过程包括成核阶段，形成钨成核层41；

S3：于所述钨成核层41上进行第二沉积过程，所述第二沉积过程包括体沉积阶段，形成钨体沉积层42；

S4：所述钨成核层41与所述钨体沉积层42的总厚度小于预设厚度，重复进行步骤S2至步骤S3至少一次形成多层结构，直至得到预设厚度的所述金属钨膜40。

在分层沉积所述金属钨膜40的制程中，先形成的所述钨成核层41相对于所述金属钨膜40是一层种子层，厚度相对较薄，会受到压应力的受力，于所述钨成核层41上形成的所述钨体沉积层42会受到拉应力的受力，一层所述钨成核层41，一层所述钨体沉积层42交替沉积，将压应力和拉应力进行中和，平衡了应力，使其均匀化；又因为金属钨的结晶方式是柱状结晶方式，分层沉积使得生成的晶粒小，也有利于应力的分散。

本实施例通过一种简单的多层膜层结构设计和WCVD制备方法结合的方式，制备厚金属钨膜40，在不需要改变现有工艺主要参数的基础上，例如沉积温度、反应物流量等，解决制备大厚度的金属钨膜40因应力、衬底弯曲形变较大，出现膜层破裂、剥离翘曲或剥落等问题；本实施例的制备方法通过改变WCVD沉积步骤，以多层结构的方式，将一次连续沉积成膜的金属钨膜40分层沉积，通过细化晶粒、增加晶界面积，使得金属钨膜40沉积过程中产生的应力、应变在钨膜中均匀化，实现低应力、低弯曲形变金属钨膜40的制备。

参阅图5至图7，以下结合附图对本实施例进行进一步的介绍。

如图5所示，作为示例，首先进行步骤S1，提供半导体衬底30。

作为示例，所述半导体衬底30的材料包括硅、氧化硅、应变硅（StrainedSilicon）、绝缘体上硅（Silicon On Insulator，SOI）、碳掺杂的氧化硅、非晶硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石中的一种或两种以上的组合，但包括并不限于以上材料，例如金属、金属氮化物、金属合金或其他导电材料，具体可根据实际应用需要进行选择，在此并不限制。

如图5所示，接着进行步骤S2，于所述半导体衬底30上进行第一沉积过程，所述第一沉积过程包括成核阶段，形成钨成核层41。

作为示例，所述钨成核层41作为所述金属钨层40的种子层，相对较薄，所述钨成核层41的厚度范围为10 nm ~30 nm，例如，10 nm、15 nm、20 nm、25 nm及30 nm。

作为示例，在步骤S2中，所述第一沉积过程包括：

S21：提供气相沉积炉，于所述气相沉积炉中以2500 sccm ~ 4500 sccm的第一氩气作为载体，通入300 sccm ~ 500 sccm乙硼烷，所述乙硼烷在280 ℃ ~ 330 ℃的高温范围内分解，于所述半导体衬底30上形成一层薄的硼，此过程包括如下反应：B₂H₆（s）→2B（s）＋3H₂（g）。

S22：于所述气相沉积炉中以3000 sccm ~ 5000 sccm的第二氩气作为载体，通入200 sccm ~ 350 sccm的六氟化钨，所述六氟化钨与所述硼快速的发生反应，且生成钨核，此步骤包括如下反应：WF₆（g）+2B（s）→W（s）＋2BF₃（g）。

S23：于所述气相沉积炉中通入200 sccm ~ 350 sccm的硅烷，以8000 sccm ~13000 sccm的第三氩气作为载气并再次通入200 sccm ~ 350 sccm的所述六氟化钨，所述硅烷与所述六氟化钨反应并沉积，获得所述钨成核层41，此步骤包括如下反应：3SiH₄（g）+2 WF₆（g）→2W（s）+ 3SiF₄（g）+ 6H₂（g）。

可以从以上看出，所述第一氩气、所述第二氩气及所述第三氩气作为载气时的体积流量均不相同。所述第一氩气、所述第二氩气、所述第三氩气、所述六氟化钨及所述硅烷的纯度≥99.999 %，高纯度气体的选择有利于反应的进行，同时也避免了反应中杂质的掺杂，影响最终形成的所述金属钨膜40的性能。

作为示例，在所述钨成核层41形成后，所述第二沉积过程进行前，还包括将所述半导体衬底30转移至高温站点的步骤；所述高温站点的温度范围为380 ℃ ~ 450 ℃。

如图5所示，接着进行步骤S3，于所述钨成核层41上进行第二沉积过程，所述第二沉积过程包括体沉积阶段，形成钨体沉积层42。

作为示例，在步骤S3中，所述第二沉积过程包括：

S31：于所述气相沉积炉中通入10000 sccm ~ 18000 sccm的氢气还原所述六氟化钨，此时所述六氟化钨的体积流量为200 sccm ~ 350 sccm，生成钨晶粒，所述钨晶粒以所述钨成核层41作为模板进行生长，此步骤包括如下反应：WF₆（g）+3H₂（g）→W（s）+6HF（g），大部分的金属钨均在体沉积阶段生长，也即，所述所述钨体沉积层42的厚度大于所述钨成核层41的厚度。

作为示例，所述氢气的纯度≥99.999 %。

如图5所示，最后进行步骤S4，所述钨成核层41与所述钨体沉积层42的总厚度小于预设厚度，重复进行步骤S2至步骤S3至少一次，直至形成预设厚度的所述金属钨膜40。

作为示例，所述金属钨膜40的预设厚度至少为700 nm，包括700 nm，例如，800 nm、900 nm、1000 nm、1100 nm等。本实施例制备的所述金属钨膜40主要针对于厚度较大的所述金属钨膜40，一次沉积成膜的所述金属钨膜40，厚度到达700 nm ~ 800 nm，已是极限，会因为其自身受到的应力、应变造成弯曲形变较大，不利于后续工艺的进行。

这里需要注意的是，每次沉积的所述钨成核层41与所述钨体沉积层42的厚度可以分别相同，也可以不同，可以根据所述金属钨膜40的预设厚度提前设计好分层沉积的次数及厚度；作为示例优选，为了充分平衡应力、应变，每次沉积的所述钨成核层41与所述钨体沉积层42的厚度分别相同。

作为具体实施例，如图6所示，为本实施例的双层金属钨膜40的结构示意图，也即重复进行了一次步骤S2至步骤S3，其中在重复进行的步骤S2中，是于所述钨体沉积层42上再进行第一沉积过程，所述第一沉积过程包括成核阶段，再次形成钨成核层41。当所述金属钨膜40的预设厚度为700 nm时，分两次沉积所述金属钨膜40，每次沉积的厚度为350 nm，沉积所述钨成核层41的厚度为20 nm，则沉积所述钨体沉积层42的厚度为330 nm。

如图7所示，为本实施例的多层金属钨膜40的结构示意图，也即多次重复进行了步骤S2至步骤S3，同样的，在多次重复进行的步骤S2中，是于所述钨体沉积层42上再进行第一沉积过程，所述第一沉积过程包括成核阶段，再次形成钨成核层41。当所述金属钨膜40的预设厚度为700 nm时，分五次沉积所述金属钨膜40，每次沉积的厚度为140 nm，沉积所述钨成核层41的厚度为20 nm，则沉积所述钨体沉积层42的厚度为120 nm。

本实施例的制备方法通过改变WCVD沉积步骤，以多层结构的方式，将一次连续沉积成膜的金属钨膜40分层沉积，分层沉积所述钨成核层41与所述钨体沉积层42，使得沉积的每层厚度减薄，细化形成的钨晶粒、增加晶界面积，使得所述金属钨膜40沉积过程中产生的应力、应变在多次的分层钨膜中均匀化，在满足每层成膜的条件下，分层沉淀的次数越多，越有利于实现低应力、低弯曲形变金属钨膜40的制备。

实施例二

本实施例提供一种金属钨膜40，所述金属钨膜40是由实施例一所述的金属钨膜40的制备方法所制备。如图7所示，是由实施例一中所述的金属钨膜40的制备方法经过多层沉积的金属钨膜40的结构示意图。

本实施例为了验证多层沉积的金属钨膜40在应力与弯曲度上的性能，在同样的制备条件下制备传统的单层沉积的金属钨膜40，如图8所示，也即只在所述半导体衬底30上沉积一层钨成核层41及一层钨体沉积层42，并与多层沉积的金属钨膜40进行性能能上的比对。

图9显示为单层金属钨膜与多层金属钨膜的厚度与应力的曲线对比图，图10显示为单层金属钨膜与多层金属钨膜的厚度与弯曲度的曲线对比图，由单层金属钨膜40与多层金属钨膜40的厚度分别与应力和弯曲度的曲线对比图可知，当所述金属钨膜40达到一定厚度后，多层结构的金属钨膜40的应力和弯曲度的值均低于单层结构的金属钨膜40，且随着沉积厚度的增加，多层结构的金属钨膜40降低膜层应力及弯曲形变的效果会越来越显著，这足以说明本实施例的分层沉积工艺在制备厚度大于700 nm的厚金属钨膜40时，具有显著的降低膜层应力及弯曲形变的作用。

综上所述，本发明提供一种金属钨膜及其制备方法，所述金属钨膜的制备方法包括：S1：提供半导体衬底；S2：于所述半导体衬底上进行第一沉积过程，所述第一沉积过程包括成核阶段，形成钨成核层；S3：于所述钨成核层上进行第二沉积过程，所述第二沉积过程包括体沉积阶段，形成钨体沉积层；S4：所述钨成核层与所述钨体沉积层的总厚度小于预设厚度，重复进行步骤S2至步骤S3至少一次形成多层结构，直至得到预设厚度的所述金属钨膜。本发明通过一种简单的多层膜层结构设计和WCVD制备方法结合的方式，制备金属钨膜，在不需要改变现有工艺主要参数的基础上，例如沉积温度、反应物流量等，解决制备大厚度的金属钨膜因应力、衬底弯曲形变较大，出现膜层破裂、剥离翘曲或剥落等问题；本发明的制备方法通过改变WCVD沉积步骤，以多层结构的方式，将一次连续沉积成膜的金属钨膜分层沉积，通过细化晶粒、增加晶界面积，使得金属钨膜沉积过程中产生的应力、应变在钨膜中均匀化，实现低应力、低弯曲形变金属钨膜的制备。所以，本发明有效克服了现有技术中的种种缺点而且具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种金属钨膜的制备方法，其特征在于，所述金属钨膜的制备方法包括：

S1：提供半导体衬底；

2.根据权利要求1所述的金属钨膜的制备方法，其特征在于：所述金属钨膜的预设厚度至少为700 nm。

3.根据权利要求1所述的金属钨膜的制备方法，其特征在于：所述钨成核层的厚度范围为10 nm ~30 nm。

4.根据权利要求3所述的金属钨膜的制备方法，其特征在于：所述钨体沉积层的厚度大于所述钨成核层的厚度。

5.根据权利要求1所述的金属钨膜的制备方法，其特征在于，在步骤S2中，所述第一沉积过程包括：

S21：提供气相沉积炉，于所述气相沉积炉中以第一氩气作为载气，通入乙硼烷，所述乙硼烷高温分解，于所述半导体衬底上形成一层硼，包括如下反应：B₂H₆（s）→2B（s）＋3H₂（g）；

S22：于所述气相沉积炉中以第二氩气作为载气，通入六氟化钨，所述六氟化钨与所述硼反应生成钨核，包括如下反应：WF₆（g）+2B（s）→W（s）＋2BF₃（g）；

S23：于所述气相沉积炉中通入硅烷，以第三氩气作为载气并再次通入所述六氟化钨，所述硅烷与所述六氟化钨反应并沉积，获得所述钨成核层，包括如下反应：3SiH₄（g）+ 2WF₆（g）→2W（s）+ 3SiF₄（g）+ 6H₂（g）。

6.根据权利要求5所述的金属钨膜的制备方法，其特征在于：所述第一氩气、所述第二氩气及所述第三氩气作为载气时的体积流量均不相同。

7.根据权利要求5所述的金属钨膜的制备方法，其特征在于，在步骤S3中，所述第二沉积过程包括：

8.根据权利要求1所述的金属钨膜的制备方法，其特征在于：在所述钨成核层形成后，所述第二沉积过程进行前，还包括将所述半导体衬底转移至高温站点的步骤。

9.根据权利要求5或权利要求7所述的金属钨膜的制备方法，其特征在于：所述第一氩气、所述第二氩气、所述第三氩气、所述六氟化钨、所述硅烷及所述氢气的纯度≥99.999 %。

10.一种金属钨膜，其特征在于：所述金属钨膜是由权利要求1~9中任意一项所述的金属钨膜的制备方法所制备。