CN113053810A - 化学气相沉积方法、三维存储器及制备方法、存储器系统 - Google Patents
化学气相沉积方法、三维存储器及制备方法、存储器系统 Download PDFInfo
- Publication number
- CN113053810A CN113053810A CN202110304630.8A CN202110304630A CN113053810A CN 113053810 A CN113053810 A CN 113053810A CN 202110304630 A CN202110304630 A CN 202110304630A CN 113053810 A CN113053810 A CN 113053810A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- conductive
- wall
- dimensional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000005229 chemical vapour deposition Methods 0.000 title claims abstract description 19
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 230000006911 nucleation Effects 0.000 claims abstract description 90
- 238000010899 nucleation Methods 0.000 claims abstract description 90
- 239000012495 reaction gas Substances 0.000 claims abstract description 51
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 29
- 239000010937 tungsten Substances 0.000 claims abstract description 29
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910000077 silane Inorganic materials 0.000 claims abstract description 27
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 255
- 239000000758 substrate Substances 0.000 claims description 34
- 239000007789 gas Substances 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 13
- 239000012792 core layer Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 16
- 239000002184 metal Substances 0.000 abstract description 16
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 31
- 230000008569 process Effects 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000006227 byproduct Substances 0.000 description 7
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 229910000085 borane Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 i.e. Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提供了化学气相沉积方法、三维存储器及制备方法、存储器系统。其中化学气相沉积方法包括提供功能结构，所述功能结构上设有通孔。通入反应气体，在所述通孔的内壁上形成形核层；其中，所述反应气体包括六氟化钨和硅烷。本申请提供的方法，通过先在功能结构上设置通孔，随后通入反应气体，以在功能结构形成通孔的内壁上形成形核层。其中，反应气体包括六氟化钨和硅烷。六氟化钨和硅烷反应的吉布斯自由能较大，因此在相同的反应条件下，六氟化钨和硅烷反应形成的形核层的晶粒更小，因此更有利于后续金属钨的填充与生长，增加了金属钨的填充能力，提高了后续形成的导电件的质量。
Description
技术领域
本申请属于半导体器件技术领域，具体涉及化学气相沉积方法、三维存储器及制备方法、存储器系统。
背景技术
由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。例如，三维存储器内包括各种功能的电连接件。电连接件的形成通常需要在其他结构设置通孔，随后在通孔的内壁上通过化学气相沉积形成电连接件。但随着三维存储器层数的不断增加，通孔的深宽比不断加大，传统金属钨的生长方式越来越难以满足填充需求，导致电连接件的形成越来越难，质量越来越差。
发明内容
鉴于此，本申请第一方面提供了一种化学气相沉积方法，包括：
提供功能结构，所述功能结构上设有通孔；
通入反应气体，在所述通孔的内壁上形成形核层；其中，所述反应气体包括六氟化钨和硅烷。
本申请第一方面提供的化学气相沉积方法，通过先在功能结构上设置通孔，随后通入反应气体，在所述通孔的内壁上形成形核层。其中，反应气体包括六氟化钨和硅烷。六氟化钨和硅烷反应的吉布斯自由能较大，因此在相同的反应条件下，六氟化钨和硅烷反应形成的形核层的晶粒更小，因此更有利于后续金属钨的填充与生长，增加了金属钨的填充能力，提高了后续形成的导电件的质量。
其中，“通入反应气体，在所述通孔的内壁上形成形核层”包括：
向所述通孔内通入反应气体，在所述通孔的内壁上形成形核层。
其中，“通入反应气体，在所述通孔的内壁上形成形核层”包括：
将所述功能结构置于反应腔室内，并向所述反应腔室内通入反应气体，使所述功能结构置于所述反应气体的气氛中，以在所述内壁上形成形核层。
其中，“通入反应气体，在所述通孔的内壁上形成形核层”包括：
通入硅烷气体，并使所述硅烷气体充满所述通孔；
通入六氟化钨气体，以在所述通孔的内壁上形成形核层。
其中，在“通入反应气体，在所述通孔的内壁上形成形核层”之后，还包括：
在所述形核层背离所述内壁的一侧形成子导电层，所述形核层与所述子导电层构成导电层。
其中，在“在所述形核层背离所述内壁的一侧形成子导电层”之前，还包括：
向所述通孔内通入钝化气体，以对所述形核层进行钝化处理；其中，所述钝化气体包括氮气。
其中，在“在所述形核层背离所述内壁的一侧形成子导电层”之后，所述制备方法还包括：
在所述子导电层背离所述衬底的一侧依次沉积多个所述形核层与多个所述子导电层，以形成层叠设置的多个所述导电层，且多个所述子导电层中远离所述内壁的所述子导电层相连接。
本申请第二方面提供了一种三维存储器的制备方法，所述制备方法包括：
提供衬底，所述衬底上设有堆叠结构，所述堆叠结构包括依次层叠设置的介电层和栅极层，所述堆叠结构的一端形成台阶部，所述平坦层覆盖所述衬底与所述堆叠结构；
形成贯穿所述平坦层的第一通孔，位于所述台阶部的所述栅极层自所述第一通孔露出；以及
通入反应气体，在所述第一通孔的内壁上形成形核层；其中，所述反应气体包括六氟化钨和硅烷。
本申请第二方面提供的制备方法，通过先在平坦层上设置通孔，随后通入反应气体，在所述通孔的内壁上形成形核层。其中，反应气体包括六氟化钨和硅烷，有利于后续金属钨的填充与生长，增加了金属钨的填充能力，提高了后续形成的导电件的质量。
其中，还包括：
形成贯穿所述平坦层的第二通孔，至少部分所述衬底自所述第二通孔露出；
在所述第二通孔的内壁上形成所述形核层。
本申请第三方面提供了一种三维存储器，所述三维存储器包括：
衬底；
设于所述衬底一侧的堆叠结构，所述堆叠结构包括依次层叠设置的介电层和栅极层；所述堆叠结构包括相连接的台阶部与存储部；
覆盖所述衬底与所述堆叠结构的平坦层；以及
贯穿所述平坦层的第一导电件，并与位于所述台阶部的所述栅极层相接触，所述第一导电件包括层叠设置的多个第一导电层，每个所述第一导电层包括层叠设置的形核层与子导电层，所述形核层与所述子导电层的材质包括钨。
本申请第三方面提供的三维存储器，通过采用本申请第二方面提供的制备方法可制备出形核层，增加了金属钨的填充能力，提高了导电件的质量，提高了三维存储器的存储性能。另外，通过设置层叠设置的多个导电层；其中，每个所述导电层包括层叠设置的形核层与子导电层，且所述形核层相较于所述子导电层靠近所述内壁。这样可降低在形成导电件的过程中副产物的扩散，从而降低副产物对三维存储器的危害，提高了三维存储器的质量。
其中，所述三维存储器还包括：
贯穿所述平坦层的第二导电件，并与所述衬底相接触，所述第二导电件包括层叠设置的多个第二导电层，每个所述第二导电层包括层叠设置的所述形核层与所述子导电层。
其中，所述多个子导电层中远离所述平坦层的所述子导电层相连接。
其中，所述三维存储器还包括位于所述平坦层上的互连层，所述第一导电件连接于所述互连层与所述栅极层之间。
其中，所述三维存储器还包括位于所述平坦层上的互连层，所述第二导电件连接于所述互连层与所述衬底之间。
本申请第四方面提供了一种存储器系统，所述存储器系统包括控制器和如本申请第三方面提供的三维存储器，所述三维存储器用于存储数据，所述控制器耦合至所述三维存储器，并用于控制所述三维存储器。
本申请第四方面提供的存储器系统，通过采用本申请第三方面提供的三维存储器，可提高存储器系统的存储性能与质量。
其中，所述存储器系统还包括主机，所述主机耦合至所述控制器。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对本申请实施方式中所需要使用的附图进行说明。
图1为本申请一实施方式中化学气相沉积方法的工艺流程图。
图2-图3分别为图1中S100、S200对应的结构示意图。
图4为本申请一实施方式中S200所包括的工艺流程图。
图5为图4中S210对应的示意图。
图6为本申请另一实施方式中S200所包括的工艺流程图。
图7为图6中S220对应的示意图。
图8为本申请又一实施方式中S200所包括的工艺流程图。
图9为本申请一实施方式中在S200之后所包括的工艺流程图。
图10为图9中S250对应的示意图。
图11为本申请一实施方式中在S250之前所包括的工艺流程图。
图12为本申请一实施方式中在S250之后所包括的工艺流程图。
图13为图12中S251对应的示意图。
图14为本申请一实施方式中三维存储器制备方法的工艺流程图。
图15-图17分别为图14中S300，S400，S500对应的示意图。
图18为本申请另一实施方式中制备方法的工艺流程图。
图19-图20分别为图18中S600，S700对应示意图。
图21为本申请一实施方式中三维存储器的结构示意图。
图22为本申请一实施方式中图21的局部示意图。
图23为本申请另一实施方式中图21的局部示意图。
标号说明：
三维存储器-1，反应腔室-2，功能结构-10，通孔-11，第一通孔-111，第二通孔-112，内壁-12，形核层-20，子导电层-30，导电层-40，第一导电层-401，第二导电层-402，导电件-50，第一导电件-501，第二导电件-502，衬底-60，堆叠结构-70，台阶部-71，存储部-72，NAND串-73，阵列公共源极-74，介电层-75，栅极层-76，平坦层-80。
具体实施方式
以下是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。
在介绍本申请的技术方案之前，再详细介绍下相关技术中的技术问题。
由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。例如，三维存储器内包括各种功能的电连接件，例如堆叠结构中层叠交替设置的栅极层、贯穿平坦层，来将衬底内的器件、以及栅极层电性引出的导电插塞(即导电件)。而这些电连接件的主要成分均为金属钨，利用金属钨的导电性能来进行电信号的存取、传输等功能。
但随着三维存储器的不断发展，如三维存储器层数(栅极层的数量)的不断增加，形成导电件的通孔的深宽比不断增加，蚀刻形貌越来越差，传统利用化学气相沉积金属钨的生长方式越来越难以满足填充需求，导致电连接件的形成越来越难，质量越来越差，降低了三维存储器的存储性能。
为了解决上述问题，本申请提供了一种化学气相沉积方法，请一并参考图1-图3，图1为本申请一实施方式中化学气相沉积方法的工艺流程图。图2-图3分别为图1中S100、S200对应的结构示意图。本实施方式提供了一种三维存储器1的制备方法，所述制备方法包括S100、S200。其中，S100、S200的详细介绍如下。
请参考图2，S100，提供功能结构10，所述功能结构10上设有通孔11。
本实施方式在制备之前需先提供功能结构10，该功能结构10可以为三维存储器1中任何需要制备钨导电件50的结构，本申请在此不进行限定。例如，该功能结构10可以为包括衬底60、堆叠结构70、以及平坦层80的部分结构。并且功能结构10上设有通孔11，该通孔11便用于后续在通孔11内形成钨，进而形成电连接件。至于该通孔11的形成，可以具有多种形成方法，例如当电连接件为导电插塞(即导电件50)时，该通孔11可以为人为蚀刻出来的。当电连接件为具有存储功能的栅极层时，通孔11为去掉替换层(氮化硅层)时自然形成的。本实施方式以及后文均以电连接件为导电件50，且通孔11也可以理解为导电插塞(CT)孔进行示意。
请参考图3，S200，通入反应气体，以在所述通孔11的内壁12上形成形核层20；其中，所述反应气体包括六氟化钨和硅烷。
在通孔11形成之后便可在通孔11的内壁12上形成导电件50。而本实施方式采用了一种新的制备工艺：抑制控制增强工艺。该工艺通常分为三个步骤，先在通孔11的内壁12上形成单层形核层20，然后在进行抑制控制增强，最后再进行快速沉积，最终形成导电件50。而在形核层20的形成上，有人采用六氟化钨和硼烷的混合气体来制备形核层20。但六氟化钨和硼烷在400℃的温度下吉布斯自由能(△G)为-820kJ/mol。其吉布斯自由能较小，反应较为剧烈，导致形成的形核层20中金属钨晶粒比较大，虽然薄膜连续性好，电阻率较低，但会影响后续快速沉积时钨的形成，导致填充能力较差，最终形成的导电件50的导电性能较差。
因此，本实施方式基于现有的金属钨沉积工艺，采用硅烷代替硼烷，即采用六氟化钨和硅烷的反应气体进行反应，从而在内壁12上形成形核层20。由于本申请采用六氟化钨和硅烷的反应组合，该组合在400℃的温度下吉布斯自由能(△G)为-650kJ/mol。其吉布斯自由能较大，反应较为平缓，导致形成的形核层20中金属钨晶粒比较小，因此这将会导致后续在金属钨晶粒的基础上快速沉积形成的钨的晶粒也比较小，最终使得整个导电件50中的钨的晶粒也比较小，有利于金属钨的填充，增加了金属钨的填充能力，提高了后续形成的导电件50的导电质量。
可选地，硅烷具体包括甲硅烷。
请一并参考图4-图5，图4为本申请一实施方式中S200所包括的工艺流程图。图5为图4中S210对应的示意图。本实施方式中，S200“通入反应气体，以在所述通孔11的内壁12上形成形核层20”包括S210。其中，S210的详细介绍如下。
请参考图5，S210，向所述通孔11内通入反应气体，以在所述通孔11的内壁12上形成形核层20。
上述内容介绍了，通过采用六氟化钨和硅烷的新型反应体系来在内壁12上形成形核层20。而对于反应气体的通入方式本申请提供了两种具体的实现方式。在一种实现方式中，可直接使出气孔对着通孔11，使从出气孔喷出的反应气体通向通孔11内(如图5中箭头方向所示)，这样可用少量气体便可形成形核层20，降低了制备成本。
请一并参考图6-图7，图6为本申请另一实施方式中S200所包括的工艺流程图。图7为图6中S220对应的示意图。本实施方式中，S200“通入反应气体，以在所述功能结构10形成所述通孔11的内壁12上形成形核层20”包括S220。其中，S220的详细介绍如下。
请参考图7，S220，将所述功能结构10置于反应腔室2内，并向所述反应腔室2内通入反应气体，使所述功能结构10置于所述反应气体的气氛中，以在所述通孔11的内壁12上形成形核层20。
在另一种实现方式中，可先将功能结构10放置于反应腔室2内，随后向反应腔室2内通入反应气体，使反应腔室2内充满反应气体，通过使所述功能结构10置于所述反应气体的气氛中，以在所述功能结构10形成所述通孔11的内壁12上形成形核层20，这样可使反应气体缓慢且均匀地设于通孔11内并形成形核层20，有利于提高形核层20的质量。
请一并参考图8，图8为本申请又一实施方式中S200所包括的工艺流程图。本实施方式中，S200“通入反应气体，以在所述通孔11的内壁12上形成形核层20”包括S230，S240。其中，S230，S240的详细介绍如下。
S230，通入硅烷气体，并使所述硅烷气体充满所述通孔11。
S240，通入六氟化钨气体，以在所述功能结构10形成所述通孔11的内壁12上形成形核层20。
上述内容对反应气体的通入方法进行了详细的介绍。本实施方式将对反应气体的通入顺序进行介绍。在本实施方式中，可先通入硅烷气体，随后再通入六氟化钨气体，这样可更好地在内壁12上形成形核层20，进一步降低晶粒尺寸，提高形核层20的质量。
请一并参考图9-图10，图9为本申请一实施方式中在S200之后所包括的工艺流程图。图10为图9中S250对应的示意图。本实施方式中，在S200“通入反应气体，以在所述功能结构10形成所述通孔11的内壁12上形成形核层20”之后，所述制备方法还包括S250。其中，S250的详细介绍如下。
请参考图10，S250，在所述形核层20背离所述内壁12的一侧形成子导电层30，所述形核层20与所述子导电层30构成导电层40。
在形成形核层20之后，可继续在形核层20上形成子导电层30。也可以理解为，形成子导电层30的过程可以看成是快速沉积的过程。形核层20与子导电层30可构成导电层40，导电层40是导电件50的至少部分，导电层40可起到传输电信号的作用。另外，形核层20与子导电层30的材质均包括钨。
请一并参考图11，图11为本申请一实施方式中在S250之前所包括的工艺流程图。本实施方式中，在S250“在所述形核层20背离所述内壁12的一侧形成子导电层30”之前，所述制备方法还包括S241。其中，S241的详细介绍如下。
S241，向所述通孔11内通入钝化气体，以对所述形核层20进行钝化处理；其中，所述钝化气体包括氮气。
本实施方式在形成形核层20之后，且在形成子导电层30之前，可向通孔11内通入钝化气体，来对形核层20进行钝化处理。所述钝化气体包括氮气。其中钝化处理指的是利用氮气接触形核层20的表面，从而使钝化气体中的原子来占据形核层20中粒子的空白键位。这样后续在制备子导电层30时，副产物无法通过与形核层20中离子的空白键位形成化学键从而进行扩散，进一步抑制了副产物扩散的程度，提高了导电层40的质量。
请一并参考图12-图13，图12为本申请一实施方式中在S250之后所包括的工艺流程图。图13为图12中S251对应的示意图。本实施方式中，在S250“在所述形核层20背离所述内壁12的一侧形成子导电层30”之后，所述制备方法还包括S251。其中，S251的详细介绍如下。
请参考图13，S251，在所述子导电层30背离所述衬底60的一侧依次沉积多个所述形核层20与所述子导电层30，以形成层叠设置的多个所述导电层40，且多个所述子导电层30中远离所述内壁12的所述子导电层30相连接。
本实施方式可形成多个层叠设置的形核层20与子导电层30，即形成多个层叠设置的导电层40，使原本由单层形核层20与单层子导电层30构成的导电件50，现由多个导电层40构成，从而进一步降低导电层40的晶粒尺寸，提高导电件50的质量。
另外，在形成多个导电层40时，本实施方式可使多个所述子导电层30中远离所述内壁12的所述子导电层30相连接，即当通孔11被填满时，是子导电层30与子导电层30相连接，而不是形核层20与形核层20，或者，形核层20与子导电层30相连接，从而进一步提高导电件50传输电信号的性能。
请一并参考图14-图17，图14为本申请一实施方式中三维存储器制备方法的工艺流程图。图15-图17分别为图14中S300，S400，S500对应的示意图。本实施方式提供了一种三维存储器1的制备方法，所述制备方法包括S300，S400，S500。其中，S300，S400，S500的详细介绍如下。
请参考图15，S300，提供衬底60，所述衬底60上设有堆叠结构70，所述堆叠结构70包括依次层叠设置的介电层75和栅极层76，所述堆叠结构70的一端形成台阶部71，平坦层80覆盖所述衬底60与所述堆叠结构70。
请参考图16，S400，形成贯穿所述平坦层80的第一通孔111，位于所述台阶部71的所述栅极层76自所述第一通孔111露出。
请参考图17，S500，通入反应气体，在所述第一通孔111的内壁12上形成形核层20；其中，所述反应气体包括六氟化钨和硅烷。
本实施方式提供的制备方法，通过先在平坦层80上设置通第一通孔111，随后第一通入111反应气体，在所述第一通孔111的内壁12上形成形核层20。其中，反应气体包括六氟化钨和硅烷，有利于后续金属钨的填充与生长，增加了金属钨的填充能力，提高了后续形成的导电件50的质量。
请一并参考图18-图20，图18为本申请另一实施方式中制备方法的工艺流程图。图19-图20分别为图18中S600，S700对应示意图。本实施方式中，制备方法还包括S600，S700。其中，S600，S700的详细介绍如下。
请参考图19，S700，形成贯穿所述平坦层80的第二通孔112，至少部分所述衬底60自所述第二通孔112露出。
请参考图20，S800，在所述第二通孔112的内壁12上形成所述形核层20。
本申请可根据通孔在三维存储器1中贯穿的位置不同，从而分成第一通孔111与第二通孔112。例如第一通孔111贯穿的是位于台阶部71处的平坦层80，第二通孔112贯穿的是位于堆叠结构70外，位于衬底60处的平坦层80，从而形成第二通孔112。第一通孔111与第二通孔112是可以通过一道工序同步制备而成，也可分成两步工序分别制备而成的。
除了上述三维存储器1的制备方法，本申请实施方式还提供了一种三维存储器1。本申请的三维存储器1及三维存储器1的制备方法都可以实现本申请的优点，二者可以一起使用，当然也可以单独使用，本申请对此没有特别限制。例如，作为一种选择，可以使用上文提供的三维存储器1的制备方法来制备下文的三维存储器1。
请参考图21-图22，图21为本申请一实施方式中三维存储器的结构示意图。图22为本申请一实施方式中图21的局部示意图。本实施方式提供了一种三维存储器1，所述三维存储器1包括衬底60。设于所述衬底60一侧的堆叠结构70，所述堆叠结构70包括依次层叠设置的介电层75和栅极层76；所述堆叠结构70包括相连接的台阶部71与存储部72。覆盖所述衬底60与所述堆叠结构70的平坦层80。贯穿所述平坦层80的第一导电件501，并与位于所述台阶部71的所述栅极层76相接触，所述第一导电件501包括层叠设置的多个第一导电层401，每个所述第一导电层401包括层叠设置的形核层20与子导电层30，所述形核层20与所述子导电层30的材质包括钨，且所述形核层20相较于所述子导电层30靠近所述内壁12。
本实施方式提供的三维存储器1，通过采用本申请上述实施方式提供的制备方法可制备出形核层20，增加了金属钨的填充能力，提高了导电件50的质量，提高了三维存储器1的存储性能。另外，通过设置层叠设置的多个导电层40；其中，每个所述导电层40包括层叠设置的形核层20与子导电层30，且所述形核层20相较于所述子导电层30靠近所述内壁12。这样可降低在形成导电件50的过程中副产物的扩散，从而降低副产物对三维存储器1的危害，提高了三维存储器1的质量。
请一并参考图21与图23，本实施方式中，所述三维存储器1还包括贯穿所述平坦层80的第二导电件502，并与所述衬底60相接触，所述第二导电件502包括层叠设置的多个第二导电层402，每个所述第二导电层402包括层叠设置的所述形核层20与所述子导电层30。
请再次参考图22，本实施方式中，所述多个子导电层30中远离所述内壁12的所述子导电层30相连接。
本实施方式可使多个所述子导电层30中远离所述内壁12的所述子导电层30相连接，即当通孔11被填满时，是子导电层30与子导电层30相连接，而不是形核层20与形核层20，或者，形核层20与子导电层30相连接，从而进一步提高导电件50传输电信号的性能。
另外，所述三维存储器1还包括位于所述平坦层80上的互连层，所述第一导电件501和/或所述第二导电件502连接于所述互连层与所述栅极层76和/或所述衬底60之间。具体地，所述三维存储器1还包括位于所述平坦层80上的互连层，所述第一导电件501连接于所述互连层与所述栅极层76之间。所述三维存储器1还包括位于所述平坦层80上的互连层，所述第二导电件502连接于所述互连层与所述衬底60之间。
本实施方式还提供了一种存储器系统，所述存储器系统包括控制器和如本申请上述实施方式提供的三维存储器1，所述三维存储器用于存储数据，所述控制器耦合至所述三维存储器1，并用于控制所述三维存储器1。
本实施方式还提供了一种存储器系统，包括本实施方式提供的三维存储器1。具体而言，存储器系统可以为电子计算机、智能手机、智能电视、智能机顶盒、智能路由器、电子数码相机、SSD等具有存储装置的设备。本申请的存储器系统通常还包括控制器、输入输出装置、显示装置等。本申请提供的三维存储器1通过封装等工艺制作形成闪存等存储装置，例如SSD。存储装置用于存储文件或数据，并供控制器调用。具体而言，控制器可以向存储装置，即本申请提供的三维存储器1中写入数据，也可以从存储装置，即本申请提供的三维存储器1中读取数据。输入输出装置用于输入指令或输出信号，显示装置将信号可视化，实现存储器系统的各种功能。本实施方式提供的存储器系统，通过采用本申请上述实施方式提供的三维存储器1，可缓解在形成子导电层30时副产物扩散影响三维存储器1性能的问题，最终提高存储器系统的可靠性、以及良率。另外，所述存储器系统还包括主机，所述主机耦合至所述控制器。
以上对本申请实施方式所提供的内容进行了详细介绍，本文对本申请的原理及实施方式进行了阐述与说明，以上说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (16)
1.一种化学气相沉积方法，其特征在于，包括：
提供功能结构，所述功能结构上设有通孔；
通入反应气体，在所述通孔的内壁上形成形核层；其中，所述反应气体包括六氟化钨和硅烷。
2.如权利要求1所述的化学气相沉积方法，其特征在于，“通入反应气体，在所述通孔的内壁上形成形核层”包括：
向所述通孔内通入反应气体，在所述通孔的内壁上形成形核层。
3.如权利要求1所述的化学气相沉积方法，其特征在于，“通入反应气体，在所述通孔的内壁上形成形核层”包括：
将所述功能结构置于反应腔室内，并向所述反应腔室内通入反应气体，使所述功能结构置于所述反应气体的气氛中，以在所述内壁上形成形核层。
4.如权利要求1所述的化学气相沉积方法，其特征在于，“通入反应气体，在所述通孔的内壁上形成形核层”包括：
通入硅烷气体，并使所述硅烷气体充满所述通孔；
通入六氟化钨气体，以在所述通孔的内壁上形成形核层。
5.如权利要求1所述的化学气相沉积方法，其特征在于，在“通入反应气体，在所述通孔的内壁上形成形核层”之后，还包括：
在所述形核层背离所述内壁的一侧形成子导电层，所述形核层与所述子导电层构成导电层。
6.如权利要求5所述的化学气相沉积方法，其特征在于，在“在所述形核层背离所述内壁的一侧形成子导电层”之前，还包括：
向所述通孔内通入钝化气体，以对所述形核层进行钝化处理；其中，所述钝化气体包括氮气。
7.如权利要求5所述的化学气相沉积方法，其特征在于，在“在所述形核层背离所述内壁的一侧形成子导电层”之后，所述制备方法还包括：
在所述子导电层背离所述衬底的一侧依次沉积多个所述形核层与多个所述子导电层，以形成层叠设置的多个所述导电层，且多个所述子导电层中远离所述内壁的所述子导电层相连接。
8.一种三维存储器的制备方法，其特征在于，所述制备方法包括：
提供衬底，所述衬底上设有堆叠结构，所述堆叠结构包括依次层叠设置的介电层和栅极层，所述堆叠结构的一端形成台阶部，所述平坦层覆盖所述衬底与所述堆叠结构；
形成贯穿所述平坦层的第一通孔，位于所述台阶部的所述栅极层自所述第一通孔露出；以及
通入反应气体，在所述第一通孔的内壁上形成形核层；其中，所述反应气体包括六氟化钨和硅烷。
9.如权利要求8所述的制备方法，其特征在于，还包括：
形成贯穿所述平坦层的第二通孔，至少部分所述衬底自所述第二通孔露出；
在所述第二通孔的内壁上形成所述形核层。
10.一种三维存储器，其特征在于，所述三维存储器包括：
衬底；
设于所述衬底一侧的堆叠结构，所述堆叠结构包括依次层叠设置的介电层和栅极层；所述堆叠结构包括相连接的台阶部与存储部；
覆盖所述衬底与所述堆叠结构的平坦层；以及
贯穿所述平坦层的第一导电件，并与位于所述台阶部的所述栅极层相接触，所述第一导电件包括层叠设置的多个第一导电层，每个所述第一导电层包括层叠设置的形核层与子导电层，所述形核层与所述子导电层的材质包括钨。
11.如权利要求10所述的三维存储器，其特征在于，所述三维存储器还包括：
贯穿所述平坦层的第二导电件，并与所述衬底相接触，所述第二导电件包括层叠设置的多个第二导电层，每个所述第二导电层包括层叠设置的所述形核层与所述子导电层。
12.如权利要求10所述的三维存储器，其特征在于，所述多个子导电层中远离所述平坦层的所述子导电层相连接。
13.如权利要求10所述的三维存储器，其特征在于，所述三维存储器还包括位于所述平坦层上的互连层，所述第一导电件连接于所述互连层与所述栅极层之间。
14.如权利要求11所述的三维存储器，其特征在于，所述三维存储器还包括位于所述平坦层上的互连层，所述第二导电件连接于所述互连层与所述衬底之间。
15.一种存储器系统，其特征在于，所述存储器系统包括控制器和如权利要求10-14任一项所述的三维存储器，所述三维存储器用于存储数据，所述控制器耦合至所述三维存储器，并用于控制所述三维存储器。
16.如权利要求15所述的存储器系统，其特征在于，所述存储器系统还包括主机，所述主机耦合至所述控制器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110304630.8A CN113053810A (zh) | 2021-03-22 | 2021-03-22 | 化学气相沉积方法、三维存储器及制备方法、存储器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110304630.8A CN113053810A (zh) | 2021-03-22 | 2021-03-22 | 化学气相沉积方法、三维存储器及制备方法、存储器系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113053810A true CN113053810A (zh) | 2021-06-29 |
Family
ID=76514149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110304630.8A Pending CN113053810A (zh) | 2021-03-22 | 2021-03-22 | 化学气相沉积方法、三维存储器及制备方法、存储器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113053810A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113053809A (zh) * | 2021-03-22 | 2021-06-29 | 长江存储科技有限责任公司 | 化学气相沉积方法、三维存储器及制备方法、存储器系统 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489239B1 (en) * | 1999-12-06 | 2002-12-03 | Samsung Electronics Co., Ltd. | Method of tungsten chemical vapor deposition and tungsten plug formation |
| US20100055904A1 (en) * | 2008-08-29 | 2010-03-04 | Novellus Systems Inc. | Method for reducing tungsten roughness and improving reflectivity |
| CN105839069A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种用于化学气相沉积的清洗工艺 |
| US20170125538A1 (en) * | 2015-10-29 | 2017-05-04 | Sandisk Technologies Inc. | Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines |
| CN106653678A (zh) * | 2015-11-03 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞结构及其形成方法 |
| CN107481926A (zh) * | 2017-08-31 | 2017-12-15 | 长江存储科技有限责任公司 | 一种金属钨的填充方法 |
| CN107527864A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种存储器件、钨形核层及其制备方法 |
| US20180019256A1 (en) * | 2016-07-13 | 2018-01-18 | Sandisk Technologies Llc | Selective tungsten growth for word lines of a three-dimensional memory device |
| CN110021556A (zh) * | 2019-05-22 | 2019-07-16 | 长江存储科技有限责任公司 | 半导体器件及其形成方法 |
| CN110047838A (zh) * | 2019-03-26 | 2019-07-23 | 长江存储科技有限责任公司 | 三维存储器的制备方法、三维存储器、电子设备 |
| CN110797300A (zh) * | 2019-10-21 | 2020-02-14 | 长江存储科技有限责任公司 | 金属钨的填充方法 |
| CN110911347A (zh) * | 2018-09-14 | 2020-03-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN111180458A (zh) * | 2020-01-02 | 2020-05-19 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
-
2021
- 2021-03-22 CN CN202110304630.8A patent/CN113053810A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489239B1 (en) * | 1999-12-06 | 2002-12-03 | Samsung Electronics Co., Ltd. | Method of tungsten chemical vapor deposition and tungsten plug formation |
| US20100055904A1 (en) * | 2008-08-29 | 2010-03-04 | Novellus Systems Inc. | Method for reducing tungsten roughness and improving reflectivity |
| CN105839069A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种用于化学气相沉积的清洗工艺 |
| US20170125538A1 (en) * | 2015-10-29 | 2017-05-04 | Sandisk Technologies Inc. | Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines |
| CN106653678A (zh) * | 2015-11-03 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞结构及其形成方法 |
| US20180019256A1 (en) * | 2016-07-13 | 2018-01-18 | Sandisk Technologies Llc | Selective tungsten growth for word lines of a three-dimensional memory device |
| CN107527864A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种存储器件、钨形核层及其制备方法 |
| CN107481926A (zh) * | 2017-08-31 | 2017-12-15 | 长江存储科技有限责任公司 | 一种金属钨的填充方法 |
| CN110911347A (zh) * | 2018-09-14 | 2020-03-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN110047838A (zh) * | 2019-03-26 | 2019-07-23 | 长江存储科技有限责任公司 | 三维存储器的制备方法、三维存储器、电子设备 |
| CN110021556A (zh) * | 2019-05-22 | 2019-07-16 | 长江存储科技有限责任公司 | 半导体器件及其形成方法 |
| CN110797300A (zh) * | 2019-10-21 | 2020-02-14 | 长江存储科技有限责任公司 | 金属钨的填充方法 |
| CN111180458A (zh) * | 2020-01-02 | 2020-05-19 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113053809A (zh) * | 2021-03-22 | 2021-06-29 | 长江存储科技有限责任公司 | 化学气相沉积方法、三维存储器及制备方法、存储器系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8415804B2 (en) | Semiconductor chip, method of fabricating the same, and stack module and memory card including the same | |
| US11849582B2 (en) | Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same | |
| CN110114879B (zh) | 具有氮氧化硅栅极到栅极电介质层的存储堆叠体及其形成方法 | |
| CN112802855B (zh) | 三维存储器件及其制造方法、以及三维存储器 | |
| US8076198B2 (en) | Method of fabricating nonvolatile memory device | |
| CN102171891A (zh) | 电磁带隙结构、包括电磁带隙结构的元件、基板、模块、半导体装置及其制造方法 | |
| KR20120013614A (ko) | 다양한 소자 분리 영역들을 갖는 반도체 소자의 제조 방법 | |
| US8969188B2 (en) | Methods of fabricating semiconductor devices | |
| EP2087508A1 (en) | Method of making a contact on a backside of a die | |
| CN113053810A (zh) | 化学气相沉积方法、三维存储器及制备方法、存储器系统 | |
| CN103187274A (zh) | 形成半导体器件的方法 | |
| KR101577718B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| CN111261635B (zh) | 三维存储器及其制备方法、电子设备 | |
| CN113053809A (zh) | 化学气相沉积方法、三维存储器及制备方法、存储器系统 | |
| CN102122651B (zh) | 半导体器件及其制造方法 | |
| WO2022205704A1 (zh) | 半导体结构及其形成方法、堆叠结构 | |
| US20220181351A1 (en) | Contact pads of three-dimensional memory device and fabrication method thereof | |
| US11626412B2 (en) | Memory device and hybrid spacer thereof | |
| US20230139782A1 (en) | Three-dimensional memory device and fabrication method for enhanced reliability | |
| CN114121963A (zh) | 三维存储器及其制备方法、电子设备 | |
| CN114121986A (zh) | 三维存储器及其制备方法、电子设备 | |
| CN112951842B (zh) | 三维存储器及其制备方法 | |
| US20230134694A1 (en) | Three-dimensional memory device and fabrication method thereof | |
| US20220181350A1 (en) | Contact pads of three-dimensional memory device and fabrication method thereof | |
| CN102646626A (zh) | 一种导电插塞的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |