CN102171891A - 电磁带隙结构、包括电磁带隙结构的元件、基板、模块、半导体装置及其制造方法 - Google Patents

电磁带隙结构、包括电磁带隙结构的元件、基板、模块、半导体装置及其制造方法 Download PDF

Info

Publication number
CN102171891A
CN102171891A CN2009801392464A CN200980139246A CN102171891A CN 102171891 A CN102171891 A CN 102171891A CN 2009801392464 A CN2009801392464 A CN 2009801392464A CN 200980139246 A CN200980139246 A CN 200980139246A CN 102171891 A CN102171891 A CN 102171891A
Authority
CN
China
Prior art keywords
conductor piece
dielectric layer
conductor
electromagnetic bandgap
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801392464A
Other languages
English (en)
Inventor
竹村浩一
安道德昭
塚越常雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN102171891A publication Critical patent/CN102171891A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces
    • H01Q15/008—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces said selective devices having Sievenpipers' mushroom elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Aerials With Secondary Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种可以表面安装或内置在基板中的小尺寸且薄的电磁带隙结构。电磁带隙结构的一种实施例包括：绝缘基板；规则地布置在绝缘基板上的多个导体片；介电层，所述介电层形成为填充相邻导体片之间的空间；形成在介电层上的层间绝缘层；和导体平面，所述导体平面形成在层间绝缘层上并通过穿过层间绝缘层的导体连接到导体片中的每一个。

Description

电磁带隙结构、包括电磁带隙结构的元件、基板、模块、半导体装置及其制造方法
技术领域
本发明涉及一种在特定频带内具有带隙的电磁带隙(以下称为EBG)结构、滤波元件、天线元件、具有内置元件的基板、多芯片模块、半导体装置及其制造方法。
背景技术
EBG结构是其中介电材料或导体以二维或三维方式规则布置并且限定称作带隙的频率范围的结构，所述带隙抑制或大大衰减特定频带内的电磁波的传播。近年来，已经提出了使用EBG结构的特征的天线、噪声滤波器等。
作为EBG结构的特定实例，专利文献1-4和非专利文献1公开了一种结构，其中每一个都由多边形板状导体片和导体柱构成的销状导体元件以一定间隔布置在导体平面上，并且导体元件每一个都连接到导体平面。该结构可以被认为是其中导体片之间的电容(C)和由导体元件和导体平面构成的电感(L)以二维方式布置的分布常数电路。公知的是这种EBG结构限定在
Figure BPA00001342942400011
附近的频率范围内的带隙。因此，可以通过适当地设计导体元件的形状或排列来实现抑制无线电波在要求的频率范围内传播的功能。
进一步地，专利文献1和2以及非专利文献1不仅公开了一种相邻导体片之间的间隙用作电容元件的结构，而且还公开了一种导体片被布置成两层且所述两层导体片用作电容元件的结构，以及一种高介电常数层填充在导体片的不同层之间的结构。通过在金属薄片上堆叠介电薄片和导体片来制造这些EBG结构。
为了将这种EBG结构的应用领域扩大到移动电话、数字家电、信息设备和类似设备，必须使EBG结构小型化以实现高密度安装。此外，理想的是可以在宽范围内控制带隙的频带。呈现EBG结构的带隙的频率由上述共振频率表示。因此，根据电容，当电容增加时，在较低的频率下呈现带频。
引用列表：
专利文献
[专利文献1]专利申请第2002-510886号的PCT国际公布文本的被公布的日文翻译
[专利文献2]专利申请第2005-538629号的PCT国际公布文本的被公布的日文翻译
[专利文献3]USP 6,262,495B1的说明书
[专利文献4]USP 6,483,481B1的说明书
非专利文献
[非专利文献1]D.Sievenpiper等人的″IEEE Trans.Microwave Theory and Techniques″，第47卷，1999年，第2059页。
发明内容
技术问题
然而，当使用基于薄片堆叠和这些堆叠材料的印刷线路板制造过程制造上述EBG结构时，需要使导体片每一个都具有毫米尺寸并且EBG结构具有几毫米的总尺寸。
为了通过增加电容元件的电容或通过增加每单位面积的电容来实现小型化，可以减小电极之间的间隔，或者可以将高介电常数材料用作电极之间的介电材料。然而，堆叠可以被单独加工的薄片的方法需要几十个μm或更大的薄片厚度。
此外，作为高介电常数材料的实例，具有几十或更大相对介电常数的金属氧化物材料是公知的。然而，为了堆叠可以被单独加工的薄片状材料，需要一种分散在具有小的相对介电常数的树脂中的化合物，并且有效相对介电常数至多为20-30。即使在平行板电极的情况下，例如，当使用这些材料时，电极之间生成的电容至多为每平方毫米几pF。
当这种高介电常数材料直接形成在印刷线路板上而没有混合有树脂时，可以采用其中同时执行沉积和反应/燃烧的薄膜形成过程。然而，因为印刷线路板中使用的导体和树脂具有低耐热性，因此过程温度被限制到低于200℃。因此，该材料包括多种缺陷：相对介电常数小；以及绝缘性能变差。
本发明已经考虑到上述情况，并且本发明的目的是提供一种在特定频率范围内具有带隙并且可以被小型化和变薄的EBG结构、使用该EBG结构的滤波元件、天线元件、具有内置元件的基板、半导体装置和多芯片模块及其制造方法。
技术方案
根据本发明的示例性方面的电磁带隙结构包括：绝缘基板；多个导体片，所述多个导体片规则地布置在绝缘基板上；介电层，所述介电层形成为填充导体片中的相邻导体片之间的空间；形成在介电层上的层间绝缘层；和导体平面，所述导体平面形成在层间绝缘层上并通过穿过层间绝缘层的导体连接到导体片中的每一个。
根据本发明的另一个示例性方面的电磁带隙结构的制造方法包括以下步骤：在绝缘基板上规则地形成多个导体片；形成介电层以填充导体片中的相邻导体片之间的空间；在介电层上形成层间绝缘层；以及在层间绝缘层上形成导体平面，导体平面连接到导体片中的每一个。
本发明的有益效果
根据本发明，可以提供一种在特定频率范围内具有带隙并且可以被小型化且变薄的EBG结构、使用所述EBG结构的滤波元件、天线元件、具有内置元件的基板、半导体装置和多芯片模块及其制造方法。
附图说明
图1是显示根据第一示例性实施例的EBG结构的立体图；
图2是显示根据第一示例性实施例的EBG结构的横截面图；
图3A是显示根据第一示例性实施例的EBG结构的制造方法的制造过程横截面图；
图3B是显示根据第一示例性实施例的EBG结构的制造方法的制造过程横截面图；
图3C是显示根据第一示例性实施例的EBG结构的制造方法的制造过程横截面图；
图3D是显示根据第一示例性实施例的EBG结构的制造方法的制造过程横截面图；
图3E是显示根据第一示例性实施例的EBG结构的制造方法的制造过程横截面图；
图3F是显示根据第一示例性实施例的EBG结构的制造方法的制造过程横截面图；
图3G是显示根据第一示例性实施例的EBG结构的制造方法的制造过程横截面图；
图4是显示根据第一示例性实施例的EBG结构的另一个实例的横截面图；
图5是显示根据第二示例性实施例的EBG结构的横截面图；
图6A是显示根据第二示例性实施例的EBG结构的制造方法的制造过程横截面图；
图6B是显示根据第二示例性实施例的EBG结构的制造方法的制造过程横截面图；
图6C是显示根据第二示例性实施例的EBG结构的制造方法的制造过程横截面图；
图6D是显示根据第二示例性实施例的EBG结构的制造方法的制造过程横截面图；
图6E是显示根据第二示例性实施例的EBG结构的制造方法的制造过程横截面图；
图6F是显示根据第二示例性实施例的EBG结构的制造方法的制造过程横截面图；
图7是显示根据第三示例性实施例的EBG结构的横截面图；
图8A是显示根据第三示例性实施例的EBG结构的制造方法的制造过程横截面图；
图8B是显示根据第三示例性实施例的EBG结构的制造方法的制造过程横截面图；
图8C是显示根据第三示例性实施例的EBG结构的制造方法的制造过程横截面图；
图8D是显示根据第三示例性实施例的EBG结构的制造方法的制造过程横截面图；
图8E是显示根据第三示例性实施例的EBG结构的制造方法的制造过程横截面图；
图8F是显示根据第三示例性实施例的EBG结构的制造方法的制造过程横截面图；
图8G是显示根据第三示例性实施例的EBG结构的制造方法的制造过程横截面图；
图8H是显示根据第三示例性实施例的EBG结构的制造方法的制造过程横截面图；
图9是显示明确增加电感元件的EBG结构的实例的立体图；
图10是显示应用本发明的滤波器部件的结构的横截面图；
图11是显示具有内置元件的基板的结构的示意图，其中所述基板内设有应用本发明的滤波器部件；
图12A是显示具有内置元件的基板的制造方法的生产过程横截面图，其中所述基板内设有应用本发明的滤波器部件；
图12B是显示具有内置元件的基板的制造方法的生产过程横截面图，其中所述基板内设有应用本发明的滤波器部件；
图12C是显示具有内置元件的基板的制造方法的生产过程横截面图，其中所述基板内设有应用本发明的滤波器部件；
图12D是显示具有内置元件的基板的制造方法的生产过程横截面图，其中所述基板内设有应用本发明的滤波器部件；
图12E是显示具有内置元件的基板的制造方法的生产过程横截面图，其中所述基板内设有应用本发明的滤波器部件；
图12F是显示具有内置元件的基板的制造方法的生产过程横截面图，其中所述基板内设有应用本发明的滤波器部件；
图12G是显示具有内置元件的基板的制造方法的生产过程横截面图，其中所述基板内设有应用本发明的滤波器部件；
图12H是显示具有内置元件的基板的制造方法的生产过程横截面图，其中所述基板内设有应用本发明的滤波器部件；
图13是显示其中制造应用本发明的滤波器部件的多芯片模块的结构的横截面图；
图14是显示应用本发明的将内置在基板内的薄膜滤波器部件的结构的横截面图；
图15A是应用本发明的显示将内置在基板内的薄膜滤波器部件的制造方法的制造过程横截面图；
图15B是显示应用本发明的将内置在基板内的薄膜滤波器部件的制造方法的制造过程横截面图；
图15C是显示应用本发明的将内置在基板内的薄膜滤波器部件的制造方法的制造过程横截面图；
图15D是显示应用本发明的将内置在基板内的薄膜滤波器部件的制造方法的制造过程横截面图；
图15E是显示应用本发明的将内置在基板内的薄膜滤波器部件的制造方法的制造过程横截面图；
图15F是显示应用本发明的将内置在基板内的薄膜滤波器部件的制造方法的制造过程横截面图；
图15G是显示应用本发明的将内置在基板内的薄膜滤波器部件的制造方法的制造过程横截面图；以及
图15H是显示应用本发明的将内置在基板内的薄膜滤波器部件的制造方法的制造过程横截面图。
具体实施方式
第一示例性实施例
以下参照附图说明根据本发明的第一示例性实施例的电磁带隙结构(EBG结构)。图1是显示根据该示例性实施例的EBG结构的立体图，图2是所述EBG结构的横截面图。在图1中，导体平面15的一部分和层间绝缘膜16被省略，以有助于对内部结构进行说明。
如图1和图2中所示，根据该示例性实施例的电磁带隙结构包括绝缘基板11、导体片12、介电层13、连接导体14、导体平面15、层间绝缘膜16以及覆盖膜18。以二维形式规则布置的导体片12形成在绝缘基板11上，所述绝缘基板是平坦的且耐热。
导体片12中的每一个都优选地具有堆叠结构的间层，所述间层每一个都由选自由Ti、Ta、Cr以及这些元素的氮化物构成的组并从绝缘基板11侧形成的至少一层、和选自由Pt、Pd、Ru以及Ir构成的组并形成在间层的上层侧的至少一层形成。这是因为高温氧化气氛为形成介电层13所必需的(这在随后进行说明)，因此理想的是使用具有高熔点和抗氧化性的难熔导体层(例如，Pt)作为形成在介电层13下方的金属层，具体地，作为与介电层13接触的层。同时，难熔金属是稳定的，但是具有较差的反应性，并因此可能会显示出与下方形成的层的不充分的粘附性。使用反应性极好的材料(例如，Ti)作为间层可以提高与形成在间层下方的绝缘基板11的粘附性。
介电层13形成在多个导体片12上，以覆盖导体片12并填充导体片12中的相邻导体片之间的空间。介电层13优选地由具有相对介电常数为10或更大，并且更优选地为100或更大的金属氧化物形成。使用高介电常数材料作为介电层13可以增加电容，并且可以以较小的面积在所要求的频率范围内呈现带隙。可选地，可以以相同的面积在较低的频率范围内呈现带隙。例如，类似于无线LAN，优选的是使用高介电常数材料作为介电层13，这是因为需要近似为1nF的电容来在几GHz的频带内呈现带隙。此外，当介电层13由金属氧化物形成时，形成在介电层13上方的导体平面15优选地由难熔贵金属或难熔导电氧化物形成。
层间绝缘膜16形成在介电层13上。介电层13具有大于其它层间绝缘膜16的相对介电常数的相对介电常数。另外，导体平面15形成在层间绝缘膜16上。
介电层13和层间绝缘膜16具有形成在该介电层和层间绝缘膜中的通道，所述通道允许部分地露出形成在下层中的导体片12。连接导体14形成在相应的通道中。导体片12通过相应的连接导体14连接到导体平面15。
电容元件17形成在导体片12中的相邻导体片之间。导体片12中的一个、连接导体14中的一个以及导体平面15的一部分构成电感元件。可以通过电容元件和电感元件控制生成带隙的频带。
根据本发明，介电层13可以被形成得较薄并增加介电常数，从而使得可以增加导体平面与导体片之间的电容并在较低频率范围内呈现带隙。这有助于控制和设计带隙的带宽。
进一步地，通过薄膜加工可以使整个结构形成得较薄，并且可以增加每单位面积的电容。因此，即使当需要相同的电容时，也可以使导体片小型化。因此，可以使得整个EBG结构小型化并且变薄，这有助于使将要安装的装置小型化和变薄。
以下参照图3A-3G，说明了根据该示例性实施例的电磁带隙结构的制造方法。图3A-3G是每一个都显示根据该示例性实施例的电磁带隙结构的制造方法的制造过程的横截面图。如图3A中所示，例如，硼硅玻璃基板被制备成为绝缘基板11。
然后，通过溅射将Ti(50nm)和Pt(200nm)的堆叠膜依此顺序沉积在绝缘基板11上。然后，抗蚀剂形成为导体片12的形状，并且通过离子铣削蚀刻并去除其它部分(图3B)。要注意的是导体片之间的间隔被设计成大于厚度。
在去除抗蚀剂之后，通过使用RF溅射方法，在80％的Ar和20％的O2的溅射气氛中，在450℃的沉积温度下，以500nm的厚度将钛酸锶沉积在整个表面上作为介电层13(图3C)。根据发明人实施的实验，可以在这种条件下获得具有200的相对介电常数的钛酸锶薄膜。如果钛酸锶膜以大于作为导体片12的Pt/Ti堆叠膜的厚度的厚度被沉积，并且导体片12之间的间隔被设计成大于所述厚度，则钛酸锶膜可以没有任何困难地填充导体片12之间的空间。
然后，以15μm的厚度将感光聚酰亚胺树脂涂敷到介电层13上作为层间绝缘膜16。然后，通过光刻在层间绝缘膜16中对用于形成连接导体14的通道进行开口(图3D)。随后，使用其内形成有通道的层间绝缘膜16作为掩模以及使用氢氟酸、硝酸和纯水的混合物对由钛酸锶制成的介电层13进行蚀刻，从而部分地露出导体片12(图3E)。
接下来，通过溅射将用作籽晶层的Cu(300nm)/Ti(50nm)堆叠膜沉积在整个表面上。然后，通过电解电镀以15μm的厚度将Cu沉积在该表面的平坦端部处，从而形成导体平面15。同时，通过镀铜将形成在层间绝缘膜16和介电层13中的通道填满，从而形成用于连接导体片12与导体平面15的连接导体14(图3F)。最后，在外连接垫留下的情况下使用树脂形成覆盖层18(图3G)。
在该示例性实施例中，只要使用耐热金属形成导体片12，则具有高相对介电常数的金属氧化物都可以直接填充在每一个都用作电容元件的导体片12之间的空间中。这使得可以增加电容并减少导体片12的面积。
同时，在由金属氧化物形成的介电层13的成形之后的过程中，不需要具有高耐热性的材料。为此，可以使用低成本树脂、具有低电阻的厚镀线和类似物形成电路。此外，用于形成电容元件的导体片12首先形成在平坦的绝缘基板11上。这样的优点在于可以实现高精度的光刻和蚀刻过程，并且在与设计几乎没有差异的情况下可以容易地控制EBG的带宽。
图4显示根据该示例性实施例的EBG结构的另一个实例。如图4中所示，介电层13可以形成在导体片12之间和该导体片附近。在图4中所示的实例中，可以减小形成在上层中的介电层13和层间绝缘膜16相互接触的面积。如果这些膜之间的粘附力低，则能够有利地提供可靠性。
可以在沉积介电层13的材料之后通过光刻加工和蚀刻去除不需要的部分来形成介电层13。可选地，还可以通过在金属掩模与不需要的部分接触以遮盖所述不需要的部分的状态下沉积介电层13来形成介电层13。在这种情况下，能够简化不需要光刻加工的过程。
第二示例性实施例
以下参照附图说明根据本发明的第二示例性实施例的EBG结构。图5是显示根据该示例性实施例的EBG结构的横截面图。如图5中所示，根据该示例性实施例的EBG结构包括介电绝缘基板41、导体片42、连接导体14、导体平面15、层间绝缘膜16以及覆盖膜18。在将介电层填充在导体片之间的空间中的方法中，在第一示例性实施例中，在形成导体片之后填充介电层。可选地，在该示例性实施例中，可以通过将导体片埋入介电层中来实现该过程。
如图5中所示，以二维方式规则布置的导体片42被埋入介电绝缘基板41的上部中。层间绝缘膜16形成在导体片42上。用于部分地露出导体片42的通道形成在层间绝缘膜16的预定位置处。连接导体14形成在层间绝缘膜16的相应通道中。
导体平面15形成在层间绝缘膜16上。导体平面15通过连接导体14连接到下层中的导体片42。覆盖膜18形成在导体平面15上。电容元件43形成在导体片42中的相邻导体片之间。
以下参照图6A-6F，说明根据该示例性实施例的EBG结构的制造方法。图6A-6F是每一个都显示根据该示例性实施例的EBG结构的制造方法的制造过程的横截面图。如图6A中所示，锆钛酸铅陶瓷板首先被制备成为介电绝缘基板41。
进一步地，具有与导体片42的形状相对应的开口的抗蚀图案形成在介电绝缘基板41上。在抗蚀剂作为掩模的情况下通过微型鼓风(micro-blast)方法在所述开口处形成空腔。此外，通过溅射将用作籽晶层的Cu(300nm)/Ti(50nm)堆叠膜沉积在整个表面上。然后，通过电解电镀以大于空腔的深度的厚度沉积Cu，从而填充空腔(图6B)。然后，对该表面进行化学机械抛光(CMP)以形成其中导体片42被埋入介电绝缘基板41中的结构(图6C)。
以10μm的厚度将感光聚酰亚胺树脂涂敷到里面埋入导体片42的介电绝缘基板41上作为层间绝缘膜16。然后，通过光刻将用于接触导体片42的通道形成在层间绝缘膜16上(图6D)。然后，通过填充通道获得的连接导体14和形成在上层中的导体平面15被形成为使得通过溅射将用作籽晶层的Cu(300nm)/Ti(50nm)堆叠膜沉积在整个表面上，并然后通过电解电镀以15μm的厚度将Cu沉积在所述表面的平坦部分处(图6E)。最后，在外连接垫留下的情况下使用树脂形成覆盖层(图6F)。
在该示例性实施例中，与薄介电层13相比，使用大块高介电常数材料能够在较高温度下进行充分燃烧。这使得可以将具有高相对介电常数和极好绝缘性能的介电材料填充在导体片42之间的空间中。例如，锆钛酸铅陶瓷具有1000或更大的相对介电常数，并且可以使电容增加树脂的电容的几百倍。
第三示例性实施例
以下参照图7说明根据本发明的第三示例性实施例的EBG结构。图7是显示根据该示例性实施例的EBG结构的横截面图。如图7中所示，在该示例性实施例中，导体片被布置成两层，并且电容元件形成在在垂直方向上相互重叠的导体片之间。
如图7中所示，根据该示例性实施例的EBG结构包括绝缘基板11、第一导体片61、第二导体片62、连接导体63、介电层64、导体平面15、层间绝缘膜16以及覆盖膜18。以二维方式规则布置的导体片61形成在绝缘基板11上。介电层64形成在第一导体片61上。
以二维方式规则布置的第二导体片62形成在介电层64上。第二导体片62被布置成通过介电层64与第一导体片61部分重叠。
第一导体片61和第二导体片62中的每一个都优选地具有堆叠结构的间层，所述间层由选自由Ti、Ta、Cr以及这些元素的氮化物构成的组并从绝缘基板11侧形成的至少一层、和选自由Pt、Pd、Ru以及Ir构成的组并形成在间层的上层侧的至少一层形成。
层间绝缘膜16形成在第二导体片62上。介电层64具有大于另一个层间绝缘膜16的相对介电常数的相对介电常数。层间绝缘膜16和介电层64具有形成在其内的通道，所述通道允许部分地露出第一导体片61。层间绝缘膜16具有形成在其内的通道，所述通道允许部分地露出第二导体片62。用于露出第一导体片61的通道形成在第二导体片62之间。连接导体63分别形成在通道内。导体平面15形成在层间绝缘膜16上。
多个第一导体片61通过形成在层间绝缘膜16和介电层64中的通道内的相应的连接导体63连接到导体平面15。多个第二导体片62也通过形成在层间绝缘膜16中的通道内的相应连接导体63连接到导体平面15。覆盖膜18形成在导体平面15上。
以下参照图8A-8H，说明了根据该示例性实施例的EBG结构的制造方法。图8A-8H是每一个都显示根据该示例性实施例的EBG结构的制造方法的制造过程的横截面图。如图8A中所示，硼硅玻璃基板被制备成为绝缘基板11。通过溅射将形成在上层中的作为间层的Ti(50nm)和作为高熔点导体层的Pt(200nm)堆叠膜依此顺序沉积在绝缘基板11上。然后，以第一导体片61的形状形成抗蚀剂，并且通过离子铣削蚀刻并去除其它部分，从而形成第一导体片61(图8B)。然后，在去除抗蚀剂之后，通过RF溅射方法，在80％Ar和20％O2的溅射气氛中，在600℃的沉积温度下，以100nm的厚度将钛酸钡/锶沉积在整个表面上作为介电层64(图8C)。
进一步地，通过溅射方法将作为间层的TiN(50nm)和作为难熔导体层的Pt(200nm)堆叠在介电层64上，并且通过光刻和湿蚀刻形成第二导体片62(图8D)。接着，以15μm的厚度将感光聚酰亚胺树脂涂敷到第二导体片62上作为层间绝缘膜16。然后，通过光刻在层间绝缘膜16中对用于形成连接导体14的通道进行开口(图8E)。通道在层间绝缘膜16中形成在与第一导体片61和第二导体片62相对应的位置处，从而部分地露出第二导体片62。
随后，使用层间绝缘膜16作为掩模以及使用氢氟酸、硝酸和纯水的混合物对用作介电层64的钛酸钡/锶进行蚀刻，从而也部分地露出导体片61，其中所述层间绝缘膜具有形成在其内的通道(图8F)。
接下来，通过溅射将用作籽晶层的Cu(300nm)/Ti(50nm)堆叠膜沉积在整个表面上，然后通过电解电镀以15μm的厚度将Cu沉积在该表面的平坦部分处，从而形成导体平面15(图8G)。同时，通过镀铜将形成在层间绝缘膜16和介电层64中的通道填满，从而分别形成用于连接第一导体片61与导体平面15和连接第二导体片62与导体平面15的连接导体14。最后，在外连接垫留下的情况下使用树脂形成覆盖层18(图8H)。
在该示例性实施例中，第一导体片61和第二导体片62每一个都用作电容元件65。因此，与第一和第二示例性实施例相比，可以增加电容元件的电极面积，这有利地增加了电容。
进一步地，在该示例性实施例中，不需要用介电层64完全填充第一导体片61与介电层64之间的空间。这允许减小介电层64的厚度。第一导体片61与第二导体片62之间的间隔优选地为1μm或更小。可以通过减小第一导体片61与第二导体片62之间的间隔来进一步增加电容。因此，可以进一步使第一导体片61和第二导体片62中的每一个的面积小型化。
即使在该示例性实施例中当设置在不同层中的导体片形成主电容元件时，也可以以1μm或更小的厚度将高介电常数材料沉积在导体片上。为此，与现有技术的薄片堆叠方法相比较，可以将导体片之间的间隔减小一个数量级或更大的数量级，并且可以增加电容。例如，当具有120相对介电常数和1μm厚度的钛酸锶膜用作介电层时，可以获得大约每平方毫米1nF的电容，所述电容是印刷线路板材料的电容的大约1000倍。
要注意的是，在该示例性实施例中，使用形成为两层的第一导体片61和第二导体片62，但是第一导体片61和第二导体片62可以形成为三层或更多层。在这种情况下，可以重复用于堆叠导体片、金属氧化物和导体片的过程，使得导体片形成为三层或更多层。
在上述示例性实施例中，对于用于形成介电层13、介电绝缘基板41和介电层64的高介电常数材料，可以使用由化学式AB3(A和B是金属元素)表示的例如锆钛酸铅、钛酸锶和钛酸钡的钙钛矿氧化物、由化学式A2B2O7(A和B是金属元素)表示的烧绿石氧化物、诸如SrBi2Ta2O9的双层铁电体、以及含有这些元素作为组分的复合氧化物。通过使用这些材料，在大块陶瓷中可以获得几百到1000或更大的高介电常数，在薄膜状态下可以获得几十到几百的高介电常数。
对于高介电常数材料，也可以使用Mg、Al、Ti、Ta、Hf和Zr的氧化物。这些材料具有大于树脂的相对介电常数的相对介电常数，并且有利地增加电容和每单位面积的电容。理想的是在高温和氧化气氛中形成这些氧化物以获得极好的绝缘特性。
要注意的是这些氧化物不仅可以通过溅射方法形成，而且可以通过CVD方法、溶胶-凝胶法和气浮沉积法形成。也可以在300℃温度或更高温度下并在氧化气氛中通过沉积过程和热处理由这些方法获得高质量绝缘膜。
因此，为了在高温和氧化气氛中实现介电层13和介电层64的薄膜的形成，需要具有高熔点的适当的导体层。在该示例性实施例中，Pt用作高熔点导体层。这是因为Pt在300-600℃的温度范围内是稳定的，300-600℃的温度范围是形成介电层13和类似物所需的温度范围，并且即使在氧化气氛中也不会形成任何具有低介电常数的氧化层。出于相同的原因，不仅可以使用Pd，而且还可以使用Ru和Ir。
要注意的是Pd、Ru和Ir可以在氧化气氛中形成氧化物。然而，这些氧化物是不会降低电容元件的有效电容的导体。对于难熔导电层，也可以预先使用诸如RuO2和IrO2的导电氧化物。对于基板，不仅可以使用玻璃，而且还可以使用诸如蓝宝石、石英以及氧化铝的稳定绝缘材料。
在上述示例性实施例中，用于增加电容以及电感的装置也可以用于控制带隙频率范围。图9是显示其中明确地添加电感元件的EBG结构的实例的立体图。这里，根据第一示例性实施例的EGB结构被示出，其中电感元件被明确地添加到导体平面15。
如图9中所示，开口19靠近导体平面15的连接导体14形成。为线性电感器的电感元件81形成在相应的开口19中。电感元件81连接到导体平面15以及相应的连接导体14。即，导体片12、连接导体14、电感元件81以及导体平面15互相连接。为了获得要求的电感，不仅可以在线性电感器中获得相同的效果，而且也可以在螺旋电感器中获得相同的效果。
电感元件81使表面粗糙，这使得具有小于配线层的厚度的厚度并且表现出极好的绝缘特性的介电层难以形成为上层。然而，在本发明中，在形成介电层13之后形成电感元件81，从而使得对介电层13的形成没有影响。
如上所述，本发明的使用能够使形成在现有技术的印刷线路板上的几平方厘米区域中的EGB结构显著小型化。典型地，可以在1cm2(1cm×1cm)或更小的尺寸中实现小型化。
这有助于将电气装置作为分立部件安装在所需的位置处。例如，根据本发明的EBG结构可以用作专利文献1-4中所述的接线天线的反射器。天线元件设有EBG结构和连接到EBG结构的导体平面的一部分的馈电线。设计天线元件使得天线的使用频率范围落入EBG结构的带隙内能够防止表面波在EBG结构中传播。这使得可以抑制背面处的反射并防止天线特性变差。
还可以通过使用根据本发明的EBG结构形成滤波器部件。以下，参照图10说明使用根据本发明的EBG结构的滤波器部件的结构。图10是显示共模滤波器的结构，所述共模滤波器形成为根据该示例性实施例的芯片部件。图10仅显示包括外部连接端子的共模滤波器的一部分。
如图10中所示，根据该示例性实施例的共模滤波器包括绝缘基板11、导体片12、介电层13、连接导体14、导体平面15、层间绝缘膜16、覆盖膜18以及外部连接端子91和92。在该示例性实施例中，如第一示例性实施例中，导体片12以二维方式规则地布置在绝缘基板11上。进一步地，介电层13、导体平面15、层间绝缘膜16以及覆盖膜18依此顺序堆叠在导体片12上。导体平面15和导体片12通过分别形成在通道内的连接导体14相互连接，所述通道形成在介电层13和层间绝缘膜16中。
覆盖膜18开口以露出导体平面15的一部分。导体平面15的被露出部分用作外部连接端子91和92。外部连接端子91和92根据连接方法优选地进行诸如镀Au的表面处理。因此，可以提高连接可靠性。此外，覆盖膜18保护导体平面15，同时防止在焊接结合期间焊料流出。因此，具有这种EBG结构的共模滤波器被形成为小芯片部件，从而能够进行表面安装。
另外，共模滤波器不仅可以安装在表面上，而且还可以安装在印刷线路板内。图11是显示具有内置元件的基板的结构，其中应用本发明的滤波器部件组装在所述基板中。图11中所示的具有内置元件的基板包括为噪音产生源的装置101、对噪音敏感的装置102、共模滤波器部件103、印刷线路板104、第一接地平面105以及第二接地平面106。这里假定共模滤波器部件103具有在第一示例性实施例中所述的EBG结构。
共模滤波器部件103被埋入印刷线路板104中。印刷线路板104设有第一接地平面105和第二接地平面106。第一接地平面105和第二接地平面106彼此分离。共模滤波器部件103的导体平面15连接到第一接地平面105和第二接地平面106中的每一个，所述第一接地平面105和第二接地平面106为彼此分离的不同平面。
为噪音产生源的装置101和对噪音敏感的装置102安装在印刷线路板104上。为噪音产生源的装置101连接到第一接地平面105，而对噪音敏感的装置102连接到第二接地平面106。
用于如上所述组装共模滤波器部件103的过程可以以与用于组装LSI或芯片部件的过程相同的方式执行。当共模滤波器部件103没有安装在表面上而是内置于基板内时，另一个装置可以安装在表面上。此外，与通过印刷线路板的布线形成装置的情况相比，本发明能够实现小型化。
图12A-12H是每一个都显示具有内置元件的基板的制造方法的制造过程的横截面图，其中应用本发明的滤波器部件组装到该基板中。图12A-12G示出了EBG结构形成在绝缘基板11上，如图2A-2G所示。EBG结构与为刚性基板的绝缘基板11上安装的部分相对应。然后，从后侧对绝缘基板11进行接地或蚀刻以去除可去除部分111，从而减小厚度(图12H)。
当EBG结构的整个厚度被设定为300μm或更小时，该结构可以类似于小芯片部件嵌入印刷电路板中。因此，滤波器部件可以在不需要任何额外的特殊过程的情况下嵌入在印刷线路板104中。绝缘基板11的厚度基于嵌入过程可以进一步地减小。
图13是显示其中通过使用绝缘基板组装有EBG结构的作为插入机构的多芯片模块和系统级封装的示意性视图，所述绝缘基板是平坦的并具有耐热性。要注意的是，在图13中，省略芯片、电源线和类似物之间的线。
如图13中所示，设有为噪音产生源的装置121、对噪音敏感的装置122、EBG结构123、接地线124、绝缘基板125、信号线126、印刷线路板128以及介电层129。EBG结构123制造在绝缘基板125上。具体地，如上所述，导体片12以二维方式规则地布置在绝缘基板125上。介电层129、层间绝缘膜16以及导体平面15顺序地堆叠在导体片12上。导体片12和导体平面15通过连接导体14相互连接。覆盖膜18形成在导体平面15上。
EBG结构123的导体平面15通过连接导体14和导体片12中的每一个的一部分与接地线124连接。覆盖膜18内形成有用于安装为噪音产生源的装置121和对噪音敏感的装置122中的每一个的连接部分130。装置121和装置122安装在连接部分130上。参照图13，装置121和122中的每一个的连接部分中的一个连接到信号线126，而装置121和122中的每一个的连接部分中的另一个连接部分连接到导体平面15。进一步地，后侧覆盖膜127形成在绝缘基板125下方。
用于与印刷线路板128连接的端子形成在后侧覆盖膜127的下部中。这些端子安装在印刷线路板128上，从而构成堆叠式多芯片模块。在其中组装有EBG结构123的多芯片模块中，可以通过应用本发明来使EBG结构小型化。因此，滤波器部件可以靠近为噪音产生源的装置121设置在封装体中。
图14是显示应用本发明并且被进一步形成得较薄以能够有利地内置在基板中并形成为适于内置在柔性基板中的膜状部件的滤波器部件的结构的横截面图。参照图14，EBG结构形成在高耐热聚酰亚胺树脂131上。
图15A-15H是每一个都显示应用本发明的将内置在基板中的薄膜滤波器部件的制造方法的制造过程的横截面图。在将耐热聚酰亚胺树脂涂敷到平坦的并具有耐热性的绝缘基板11上(图15A)之后，导体片12、介电层13、导体平面15和类似物顺序堆叠(图15B-15G)。最后，通过磨削或蚀刻来整个去除为刚性基板的绝缘基板11，从而获得膜状部件，所述膜状部件的底面也被树脂覆盖(图15H)。
如上所述，根据本发明，可以通过使用诸如溅射方法的薄膜成形方法在300℃或更高的高温下，将高介电常数材料直接沉积在平坦的并具有耐热性的绝缘基板上和导体片上。可选地，导体片本身可以埋入高介电常数材料中。因此，不需要通过混合树脂来降低有效介电常数，使得导体片之间的间隙可以填充有具有高有效介电常数的材料。这使得可以增加导体片之间的每单位面积的电容，减小导体片的尺寸，以及降低带隙的频率。进一步地，可以通过薄膜过程使整个结构变薄，并且可以增加每单位面积的电容。因此，即使当需要相同的电容时，也可以使导体片小型化。
已经结合几个实施例说明了本发明，但是本发明不局限于所述实施例。如本领域的技术人员所理解的，在不背离本发明的保护范围的情况下可以以各种方式修改本发明的结构和细节。
本申请基于并主张2008年10月2日提出申请的日本专利申请第2008-256970号的优先权权益，该申请的公开内容通过引用在此全文并入。
工业应用性
本发明可应用于在特定频带内具有带隙的电磁带隙结构、使用该电磁带隙结构的元件、基板、模块、半导体装置及其制造方法。
附图标记列表
11，125    绝缘基板
12，42     导体片
13，64，129介电层
14，63     连接导体
15         导体平面
16         层间绝缘膜
17         电容元件
18         覆盖膜
19         开口
41         介电绝缘基板
43，65     电容元件
51      空腔
61      第一导体片
62      第二导体片
81      电感元件
91，92  外部连接端子
101，121用作噪音产生源的装置
102，122对噪音敏感的装置
103     共模滤波器部件
104，128印刷线路板
105     第一接地平面
106     第二接地平面
111     去除部分
123     EBG结构
124     接地线
126     信号线
127     后侧覆盖膜
130     连接部分
131     高耐热聚酰亚胺树脂

Claims (29)

1.一种电磁带隙结构，包括：
绝缘基板；
多个导体片，所述多个导体片规则地布置在所述绝缘基板上；
介电层，所述介电层形成为填充所述导体片中的相邻导体片之间的空间；
层间绝缘层，所述层间绝缘层形成在所述介电层上；和
导体平面，所述导体平面形成在所述层间绝缘层上，并通过穿过所述层间绝缘层的导体连接到所述导体片中的每一个。
2.根据权利要求1所述的电磁带隙结构，其中：
所述多个导体片包括形成在所述绝缘基板上的第一导体片以及形成在所述第一导体片上方的第二导体片；以及
所述介电层形成在所述第一导体片与所述第二导体片之间。
3.根据权利要求2所述的电磁带隙结构，其中，所述第一导体片与所述第二导体片之间的间隔为1μm或更小。
4.根据权利要求1所述的电磁带隙结构，其中，所述介电层仅堆叠在同一平面中的所述导体片中的相邻导体片之间的空间以及所述导体片的邻近区域中。
5.根据权利要求1-4中任一项所述的电磁带隙结构，其中，所述绝缘基板由选自由玻璃、氧化铝、蓝宝石和石英构成的组的材料制成。
6.根据权利要求1所述的电磁带隙结构，其中：
所述绝缘基板包括所述介电层；以及
所述多个导体片埋入所述绝缘基板中。
7.根据权利要求1-6中任一项所述的电磁带隙结构，其中，所述导体片中的每一个都具有堆叠结构的间层，所述间层由以下所述的层形成：
选自由Ti、Ta、Cr和这些元素的氮化物构成的组并从所述绝缘基板侧形成的至少一层；和
选自由Pt、Pd、Ru和Ir构成的组并形成在所述间层的上层侧的至少一层。
8.根据权利要求1-7中任一项所述的电磁带隙结构，其中，所述介电层主要由Mg、Al、Si、Ti、Ta、Hf和Zr的氧化物中的至少一种构成。
9.根据权利要求1-7中任一项所述的电磁带隙结构，其中，所述介电层主要由包括作为基本结构的复合氧化物的材料构成，所述复合氧化物由化学式ABO3或A2B2O7表示。
10.一种滤波元件，包括：
根据权利要求1-9中任一项所述的电磁带隙结构；和
形成在所述导体平面的一部分上的外部连接端子。
11.一种天线元件，包括：
根据权利要求1-9中任一项所述的电磁带隙结构；和
连接到所述导体平面的一部分的馈电线。
12.一种具有内置元件的基板，包括：
印刷线路板；和
根据权利要求1-9中任一项所述的电磁带隙结构、根据权利要求10所述的滤波元件和根据权利要求11所述的天线元件中的至少一个，其中所述电磁带隙结构被埋入所述印刷线路板中。
13.一种多芯片模块，包括：
根据权利要求12所述的具有内置元件的基板；和
安装在所述具有内置元件的基板上的两个或更多个半导体装置。
14.一种半导体装置，包括：
根据权利要求1-9中任一项所述的电磁带隙结构；和
安装在所述电磁带隙结构中的一个或多个半导体元件。
15.一种多芯片模块，包括：
根据权利要求14所述的半导体装置；
安装在所述半导体装置上的两个或更多个半导体元件；和
端子，所述端子形成在所述半导体元件上，并连接到另一个印刷线路板。
16.一种电磁带隙结构的制造方法，包括以下步骤：
在绝缘基板上规则地形成多个导体片；
形成介电层以填充所述导体片中的相邻导体片之间的空间；
在所述介电层上形成层间绝缘层；以及
在所述层间绝缘层上形成导体平面，所述导体平面连接到所述导体片中的每一个。
17.根据权利要求16所述的电磁带隙结构的制造方法，其中，在形成所述介电层之后，所述介电层的除了形成在同一平面中的所述导体片中的相邻导体片之间的空间中和所述导体片的邻近区域中的部分之外的一部分被去除。
18.根据权利要求16所述的电磁带隙结构的制造方法，其中，在所述介电层的形成步骤中，在所述介电层的除了形成在同一平面中的所述导体片中的相邻导体片之间的空间中和所述导体片的邻近区域中的部分之外的一部分作为掩模的情况下，堆叠所述介电层。
19.根据权利要求16所述的电磁带隙结构的制造方法，包括以下步骤：
形成第一导体片和在所述第一导体片上方的第二导体片作为所述多个导体片；和
在所述第一导体片与所述第二导体片之间形成所述介电层。
20.根据权利要求19所述的电磁带隙结构的制造方法，其中，所述介电层具有1μm或更小的厚度。
21.根据权利要求16所述的电磁带隙结构的制造方法，其中：
所述绝缘基板包括所述介电层；以及
所述多个导体片埋入所述绝缘基板中，从而在所述导体片中的相邻导体片之间形成所述介电层。
22.根据权利要求16-19中任一项所述的电磁带隙结构的制造方法，其中，形成所述导体片的步骤包括以下步骤：
形成间层，所述间层由选自由Ti、Ta、Cr和这些元素的氮化物构成的组并从所述绝缘基板侧形成的至少一层形成；以及
在所述间层的上层侧堆叠选自由Pt、Pd、Ru和Ir构成的组的至少一层。
23.根据权利要求16-22中任一项所述的电磁带隙结构的制造方法，其中，所述介电层主要由Mg、A1、Si、Ti、Ta、Hf和Zr的氧化物和氮化物中的至少一种构成。
24.根据权利要求16-22中任一项所述的电磁带隙结构的制造方法，其中，所述介电层主要由包括作为基本结构的复合氧化物的材料构成，所述复合氧化物由化学式ABO3或A2B2O7表示。
25.根据权利要求16-24中任一项所述的电磁带隙结构，其中，所述介电层通过选自由溅射方法、CVD方法、溶胶-凝胶方法和气浮沉积方法构成的组的方法被沉积。
26.根据权利要求16-25中任一项所述的电磁带隙结构的制造方法，其中，所述绝缘基板由选自由玻璃、氧化铝、蓝宝石和石英构成的组的材料制成。
27.根据权利要求16-26中任一项所述的电磁带隙结构的制造方法，其中，在所述多个导体片、所述介电层、所述层间绝缘层和所述导体平面的堆叠结构形成之后，使所述绝缘基板变薄。
28.根据权利要求16-25中任一项所述的电磁带隙结构的制造方法，其中：
所述绝缘基板是其中将聚酰亚胺树脂涂敷到板状基材的表面上的结构，所述板状基材选自由玻璃、氧化铝、蓝宝石、石英、硅、GaAs、不锈钢、Cu、Ni、W和Mo构成的组；以及
在所述多个导体片、所述介电层、所述层间绝缘层和所述导体平面的堆叠结构形成之后，所述板状基材被去除。
29.一种具有内置元件的基板、多芯片模块或半导体装置的制造方法，包括以下步骤：
通过根据权利要求16-28中任一项所述的制造方法在绝缘基板上形成电磁带隙结构；
使所述绝缘基板变薄或去除所述绝缘基板，使得具有形成在所述绝缘基板上的所述电磁带隙结构的结构具有300μm或更小的总厚度；以及将变薄的结构埋入印刷线路板中。
CN2009801392464A 2008-10-02 2009-10-02 电磁带隙结构、包括电磁带隙结构的元件、基板、模块、半导体装置及其制造方法 Pending CN102171891A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008256970 2008-10-02
JP2008-256970 2008-10-02
PCT/JP2009/005110 WO2010038478A1 (ja) 2008-10-02 2009-10-02 電磁バンドギャップ構造、これを備える素子、基板、モジュール、半導体装置及びこれらの製造方法

Publications (1)

Publication Number Publication Date
CN102171891A true CN102171891A (zh) 2011-08-31

Family

ID=42073256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801392464A Pending CN102171891A (zh) 2008-10-02 2009-10-02 电磁带隙结构、包括电磁带隙结构的元件、基板、模块、半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20110170268A1 (zh)
JP (1) JPWO2010038478A1 (zh)
CN (1) CN102171891A (zh)
WO (1) WO2010038478A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414316A (zh) * 2013-08-07 2013-11-27 华进半导体封装先导技术研发中心有限公司 一种带电源噪声隔离的芯片封装结构
CN111315126A (zh) * 2018-12-12 2020-06-19 伊顿智能动力有限公司 具有集成熔断和消弧的印刷电路板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8411459B2 (en) * 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
CN103296008B (zh) * 2012-02-22 2016-06-01 华进半导体封装先导技术研发中心有限公司 Tsv或tgv转接板，3d封装及其制备方法
JP2015065553A (ja) * 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
US9059490B2 (en) * 2013-10-08 2015-06-16 Blackberry Limited 60 GHz integrated circuit to printed circuit board transitions
JP2015103764A (ja) * 2013-11-28 2015-06-04 株式会社日立製作所 マルチチップモジュール
WO2015167445A2 (en) * 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Antennas with bridged ground planes
JP6273182B2 (ja) * 2014-08-25 2018-01-31 株式会社東芝 電子機器
FR3032556B1 (fr) * 2015-02-11 2017-03-17 Commissariat Energie Atomique Dispositif de transmission rf a reflecteur d'ondes electromagnetiques integre
US12003023B2 (en) * 2019-01-26 2024-06-04 Intel Corporation In-package 3D antenna
US11262966B2 (en) 2019-09-27 2022-03-01 Apple Inc. Electromagnetic band gap structures
CN113015313A (zh) * 2019-12-18 2021-06-22 瑞昱半导体股份有限公司 电磁能隙结构装置
JP7098822B2 (ja) * 2020-07-14 2022-07-11 株式会社フジクラ 無線通信モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552696B1 (en) * 2000-03-29 2003-04-22 Hrl Laboratories, Llc Electronically tunable reflector
US20070120223A1 (en) * 2003-06-09 2007-05-31 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
CN101083256A (zh) * 2006-06-02 2007-12-05 株式会社瑞萨科技 半导体器件
WO2008054324A1 (en) * 2006-11-01 2008-05-08 Agency For Science, Technology And Research Double-stacked ebg structure
US20080129511A1 (en) * 2006-12-05 2008-06-05 The Hong Kong University Of Science And Technology Rfid tag and antenna

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197170A (en) * 1989-11-18 1993-03-30 Murata Manufacturing Co., Ltd. Method of producing an LC composite part and an LC network part
US6262495B1 (en) * 1998-03-30 2001-07-17 The Regents Of The University Of California Circuit and method for eliminating surface currents on metals
US6784361B2 (en) * 2000-09-20 2004-08-31 Bp Corporation North America Inc. Amorphous silicon photovoltaic devices
US6483481B1 (en) * 2000-11-14 2002-11-19 Hrl Laboratories, Llc Textured surface having high electromagnetic impedance in multiple frequency bands
WO2002103846A1 (en) * 2001-06-15 2002-12-27 E-Tenna Corporation Aperture antenna having a high-impedance backing
AU2003295303A1 (en) * 2003-12-30 2005-07-21 Telefonaktiebolaget Lm Ericsson (Publ) Tunable microwave arrangements
JP4550837B2 (ja) * 2004-02-10 2010-09-22 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 調整可能な装置
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7136029B2 (en) * 2004-08-27 2006-11-14 Freescale Semiconductor, Inc. Frequency selective high impedance surface
JP4843611B2 (ja) * 2004-10-01 2011-12-21 デ，ロシェモント，エル．，ピエール セラミックアンテナモジュール及びその製造方法
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
US7209082B2 (en) * 2005-06-30 2007-04-24 Intel Corporation Method and apparatus for a dual band gap wideband interference suppression
US7586444B2 (en) * 2006-12-05 2009-09-08 Delphi Technologies, Inc. High-frequency electromagnetic bandgap device and method for making same
JP2009027017A (ja) * 2007-07-20 2009-02-05 Elpida Memory Inc 絶縁体膜、キャパシタ素子、ｄｒａｍ及び半導体装置
JP2009135797A (ja) * 2007-11-30 2009-06-18 Toshiba Corp アンテナ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552696B1 (en) * 2000-03-29 2003-04-22 Hrl Laboratories, Llc Electronically tunable reflector
US20070120223A1 (en) * 2003-06-09 2007-05-31 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
CN101083256A (zh) * 2006-06-02 2007-12-05 株式会社瑞萨科技 半导体器件
WO2008054324A1 (en) * 2006-11-01 2008-05-08 Agency For Science, Technology And Research Double-stacked ebg structure
US20080129511A1 (en) * 2006-12-05 2008-06-05 The Hong Kong University Of Science And Technology Rfid tag and antenna

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郑秋容，袁乃昌，付云起: "紧凑型电磁带隙结构在短路微带天线中的应用", 《电子与信息学报》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414316A (zh) * 2013-08-07 2013-11-27 华进半导体封装先导技术研发中心有限公司 一种带电源噪声隔离的芯片封装结构
CN103414316B (zh) * 2013-08-07 2016-09-28 华进半导体封装先导技术研发中心有限公司 一种带电源噪声隔离的芯片封装结构
CN111315126A (zh) * 2018-12-12 2020-06-19 伊顿智能动力有限公司 具有集成熔断和消弧的印刷电路板
CN111315126B (zh) * 2018-12-12 2024-06-25 伊顿智能动力有限公司 具有集成熔断和消弧的印刷电路板

Also Published As

Publication number Publication date
JPWO2010038478A1 (ja) 2012-03-01
WO2010038478A1 (ja) 2010-04-08
US20110170268A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
CN102171891A (zh) 电磁带隙结构、包括电磁带隙结构的元件、基板、模块、半导体装置及其制造方法
US20230317591A1 (en) Bonded structures with integrated passive component
US20110012697A1 (en) Electro-magnetic band-gap structure, method for manufacturing the same, filter element and printed circuit board having embedded filter element
US9793340B2 (en) Capacitor structure
CN110867433A (zh) 用于高密度沟槽电容器的薄膜方案
JP5612121B2 (ja) スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
CN1784807A (zh) 同轴波导微结构及其形成方法
CN107689299A (zh) 薄膜陶瓷电容器
US11756989B2 (en) Capacitor integrated structure
CN114946023A (zh) 具有堆叠的金属线的集成电感器
US20130271251A1 (en) Substrate-Less Electronic Component
US7911026B2 (en) Chip carrier with reduced interference signal sensitivity
US20220301968A1 (en) Semiconductor apparatus
US20200091619A1 (en) Planar array antenna and wireless communication module
WO2011077676A1 (ja) 配線部品
JP7062075B2 (ja) モジュール構造及びその製造方法
JP2005136232A (ja) 配線基板
JP2008251850A (ja) 半導体装置および半導体装置の製造方法
WO2023125895A1 (zh) 复合无源元器件及其制备方法
JP2006302992A (ja) 半導体装置の製造方法、及び半導体装置
TW200539354A (en) Low temperature method for metal deposition
CN116419662A (zh) 复合电容及其制备方法
CN117790466A (zh) 包括堆叠结构之间的连接部的半导体器件及其制造方法
TWI223337B (en) Method of gap filling with high density plasma chemical vapor deposition
JP2013197491A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110831