CN110021556A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN110021556A
CN110021556A CN201910427639.0A CN201910427639A CN110021556A CN 110021556 A CN110021556 A CN 110021556A CN 201910427639 A CN201910427639 A CN 201910427639A CN 110021556 A CN110021556 A CN 110021556A
Authority
CN
China
Prior art keywords
metal layer
layer
hole
semiconductor devices
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910427639.0A
Other languages
English (en)
Other versions
CN110021556B (zh
Inventor
胡凯
詹侃
宋锐
李�远
万先进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910427639.0A priority Critical patent/CN110021556B/zh
Publication of CN110021556A publication Critical patent/CN110021556A/zh
Application granted granted Critical
Publication of CN110021556B publication Critical patent/CN110021556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。所述半导体器件的形成方法包括如下步骤：提供一介质层，所述介质层中具有沿垂直于所述介质层的方向贯穿所述介质层的通孔；进行至少一次循环步骤，形成填充层于所述通孔内，所述循环步骤包括：形成第一金属层于所述通孔内壁，所述第一金属层由具有第一尺寸的晶粒构成；形成第二金属层于所述第一金属层表面，所述第二金属层由具有第二尺寸的所述晶粒构成，且所述第一尺寸小于所述第二尺寸，并以所述第二金属层的表面作为进行下一次循环步骤的通孔内壁。本发明在确保填充层填孔性能的同时，减少了所述填充层中的缺陷，有效改善了所述半导体器件的良率。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
在半导体线程制造工艺中，金属(例如钨)作为导线(Trench)和接触通孔(Via)的填充材料具有广泛的应用意义。然而，在现有工艺中，钨填充的致密度较低，导致形成的钨导线或者钨接触插塞的缺陷率较高。
因此，如何改善金属材料的填充效果，改善半导体器件的电性能，提高半导体器件的良率，是目前亟待解决的技术问题。
发明内容
本发明提供一种半导体器件及其形成方法，用于解决现有的半导体器件中金属材料的填充效果较差的问题，以提高半导体器件的良率。
为了解决上述问题，本发明提供了一种半导体器件的形成方法，包括如下步骤：
提供一介质层，所述介质层中具有沿垂直于所述介质层的方向贯穿所述介质层的通孔；
进行至少一次循环步骤，形成填充层于所述通孔内，所述循环步骤包括：
形成第一金属层于所述通孔内壁，所述第一金属层由具有第一尺寸的晶粒构成；
形成第二金属层于所述第一金属层表面，所述第二金属层由具有第二尺寸的所述晶粒构成，且所述第一尺寸小于所述第二尺寸，并以所述第二金属层的表面作为进行下一次循环步骤的通孔内壁。
优选的，形成第二金属层于所述第一金属层表面的具体步骤包括：
形成沿所述通孔的径向方向依次叠置的多层第二金属层于所述第一金属层表面。
优选的，所述循环步骤具体包括：
通入第一还原气体和原料气体至所述通孔内，形成所述第一金属层，所述第一还原气体由若干第一分子聚集形成；
多次通入第二还原气体和所述原料气体至所述通孔内，形成所述第二金属层，所述第二还原气体由若干第二分子聚集形成，且所述第一分子的尺寸小于所述第二分子。
优选的，所述循环步骤具体包括：
依次通入第一还原气体、原料气体至所述通孔内，形成所述第一金属层；
交替通入第二还原气体和所述原料气体至所述通孔内，形成多层所述第二金属层。
优选的，所述原料气体为六氟化钨气体。
优选的，所述第一还原气体为硅烷气体，所述第二还原气体为乙硼烷气体。
优选的，形成沿所述通孔的径向方向依次叠置的多层第二金属层于所述第一金属层表面的具体步骤包括：
形成沿所述通孔的径向方向依次叠置的三层第二金属层于所述第一金属层表面。
优选的，进行多次所述循环步骤，形成沿所述通孔的径向方向交替排列的所述第一金属层与所述第二金属层。
为了解决上述问题，本发明还提供了一种半导体器件，包括：
介质层，所述介质层中具有沿垂直于所述介质层的方向贯穿所述介质层的通孔；
填充层，填充于所述通孔内，包括第一金属层以及覆盖于所述第一金属层表面的第二金属层，所述第一金属层由具有第一尺寸的晶粒构成，所述第二金属层由具有第二尺寸的所述晶粒构成，且所述第一尺寸小于所述第二尺寸。
优选的，所述填充层包括沿所述通孔的径向方向排布的多个堆叠层，每一所述堆叠层包括一层所述第一金属层和覆盖于所述第一金属层表面、且沿所述通孔的径向方向排列的多个第二金属层。
优选的，每一所述堆叠层包括三个所述第二金属层。
优选的，所述晶粒为钨晶粒。
优选的，所述第一金属层包括硅烷源钨金属层，所述第二金属层包括乙硼烷源钨金属层。
本发明提供的半导体器件及其形成方法，采用具有第一尺寸的晶粒生长形成第一金属层、并采用具有第二尺寸的所述晶粒形成第二金属层，且控制所述第一尺寸小于所述第二尺寸，使得形成位于所述通孔内的填充层的平均晶粒尺寸得以减小，得到了更高的形核率，从而在确保填充层填孔性能的同时，提高了所述填充层的致密度，减少了所述填充层中的缺陷，有效改善了所述半导体器件的良率。
附图说明
附图1是本发明具体实施方式中半导体器件的形成方法流程图；
附图2是本发明具体实施方式中填充层的结构示意图；
附图3是本发明具体实施方式中形成的半导体器件的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体器件及其形成方法的具体实施方式做详细说明。
在半导体线程制造工艺中，金属(例如钨)作为导线(Trench)和接触通孔(Via)的填充材料具有广泛的应用意义。在现有的钨线工艺中，具有高深宽比的沟槽和通孔结构内的钨填充通常是采用常压化学气相沉积(Atmospheric Pressure Chemical VaporDeposition，APCVD)的方法，且需要采用较高的反应温度。现有技术中多单独采用乙硼烷作为沉积钨金属的还原气体。然而，乙硼烷具有开口多面体骨架结构，在高温下会发生脱氢反应(即裂解反应)。由于乙硼烷分子的体积较大，在单位面积的介质层表面吸附的乙硼烷分子数较少，后续在与原料气体发生反应的过程中，导致钨的形核点较少，从而使得形成的钨晶核数目较少，由此生长的钨晶粒体积较大。同时，高温下钨晶粒的快速生长也抑制了其他位置的形核，整体表现为形成的钨晶粒较大，最终导致在沟槽或者通孔中形成的钨填充层形貌较差。另外，由于在填充过程中，还原气体和原料气体最先与沟槽或者通孔的顶部接触，这就使得顶部的反应速率最快，具有粗糙形貌的钨填充层会使得沟槽或者通孔的顶部提前闭合，从而阻止了沟槽或者通孔内部化学沉积反应的发生，最终形成具有缝隙或者空洞的钨填充层。钨填充层表面形貌的凹凸不平、以及内部缝隙或者空洞的存在，都会严重影响其导电性能，导致半导体器件良率的降低。
当前为了降低钨填充层中的缺陷，主要采用的方法是：在高温下采用乙硼烷作为还原气体沉积钨金属层之后，再搭配低温的CVD工艺，采用氢气作为还原气体进一步与原料气体反应，从而进一步形成填充通孔的钨金属层。但是，低温CVD反应速率缓慢，使得半导体器件的生产效率降低；而且在乙硼烷还原之后再采用氢气进一步还原原料气体，并不能避免沟槽或者通孔的顶部提前闭合的问题，对金属填充层的形貌改善效果不明显。
为了改善沟槽或者通孔中金属填充层的形貌，提高半导体器件的良率，本具体实施方式提供了一种半导体器件的形成方法，附图1是本发明具体实施方式中半导体器件的形成方法流程图，附图2是本发明具体实施方式中填充层的结构示意图，附图3是本发明具体实施方式中形成的半导体器件的结构示意图。如图1-图3所示，本具体实施方式提供的半导体器件的形成方法，包括如下步骤：
步骤S10，提供一介质层30，所述介质层30中具有沿垂直于所述介质层30的方向贯穿所述介质层的通孔；
进行至少一次循环步骤，形成填充层于所述通孔内，所述循环步骤包括：
步骤S11，形成第一金属层21于所述通孔内壁，所述第一金属层21由具有第一尺寸的晶粒构成；
步骤S12，形成第二金属层22于所述第一金属层21表面，所述第二金属层22由具有第二尺寸的所述晶粒构成，且所述第一尺寸小于所述第二尺寸，并以所述第二金属层22的表面作为进行下一次循环步骤的通孔内壁。
具体来说，所述介质层30中具有沿Y轴方向贯穿所述介质层30的通孔，所述通孔的底部还具有导电层31，所述填充层用于与所述导电层31电连接，以进行半导体器件内部电信号的传输。在所述通孔内形成覆盖所述通孔内壁(包括侧壁和底壁)表面的所述第一金属层21之后，沿所述通孔的径向方向(即图3中的X轴方向)形成覆盖于所述第一金属层21表面的第二金属层22，所述第一金属层21与所述第二金属层22采用同种类型晶粒构成，即所述第一金属层21与所述第二金属层22的金属原子的种类相同。
本具体实施方式由于先于所述通孔内壁表面形成所述第一金属层21，且构成所述第一金属层21的晶粒尺寸小于构成所述第二金属层22的晶粒尺寸，小的晶粒尺寸有助于提高所述第一金属层21的致密度，进而有助于形成较为平坦的表面，从而实现对所述填充层外表面形貌的改善。而且，由于在先形成所述第一金属层21的晶粒尺寸较小，不会导致所述通孔的提前闭合，避免了所述填充层内部出现缝隙或者空洞。同时，采用由较大晶粒尺寸构成的所述第二金属层22覆盖于所述第一金属层21表面，确保了形成的所述填充层对所述通孔的填充性能，也提高了所述半导体器件中通孔的填充效率。
所述第一尺寸与所述第二尺寸可以为所述晶粒的体积或者半径。本具体实施方式中并不限定所述第一尺寸与所述第二尺寸的相对比例关系，本领域技术人员可以根据具体需要进行设置，例如根据所述晶粒的类型，只要能达到最终减小所述填充层中晶粒平均尺寸、改善所述填充层形貌的效果即可。
优选的，形成第二金属层22于所述第一金属层21表面的具体步骤包括：
形成沿所述通孔的径向方向依次叠置的多层第二金属层22于所述第一金属层21表面。
更优选的，形成沿所述通孔的径向方向依次叠置的多层第二金属层22于所述第一金属层21表面的具体步骤包括：
形成沿所述通孔的径向方向依次叠置的三层第二金属层22于所述第一金属层21表面。
其中，形成的所述第一金属层21与所述第二金属层22的相对厚度，本领域技术人员可以根据实际需要进行设置。为了进一步提高所述填充层的整体致密度，从而进一步改善所述填充层的电性能，优选的，所述第一金属层21的厚度大于所述第二金属层，例如所述第一金属层21的厚度为所述第二金属层22厚度的1.5～5倍。
优选的，所述循环步骤具体包括：
通入第一还原气体和原料气体至所述通孔内，形成所述第一金属层21，所述第一还原气体由若干第一分子聚集形成；
多次通入第二还原气体和所述原料气体至所述通孔内，形成所述第二金属层22，所述第二还原气体由若干第二分子聚集形成，且所述第一分子的尺寸小于所述第二分子。
优选的，所述循环步骤具体包括：
依次通入第一还原气体、原料气体至所述通孔内，形成所述第一金属层21；
交替通入第二还原气体和所述原料气体至所述通孔内，形成所述第二金属层22。
优选的，所述原料气体为六氟化钨(WF6)气体。
优选的，所述第一还原气体为硅烷(SiH4)气体，所述第二还原气体为乙硼烷(B2H6)气体。
具体来说，在所述循环步骤的步骤S11中，首先，向所述通孔内通入一预设剂量的硅烷气体，使得构成所述硅烷气体的硅烷分子吸附于所述通孔内壁表面，形成第一形核点。由于所述硅烷分子的体积相对较小(小于所述乙硼烷分子)，因此能够形成较多的第一形核点。然后，向所述通孔内通入一定量的六氟化钨，六氟化钨与硅烷发生化学反应，于所述通孔内壁生成由具有第一尺寸的钨晶粒构成的所述第一金属层21。由于本步骤中的第一形核点较多，生成的钨晶粒较多，因而能够确保形成的所述第一金属层21具有相对光滑的表面。
在所述循环步骤的步骤S12中，首先，进行步骤(a)，即向所述通孔内通入一定剂量的乙硼烷气体，于所述第一金属层21表面形成若干第二形核点；然后，向所述通孔内通入一定剂量的六氟化钨，形成由具有第二尺寸的钨晶粒构成的第二金属层22。之后，进行步骤(b)再次向所述通孔内通入一定剂量的乙硼烷气体，于所述第二金属层21表面形成若干第二形核点；随后，向所述通孔内通入一定剂量的六氟化钨，形成覆盖于上一第二金属层22表面的下一第二金属层22。多次重复步骤(b)，得到沿所述通孔的径向方向依次叠置于所述第一金属层21表面的多个第二金属层22。
此外，本具体实施方式的整个所述循环步骤均可以在高温下进行，硅烷源钨金属层(即所述第一金属层21)具有相对光滑的表面形貌，后续无需再进行低温CVD步骤，从而极大的提高了半导体器件的生产效率。
表1是单独采用乙硼烷作为形核点与同时采用硅烷和乙硼烷作为形核点形成填充层的结果对比表。由表1可见，同时采用硅烷和乙硼烷作为形核点形成填充层在晶核尺寸、缺陷数量方面都有很大的改善，而且有效提高了半导体器件的产率。其中，AFM表示原子力显微镜测得的尺寸，THK表示厚度，WPH表示每小时处理的晶圆数量，bulk(3K)表示生长300纳米的总厚度，cool fill表示所述通孔填充层的填充工艺为低温填充工艺。
表1单独采用乙硼烷作为形核点与同时采用硅烷和乙硼烷作为形核点形成填充层的结果对比表
优选的，进行多次所述循环步骤，形成沿所述通孔的径向方向交替排列的所述第一金属层21与所述第二金属层22。
具体来说，由于步骤S12形成的所述第二金属层22的密度小于步骤S11形成的所述第一金属层21的密度，通过若干所述第一金属层21与所述第二金属层22的周期性交替排列，能够更好的调整所述填充层整体的密度，避免所述填充层内部出现空洞，使得所述填充层整体更加致密，从而进一步改善了金属材料的填充性能。
不仅如此，本具体实施方式还提供了一种半导体器件，本具体实施方式中的半导体器件的结构可参见图3，本具体实施方式提供的半导体器件可以采用如图1所示的方法形成，且所述半导体器件中的填充层的结构可参见图2。如图1-图3所示，本具体实施方式提供的半导体器件包括：
介质层30，所述介质层30中具有沿垂直于所述介质层30的方向贯穿所述介质层的通孔；
填充层，填充于所述通孔内，包括第一金属层21以及覆盖于所述第一金属层21表面的第二金属层22，所述第一金属层21由具有第一尺寸的晶粒构成，所述第二金属层22由具有第二尺寸的所述晶粒构成，且所述第一尺寸小于所述第二尺寸。
优选的，所述填充层包括沿所述通孔的径向方向排布的多个堆叠层，每一所述堆叠层包括一层所述第一金属层21和覆盖于所述第一金属层21表面、且沿所述通孔的径向方向排列的多个第二金属层22。
优选的，每一所述堆叠层包括三个所述第二金属层22。
优选的，所述晶粒为钨晶粒。
优选的，所述第一金属层21包括硅烷源钨金属层，所述第二金属层22包括乙硼烷源钨金属层。
其中，所述第一金属层21与所述第二金属层22的相对厚度关系，本领域技术人员可以根据实际需要进行设置。所述硅烷源钨金属层是指采用硅烷作为还原气体还原原料气体所形成的钨金属层；所述乙硼烷源钨金属层是指采用乙硼烷作为还原气体还原原料气体所形成的钨金属层。
本具体实施方式提供的半导体器件及其形成方法，采用具有第一尺寸的晶粒生长形成第一金属层、并采用具有第二尺寸的所述晶粒形成第二金属层，且控制所述第一尺寸小于所述第二尺寸，使得形成位于所述通孔内的填充层的平均晶粒尺寸得以减小，得到了更高的形核率，从而在确保填充层填孔性能的同时，提高了所述填充层的致密度，减少了所述填充层中的缺陷，有效改善了所述半导体器件的良率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种半导体器件的形成方法，其特征在于，包括如下步骤：
提供一介质层，所述介质层中具有沿垂直于所述介质层的方向贯穿所述介质层的通孔；
进行至少一次循环步骤，形成填充层于所述通孔内，所述循环步骤包括：形成第一金属层于所述通孔内壁，所述第一金属层由具有第一尺寸的晶粒构成；
形成第二金属层于所述第一金属层表面，所述第二金属层由具有第二尺寸的所述晶粒构成，且所述第一尺寸小于所述第二尺寸，并以所述第二金属层的表面作为进行下一次循环步骤的通孔内壁。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第二金属层于所述第一金属层表面的具体步骤包括：
形成沿所述通孔的径向方向依次叠置的多层第二金属层于所述第一金属层表面。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述循环步骤具体包括：
通入第一还原气体和原料气体至所述通孔内，形成所述第一金属层，所述第一还原气体由若干第一分子聚集形成；
多次通入第二还原气体和所述原料气体至所述通孔内，形成所述第二金属层，所述第二还原气体由若干第二分子聚集形成，且所述第一分子的尺寸小于所述第二分子。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述循环步骤具体包括：
依次通入第一还原气体、原料气体至所述通孔内，形成所述第一金属层；
交替通入第二还原气体和所述原料气体至所述通孔内，形成多层所述第二金属层。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述原料气体为六氟化钨气体。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第一还原气体为硅烷气体，所述第二还原气体为乙硼烷气体。
7.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成沿所述通孔的径向方向依次叠置的多层第二金属层于所述第一金属层表面的具体步骤包括：
形成沿所述通孔的径向方向依次叠置的三层第二金属层于所述第一金属层表面。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行多次所述循环步骤，形成沿所述通孔的径向方向交替排列的所述第一金属层与所述第二金属层。
9.一种半导体器件，其特征在于，包括：
介质层，所述介质层中具有沿垂直于所述介质层的方向贯穿所述介质层的通孔；
填充层，填充于所述通孔内，包括第一金属层以及覆盖于所述第一金属层表面的第二金属层，所述第一金属层由具有第一尺寸的晶粒构成，所述第二金属层由具有第二尺寸的所述晶粒构成，且所述第一尺寸小于所述第二尺寸。
10.根据权利要求9所述的半导体器件，其特征在于，所述填充层包括沿所述通孔的径向方向排布的多个堆叠层，每一所述堆叠层包括一层所述第一金属层和覆盖于所述第一金属层表面、且沿所述通孔的径向方向排列的多个第二金属层。
11.根据权利要求10所述的半导体器件，其特征在于，每一所述堆叠层包括三个所述第二金属层。
12.根据权利要求9所述的半导体器件，其特征在于，所述晶粒为钨晶粒。
13.根据权利要求12所述的半导体器件，其特征在于，所述第一金属层包括硅烷源钨金属层，所述第二金属层包括乙硼烷源钨金属层。
CN201910427639.0A 2019-05-22 2019-05-22 半导体器件及其形成方法 Active CN110021556B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910427639.0A CN110021556B (zh) 2019-05-22 2019-05-22 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910427639.0A CN110021556B (zh) 2019-05-22 2019-05-22 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN110021556A true CN110021556A (zh) 2019-07-16
CN110021556B CN110021556B (zh) 2021-07-02

Family

ID=67194232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910427639.0A Active CN110021556B (zh) 2019-05-22 2019-05-22 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN110021556B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053809A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统
CN113053810A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050031786A1 (en) * 2001-05-22 2005-02-10 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US20060128148A1 (en) * 2004-12-09 2006-06-15 Shingo Takahashi Method of manufacturing semiconductor device
CN1909206A (zh) * 2005-08-04 2007-02-07 台湾积体电路制造股份有限公司 半导体元件中内连线结构的制造方法
CN101593723A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 通孔形成方法
CN103035646A (zh) * 2011-09-28 2013-04-10 三星电子株式会社 包括含金属导线的半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050031786A1 (en) * 2001-05-22 2005-02-10 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US20060128148A1 (en) * 2004-12-09 2006-06-15 Shingo Takahashi Method of manufacturing semiconductor device
CN1909206A (zh) * 2005-08-04 2007-02-07 台湾积体电路制造股份有限公司 半导体元件中内连线结构的制造方法
CN101593723A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 通孔形成方法
CN103035646A (zh) * 2011-09-28 2013-04-10 三星电子株式会社 包括含金属导线的半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053809A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统
CN113053810A (zh) * 2021-03-22 2021-06-29 长江存储科技有限责任公司 化学气相沉积方法、三维存储器及制备方法、存储器系统

Also Published As

Publication number Publication date
CN110021556B (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
US11424265B2 (en) Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US10074666B2 (en) Three-dimensional memory device with enhanced mechanical stability semiconductor pedestal and method of making thereof
US9917100B2 (en) Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US10615123B2 (en) Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same
US10741572B2 (en) Three-dimensional memory device having multilayer word lines containing selectively grown cobalt or ruthenium and method of making the same
US9397046B1 (en) Fluorine-free word lines for three-dimensional memory devices
KR101824155B1 (ko) 와이어에 기초한 반도체 장치의 형성 방법
US9646975B2 (en) Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure
US9806089B2 (en) Method of making self-assembling floating gate electrodes for a three-dimensional memory device
US10453854B2 (en) Three-dimensional memory device with thickened word lines in terrace region
US10461163B2 (en) Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
WO2017087670A1 (en) Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
US11171150B2 (en) Three-dimensional memory device containing a channel connection strap and method for making the same
US10916504B2 (en) Three-dimensional memory device including electrically conductive layers with molybdenum-containing liners
US11302714B2 (en) Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
US10756110B1 (en) Method of forming seamless drain-select-level electrodes for a three-dimensional memory device and structures formed by the same
US20220045092A1 (en) Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
CN110021556A (zh) 半导体器件及其形成方法
TW202122615A (zh) 在基板表面上形成多晶鉬膜之方法及包括多晶鉬膜之相關結構
US10658381B1 (en) Memory die having wafer warpage reduction through stress balancing employing rotated three-dimensional memory arrays and method of making the same
CN107968093B (zh) 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法
CN204130534U (zh) 一种非易失性高密度三维半导体存储器件
US11972954B2 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20230057754A1 (en) Microelectronic devices including slot structures, and related memory devices, electronic systems, and methods
US20230223248A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant