CN107452642B - 一种外延结构刻蚀率的检测方法 - Google Patents

Abstract

本发明提供一种外延结构刻蚀率的检测方法，对测试晶片上的测试结构，进入酸液之前的外延结构的相对厚度，以及在酸液中静置一段时间之后外延结构的厚度，该酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液，来获得外延结构在实际生产用酸液中的刻蚀率，通过该刻蚀率，可以检测出酸液对外延结构造成的损失程度，进而，进行起到工艺监控的目的。采用离线的方式对3D NAND存储器中去除氮化硅时，造成外延结构损失进行检测，可以定期进行该检测，及时反馈酸液去除氮化硅层时外延结构受到的影响，有利于提高生产的稳定性和产品的良率。

Description

一种外延结构刻蚀率的检测方法

技术领域

本发明涉及3D存储器及其制造领域，特别涉及一种3D NAND存储器中外延结构刻蚀率的检测方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。在3D NAND的制造工艺中，先在氧化硅和氮化硅交替层叠的叠层中形成沟道孔，而后，在沟道孔底部通过选择性外延生长(Selective Epitaxial Growth)形成外延硅结构，该外延硅结构通常被称作SEG；而后，在沟道孔中形成存储区，之后，将叠层中的氮化硅去除，并置换为金属层。

然而，在去除堆叠层中的氮化硅层时，会造成外延硅结构的损失，影响器件的性能，严重时还会导致堆叠的坍塌，影响器件的良率。目前，并没有一种方法来监控在酸液去除氮化硅层后，外延结构的形貌是否完好，只能在器件制造完成之后的测试和切片中，不能及时反馈酸液去除氮化硅层时外延结构受到的影响，不利于提高生产的稳定性和产品的良率。

发明内容

有鉴于此，本发明的目的在于提供一种外延结构刻蚀率的检测方法，离线检测酸液对外延结构刻蚀率，提高生产的稳定性和产品的良率。

为实现上述目的，本发明有如下技术方案：

一种外延结构刻蚀率的检测方法，包括：

提供测试晶片，所述测试晶片包括衬底及其上的测试结构，所述测试结构包括氧化物的覆盖层、所述覆盖层中暴露所述衬底的通孔以及所述通孔底部的外延结构；

测量外延结构上表面至通孔上表面的第一高度；

将所述测试晶片放置入酸液中并保持预设时间，所述酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液；

测量外延结构上表面至所述通孔上表面的第二高度；

根据所述第二高度和第一高度之差、所述预设时间，获得外延结构的刻蚀率。

可选地，在提供测试晶片中，所述衬底包括多个区域，不同区域上的外延结构具有不同的厚度；测量用的外延结构从不同区域中选取。

可选地，在提供测试晶片中，所述外延结构具有基本相同的厚度。

可选地，用于测量的外延结构位于衬底的不同区域中。

可选地，所述不同区域包括中心区域以及边缘区域。

可选地，利用孔掩膜版，通过刻蚀所述覆盖层形成所述通孔，所述孔掩膜版为3DNAND存储器制造工艺中用于形成沟道孔的掩膜版。

可选地，所述衬底为硅衬底，所述外延结构为外延硅。

可选地，所述生产用酸液为磷酸。

可选地，所述第一高度和第二高度通过OCD测量设备获得。

本发明实施例提供的外延结构刻蚀率的检测方法，对测试晶片上的测试结构，进入酸液之前的外延结构的相对厚度，以及在酸液中静置一段时间之后外延结构的厚度，该酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液，来获得外延结构在实际生产用酸液中的刻蚀率，通过该刻蚀率，可以检测出酸液对外延结构造成的损失程度，进而，进行起到工艺监控的目的。采用离线的方式对3D NAND存储器中去除氮化硅时，造成外延结构损失进行检测，可以定期进行该检测，及时反馈酸液去除氮化硅层时外延结构受到的影响，有利于提高生产的稳定性和产品的良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1-图2示出了现有技术中形成3D NAND存储器过程中存储器的剖面结构示意图；

图3为示出了根据本发明实施例的外延结构刻蚀率的检测方法的流程示意图；

图4(a)-图4(h)示出了形成本发明实施例的外延结构的过程中的剖面结构示意图；

图5-图6示出了根据本发明实施例的外延结构刻蚀率的检测方法的过程中的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术中的描述，在3D NAND存储器的制造工艺中，在去除堆叠层中的氮化硅层时，会造成外延硅结构的损失，影响器件的性能，严重时还会导致堆叠的坍塌，影响器件的良率。而目前也并没有一种方法，来监控在酸液去除氮化硅层后，外延结构的形貌是否完好，只能在器件制造完成之后的测试和切片中，不能及时反馈酸液去除氮化硅层时外延结构受到的影响，不利于提高生产的稳定性和产品的良率。为此，本发明提出了一种离线检测的方式，通过测试结构进行刻蚀率的检测，达到及时反馈酸液去除氮化硅层时外延结构受到的影响的目的。

为了更好地理解本发明，首先对相关的3D NAND存储器的制造工艺进行描述。

具体的，参考图1，在形成3D NAND存储器时，首先，在衬底100上形成氮化硅(SiN)层1101和氧化硅(SiO₂)层1102的堆叠层110。其中，堆叠层的层数根据垂直方向所需形成的存储单元的个数来确定，堆叠层的层数越多，越能提高集成度，堆叠层的层数例如可以为8层、32层、64层等。

而后，在堆叠层110中形成沟道孔(Channel hole)120，该沟道孔120用来形成存储区，在沟道孔的底部需要先通过选择性外延生长(Selective Epitaxial Growth)形成外延硅结构130，该结构130通常被称作SEG，而后在外延硅结构130上形成存储区。该外延硅结构是在衬底上通过选择性外延生长形成的，是衬底的外延层，起到对存储区连接作用，以及对堆叠层起到支撑作用。存储区主要包括电荷捕获层和沟道层，电荷捕获层可以为ONO层，即氧化硅-氮化硅-氧化硅的叠层，沟道层可以为多晶硅层。

之后，通过栅线(gate line)(图未示出)，参考图2所示，将堆叠层110中的氮化硅层1102去除，并去除氮化硅层的区域将被置换为金属层，作为存储器件的控制栅极。

在去除堆叠层中的氮化硅层时，选择对氮化硅和氧化硅的高选择比的酸液，实现去除氮化硅的同时，避免氧化硅的去除，在实际工艺中，通常采用磷酸(H₃PO₄)进行氮化硅的去除。然而，在去除氮化硅的同时，不可避免的会对外延硅结构造成损失，参考图2所示，外延硅结构130形成侧向掏空132，沟道孔底部的外延硅结构对整个堆叠层110起到支撑的作用，侧向掏空132的存在会影响器件的性能，而当侧向掏空132到一定程度时，还会导致堆叠的倒塌，影响器件的形成。

为了及时反馈酸液去除氮化硅层时外延结构受到的影响，参考图3所示，本发明提出了一种外延结构刻蚀率的检测方法，包括：

提供测试晶片，所述测试晶片包括衬底及其上的测试结构，所述测试结构包括氧化物的覆盖层、所述覆盖层中暴露所述衬底的通孔以及所述通孔底部的外延结构；

测量外延结构上表面至通孔上表面的第一高度；

将所述测试晶片放置入酸液中并保持预设时间，所述酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液；

测量外延结构上表面至所述通孔上表面的第二高度；

根据所述第二高度和第一高度之差、所述预设时间，获得外延结构的刻蚀率。

该方法中，对测试晶片上的测试结构，进入酸液之前的外延结构的相对厚度，以及在酸液中静置一段时间之后外延结构的厚度，该酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液，来获得外延结构在实际生产用酸液中的刻蚀率，通过该刻蚀率，可以检测出酸液对外延结构造成的损失程度，进而，进行起到工艺监控的目的。采用离线的方式对3D NAND存储器中去除氮化硅时，造成外延结构损失进行检测，可以定期进行该检测，及时反馈酸液去除氮化硅层时外延结构受到的影响，有利于提高生产的稳定性和产品的良率。

为了更好地理解本发明的技术方案和技术效果，以下将结合流程图以及附图对具体的实施例进行详细的描述。

在步骤S01，提供测试晶片，所述测试晶片包括衬底100及其上的测试结构，所述测试结构包括氧化物的覆盖层110、所述覆盖层110中暴露所述衬底100的通孔130以及所述通孔130底部的外延结构140，参考图4(g)和图4(h)所示。

在本发明实施例中，测试晶片为非量产晶片，该测试芯片主要用于外延结构140的刻蚀率的检测，以便进行工艺的监控。该测试晶片预先制备有外延结构140，该外延结构140形成在通孔130底部，为在衬底100上通过选择性外延生长形成的外延层。

由于3D NAND存储器中去除叠层的氮化硅层工艺时，采用的酸液对氧化物具有高选择性，覆盖层110的材料也为氧化物(oxide)，这样，可以为后续获得外延结构高度时提供平整的基准表面。通孔130暴露衬底100，可以仅暴露衬底100的表面，这样，在生长外延结构时，从通孔130底部的衬底表面进行外延生长。该通孔130也可以过刻蚀部分衬底，参考图4(f)所示，这样，在生长外延结构时，从通孔130底部的衬底的底面及侧面进行外延生长，具有更快的生长速度。

在该测试晶片中，外延结构可以为相同的厚度，参考图4(g)所示，用于测量的外延结构可以是形成在特定区域，也可以是从晶片上不同区域上选取的，不同区域的外延结构的刻蚀速率可能存在差异，通过不同区域的外延结构的选取，可以监控到各个区域的刻蚀情况，便于进行区域相关性的分析，典型地，可以从晶片的中心区域和边缘区域选取外延结构，用于刻蚀速率的检测。

外延结构也可以是多种不同的厚度，在衬底的不同区域上的外延结构具有不同的厚度，参考图4(h)所示，在一个具体的示例中，衬底的第一区域1001上的外延结构140具有第一厚度，衬底的第二区域1002上的外延结构140具有第二厚度，采用不同厚度的外延结构，可以便于对不同工艺的外延结构同时进行检测，也有利于提高检测的精度。

为了便于理解，以下对形成测试结构的实施例进行详细的描述。

首先，提供衬底100，参考图4(a)所示。

在本发明实施例中，衬底200为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底200为硅衬底。

接着，形成氧化物的覆盖层110，参考图4(b)所示。

可以通过CVD(化学气相沉积)或其他合适的沉积方法，淀积该氧化物的覆盖层110，根据具体的需要，选择该覆盖层的厚度，一般地，该覆盖层的厚度可以根据3D NAND器件中的堆叠层的层数和厚度来确定，在一些实施例中，堆叠层的层数为32层，厚度约为2.8um，覆盖层的厚度可以为2.8um；在另一些实施例中，堆叠层的层数为64层，厚度约为4.2um，覆盖层的厚度可以为4.2um。

而后，利用孔掩膜版，通过刻蚀所述覆盖层110形成暴露衬底100的通孔130，参考图4(e)所示。

为了更好地监测实际3D NAND存储器量产晶片的工艺，可以采用3D NAND存储器制造工艺中用于形成沟道孔的掩膜版，也就是实际的量产工艺中形成沟道孔时的掩膜版。这样，可以更好地匹配实际生产工艺，还无需增加额外的工艺开销，降低检测成本。

具体的，在覆盖层110上旋涂光刻胶层120，如图4(c)所示；接着，通过曝光显影等步骤将孔掩膜版上的图案转移到光刻胶层120，获得图案化后的光刻胶层120，如图4(d)所示；而后，进行刻蚀工艺，例如可以采用RIE(反应离子刻蚀)，刻蚀所述覆盖层120，形成暴露衬底的通孔130，可以以衬底100为停止层，也可以过刻蚀部分衬底100，如图4(e)所示；最后，去除光刻胶层120，这样，就形成了通孔130，如图4(f)所示。

而后，在通孔130底部形成外延结构140，参考图4(g)和图4(h)所示。

通过选择性外延生长形成该外延结构，外延结构从衬底生长，具有与衬底相同的晶格和材料，当衬底为硅衬底时，外延结构为外延硅。

在一些实施例中，选择性外延生长之后，在通孔底部形成相同厚度的外延结构140，外延结构的厚度范围可以为160-175nm。参考图4(g)所示，也就是说，在衬底上形成了一种厚度的外延结构，可以理解的是，此处的厚度是指目标厚度，所谓相同是指在制造工艺在制造工艺允许的范围内的基本相同。

在另一些实施例中，选择性外延生长之后，生长了一定厚度的外延结构，而后通过掩膜将一部分区域掩盖，去除其他区域中部分厚度的外延结构，这样，可以形成不同厚度外延结构，参考图4(h)所示。此处仅为示例，根据需要，可以生成更多中厚度的外延结构。

至此就形成了本发明实施例的测试结构。

在步骤S02，测量外延结构140上表面至通孔130上表面的第一高度H1，参考图5所示。

可以理解的是，在获取第一高度H1时，测试晶片可以已经经过必要的清洗步骤。

可以通过OCD(Optical Critical Dimension)测量设备获得该第一高度H1，OCD测量设备是利用光学原理进行尺寸的测量，在本申请中，先获得外延结构相对于通孔上表面的高度。

在测试高度时，选择衬底上的部分外延结构用于刻蚀率的检测，根据经验和具体的需要，可以选择敏感区域的外延结构进行测量，也可以从不同的区域上分别测量一些外延结构，也可以随机选择出一些外延结构。在衬底上不同区域分布有不同厚度的外延结构时，可以从不同的区域分别选取外延结构，进行高度的测量。

在步骤S03，将所述测试晶片放置入酸液中并保持预设时间，所述酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液。

在3D NAND存储器中去除叠层的氮化硅层工艺中，选择对氮化硅和氧化硅的高选择比的酸液，实现去除氮化硅的同时，避免氧化硅的去除，通常采用磷酸(H₃PO₄)进行氮化硅的去除。此时，将测试晶片放入磷酸中一段时间，采用的磷酸的工艺条件与实际的工艺条件相同，在一个具体的示例中，磷酸工艺的条件为：温度为160℃，磷酸的浓度为88.5％，预设的腐蚀时间为60min。放置一段时间之后，外延结构会损失一部分，该时间可以根据需要来设定，可以和实际工艺中的3D NAND存储器中去除叠层的氮化硅层工艺的时间相同或不同。

在步骤S04，测量外延结构140上表面至所述通孔140上表面的第二高度H2，参考图6所示。

可以理解的是，在获取第一高度H1时，测试晶片可以已经经过必要的清洗步骤。此外，此步骤中进行测量的外延结构140是与之前测量的外延结构为同一外延结构，或者与之前测量的外延结构位于相同区域的外延结构。

可以通过OCD(Optical Critical Dimension)测量设备获得该第二高度H2，第二高度H2为相对于通孔表面的相对高度，第二高度H2与第一高度H1之差即为在酸液中外延结构被去除掉的高度。

在步骤S05，根据所述第二高度H2和第一高度H1之差、所述预设时间，获得外延结构的刻蚀率。

第二高度H2与第一高度H1之差即为在酸液中外延结构被去除掉的高度，通过二者之差，以及放置在酸液中的时间，就可以得到外延结构的刻蚀率。获得的刻蚀率的形式不限，该刻蚀率可以为散点值、平均值、方差值等，散点值即每个测量的刻蚀结构对应一个刻蚀率。

获得的刻蚀率可以进一步用于工艺分析，通过数据的分析，可以及时发现工艺是否异常，以便及时进行工艺的调整，有利于提高生产的稳定性和产品的良率。

上述的检测方法可以定期进行，例如可以每天或每几天进行，实现对3D NAND存储器中去除氮化硅工艺的监控。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种外延结构刻蚀率的检测方法，其特征在于，包括：

提供测试晶片，所述测试晶片包括衬底及其上的测试结构，所述测试结构包括氧化物的覆盖层、所述覆盖层中暴露所述衬底的通孔以及所述通孔底部的外延结构，所述覆盖层的厚度根据3D NAND存储器中的堆叠层的层数和厚度确定，且利用孔掩膜版，通过刻蚀所述覆盖层形成所述通孔，所述孔掩膜版为3D NAND存储器制造工艺中用于形成沟道孔的掩膜版；

测量外延结构上表面至通孔上表面的第一高度；

将所述测试晶片放置入酸液中并保持预设时间，所述酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液；

测量外延结构上表面至所述通孔上表面的第二高度；

根据所述第二高度和第一高度之差、所述预设时间，获得外延结构的刻蚀率。

2.根据权利要求1所述的方法，其特征在于，在提供测试晶片中，所述衬底包括多个区域，不同区域上的外延结构具有不同的厚度；测量用的外延结构从不同区域中选取。

3.根据权利要求1所述的方法，其特征在于，在提供测试晶片中，所述外延结构具有基本相同的厚度。

4.根据权利要求3所述的方法，其特征在于，用于测量的外延结构位于衬底的不同区域中。

5.根据权利要求4所述的方法，其特征在于，所述不同区域包括中心区域以及边缘区域。

6.根据权利要求1所述的方法，其特征在于，所述衬底为硅衬底，所述外延结构为外延硅。

7.根据权利要求1-6中任一项所述的方法，其特征在于，所述生产用酸液为磷酸。

8.根据权利要求1-6中任一项所述的方法，其特征在于，所述第一高度和第二高度通过OCD测量设备获得。