CN110783342B - 半导体器件的制作方法 - Google Patents

Abstract

本发明公开了一种半导体器件的制作方法，在器件区形成器件堆叠结构，在非器件区形成参照堆叠结构，在对器件堆叠结构进行刻蚀形成台阶结构过程中，同步对参照堆叠结构进行刻蚀，检测参照堆叠结构中绝缘介质层的厚度，基于参照堆叠结构中绝缘介质层的厚度，可以确定器件堆叠结构的台阶结构中绝缘介质层的厚度，可以在器件堆叠结构上制备台阶结构的过程中，通过参照堆叠结构中绝缘介质层的厚度实时检测台阶结构中露出的绝缘介质层的厚度，便于台阶结构中绝缘介质层厚度的实时监控，可以用于监控不同厚度台阶的工艺偏移量，通过检测参考堆叠结构中绝缘介质层厚度，可以实现器件堆叠结构中台阶又快又好的刻蚀，并及时发现绝缘介质层过刻蚀问题。

Description

半导体器件的制作方法

技术领域

本发明涉及半导体器件工艺技术领域，更具体的说，涉及一种半导体器件的制作方法。

背景技术

随着科学技术的不断发展，越来越多的电子设备应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。存储器是许多电子设备的一个重要器件，随着电子设备功能的越来越强大，其需要存储的数据越来越多，要求存储器的存储容量越来越大。

3D NAND将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统的二维存储器，具有更大的存储容量，是当前存储器领域的一个主要发展方向。

3D NAND在制作过程中，在衬底上形成绝缘介质层的堆叠结构，需要对堆叠结构进行刻蚀形成台阶结构，而随着3D NAND存储量的增大，堆叠结构中绝缘介质层的数量也越来多，绝缘介质层的厚度也越来越薄，在对堆叠结构进行刻蚀形成台阶结构的过程中，会导致出现绝缘介质过刻蚀问题。

发明内容

有鉴于此，本申请提供了一种半导体器件的制作方法，方案如下：

一种半导体器件的制作方法，包括：

提供半导体衬底，所述半导体衬底具有器件区以及非器件区；

在所述器件区形成器件堆叠结构，在所述非器件区形成参照堆叠结构，所述器件堆叠结构以及所述参照堆叠结构具有同步形成的多层交替层叠设置的绝缘介质层；

对所述器件堆叠结构以及所述参照堆叠结构进行同步刻蚀，在所述器件堆叠结构中形成台阶结构，检测所述参照堆叠结构中绝缘介质层的厚度；

基于所述参照堆叠结构中绝缘介质层的厚度，确定所述台阶结构中绝缘介质层的厚度。

优选的，在上述制作方法中，所述半导体衬底为晶圆，具有多个阵列排布的所述器件区，相邻所述器件区之间具有切割沟道，所述非器件区位于所述切割沟道。

优选的，在上述制作方法中，相邻两行所述器件区之间切割沟道的宽度不等于相邻两列所述器件区之间切割沟道的宽度；

形成所述参照堆叠结构的方法包括：

在相邻两行所述器件区之间的切割沟道内以及相邻两列所述器件区之间的切割沟道内均形成所述参照堆叠结构。

优选的，在上述制作方法中，所述参照堆叠结构包括：

第一参照堆叠结构，所述第一参照堆叠结构用于检测所述台阶结构中顶层台阶表面绝缘介质层的厚度；

第二参照堆叠结构，所述第二参照堆叠结构用于检测所述台阶结构中底层台阶表面绝缘介质层的厚度。

优选的，在上述制作方法中，对所述器件堆叠结构以及参照堆叠结构进行同步刻蚀的方法包括：

在对所述器件堆叠结构进行刻蚀形成所述台阶结构的过程中，在所述器件堆叠结构上每形成一层台阶，同步在所述第一参照堆叠结构上对应形成一层台阶，并同步去除所述第二参照堆叠结构对应一层台阶的若干层绝缘介质层。

优选的，在上述制作方法中，在刻蚀形成所述台阶结构之前，还包括：

同步在所述器件堆叠结构、所述第一参照堆叠结构以及所述第二参照堆叠结构表面形成光刻胶层；

保留所述第一参照堆叠结构的光刻胶层作为掩膜，去除所述第二参照堆叠结构表面的光刻胶层，以在所述器件堆叠结构形成台阶时，同步在所述第一参照堆叠结构上形成对应台阶，且同步去除所述第二参照堆叠结构对应一层台阶的若干层绝缘介质层。

优选的，在上述制作方法中，在垂直于所述衬底的方向上，所述第一参照堆叠结构与所述第二参照堆叠结构均为矩形。

优选的，在上述制作方法中，在垂直于所述衬底的方向上，所述第一参照堆叠结构与所述第二参照堆叠结构的尺寸相同，且均为正方形。

优选的，在上述制作方法中，在垂直于所述衬底的方向上，所述矩形的边长不超过100μm。

优选的，在上述制作方法中，确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，包括：

基于所述参照堆叠结构中绝缘介质层的厚度，确定所述器件堆叠结构的台阶结构中，顶层台阶表面的绝缘介质层的厚度以及底层台阶表面的绝缘介质的厚度。

优选的，在上述制作方法中，所述器件堆叠结构的台阶结构中，具有多层台阶，每层台阶具有的绝缘介质层数量相同，每层台阶至少具有一层第一绝缘介质层和至少一层第二绝缘介质层，所述第一绝缘介质层与所述第二绝缘介质层交替层叠设置，每层台阶表面为所述第一绝缘介质层；

确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，包括：

基于所述参照堆叠结构中绝缘介质层的厚度，确定所述器件堆叠结构的台阶结构中，顶层台阶表面的第一绝缘介质层的厚度以及底层台阶表面的第一绝缘介质的厚度。

通过上述描述可知，本发明技术方案提供的半导体器件制作方法中，在半导体衬底的器件区形成器件堆叠结构，在半导体衬底的非器件区形成参照堆叠结构，在对所述器件堆叠结构进行刻蚀形成台阶结构过程中，同步对所述参照堆叠结构进行刻蚀，检测所述参照堆叠结构中绝缘介质层的厚度，基于所述参照堆叠结构中绝缘介质层的厚度，可以确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，从而可以在器件堆叠结构上制备台阶结构的过程中，通过所述参照堆叠结构中绝缘介质层的厚度实时检测台阶结构中露出的绝缘介质层的厚度，便于台阶结构中绝缘介质层厚度的实时监控，可以用于监控不同厚度台阶中绝缘介质层的工艺偏移量，通过检测参考堆叠结构中绝缘介质层厚度，可以实现器件堆叠结构中台阶又快又好的刻蚀，并及时的发现绝缘介质层过刻蚀问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1-图3为在堆叠结构中制作台阶结构出现过刻蚀问题的原理示意图；

图4为本发明实施例提供的一种半导体器件制作方法的流程示意图；

图5为本发明实施例提供的一种半导体衬底的俯视图；

图6-图8为通过第一参照堆叠结构监控器件堆叠结构中顶层台阶的绝缘介质层厚度的原理示意图；

图9-图11为通过第二参照堆叠结构监控器件堆叠结构中底层台阶的绝缘介质层厚度的原理示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

3D NAND主要为垂直沟道外设置水平堆叠金属栅层。3D NAND中，水平堆叠的金属栅层呈台阶结构，以此可使每一层金属栅的台阶面上可单独连通一条垂直金属连线，最后与字线(WL)连通，以实现每一层金属栅层对应存储单元的寻址操作。因此，在3D NAND中，需要在堆叠结构的外围形成台阶结构，以便后续蚀刻接触孔，将控制栅极连出。

通过SS工艺（台阶工艺）在堆叠结构的外围形成台阶结构。为了实现SS工艺高速高质量的发展趋势，需要进行掩膜合并实现多层修剪和多层刻蚀，且需要高速率的修剪和刻蚀。但是，随着3D NAND中堆叠结构层数越来越多，如现有的192层和256层的堆叠结构，堆叠结构中的绝缘介质层的厚度越来越薄，受限于当前工艺精度，无法保证堆叠结构中所有绝缘介质层的厚度的均匀性，如果出现厚度异常的绝缘介质层，在形成台阶过程中，由于多层台阶刻蚀误差的累计，会出现最底部台阶绝缘介质层的过刻蚀，甚至是出现错层问题。

如图1-图3所示，图1-图3为在堆叠结构中制作台阶结构出现过刻蚀问题的原理示意图，堆叠结构由多层第一绝缘介质层11和多层第二绝缘介质层12交替层叠形成，理想情况下，所有第一绝缘介质层11厚度相同，所有多层第二绝缘介质层12厚度相同。

以制备台阶结构中，每层台阶具有一层第一绝缘介质层11和一层第二绝缘介质层12为例进行说明，如图1所示，如果具有一层厚度较薄的第二绝缘介质层121，当形成包括该第二绝缘介质层121的台阶时，由于其相对其他第二绝缘介质层12厚度较薄，如图2所示，当形成包括该第二绝缘介质层121的台阶时，会导致下一层台阶中第二绝缘介质层12过刻蚀，再形成后续各层台阶时，如图2和图3所示，后续各层台阶中上表面第二绝缘介质层12的过刻蚀厚度误差会不断积累，甚至出现错层的问题。

现有技术为解决以上问题，主要依靠理论估算和SEM（扫描电子显微镜）切片验证，样品数少无法完全反映真实情况。而且只能在SS工艺完成后进行抽样检测，无法实时检测SS工艺过程中出现的过刻蚀问题，不能及时发现产品问题。

基于此，本发明实施例提供了一种半导体器件的制作方法，在半导体衬底的器件区形成器件堆叠结构，在半导体衬底的非器件区形成参照堆叠结构，在对所述器件堆叠结构进行刻蚀形成台阶结构过程中，同步对所述参照堆叠结构进行刻蚀，检测所述参照堆叠结构中绝缘介质层的厚度，基于所述参照堆叠结构中绝缘介质层的厚度，可以确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，从而可以在器件堆叠结构上制备台阶结构的过程中，通过所述参照堆叠结构中绝缘介质层的厚度实时检测台阶结构中露出的绝缘介质层的厚度，便于台阶结构中绝缘介质层厚度的实时监控，可以用于监控不同厚度台阶中绝缘介质层的工艺偏移量，通过检测参考堆叠结构中绝缘介质层厚度，可以实现器件堆叠结构中台阶又快又好的刻蚀，并及时的发现绝缘介质层过刻蚀问题。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

参考图4，图4为本发明实施例提供的一种半导体器件制作方法的流程示意图，该制作方法包括：

步骤S11：提供半导体衬底，所述半导体衬底具有器件区以及非器件区。

半导体衬底可以为硅衬底，也可以是其他半导体材料衬底，如锗或是砷化镓等。

步骤S12：在所述器件区形成器件堆叠结构，在所述非器件区形成参照堆叠结构。

其中，所述器件堆叠结构以及所述参照堆叠结构具有同步形成的多层交替层叠设置的绝缘介质层。例如，所述器件堆叠结构以及所述参照堆叠结构均是由第一绝缘介质层和第二绝缘介质层交替层叠构成。可以设置第一绝缘介质层为氮化硅层，第二绝缘介质层为氧化硅层。可以基于实际需求设置绝缘介质层的材料，如第一绝缘介质层需要通过刻蚀工艺去除，以在去除第一绝缘介质层后形成的孔隙内填充导电介质，进而形成栅极层。故作为牺牲层的第一绝缘介质层还可以为多晶硅层。

步骤S13：对所述器件堆叠结构以及所述参照堆叠结构进行同步刻蚀，在所述器件堆叠结构中形成台阶结构，检测所述参照堆叠结构中绝缘介质层的厚度。

所述台阶结构具有多层台阶，在所述器件堆叠结构外围形成台阶结构时，每形成一层台阶，同步在所述参照堆叠结构中形成一层台阶。

步骤S14：基于所述参照堆叠结构中绝缘介质层的厚度，确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度。

由于参照堆叠结构是与器件堆叠结构同步形成的，二者由相同的第一介质层和第二介质层堆叠交替构成，故可以通过参照堆叠结构中绝缘介质层的厚度表征器件堆叠结构中绝缘介质层的厚度。也就是说，通过相同工艺处理后，所述参照堆叠结构中与所述器件堆叠结构中相同的绝缘介质层具有相同的厚度。如是，通过实施检测参照堆叠结构中绝缘介质层的厚度，可以实施监控器件堆叠结构中的绝缘介质层的厚度，可以基于设定的安全阈值，进行过刻蚀预警。例如检测的厚度参数大于安全阈值，表征出现过刻蚀。该安全阈值可以基于产品规格标准设置，本发明实施例不做具体限定。

本发明实施例所述制作方法中，基于所述参照堆叠结构中绝缘介质层的厚度，可以确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，从而可以在制备器件堆叠结构上制备台阶结构的过程中，通过所述参照堆叠结构中绝缘介质层的厚度实时检测台阶结构中露出的绝缘介质层的厚度，便于台阶结构中绝缘介质层厚度的实时监控，可以用于监控不同厚度台阶的工艺偏移量，通过检测参考堆叠结构中绝缘介质层厚度，可以实现器件堆叠结构中台阶又快又好的刻蚀，并及时的发现绝缘介质层过刻蚀问题。

在所述制作方法中，所述器件堆叠结构的台阶结构中，每层台阶具有的绝缘介质层数量相同，每层台阶至少具有一层第一绝缘介质层和至少一层第二绝缘介质层，所述第一绝缘介质层与所述第二绝缘介质层交替层叠设置，每层台阶表面为所述第一绝缘介质层。如可以设置每层台阶具有一层第一绝缘介质层和一层第二绝缘介质层，也可以设置每层台阶具有两层第一绝缘介质层和两层第二绝缘介质层，易知的，每层台阶中第一绝缘层和第二绝缘层的数量是可以根据需求设置的，本发明实施例对此不做具体限定。确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，包括：基于所述参照堆叠结构中绝缘介质层的厚度，确定所述器件堆叠结构的台阶结构中，顶层台阶表面的一绝缘介质层的厚度以及底层台阶表面第一绝缘介质的厚度。

参考图5，图5为本发明实施例提供的一种半导体衬底的俯视图，图5所示半导体衬底20为晶圆，具有多个阵列排布的器件区21，相邻所述器件区21之间具有切割沟道23，所述非器件区位于所述切割沟道23。一个所述器件区21用于形成一个器件堆叠结构22。

相邻两行所述器件区21之间切割沟道23的宽度不等于相邻两列所述器件区21之间切割沟道的宽度。在图5所示方式中，以相邻两行所述器件区21之间切割沟道23的宽度小于相邻两列所述器件区21之间切割沟道的宽度为例进行图示，其他方式中，也可以设置相邻两行所述器件区21之间切割沟道23的宽度大于相邻两列所述器件区21之间切割沟道23的宽度。

当前3D NAND制作工艺中，器件区21为矩形结构，一般为长方形，且由于相邻两行所述器件区21之间切割沟道23的宽度不等于相邻两列所述器件区21之间切割沟道的宽度，因此，在晶圆上形成多个器件堆叠结构22，在器件堆叠结构22外围形成台阶结构时，由于器件堆叠结构22行方向相邻的切割沟道23与列方向上相邻的切割沟道23宽度不一致，故分别于行列切割沟道23相邻的台阶结构的刻蚀速率是不相同的，为了可以分别监测器件堆叠结构22行方向相邻的台阶结构以及列方向上相邻的台阶结构中各自对应的绝缘介质层的厚度，本发明实施例中，设置形成所述参照堆叠结构的方法包括：在相邻两行所述器件区21之间的切割沟道23内以及相邻两列所述器件区21之间的切割沟道23内均形成所述参照堆叠结构24。位于相邻两行所述器件区21之间的切割沟道23内的参照堆叠结构24可以用于监控器件堆叠结构22行方向相邻的台阶结构中绝缘介质层的厚度，位于相邻两列所述器件区21之间的切割沟道23内的参照堆叠结构24可以用于监控器件堆叠结构22列方向相邻的台阶结构中绝缘介质层的厚度。

可以在任意相邻两行器件堆叠结构22之间都设置参照堆叠结构24，也可以仅在部分相邻两行器件堆叠结构22之间设置参照堆叠结构24。同样，可以在任意相邻两列器件堆叠结构22之间都设置参照堆叠结构24，也可以仅在部分相邻两列器件堆叠结构22之间设置参照堆叠结构24。

所述制作方法中，确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，包括：基于所述参照堆叠结构中绝缘介质层的厚度，确定所述器件堆叠结构的台阶结构中，顶层台阶表面绝缘介质层的厚度以及底层台阶表面绝缘介质的厚度。

可选的，设置所述参照堆叠结构包括：第一参照堆叠结构，所述第一参照堆叠结构用于检测所述台阶结构中顶层台阶表面绝缘介质层的厚度；第二参照堆叠结构，所述第二参照堆叠结构用于检测所述台阶结构中底层台阶表面绝缘介质层的厚度。这样，可以分别监测台阶结构中，顶层台阶表面绝缘介质层的厚度以及底层台阶表面绝缘介质层的厚度。

设置至少具有两个第一参照堆叠结构，分别设置在行切割沟道之间与列切割沟道之间，以分别检测列方向相邻的台阶结构中顶层台阶表面绝缘介质层的厚度以及列方向相邻的台阶结构中顶层台阶表面绝缘介质层的厚度。

设置至少具有两个第二参照堆叠结构，分别设置在行切割沟道之间与列切割沟道之间，以分别检测列方向相邻的台阶结构中底层台阶表面绝缘介质层的厚度以及列方向相邻的台阶结构中底层台阶表面绝缘介质层的厚度。

可以设置相邻两行器件堆叠结构22之间的切割沟道23为第一切割沟道，相邻两列器件堆叠结构22之间的切割沟道23为第二切割沟道。至少一所述第一切割沟道具有第一参照堆叠结构，至少一所述第一切割沟道具有第二参照堆叠结构，以监控行方向相邻的台阶结构中顶层绝缘介质层的厚度以及台阶结构中底部台阶表面绝缘介质层的厚度。至少一所述第二切割沟道具有第一参照堆叠结构，至少一所述第二切割沟道具有第二参照堆叠结构，以监控列方向相邻的台阶结构中顶层绝缘介质层的厚度以及台阶结构中底部台阶表面绝缘介质层的厚度。

本发明实施例所述制作方法中，对所述器件堆叠结构以及参照堆叠结构进行同步刻蚀的方法包括：在对所述器件堆叠结构进行刻蚀形成台阶结构的过程中，在所述器件堆叠结构上每形成一个台阶，同步在所述第一参照堆叠结构上对应形成一层台阶，并同步去除所述第二参照堆叠结构对应一层台阶的若干层绝缘介质层。如是，SS工艺完成后，第一参照堆叠结构与器件堆叠结构具有相同的台阶结构，可以用于表征器件堆叠结构中顶部绝缘介质层的厚度，第二参照堆叠结构基于器件堆叠结构中台阶数量去除了多层绝缘介质层，第二参照堆叠结构最终露出的绝缘介质层对应器件堆叠结构的台阶结构中底层台阶表面的绝缘介质层，可以用于表征器件堆叠结构的台阶结构中底层台阶表面绝缘介质层的厚度。

本发明实施例中，形成台阶结构包括对相应堆叠结构进行多次修剪和刻蚀处理。修剪处理是各项同性去除绝缘介质层，纵向刻蚀速度大于横向刻蚀速度，从而使得多层绝缘介质层向内缩减，刻蚀处理是各项异性去除绝缘介质层，主要是纵向刻蚀未被光刻胶遮挡的多层绝缘介质层，从而形成台阶。

本发明实施例所述制作方法中，在刻蚀形成所述器件堆叠结构中的台阶结构之前，还包括：首先，同步在所述器件堆叠结构、所述第一参照堆叠结构以及所述第二参照堆叠结构表面形成光刻胶层；然后，保留所述第一参照堆叠结构的光刻胶层作为掩膜，去除所述第二参照堆叠结构表面的光刻胶层，以在所述器件堆叠结构形成台阶时，同步在所述第一参照堆叠结构上形成对应一个台阶，且同步去除所述第二参照堆叠结构对应一个台阶的至少一层绝缘介质层。其中，可以通过旋涂或是其他工艺形成所述光刻胶层，光刻胶层的厚度可以为1μm -10μm ，如3μm，易知的，光刻胶层的厚度是可以根据需求调整的，不局限于3μm，也可以为5μm，或是8μm等。

一方面，在所述器件堆叠结构中形成台阶结构后，第一参照堆叠结构的顶层绝缘介质层与器件堆叠结构的顶层绝缘介质层经过相同的工艺过程，故可以通过第一参照堆叠结构的顶层绝缘介质层表征器件堆叠结构的顶层绝缘介质层厚度，即通过监控第一参照堆叠结构的顶层绝缘介质层的厚度监控器件堆叠结构的顶层绝缘介质层厚度。另一方面，在所述器件堆叠结构中形成台阶结构后，第二参照堆叠结构的底层台阶表面绝缘介质层与器件堆叠结构的底层台阶表面绝缘介质层经过相同的工艺过程，故可以通过第二参照堆叠结构的底层台阶表面绝缘介质层表征器件堆叠结构的底层台阶表面绝缘介质层度，即通过监控第二参照堆叠结构的底层台阶表面绝缘介质层的厚度监控器件堆叠结构的底层台阶表面绝缘介质层度的厚度。

本发明实施例所述制作方法中，在垂直于所述衬底的方向上，所述第一参照堆叠结构与所述第二参照堆叠结构均为矩形。可选的，在垂直于所述衬底的方向上，所述第一参照堆叠结构与所述第二参照堆叠结构的尺寸相同，且均为正方形。所述第一参照堆叠结构与所述第二参照堆叠结构为尺寸相同的矩形，可以用于分别对应监控器件堆叠结构外围台阶结构中顶层台阶表面绝缘介质层（即器件堆叠结构表面绝缘介质层）的厚度以及底层台阶表面绝缘介质层的厚度。

其中，在垂直于所述衬底的方向上，所述矩形的边长不超过100μm。如可以设置矩形为45μm*45μm。该矩形尺寸适用于目前3D NAND工艺中切割沟道，可以在行间切割沟道以及列间切割沟道形成该尺寸的参照堆叠结构，以检测器件堆叠结构中绝缘介质层厚度。

下面，以两个参照堆叠结构监控器件堆叠结构同一侧台阶结构中绝缘介质层厚度的原理进行说明。

如图6-图8所示，图6-图8为通过第一参照堆叠结构监控器件堆叠结构中顶层台阶的绝缘介质层厚度原理示意图。首先，如图6所示，在第一参照堆叠结构的顶部形成图形化的光刻胶层，厚度可以为3μm，部分光刻胶不曝光，以作为掩膜形成台阶。然后，如图7所示，在器件堆叠结构外围形成台阶结构时，同步在第一参照堆叠结构的四周外围形成台阶结构，以四层台阶，每层台阶以具有四层第一绝缘介质层11和四层第二绝缘介质层12为例进行说明，故需要四次修剪处理和四次刻蚀处理，每次修剪处理为0.7μm，每次刻蚀处理去除8层绝缘介质层，该8层绝缘介质层包括4层第一绝缘介质层和4层第二绝缘介质层。最后，如图8所示，通过后端监控装置检测顶层台阶表面绝缘介质层31的厚度，该绝缘介质层31为一层第一绝缘介质层。

如图9-图11所示，图9-图11为通过第二参照堆叠结构监控器件堆叠结构中底层台阶的绝缘介质层厚度原理示意图。首先，在第一参照堆叠结构顶部形成光刻胶层的同时在第二参照堆叠结构顶部形成光刻胶层，如图9所示，对第二参照堆叠结构表面的光刻胶层进行曝光，去除第二参照堆叠结构表面的光刻胶层，然后如图10所示，在刻蚀器件堆叠结构形成台阶结构时，同步刻蚀第二参照堆叠结构，器件堆叠结构中四层台阶共计去除16层绝缘介质层，故同步去除第二参照堆叠结构中上方16层绝缘介质层，露出上方第17层绝缘介质层32，该第17层绝缘介质层32为对应底层台阶表面的一层第一绝缘介质层11。最后如图11所示，通过后端监控装置检测底层台阶表面绝缘介质层32的厚度。

绝缘介质层的厚度监控可以采用光监控设备，基于不同绝缘介质层材料的光学特性差异性检测膜层厚度，本发明实施例对具有厚度测量设备以及原理不做具体限定。

易知的，所述制作方法中，台阶对应绝缘介质层的层数可以基于需求设定的，不局限于上述两层或是16层的实施例方式。基于台阶层数以及台阶中绝缘介质层的层数，修剪处理以及刻蚀处理对应刻蚀层数可以局域需求设定，本发明对此不走具体限定，如在同步刻蚀时，还可以基于设定的台阶层数以及台阶中绝缘介质层的层数，采用8次修剪处理以及9次刻蚀处理

本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种半导体器件的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有器件区以及非器件区；

在所述器件区形成器件堆叠结构，在所述非器件区形成参照堆叠结构，所述器件堆叠结构以及所述参照堆叠结构具有同步形成的多层交替层叠设置的绝缘介质层；

对所述器件堆叠结构以及所述参照堆叠结构进行同步刻蚀，在所述器件堆叠结构中形成台阶结构，检测所述参照堆叠结构中绝缘介质层的厚度；

基于所述参照堆叠结构中绝缘介质层的厚度，确定所述台阶结构中绝缘介质层的厚度；

所述半导体衬底为晶圆，具有多个阵列排布的所述器件区，相邻所述器件区之间具有切割沟道，所述非器件区位于所述切割沟道；

相邻两行所述器件区之间切割沟道的宽度不等于相邻两列所述器件区之间切割沟道的宽度；

形成所述参照堆叠结构的方法包括：

在相邻两行所述器件区之间的切割沟道内以及相邻两列所述器件区之间的切割沟道内均形成所述参照堆叠结构。

2.根据权利要求1所述的制作方法，其特征在于，所述参照堆叠结构包括：

第一参照堆叠结构，所述第一参照堆叠结构用于检测所述台阶结构中顶层台阶表面绝缘介质层的厚度；

第二参照堆叠结构，所述第二参照堆叠结构用于检测所述台阶结构中底层台阶表面绝缘介质层的厚度。

3.根据权利要求2所述的制作方法，其特征在于，对所述器件堆叠结构以及参照堆叠结构进行同步刻蚀的方法包括：

在对所述器件堆叠结构进行刻蚀形成所述台阶结构的过程中，在所述器件堆叠结构上每形成一层台阶，同步在所述第一参照堆叠结构上对应形成一层台阶，并同步去除所述第二参照堆叠结构对应一层台阶的若干层绝缘介质层。

4.根据权利要求3所述的制作方法，其特征在于，在刻蚀形成所述台阶结构之前，还包括：

同步在所述器件堆叠结构、所述第一参照堆叠结构以及所述第二参照堆叠结构表面形成光刻胶层；

保留所述第一参照堆叠结构的光刻胶层作为掩膜，去除所述第二参照堆叠结构表面的光刻胶层，以在所述器件堆叠结构形成台阶时，同步在所述第一参照堆叠结构上形成对应台阶，且同步去除所述第二参照堆叠结构对应一层台阶的若干层绝缘介质层。

5.根据权利要求2所述的制作方法，其特征在于，在垂直于所述衬底的方向上，所述第一参照堆叠结构与所述第二参照堆叠结构均为矩形。

6.根据权利要求5所述的制作方法，其特征在于，在垂直于所述衬底的方向上，所述第一参照堆叠结构与所述第二参照堆叠结构的尺寸相同，且均为正方形。

7.根据权利要求5所述的制作方法，其特征在于，在垂直于所述衬底的方向上，所述矩形的边长不超过100μm。

8.根据权利要求1-2任一项所述的制作方法，其特征在于，确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，包括：

基于所述参照堆叠结构中绝缘介质层的厚度，确定所述器件堆叠结构的台阶结构中，顶层台阶表面的绝缘介质层的厚度以及底层台阶表面的绝缘介质的厚度。

9.根据权利要求8所述的制作方法，其特征在于，所述器件堆叠结构的台阶结构中，具有多层台阶，每层台阶具有的绝缘介质层数量相同，每层台阶至少具有一层第一绝缘介质层和至少一层第二绝缘介质层，所述第一绝缘介质层与所述第二绝缘介质层交替层叠设置，每层台阶表面为所述第一绝缘介质层；

确定所述器件堆叠结构的台阶结构中绝缘介质层的厚度，包括：

基于所述参照堆叠结构中绝缘介质层的厚度，确定所述器件堆叠结构的台阶结构中，顶层台阶表面的第一绝缘介质层的厚度以及底层台阶表面的第一绝缘介质的厚度。

Images