CN113394127B - 3d存储器桥接结构的关键尺寸的监测方法 - Google Patents

Abstract

本发明公开了一种3D存储器桥接结构的关键尺寸的监测方法。该监测方法包括：在衬底上形成叠层结构和以平面图案分布的多个测量结构；以及采用多次刻蚀步骤，在所述叠层结构中形成第一台阶结构、第二台阶结构，以及连接所述第一台阶结构和所述第二台阶结构的桥接结构；其中，在所述多个刻蚀步骤中，采用所述多个测量结构分别测量所述桥接结构的线宽变化。该监测方法采用平面图案的测量结构测量和表征桥接结构的关键尺寸并通过改进工艺参数对其关键尺寸进行优化，从而提高半导体器件的良率和可靠性。

Description

3D存储器桥接结构的关键尺寸的监测方法

技术领域

本发明涉及半导体制造技术领域，更具体地，涉及一种3D存储器桥接结构的关键尺寸的监测方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D存储器件中，采用水平延伸的桥接结构连接互相隔离的第一台阶结构和第二台阶结构，以减少台阶结构中接触孔数量，其中接触孔用于将3D存储器中的有源区或多个层面的牺牲层连接至3D存储器的上部表面。随着3D存储器特征尺寸的进一步缩小和工艺的限制，桥接结构的关键尺寸(CD，Critical Dimension)难以准确测量，无法根据测量数据改进工艺以调整桥接结构的关键尺寸，导致3D存储器的可靠性和良率变差

期待进一步改进3D存储器桥接结构的关键尺寸的监测方法，从而准确测量桥接结构的关键尺寸并通过改进工艺参数对其关键尺寸进行优化，以提高3D存储器件的可靠性和良率。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器桥接结构的关键尺寸的监测方法，其中形成包括多层桥接单元的桥接结构，同时形成平面图案的测量结构，采用测量结构测量桥接结构的关键尺寸，进一步改进工艺以调整桥接结构的关键尺寸，从而提高半导体器件的良率和可靠性。

根据本发明的实施例，提供一种3D存储器桥接结构的关键尺寸的监测方法，所述监测方法包括：在衬底上形成叠层结构和以平面图案分布的多个测量结构；以及采用多次刻蚀步骤，在所述叠层结构中形成第一台阶结构、第二台阶结构，以及连接所述第一台阶结构和所述第二台阶结构的桥接结构；其中，在所述多个刻蚀步骤中，采用所述多个测量结构分别测量所述桥接结构的线宽变化。

可选地，在所述多次刻蚀步骤中，多次刻蚀所述叠层结构以形成包括多个桥接单元的所述桥接结构。

可选地，所述采用所述多个测量结构分别测量所述桥接结构的线宽变化包括：在所述多个测量结构中的相应一个上形成与所述桥接单元线宽成预定比例的光刻胶掩模，并对所述多个测量结构中的相应一个进行刻蚀，以形成表征所述桥接单元关键尺寸的伪桥接单元。

可选地，所述预定比例为1：1。

可选地，所述3D存储器桥接结构的关键尺寸的监测方法还包括：在所述多次刻蚀步骤之前，采用第一阻挡层遮挡所述多个测量结构中的一组测量结构；以及在所述多次刻蚀步骤的每次刻蚀步骤前，去除所述一组测量结构中的相应一个的第一阻挡层。

可选地，所述3D存储器桥接结构的关键尺寸的监测方法还包括：在所述多次刻蚀步骤前，采用第一阻挡层遮挡所述多个测量结构中一组测量结构的非选择测量结构；以及在所述多次刻蚀步骤的除第一次刻蚀的每次刻蚀步骤前，去除所述一组测量结构中的相应一个的第一阻挡层。

可选地，所述在衬底上形成叠层结构和以平面图案分布的多个测量结构包括：采用与所述叠层结构相同的材料形成以平面图案分布的所述多个测量结构。

可选地，所述桥接结构与所述多个测量结构在垂直于所述衬底方向上的高度相同。

可选地，所述在衬底上形成叠层结构和以平面图案分布的多个测量结构包括：在所述衬底的存储区形成所述叠层结构。

可选地，所述在衬底上形成叠层结构和以平面图案分布的多个测量结构包括：在所述衬底的切割道上形成以平面图案分布的所述多个测量结构。

在上述实施例中，在衬底的不同区域分别形成包括多层桥接单元的桥接结构和平面图案的测量结构。采用测量结构形成的伪桥接单元的线宽表征桥接结构的相应桥接单元的线宽。采用测量结构监控桥接结构的线宽，并根据测得的线宽改进工艺以调整桥接结构的关键尺寸，从而提高半导体器件的良率和可靠性。

可选地，测量结构与形成桥接结构的叠层结构材料、构造相同，以保证在相同的刻蚀工艺下，因材料、构造造成的线宽误差更小，伪桥接单元的线宽能够更好地表征桥接单元的关键尺寸。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出3D存储器的部分结构示意图。

图2a至2c示出不同桥接单元的桥接结构截面图。

图3示出本发明实施例的关键尺寸的监测方法流程图。

图4示出本发明另一实施例的关键尺寸的监测方法流程图。

图5a至5e示出根据本发明实施例的关键尺寸的监测方法不同阶段的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。

在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

图1示出3D存储器的部分结构示意图。3D存储器的叠层结构200包括在衬底(图1中未示出)上交替堆叠的多个层面的牺牲层201a和多个层面的层间绝缘层201b。3D存储器包括第一台阶结构231、第二台阶结构232以及桥接结构210，在Y方向上，台阶结构与桥接结构210之间例如存在开口220。

在本申请中，衬底例如选自半导体衬底。在半导体衬底中例如形成有晶体管的掺杂区。

桥接结构210用于连接互相断开的第一台阶结构231和第二台阶结构232，桥接结构210的牺牲层201a与第一台阶结构231和第二台阶结构232的牺牲层201a连接，在后续工艺中牺牲层201a被替换为栅极导体，则桥接结构210能够为第一台阶结构231和第二台阶结构232提供电连接路径。在形成桥接结构210的过程中，3D存储器的叠层数量不断增加，无法一次刻蚀成型，需要进行多次刻蚀，由于工艺限制，很难保证每次刻蚀形成的桥接单元的线宽相同，从而导致桥接结构210具有不同线宽的多个桥接单元，参见图2a至2c，图2a至2c示出不同桥接单元的桥接结构的截面图。在半导体器件中，在衬底100上形成包括多层桥接单元的桥接结构210。

桥接结构210例如包括依次堆叠的三个桥接单元GW1、GW2和GW3。每个桥接单元可以由交替堆叠的多个层面的牺牲层和多个层面的层间绝缘层组成，例如，桥接单元GW1包括交替堆叠的M1层牺牲层和M1层层间绝缘层，桥接单元GW2包括交替堆叠的M2层牺牲层和M2层层间绝缘层，桥接单元GW3包括交底堆叠的M3层牺牲层和M3层层间绝缘层，M1、M2和M3为自然数。如图2a所示，在桥接结构211中，三个桥接单元GW1、GW2和GW3的线宽依次增大，其中，上部层面桥接单元的线宽稍小于下部层面桥接单元的线宽。在上部层面桥接单元的图案化步骤中，下部层面桥接单元还可以过刻蚀。如图2b所示，在桥接结构212中，桥接单元GW2的一部分过刻蚀至与桥接单元GW1相同的线宽。如图2c所示，在桥接结构231中，桥接单元GW2整体过刻蚀至与桥接单元GW1相同的线宽，桥接单元GW3的一部分过刻蚀至与桥接单元GW1相同的线宽。虽然桥接结构的下部层面桥接单元的一部分可以过刻蚀，但是在桥接结构中仍然存在着不同线宽的多个层面，因而形成台阶结构。

在桥接结构中，不论是否过刻蚀，桥接结构的多个桥接单元中均存在着台阶。上部层面桥接单元的线宽稍小于(实际上，非常接近)下部层面的线宽。在拍摄图像时，采用扫描电子显微镜获得桥接结构的图像。由于桥接结构的台阶散射电子，导致聚焦偏移(focusbias)，因此，在图像中上部层面桥接单元的边缘发白形成白边。尽管在图像中可以观察桥接单元的形貌以判断桥接单元是否有严重缺陷，然而难以分辨多个桥接单元的边缘，因此难以准确测量多个桥接单元的各自线宽。

本发明人注意到，对于包括多层桥接单元的桥接结构而言，只有每个桥接单元的线宽经过准确设计，半导体器件才能获得良好的良率和理想的电性能，例如，减小桥接结构的寄生电容。如上所述，基于现有技术的桥接结构的制造方法，由于多层桥接单元形成的台阶结构的影响难以准确测量各个桥接单元的线宽，无法通过改进工艺参数调整各个桥接单元的关键尺寸，从而影响了半导体器件的良率和电性能的提高。因此，本发明人提出了进一步改进的制造方法以实现桥接结构的桥接单元线宽测量。

应当注意，在本申请所称的关键尺寸是指桥接结构210的各个桥接单元GWn的线宽。

图3示出了本发明实施例的关键尺寸的监测方法流程图。结合图1对其进行简要说明。

步骤S10，在衬底上形成叠层结构200和以平面图案分布的多个测量结构。

步骤S30，采用多次刻蚀步骤，在叠层结构200中形成第一台阶结构231、第二台阶结构232以及连接两者的桥接结构210。

步骤S301，在步骤S30的多次刻蚀步骤中，采用多个测量结构分别测量桥接结构210的线宽变化。

图4示出本发明另一实施例的关键尺寸的监测方法流程图。结合图5a至图5e对图4进行简要说明，为使描述更加清楚，此处略去刻蚀过程中形成第一台阶结构231和第二台阶结构232的叙述，台阶结构例如采用修饰刻蚀法形成，并略去桥接结构210和多个测量结构中交替堆叠的牺牲层以及层间绝缘层。图5a至5e示出根据本发明实施例的关键尺寸的监测方法的不同阶段的截面图。

步骤S10，在衬底100上形成叠层结构200和以平面图案分布的多个测量结构。多个测量结构包括测量结构310至测量结构330。

可选地，在衬底100的存储区形成叠层结构200，在衬底100的切割道形成以平面图案分布的测量结构310至测量结构330。一种可行的实施例中，在形成叠层结构200的同时形成测量结构310至测量结构330。

优选地，测量结构310至测量结构330的结构及材料与叠层结构200相同，以保证在相同的刻蚀工艺下，二者经过刻蚀后的线宽相同。

步骤S32，刻蚀叠层结构200以形成桥接单元GWn。

步骤S33，在多个测量结构中的相应一个上形成与桥接单元GWn线宽成预定比例的光刻胶掩膜，并对多个测量结构中的相应一个进行刻蚀，以形成伪桥接单元。

桥接单元GWn与伪桥接单元的线宽的比例例如为1：1、1：2或者1：5，也可以根据实际情况调整为其它合适的比例。

步骤S34，测量伪桥接单元的线宽，以表征桥接单元GWn的关键尺寸。

步骤S35，判断是否继续刻蚀叠层结构200。若继续刻蚀，则执行步骤S31；若停止刻蚀，则执行步骤S40。

步骤S40，结束当前工艺。

进一步的，本发明实施例的监测方法还包括步骤S20和步骤S31。

步骤S20例如位于步骤S10之后、步骤S32之前，采用第一阻挡层遮挡多个测量结构中的一组测量结构。例如采用光致抗蚀剂掩模420，遮挡测量结构310至330，此处光致抗蚀剂掩模可以替换为硬掩模等可以作为阻挡层的材料。

步骤S31例如位于步骤S20之后、步骤S32之前，在每次刻蚀前，去除一组测量结构中相应一个的第一阻挡层。在对叠层结构200进行第一次刻蚀前，去除测量结构310上表面的第一阻挡层，例如通过溶剂溶解或灰化去除其光致抗蚀剂掩膜，得到如图5a所示的截面图。

在一种可行的实施例中，步骤S20例如位于步骤S10之后、步骤S32之前，采用第一阻挡层遮挡多个测量结构中的一组测量结构的非选择测量结构。例如采用光致抗蚀剂掩模420，遮挡测量结构320和测量结构330，此处光致抗蚀剂掩模可以替换为硬掩模等可以作为阻挡层的材料。

在进行多次刻蚀的第一次刻蚀前，无需执行步骤S31，在多次刻蚀中除第一次刻蚀以外的每一次刻蚀前，执行步骤S31。

接着以对叠层结构200进行三次刻蚀从而形成桥接结构210为例，进一步说明步骤S31至步骤S35。

在步骤S20中，已采用光致抗蚀剂掩模420，遮挡测量结构310至330。

在对叠层结构200进行第一次刻蚀前，去除测量结构310上表面的第一阻挡层，例如通过溶剂溶解或灰化去除其光致抗蚀剂掩膜，得到如图5a所示的截面图。

然后，对叠层结构200进行第一次刻蚀，以形成桥接单元GW1。例如，在叠层结构200的表面形成光致抗蚀剂层，采用光刻工艺对光致抗蚀剂层进行图案化以形成光致抗蚀剂掩膜。并采用刻蚀溶液进行湿法刻蚀，或者采用刻蚀气体进行干法刻蚀。并采用与刻蚀叠层结构200相同线宽的光致抗蚀剂掩膜刻蚀测量结构310，得到与桥接单元GW1具有相同线宽w的伪桥接单元311，其截面图如图5b所示。

在该步骤中形成的伪桥接单元311位于测量结构310的最上层，在测量其线宽时不会受到位于其上和/或位于其下的桥接单元的影响。因此，可以直接在扫描电子显微镜下测量伪桥接单元311的线宽，从而得到桥接单元GW1的关键尺寸。

在对叠层结构200进行第二次刻蚀前，去除测量结构320上表面的光致抗蚀剂掩模420，得到如图5c所示的截面图。

如图5d所示，对叠层结构200进行第二次刻蚀，以形成桥接单元GW2，例如，在叠层结构200的表面形成光致抗蚀剂层，光致抗蚀剂层完全包覆桥接单元GW1，采用光刻工艺对光致抗蚀剂层进行图案化以形成光致抗蚀剂掩膜。采用刻蚀溶液进行湿法刻蚀，或者采用刻蚀气体进行干法刻蚀。并采用与刻蚀叠层结构200相同线宽的光致抗蚀剂掩膜刻蚀测量结构320，得到与桥接单元GW2具有相同线宽的伪桥接单元321。

在该步骤中，由于测量结构310上表面未覆盖阻挡层，因此在刻蚀过程中伪桥接单元311被破坏，例如在刻蚀过程中被部分或全部去除。

该步骤中形成的桥接单元GW2在测量时会受到桥接单元GW1的影响，无法准确测量桥接单元GW2的关键尺寸，而在该步骤中形成的伪桥接单元321位于测量结构320的最上层，在测量其线宽时不会受到位于其上的桥接单元和/或位于其下的桥接单元的影响。因此，可以直接在扫描电子显微镜下测量伪桥接单元321的线宽，从而得到桥接单元GW2的关键尺寸。

在对叠层结构200进行第三次刻蚀前，去除测量结构330上表面的光刻抗蚀剂掩膜420。对叠层结构200进行第三次刻蚀，以形成桥接单元GW3，例如，在叠层结构200的表面形成光致抗蚀剂层，光致抗蚀剂层完全包覆桥接单元GW1和桥接单元GW2，采用光刻工艺对光致抗蚀剂层进行图案化以形成光致抗蚀剂掩膜。采用刻蚀溶液进行湿法刻蚀，或者采用刻蚀气体进行干法刻蚀。并采用与刻蚀叠层结构200相同线宽的光致抗蚀剂掩膜刻蚀测量结构330，得到与桥接单元GW3具有相同线宽的伪桥接单元331，如图5e所示

在该步骤中，由于测量结构310、320上表面未覆盖阻挡层，因此在刻蚀过程中测量结构310、320会受到破坏，例如在刻蚀过程中被去除部分厚度。

该步骤中形成的桥接单元GW3在测量时会受到桥接单元GW1、GW2的影响，无法准确测量桥接单元GW3的关键尺寸，而在该步骤中形成的伪桥接单元331位于测量结构330的最上层，在测量其线宽时不会受到位于其上的桥接单元的影响。因此，可以直接在扫描电子显微镜下测量伪桥接单元331的线宽，从而得到桥接单元GW3的关键尺寸。

位于切割道的测量结构310至测量结构330，在后续工艺中被去除。

经过三次刻蚀后，得到桥接结构210，并通过测量伪桥接单元得到桥接结构210中各个桥接单元的关键尺寸。

在上述实施例中，测量结构的数量与桥接结构的刻蚀次数相同。桥接结构的刻蚀次数可以根据实际情况选择，例如根据叠层结构200的厚度灵活调整，不局限于三次。

可选地，对叠层结构200进行第一次刻蚀后，桥接单元GW1位于叠层结构200的最上层，不会受到位于其上的桥接单元的影响，从而能够直接、准确地测量桥接单元GW1的线宽，无需增加测量结构310，故在一种可行的实施例中，若叠层结构200的刻蚀次数为N(N为大于等于2的整数)，则测量结构的数量为N-1。

在上述实施例中，在衬底的不同区域分别形成包括多层桥接单元的桥接结构和平面图案的测量结构。采用测量结构形成的伪桥接单元的线宽表征桥接结构的相应桥接单元的关键尺寸。采用测量结构监控桥接结构的线宽，并根据测得的线宽改进工艺以优化桥接结构的关键尺寸，从而提高半导体器件的良率和可靠性。在替代的实施例中，半导体器件还包括附加的单层结构或叠层结构的绝缘层。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (10)

1.一种3D存储器桥接结构的关键尺寸的监测方法，所述监测方法包括：

在衬底上形成叠层结构和以平面图案分布的多个测量结构；以及

采用多次刻蚀步骤，在所述叠层结构中形成第一台阶结构、第二台阶结构，以及连接所述第一台阶结构和所述第二台阶结构的桥接结构；

其中，在所述多次刻蚀步骤中，采用所述多个测量结构分别测量所述桥接结构的线宽变化。

2.根据权利要求1所述的3D存储器桥接结构的关键尺寸的监测方法，在所述多次刻蚀步骤中，多次刻蚀所述叠层结构以形成包括多个桥接单元的所述桥接结构。

3.根据权利要求2所述的3D存储器桥接结构的关键尺寸的监测方法，所述采用所述多个测量结构分别测量所述桥接结构的线宽变化包括：

在所述多个测量结构中的相应一个上形成与所述桥接单元线宽成预定比例的光刻胶掩模，并对所述多个测量结构中的相应一个进行刻蚀，以形成表征所述桥接单元关键尺寸的伪桥接单元。

4.根据权利要求3所述3D存储器桥接结构的关键尺寸的监测方法，所述预定比例为1：1。

5.根据权利要求1所述的3D存储器桥接结构的关键尺寸的监测方法，还包括：

在所述多次刻蚀步骤之前，采用第一阻挡层遮挡所述多个测量结构中的一组测量结构；以及

在所述多次刻蚀步骤的每次刻蚀步骤前，去除所述一组测量结构中的相应一个的第一阻挡层。

6.根据权利要求1所述的3D存储器桥接结构的关键尺寸的监测方法，还包括：

在所述多次刻蚀步骤前，采用第一阻挡层遮挡所述多个测量结构中一组测量结构的非选择测量结构；以及

在所述多次刻蚀步骤的除第一次刻蚀的每次刻蚀步骤前，去除所述一组测量结构中的相应一个的第一阻挡层。

7.根据权利要求1所述的3D存储器桥接结构的关键尺寸的监测方法，所述在衬底上形成叠层结构和以平面图案分布的多个测量结构包括：

采用与所述叠层结构相同的材料形成以平面图案分布的所述多个测量结构。

8.根据权利要求1所述的3D存储器桥接结构的关键尺寸的监测方法，所述桥接结构与所述多个测量结构在垂直于所述衬底方向上的高度相同。

9.根据权利要求1所述的3D存储器桥接结构的关键尺寸的监测方法，所述在衬底上形成叠层结构和以平面图案分布的多个测量结构包括：

在所述衬底的存储区形成所述叠层结构。

10.根据权利要求1所述的3D存储器桥接结构的关键尺寸的监测方法，所述在衬底上形成叠层结构和以平面图案分布的多个测量结构包括：

在所述衬底的切割道上形成以平面图案分布的所述多个测量结构。

Images