CN111710680A - 三维存储器、台阶结构的制作方法及三维存储器的制作方法 - Google Patents

三维存储器、台阶结构的制作方法及三维存储器的制作方法 Download PDF

Info

Publication number
CN111710680A
CN111710680A CN202010468530.4A CN202010468530A CN111710680A CN 111710680 A CN111710680 A CN 111710680A CN 202010468530 A CN202010468530 A CN 202010468530A CN 111710680 A CN111710680 A CN 111710680A
Authority
CN
China
Prior art keywords
functional
functional step
partition
core
step structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010468530.4A
Other languages
English (en)
Other versions
CN111710680B (zh
Inventor
张中
张帜
周文犀
夏志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111030792.3A priority Critical patent/CN113889477A/zh
Publication of CN111710680A publication Critical patent/CN111710680A/zh
Application granted granted Critical
Publication of CN111710680B publication Critical patent/CN111710680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种三维存储器、台阶结构的制作方法及三维存储器的制作方法，在三维存储器中，通过位于叠层结构中且将叠层结构划分为第一核心结构、第二核心结构和桥接结构的功能台阶结构设计，实现了功能台阶结构对两侧存储单元区块的双边驱动，降低了驱动存储单元区块时的电阻，明显改善了驱动时延问题；将功能台阶结构设计为相互错开的第一台阶结构与第二台阶结构，使得功能台阶结构化整为零，减小了整个功能台阶结构的体积，降低了功能台阶结构对第一核心结构及第二核心结构的应力影响，提高了结构稳定性；将功能台阶结构设计为相互错开的第一台阶结构与第二台阶结构，还能进行同步修剪刻蚀，减少了掩膜的数量和分步修剪刻蚀的次数。

Description

三维存储器、台阶结构的制作方法及三维存储器的制作方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种三维存储器、台阶结构的制作方法及三维存储器的制作方法。
背景技术
三维存储器是一种堆叠数据单元的技术，目前已可实现32层以上、甚至64层数据单元的堆叠，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。
但是，在目前的三维存储器中，每个存储单元区块的驱动均为单边驱动，驱动有一定时延；同时，随着存储结构层数的增加，每一层数据单元的厚度越来越薄，使得其电阻急剧增强，造成了由电阻电容效应引起的驱动时延(RC delay)。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种新的功能台阶结构，用于解决上述技术问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器，包括：
叠层结构，包括交替堆叠的介质层和栅极层；
功能台阶结构，位于所述叠层结构中，并将所述叠层结构划分为第一核心结构、第二核心结构和桥接结构，在所述叠层结构的堆叠平面内，所述第一核心结构、第二核心结构沿第一方向排列，所述桥接结构在垂直于所述第一方向的第二方向上位于所述功能台阶结构的一侧，所述第一核心结构和所述第二核心结构通过所述桥接结构连接；
穿过所述第一核心结构、第二核心结构和桥接结构的存储串；
所述功能台阶结构包括由所述栅极层和介质层构成的第一台阶结构和第二台阶结构，所述第一台阶结构与所述第二台阶结构沿所述第一方向排列；
所述第一台阶结构所在的栅极层、所述第二台阶结构所在的栅极层用于接收电信号。
可选地，所述三维存储器还包括：
第一导电插塞，与所述第一台阶结构的栅极层电连接；
第二导电插塞，与所述第二台阶结构的栅极层电连接。
可选地，所述叠层结构还包括位于边缘的虚拟台阶区，所述三维存储器还包括由所述栅极层和所述介质层构成的虚拟台阶结构，所述虚拟台阶结构设置在所述叠层结构的虚拟台阶区中。
可选地，所述第一台阶结构与所述第二台阶结构分别包括若干沿所述第一方向延伸的第一台阶，每级所述第一台阶的顶面暴露出所述栅极层；在所述叠层结构的堆叠方向上，所述第一台阶结构与所述第二台阶结构中的同一级所述第一台阶的顶面存在高度差。
可选地，所述第一台阶结构与所述第二台阶结构还分别包括若干沿所述第二方向延伸的第二台阶。
可选地，所述功能台阶结构的数量为多个，多个所述功能台阶结构沿所述第二方向依次排列；所述三维存储器还包括：穿过所述叠层结构并沿所述第一方向延伸的若干栅线分隔结构，所述若干栅线分隔结构沿所述第二方向间隔排列，并将多个所述功能台阶结构分隔开。
同时，为实现上述目的及其他相关目的，本发明还提供一种台阶结构的制作方法，用于制作三维存储器中的功能台阶结构，包括：
提供衬底；
在所述衬底上形成叠层结构，所述叠层结构由多个复合层堆叠而成，所述叠层结构包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区；
对所述叠层结构的功能台阶区进行划分，形成多个在第二方向上间隔排列的功能台阶分区；
对所述叠层结构的多个功能台阶分区分别进行修剪刻蚀，在每个所述功能台阶分区中各形成一个所述功能台阶结构；
其中，在所述叠层结构的堆叠平面内，所述第二方向垂直于所述第一方向。
可选地，每层所述复合层包括一层介质层和一层位于所述介质层上的栅极层，通过修剪刻蚀在所述功能台阶分区中形成所述功能台阶结构的步骤包括：
沿着所述第一方向，将所述功能台阶分区划分为第一功能台阶子分区和第二功能台阶子分区，刻蚀去除所述第二功能台阶子分区中最顶层的所述复合层；
利用多个掩膜组同时对所述第一功能台阶子分区和第二功能台阶子分区进行修剪刻蚀，每次刻蚀同时去除所述第一功能台阶子分区部分区域和所述第二功能台阶子分区部分区域中的两层所述复合层，在所述第一功能台阶子分区钟形成第一台阶结构，在所述第二功能台阶子分区中形成第二台阶结构；
其中，每个所述掩膜组包括多个掩膜，且每个所述掩膜组中的多个掩膜依次在所述第一方向和所述第二方向上向所述叠层结构的中间逐渐收缩。
可选地，所述第一台阶结构与所述第二台阶结构分别包括若干沿所述第一方向延伸的第一台阶，每级所述第一台阶的顶面暴露出所述栅极层；在所述叠层结构的堆叠方向上，所述第一台阶结构与所述第二台阶结构中的同一级所述第一台阶的顶面存在一层所述复合层的高度差。
此外，实现上述目的及其他相关目的，本发明还提供一种三维存储器的制作方法，包括：
提供衬底；
在所述衬底上形成叠层结构，所述叠层结构由多个复合层堆叠而成，所述叠层结构包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区；
对所述叠层结构的功能台阶区进行划分，形成多个在第二方向上间隔排列的功能台阶分区；
对所述叠层结构的多个功能台阶分区分别进行修剪刻蚀，在每个所述功能台阶分区中各形成一个功能台阶结构，所述功能台阶结构包括若干沿所述第一方向延伸的第一台阶；
在所述叠层结构中形成若干穿过所述叠层结构沿所述第一方向延伸的栅线分隔结构，对所述叠层结构进行分割；
在所述叠层结构的第一核心区、第二核心区及功能台阶区中除开所述功能台阶分区之外的区域中形成存储串，得到存储阵列结构；
形成导电插塞，所述导电插塞与所述第一台阶的顶面电连接；
其中，在所述叠层结构的堆叠平面内，所述第二方向垂直于所述第一方向。
可选地，每层所述复合层包括介质层和位于所述介质层上的栅极层，在所述功能台阶分区中形成所述功能台阶结构的步骤包括：
沿着所述第一方向，将所述功能台阶分区划分为第一功能台阶子分区和第二功能台阶子分区，刻蚀去除所述第二功能台阶子分区中最顶层的所述复合层；
利用多个掩膜组同时对所述第一功能台阶子分区和第二功能台阶子分区进行修剪刻蚀，每次刻蚀同时去除所述第一功能台阶子分区部分区域和所述第二功能台阶子分区部分区域中的两层所述复合层，在所述第一功能台阶子分区钟形成第一台阶结构，在所述第二功能台阶子分区中形成第二台阶结构；
其中，每个所述掩膜组包括多个掩膜，且每个所述掩膜组中的多个掩膜依次在所述第一方向和所述第二方向上向所述叠层结构的中间逐渐收缩。
可选地，所述第一台阶结构与所述第二台阶结构分别包括若干所述第一台阶，每级所述第一台阶的顶面暴露出所述栅极层，形成所述导电插塞的步骤包括：
形成第一导电插塞，所述第一导电插塞与所述第一台阶结构中第一台阶顶面暴露出的栅极层电连接；
形成第二导电插塞，所述第二导电插塞与所述第二台阶结构中第一台阶顶面暴露出的栅极层电连接。
如上所述，本发明的三维存储器，具有以下有益效果：
通过位于叠层结构中且将叠层结构划分为第一核心结构、第二核心结构和桥接结构的功能台阶结构设计，实现了功能台阶结构对两侧第一核心结构和第二核心结构的双边驱动，有效降低了后续通过功能台阶结构驱动第一核心结构和第二核心结构中的存储单元区块时的电阻，明显改善了驱动时延问题；此外，功能台阶结构包括沿第一方向排列的第一台阶结构与第二台阶结构，将功能台阶结构化整为零，减小了整个功能台阶结构的体积，降低了功能台阶结构对第一核心结构及第二核心结构的应力影响，提高了结构稳定性。
附图说明
图1显示为现有技术中三维存储器的局部俯视图。
图2显示为本发明一实施例中三维存储器的局部俯视图。
图3显示为本发明一实施例中三维存储器的局部俯视图。
图4显示为本发明一实施例中台阶结构的主视图。
图5显示为本发明一实施例中台阶结构的轴测图。
图7显示为本发明一实施例中台阶结构的刻蚀时的掩膜俯视图。
图6、8-13显示为本发明一实施例中台阶结构的工艺流程图。
图14显示为本发明一实施例中三维存储器的制造方法的步骤示意图。
附图标记说明
1 衬底
101～104 存储阵列结构
21 介质层
22 栅极层
231、232、233、234、201、201' 功能台阶结构
202 第一核心结构
203 第二核心结构
204 桥接结构
2011 第一台阶结构
2012 第二台阶结构
201a 第一台阶
201b 第二台阶
A1 第一核心区
A2 第二核心区
B 功能台阶区
B1、B2、B3、B4、Bm、Bi 台阶分区
Bi1 第一功能台阶子分区
Bi2 第二功能台阶子分区
Block 存储单元区块
M1～M6 掩膜
具体实施方式
发明人研究发现，存储单元区块(Block)在单边驱动时，从存储单元区块的一边到另一边的距离较长，有一定时延，如图1所示，存储阵列结构101和102中的多个存储单元区块在X方向均为单边驱动，即从存储阵列结构一侧的台阶结构进行驱动控制，图1中的功能台阶结构231、232对存储阵列结构101进行单边驱动，图1中的功能台阶结构233、234对存储阵列结构102进行单边驱动；同时，随着存储阵列层数的叠加，存储单元区块中每一层数据单元的厚度越来越薄，使得其电阻急剧增强，造成了电阻电容效应引起的驱动时延(RCdelay)。
基于此，本发明提出一种新的三维存储器结构设计方案，将用于后续驱动存储阵列结构中存储单元区块的功能台阶结构设置在存储阵列结构的中间，从存储阵列结构的中间往两边驱动，根据电阻的定义公式可知，驱动存储单元区块时的电阻降低为不到单边驱动时的一半，明显改善了驱动时延问题。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
如图2-5所示，本发明提供一种三维存储器，其包括：
衬底1；
叠层结构2，设置在衬底1上，包括交替堆叠的介质层21和栅极层22；
功能台阶结构201，位于叠层结构2中，并将叠层结构2划分为第一核心结构202、第二核心结构203和桥接结构204，在叠层结构2的堆叠平面(即XY平面)内，第一核心结构202、第二核心结构203沿第一方向(即X轴方向)排列，桥接结构204在垂直于第一方向的第二方向(即Y轴方向)上位于功能台阶结构201的一侧，第一核心结构202和第二核心结构203通过桥接结构204连接；
穿过第一核心结构202、第二核心结构203和桥接结构204的存储串(图中未示出)；
功能台阶结构201包括由介质层21和栅极层22构成的第一台阶结构2011和第二台阶结构2012，第一台阶结构2011与第二台阶结构2012沿第一方向排列；
第一台阶结构2011所在的栅极层22、第二台阶结构2012所在的栅极层22用于接收电信号。
详细地，如图3及图5所示，功能台阶结构201的数量为多个，多个功能台阶结构201沿第二方向依次排列，每个功能台阶结构201沿第二方向的两侧分别设有一个桥接结构204，桥接结构204分别与第一核心结构202和第二核心结构203连接。
详细地，如图4-图5所示，每个功能台阶结构201包括沿第一方向间隔排列的第一台阶结构2011与第二台阶结构2012，第一台阶结构2011与第二台阶结构2012分别包括若干沿第一方向延伸的第一台阶201a，每级第一台阶201a的顶面暴露出栅极层22；在叠层结构2的堆叠方向(即Z轴方向)上，第一台阶结构2011与第二台阶结构2012中的同一级第一台阶201a的顶面存在高度差。
可选地，如图5所示，第一台阶结构2011与第二台阶结构2012还分别包括若干沿第二方向延伸的第二台阶201b。
详细地，穿过第一核心结构202、第二核心结构203和桥接结构204的存储串与对应层叠设置的介质层21和栅极层22形成了存储阵列结构；所述三维存储器还包括穿过叠层结构2并沿第一方向延伸的若干栅线分隔结构(图中未示出)，若干栅线分隔结构沿第二方向间隔排列，将存储阵列结构划分为如图5所示的多个存储单元区块(Block)，同时将多个功能台阶结构201分隔开。
详细地，所述三维存储器还包括：
第一导电插塞(图中未示出)，与第一台阶结构2011中第一台阶201a的顶面暴露出的栅极层22电连接；
第二导电插塞(图中未示出)，与第二台阶结构2012中第一台阶201a的顶面暴露出的栅极层22电连接。
其中，第一导电插塞与第二导电插塞用于接收电信号，以实现外界驱动控制信号对存储阵列结构的驱动控制。
详细地，所述三维存储器包括多个叠层结构2，即包括多个存储阵列结构，如2、4、6、8个等；可选地，如图2所示，所述三维存储器包括两个存储阵列结构，即存储阵列结构103和104，存储阵列结构103和104相互独立，功能台阶结构201对存储阵列结构103进行双边驱动，功能台阶结构201'对存储阵列结构104进行双边驱动。
详细地，在叠层结构2的堆栈平面内，叠层结构2还包括位于边缘的虚拟功能台阶区(图中未示出)，所述三维存储器还包括由介质层21和栅极层22构成的虚拟台阶结构，虚拟台阶结构设置在虚拟功能台阶区中，即虚拟台阶结构设置在衬底1上且沿着存储阵列结构103或104的四周边缘设置，对存储阵列结构103和104进行物理隔绝。
可选地，如图2所示，由于将功能台阶结构201设置在存储阵列结构103(沿第一方向)的中间，挤压占用了存储阵列结构103的面积，进而增大了三维存储器的面积，可将虚拟台阶结构中的台阶设计得非常陡峭以减小整个三维存储器的占用面积。
同时，本发明还提供一种台阶结构的制作方法，用于制作如图3-图5所示的功能台阶结构201，如图3-图13所示，其包括步骤：
S1、提供衬底1；
S2、在衬底1上形成叠层结构2，叠层结构2由多个复合层堆叠而成，叠层结构2包括沿第一方向(即X轴方向)依次排布的第一核心区A1、功能台阶区B和第二核心区A2；
S3、对叠层结构2的功能台阶区B进行划分，形成多个在第二方向上间隔排列的功能台阶分区B1、B2、B3、B4、…及Bm(m为大于等于2的整数)；
S4、对叠层结构2的多个功能台阶分区B1、B2、B3、B4、…及Bm分别进行修剪刻蚀，在每个功能台阶分区Bi(i取1～m的整数)中各形成一个功能台阶结构201。
详细地，在步骤S1中，衬底1可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等，可依据器件的实际需求选择合适的半导体材料，在此不作限定。
详细地，在步骤S2中，如图6所示，在衬底1上形成叠层结构2的步骤S2包括：
在衬底1上交替形成多层介质层21和栅极层22，一层介质层21和一层栅极层22构成一层复合层，即叠层结构2由多层堆栈设置的复合层组成。
其中，介质层21和栅极层22的层数可视情况灵活选择设计；介质层21可以是氧化硅、氮氧化硅等材质，栅极层22可以是钽、钨等材质。
同时，在步骤S2中，如图6所示，沿着第一方向，将叠层结构2划分为依次排列的第一核心区A1、功能台阶区B和第二核心区A2。
详细地，在步骤S3中，在功能台阶区B中先形成阻挡层，后选择刻蚀阻挡层，对叠层结构2的功能台阶区B进行划分，如图3所示，形成多个在第二方向上间隔排列的功能台阶分区B1、B2、B3、B4、…及Bm。
更详细地，如图3及图5所示，功能台阶分区B1、B2、B3、B4、…及Bm将叠层结构2划分为第一核心结构202、第二核心结构203和桥接结构204，其中，桥接结构204上的阻挡层被保留，功能台阶分区Bi上的阻挡层被刻蚀去除；桥接结构204分别与叠层结构2的第一核心区A1与第二核心区A2连接，即桥接结构204分别与第一核心结构202与第二核心结构203连接，相邻两个功能台阶分区被一个桥接结构204隔开。
详细地，通过修剪刻蚀在功能台阶分区Bi中形成功能台阶结构201的步骤S4包括：
S41、沿着第一方向，将功能台阶分区Bi划分为第一功能台阶子分区Bi1和第二功能台阶子分区Bi2，刻蚀去除第二功能台阶子分区Bi2中最顶层的复合层；
S42、利用多个掩膜组同时对第一功能台阶子分区Bi1和第二功能台阶子分区Bi2进行分步修剪刻蚀，每次刻蚀同时去除第一功能台阶子分区Bi1部分区域和第二功能台阶子分区Bi2部分区域中的两层复合层，在第一功能台阶子分区Bi1中形成第一台阶结构2011，在第二功能台阶子分区Bi2中形成第二台阶结构2012。
更详细地，在步骤S41中，进一步将功能台阶分区Bi划分为第一功能台阶子分区Bi1和第二功能台阶子分区Bi2；同时，利用掩膜M1进行第一次刻蚀，如图7及图8所示，去除第二功能台阶子分区Bi2中最上层的复合层，即去除第二功能台阶子分区Bi2中最上层的介质层21和栅极层22，对应刻蚀范围可参见图7所示的第一掩膜M1。这样，使得第一功能台阶子分区Bi1和第二功能台阶子分区Bi2中的叠层结构2相差一层复合层，便于后续同步刻蚀第一功能台阶子分区Bi1和第二功能台阶子分区Bi2后得到错开的、非对称设置的两个独立台阶结构，即如图4及图5所示的第一台阶结构2011和第二台阶结构2012。
更详细地，在步骤S42中，利用多个掩膜组对功能台阶分区Bi进行分步修剪刻蚀，每次刻蚀同时去除第一功能台阶子分区Bi1的部分区域和第二功能台阶子分区Bi2的部分区域中的两个复合层，且分步修剪刻蚀的刻蚀范围沿着第一方向和第二方向逐渐向叠层结构2的中间收缩。
其中，每个掩膜组包括多个掩膜，且每个掩膜组中的多个掩膜依次在第一方向和第二方向上向叠层结构2的中间逐渐收缩，在叠层结构2的堆栈平面(XY平面)内，第二方向(Y轴方向)垂直于第一方向(即X轴方向)。
在本发明的一个实施例中，如图7所示，掩膜M2、M3、M4、M5及M6构成一个掩膜组，掩膜M2、M3、M4、M5及M6为嵌套设计，在X轴方向和Y轴方向上向叠层结构2的中间逐渐收缩。
如图7-图13所示，在本发明的一个实施例中，分步修剪刻蚀步骤S42的详细过程包括：
1)、首先，如图7及图9所示，利用掩膜M2同时刻蚀第一功能台阶子分区Bi1的部分区域和第二功能台阶子分区Bi2的部分区域，对应刻蚀范围可参见图7所示的掩膜M2，刻蚀去除两个复合层，如图9所示；
2)、其次，如图7及图10所示，利用掩膜M3同时刻蚀第一功能台阶子分区Bi1的部分区域和第二功能台阶子分区Bi2的部分区域，对应刻蚀范围可参见图7所示的掩膜M3，刻蚀去除两个复合层，如图10所示；
3)、再次，如图7及图11所示，利用掩膜M4同时刻蚀第一功能台阶子分区Bi1的部分区域和第二功能台阶子分区Bi2的部分区域，对应刻蚀范围可参见图7所示的掩膜M4，刻蚀去除两个复合层，如图11所示；
4)、从次，如图7及图12所示，利用掩膜M5同时刻蚀第一功能台阶子分区Bi1的部分区域和第二功能台阶子分区Bi2的部分区域，对应刻蚀范围可参见图7所示的掩膜M5，刻蚀去除两个复合层，如图12所示；
5)、最后，如图7及图13所示，利用掩膜M6同时刻蚀第一功能台阶子分区Bi1的部分区域和第二功能台阶子分区Bi2的部分区域，对应刻蚀范围可参见图7所示的掩膜M6，刻蚀去除两个复合层，如图13所示。
最终，得到如图4或图13所示的功能台阶结构201，其包括在第一功能台阶子分区Bi1中形成的第一台阶结构2011，以及在第二功能台阶子分区Bi2中形成的第二台阶结构2012；详细地，如图4-图5所示，第一台阶结构2011和第二台阶结构2012包括若干沿第一方向延伸的第一台阶201a，第一台阶结构2011与第二台阶结构2012相互错开、呈非对称设置，即第一台阶结构2011中的第一台阶201a由底部到顶部呈偶数层的复合层组成，第二台阶结构2012中的第一台阶201a由底部到顶部呈奇数层的复合层组成。
同时，由于每个掩膜组中的多个掩膜不仅在第一方向(即X轴方向)上嵌套收缩，还在第二方向(即Y轴方向)上嵌套收缩；因此，第一台阶结构2011和第二台阶结构2012中不仅形成有多个沿第一方向延伸的第一台阶201a，如图5所示，还形成有多个沿第二方向延伸的台阶201b。
更详细地，如图5所示，第一台阶结构2011和第二台阶结构2012包括多个沿第一方向延伸的第一台阶201a和多个沿第二方向延伸的第二台阶201b，每个第二台阶201b上设有多个第一台阶201b，每个第一台阶201a的顶面暴露出一层栅极层22；第一台阶结构2011和第二台阶结构2012中同一级第一台阶201a的顶面存在一层复合层的高度差。
更详细地，如图3及图5所示，功能台阶区B沿着Y轴方向被划分为多个相互独立的功能台阶分区Bi，在每个功能台阶分区Bi中进行功能台阶结构201的刻蚀，即功能台阶区B中的功能台阶结构201与两侧的第一核心区A1和第二核心区A2仍然是连着的；每次分步修剪刻蚀的刻蚀范围沿着X轴和Y轴方向逐渐向着功能台阶区B的中心收缩，在X轴方向上形成了相互错开的双台阶结构(即第一台阶结构2011和第二台阶结构2012)，在Y轴方向上形成了对称的双台阶结构。
其中，每个功能台阶结构201包括两个相互独立的台阶结构(即第一台阶结构2011和第二台阶结构2012)，能减小每个独立台阶结构的体积，降低每个独立台阶结构对存储阵列结构的应力影响，提高结构稳定性；同时，两个独立台阶结构的部分修剪刻蚀工艺能同步实现，便于减少掩膜的数量和刻蚀的次数，降低了生产成本。
更详细地，如图5及图13所示，由于功能台阶结构201与两侧的第一核心区A1和第二核心区A2仍然是连着的(第一台阶结构2011与第一核心区A1连接，第二台阶结构2012与第二核心区A2连接)，则通过(沿着X轴方向位于)中间位置的功能台阶结构201和桥接结构204能同时对两侧的第一核心区A1及第二核心区A2中形成的存储单元区块Block进行驱动，即实现了存储单元区块Block的双边驱动；根据电阻的定义公式R＝ρL/S可知，随着传递距离的明显缩短，驱动存储单元区块Block时的电阻降低为不到单边驱动时的一半，明显改善了驱动时延问题。
可以理解的是，每个功能台阶结构201还可以包括其他数目的独立台阶结构，如一个、三个等，在此不再赘述。
此外，基于上述台阶结构的制作方法，本发明还提供一种三维存储器的制作方法，如图14所示，其包括步骤：
Stp1、提供衬底1；
Stp2、在衬底1上形成叠层结构2，叠层结构2由多个复合层堆叠而成，叠层结构2包括沿第一方向依次排布的第一核心区A1、功能台阶区B和第二核心区A2；
Stp3、对叠层结构2的功能台阶区B进行划分，形成多个在第二方向上间隔排列的功能台阶分区B1、B2、B3、B4、…及Bm；
Stp4、对叠层结构2的多个功能台阶分区B1、B2、B3、B4、…及Bm分别进行修剪刻蚀，在每个功能台阶分区Bi(i取1～m的整数)中各形成一个功能台阶结构201，功能台阶结构201包括若干沿第一方向延伸的第一台阶201a；
Stp5、在叠层结构2中形成若干穿过叠层结构2沿第一方向延伸的栅线分隔结构，对叠层结构2进行分割；
Stp6、在叠层结构2的第一核心区A1、第二核心区A2及功能台阶区B中除开功能台阶分区Bi之外的区域中形成存储串，得到存储阵列结构；
Stp7、形成导电插塞，导电插塞与第一台阶201a的顶面电连接。
其中，步骤Stp1～Stp4与前述台阶结构的制作方法相同，形成的功能台阶结构201包括相互独立的第一台阶结构2011和第二台阶结构2012，第一台阶结构2011和第二台阶结构2012包括多个沿第一方向延伸的第一台阶201a，每级第一台阶201a的顶面暴露出栅极层22；存储阵列结构的制作和栅线分割结构的形成工艺可参考现有技术，在此不再赘述。
详细地，形成导电插塞的步骤Stp7包括：
Stp71、形成第一导电插塞，第一导电插塞与第一台阶结构2011中第一台阶201a顶面暴露出的栅极层22电连接；
Stp72、形成第二导电插塞，第二导电插塞与第二台阶结构2012中第一台阶201a顶面暴露出的栅极层22电连接。
在步骤Stp7中，形成第一导电插塞和第二导电插塞之前，先在第一核心区A1、功能台阶区B和第二核心区A2上形成介质层，后在介质层中刻蚀形成台阶接触孔，台阶接触孔与第一台阶201a的顶面连通，最后对台阶接触孔进行导电材料填充，形成第一导电插塞和第二导电插塞；其中，多个第一导电插塞与第一台阶结构2011中多级第一台阶201a的顶面一一对应地电连接，多个第二导电插塞与第二台阶结构2012中多级第一台阶201a的顶面一一对应地电连接，以便于外界控制信号对第一台阶201a的顶面暴露出的栅极层22进行驱动控制。
其中，其它步骤如虚拟台阶结构的制作、台阶接触孔的刻蚀与填充、导电插塞与控制线的连接等可参考现有技术，在此不再赘述。
综上所述，在本发明所提供的三维存储器、台阶结构的制作方法及三维存储器的制作方法中，通过位于叠层结构中且将叠层结构划分为第一核心结构、第二核心结构和桥接结构的功能台阶结构设计，实现了功能台阶结构对两侧存储单元区块的双边驱动，有效降低了后续通过功能台阶结构驱动存储单元区块时的电阻，明显改善了驱动时延问题；此外，将功能台阶结构设计为相互错开的第一台阶结构与第二台阶结构，使得功能台阶结构化整为零，减小了功能台阶结构的体积，降低了功能台阶结构对第一核心结构及第二核心结构的应力影响，提高了结构稳定性；同时，将功能台阶结构设计为相互错开的第一台阶结构与第二台阶结构，还能进行同步修剪刻蚀，减少了掩膜的数量和分步修剪刻蚀的次数；通过将存储阵列结构四周设置的虚拟台阶结构中的台阶设计得非常陡峭，能减小整个三维存储器的占用面积。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种三维存储器，其特征在于，包括：
叠层结构，包括交替堆叠的介质层和栅极层；
功能台阶结构，位于所述叠层结构中，并将所述叠层结构划分为第一核心结构、第二核心结构和桥接结构，在所述叠层结构的堆叠平面内，所述第一核心结构、第二核心结构沿第一方向排列，所述桥接结构在垂直于所述第一方向的第二方向上位于所述功能台阶结构的一侧，所述第一核心结构和所述第二核心结构通过所述桥接结构连接；
穿过所述第一核心结构、第二核心结构和桥接结构的存储串；
所述功能台阶结构包括由所述栅极层和介质层构成的第一台阶结构和第二台阶结构，所述第一台阶结构与所述第二台阶结构沿所述第一方向排列；
所述第一台阶结构所在的栅极层、所述第二台阶结构所在的栅极层用于接收电信号。
2.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括：
第一导电插塞，与所述第一台阶结构的栅极层电连接；
第二导电插塞，与所述第二台阶结构的栅极层电连接。
3.根据权利要求1所述的三维存储器，其特征在于，所述叠层结构还包括位于边缘的虚拟台阶区，所述三维存储器还包括由所述栅极层和所述介质层构成的虚拟台阶结构，所述虚拟台阶结构设置在所述叠层结构的虚拟台阶区中。
4.根据权利要求1所述的三维存储器，其特征在于，所述第一台阶结构与所述第二台阶结构分别包括若干沿所述第一方向延伸的第一台阶，每级所述第一台阶的顶面暴露出所述栅极层；在所述叠层结构的堆叠方向上，所述第一台阶结构与所述第二台阶结构中的同一级所述第一台阶的顶面存在高度差。
5.根据权利要求1所述的三维存储器，其特征在于，所述第一台阶结构与所述第二台阶结构还分别包括若干沿所述第二方向延伸的第二台阶。
6.根据权利要求1所述的三维存储器，其特征在于，所述功能台阶结构的数量为多个，多个所述功能台阶结构沿所述第二方向依次排列；所述三维存储器还包括：穿过所述叠层结构并沿所述第一方向延伸的若干栅线分隔结构，所述若干栅线分隔结构沿所述第二方向间隔排列，并将多个所述功能台阶结构分隔开。
7.一种台阶结构的制作方法，用于制作三维存储器中的功能台阶结构，其特征在于，包括：
提供衬底；
在所述衬底上形成叠层结构，所述叠层结构由多个复合层堆叠而成，所述叠层结构包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区；
对所述叠层结构的功能台阶区进行划分，形成多个在第二方向上间隔排列的功能台阶分区；
对所述叠层结构的多个功能台阶分区分别进行修剪刻蚀，在每个所述功能台阶分区中各形成一个所述功能台阶结构；
其中，在所述叠层结构的堆叠平面内，所述第二方向垂直于所述第一方向。
8.根据权利要求7所述的台阶结构的制作方法，其特征在于，每层所述复合层包括一层介质层和一层位于所述介质层上的栅极层，通过修剪刻蚀在所述功能台阶分区中形成所述功能台阶结构的步骤包括：
沿着所述第一方向，将所述功能台阶分区划分为第一功能台阶子分区和第二功能台阶子分区，刻蚀去除所述第二功能台阶子分区中最顶层的所述复合层；
利用多个掩膜组同时对所述第一功能台阶子分区和第二功能台阶子分区进行修剪刻蚀，每次刻蚀同时去除所述第一功能台阶子分区部分区域和所述第二功能台阶子分区部分区域中的两层所述复合层，在所述第一功能台阶子分区钟形成第一台阶结构，在所述第二功能台阶子分区中形成第二台阶结构；
其中，每个所述掩膜组包括多个掩膜，且每个所述掩膜组中的多个掩膜依次在所述第一方向和所述第二方向上向所述叠层结构的中间逐渐收缩。
9.根据权利要求8所述的台阶结构的制作方法，其特征在于，所述第一台阶结构与所述第二台阶结构分别包括若干沿所述第一方向延伸的第一台阶，每级所述第一台阶的顶面暴露出所述栅极层；在所述叠层结构的堆叠方向上，所述第一台阶结构与所述第二台阶结构中的同一级所述第一台阶的顶面存在一层所述复合层的高度差。
10.一种三维存储器的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成叠层结构，所述叠层结构由多个复合层堆叠而成，所述叠层结构包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区；
对所述叠层结构的功能台阶区进行划分，形成多个在第二方向上间隔排列的功能台阶分区；
对所述叠层结构的多个功能台阶分区分别进行修剪刻蚀，在每个所述功能台阶分区中各形成一个功能台阶结构，所述功能台阶结构包括若干沿所述第一方向延伸的第一台阶；
在所述叠层结构中形成若干穿过所述叠层结构沿所述第一方向延伸的栅线分隔结构，对所述叠层结构进行分割；
在所述叠层结构的第一核心区、第二核心区及功能台阶区中除开所述功能台阶分区之外的区域中形成存储串，得到存储阵列结构；
形成导电插塞，所述导电插塞与所述第一台阶的顶面电连接；
其中，在所述叠层结构的堆叠平面内，所述第二方向垂直于所述第一方向。
11.根据权利要求10所述的三维存储器的制作方法，其特征在于，每层所述复合层包括介质层和位于所述介质层上的栅极层，在所述功能台阶分区中形成所述功能台阶结构的步骤包括：
沿着所述第一方向，将所述功能台阶分区划分为第一功能台阶子分区和第二功能台阶子分区，刻蚀去除所述第二功能台阶子分区中最顶层的所述复合层；
利用多个掩膜组同时对所述第一功能台阶子分区和第二功能台阶子分区进行修剪刻蚀，每次刻蚀同时去除所述第一功能台阶子分区部分区域和所述第二功能台阶子分区部分区域中的两层所述复合层，在所述第一功能台阶子分区钟形成第一台阶结构，在所述第二功能台阶子分区中形成第二台阶结构；
其中，每个所述掩膜组包括多个掩膜，且每个所述掩膜组中的多个掩膜依次在所述第一方向和所述第二方向上向所述叠层结构的中间逐渐收缩。
12.根据权利要求11所述的三维存储器的制作方法，其特征在于，所述第一台阶结构与所述第二台阶结构分别包括若干所述第一台阶，每级所述第一台阶的顶面暴露出所述栅极层，形成所述导电插塞的步骤包括：
形成第一导电插塞，所述第一导电插塞与所述第一台阶结构中第一台阶顶面暴露出的栅极层电连接；
形成第二导电插塞，所述第二导电插塞与所述第二台阶结构中第一台阶顶面暴露出的栅极层电连接。
CN202010468530.4A 2020-03-23 2020-05-28 三维存储器、台阶结构的制作方法及三维存储器的制作方法 Active CN111710680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111030792.3A CN113889477A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/080669 WO2021189189A1 (en) 2020-03-23 2020-03-23 Staircase structure in three-dimensional memory device and method for forming the same
IBPCT/CN2020/080669 2020-03-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111030792.3A Division CN113889477A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法

Publications (2)

Publication Number Publication Date
CN111710680A true CN111710680A (zh) 2020-09-25
CN111710680B CN111710680B (zh) 2021-09-24

Family

ID=71811450

Family Applications (11)

Application Number Title Priority Date Filing Date
CN202080000609.2A Active CN111492480B (zh) 2020-03-23 2020-03-23 在三维存储器件中的阶梯结构及用于形成其的方法
CN202110907844.4A Active CN113611706B (zh) 2020-03-23 2020-03-23 在三维存储器件中的阶梯结构及用于形成其的方法
CN202010468399.1A Active CN111696992B (zh) 2020-03-23 2020-05-28 3d nand存储器件的制造方法及3d nand存储器件
CN202111030792.3A Pending CN113889477A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法
CN202110406374.3A Active CN113178450B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法
CN202110930116.5A Active CN113782536B (zh) 2020-03-23 2020-05-28 3d nand存储器件及3d nand存储器件的制造方法
CN202010468530.4A Active CN111710680B (zh) 2020-03-23 2020-05-28 三维存储器、台阶结构的制作方法及三维存储器的制作方法
CN202010468407.2A Active CN111696993B (zh) 2020-03-23 2020-05-28 台阶结构的制作方法、3d nand存储器件的制造方法及3d nand存储器件
CN202010468374.1A Pending CN111696990A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法
CN202010469540.XA Active CN111696994B (zh) 2020-03-23 2020-05-28 3d nand存储器件及3d nand存储器件的制造方法
CN202010468554.XA Active CN111710681B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法

Family Applications Before (6)

Application Number Title Priority Date Filing Date
CN202080000609.2A Active CN111492480B (zh) 2020-03-23 2020-03-23 在三维存储器件中的阶梯结构及用于形成其的方法
CN202110907844.4A Active CN113611706B (zh) 2020-03-23 2020-03-23 在三维存储器件中的阶梯结构及用于形成其的方法
CN202010468399.1A Active CN111696992B (zh) 2020-03-23 2020-05-28 3d nand存储器件的制造方法及3d nand存储器件
CN202111030792.3A Pending CN113889477A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法
CN202110406374.3A Active CN113178450B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法
CN202110930116.5A Active CN113782536B (zh) 2020-03-23 2020-05-28 3d nand存储器件及3d nand存储器件的制造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN202010468407.2A Active CN111696993B (zh) 2020-03-23 2020-05-28 台阶结构的制作方法、3d nand存储器件的制造方法及3d nand存储器件
CN202010468374.1A Pending CN111696990A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法
CN202010469540.XA Active CN111696994B (zh) 2020-03-23 2020-05-28 3d nand存储器件及3d nand存储器件的制造方法
CN202010468554.XA Active CN111710681B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法

Country Status (7)

Country Link
US (1) US11665892B2 (zh)
EP (1) EP3966865A4 (zh)
JP (1) JP2022540024A (zh)
KR (1) KR102674073B1 (zh)
CN (11) CN111492480B (zh)
TW (1) TWI720887B (zh)
WO (1) WO2021189189A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394127A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法
WO2024066451A1 (zh) * 2022-09-30 2024-04-04 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674073B1 (ko) 2020-03-23 2024-06-10 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단 구조 및 이를 형성하기 위한 방법
CN114586153A (zh) * 2020-03-23 2022-06-03 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
WO2021189190A1 (en) 2020-03-23 2021-09-30 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
CN112185974B (zh) * 2020-09-11 2024-06-07 长江存储科技有限责任公司 3d nand存储器件的制造方法及3d nand存储器件
JP2022050227A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体記憶装置
WO2022094796A1 (en) * 2020-11-04 2022-05-12 Yangtze Memory Technologies Co., Ltd. Bottom select gate contacts for center staircase structures in three-dimensional memory devices
US11917817B2 (en) * 2020-12-17 2024-02-27 Micron Technology, Inc. Microelectronic devices, memory devices, and electronic systems
WO2022133990A1 (en) * 2020-12-25 2022-06-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having source-select-gate cut structures and methods for forming the same
US11770934B2 (en) * 2021-01-15 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US12089414B2 (en) * 2021-01-15 2024-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same
CN112951802A (zh) * 2021-02-22 2021-06-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN114175251B (zh) * 2021-02-22 2023-05-02 长江存储科技有限责任公司 三维存储器装置的接触部结构及其形成方法
JP7562449B2 (ja) * 2021-03-03 2024-10-07 キオクシア株式会社 半導体記憶装置およびその製造方法
US11991881B2 (en) 2021-04-09 2024-05-21 Sandisk Technologies Llc Three-dimensional memory device with off-center or reverse slope staircase regions and methods for forming the same
US11901287B2 (en) 2021-09-02 2024-02-13 Micron Technology, Inc. Microelectronic devices with multiple step contacts extending to stepped tiers, and related systems and methods
CN117727689A (zh) * 2022-09-09 2024-03-19 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法
CN118265306A (zh) * 2022-12-26 2024-06-28 华为技术有限公司 存储阵列及制备方法、存储器及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160268287A1 (en) * 2015-03-10 2016-09-15 Jong-hyun Park Semiconductor devices and methods of manufacturing the same
CN109754836A (zh) * 2017-11-07 2019-05-14 三星电子株式会社 非易失性存储器件
CN110277394A (zh) * 2018-03-14 2019-09-24 东芝存储器株式会社 半导体存储装置
CN110600481A (zh) * 2018-06-12 2019-12-20 三星电子株式会社 三维半导体存储器件

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
JP2011142276A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US8553466B2 (en) * 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
KR101872777B1 (ko) * 2012-02-27 2018-08-02 삼성전자주식회사 콘택 형성 방법 및 이를 이용한 상변화 메모리 장치의 제조 방법
US9147439B2 (en) * 2012-06-15 2015-09-29 Sandisk 3D Llc Non-volatile memory having 3D array architecture with staircase word lines and vertical bit lines and methods thereof
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9478546B2 (en) * 2014-10-16 2016-10-25 Macronix International Co., Ltd. LC module layout arrangement for contact opening etch windows
US9589979B2 (en) * 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
US9595566B2 (en) * 2015-02-25 2017-03-14 Sandisk Technologies Llc Floating staircase word lines and process in a 3D non-volatile memory having vertical bit lines
US9613975B2 (en) * 2015-03-31 2017-04-04 Sandisk Technologies Llc Bridge line structure for bit line connection in a three-dimensional semiconductor device
KR20160128127A (ko) 2015-04-28 2016-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20160128731A (ko) 2015-04-29 2016-11-08 에스케이하이닉스 주식회사 3차원 반도체 장치
CN106252355B (zh) * 2015-06-15 2021-03-09 爱思开海力士有限公司 半导体器件及其制造方法
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9502471B1 (en) * 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
CN106601751B (zh) * 2015-10-13 2019-07-19 旺宏电子股份有限公司 具有镜像落着区的多层三维结构及集成电路
KR102508897B1 (ko) * 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102649372B1 (ko) 2016-01-08 2024-03-21 삼성전자주식회사 3차원 반도체 메모리 장치
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US10373970B2 (en) * 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9941209B2 (en) * 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US10043751B2 (en) * 2016-03-30 2018-08-07 Intel Corporation Three dimensional storage cell array with highly dense and scalable word line design approach
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9685408B1 (en) * 2016-04-14 2017-06-20 Macronix International Co., Ltd. Contact pad structure and method for fabricating the same
KR102550571B1 (ko) * 2016-05-02 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102415206B1 (ko) * 2016-06-27 2022-07-01 에스케이하이닉스 주식회사 반도체 장치
JP2018046167A (ja) * 2016-09-15 2018-03-22 株式会社東芝 半導体記憶装置及びその製造方法
KR102630954B1 (ko) * 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN108630693B (zh) * 2017-03-15 2021-01-01 旺宏电子股份有限公司 三维半导体元件及其制造方法
US9960181B1 (en) * 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
KR102428273B1 (ko) * 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
US11177271B2 (en) * 2017-09-14 2021-11-16 Micron Technology, Inc. Device, a method used in forming a circuit structure, a method used in forming an array of elevationally-extending transistors and a circuit structure adjacent thereto
JP2019057642A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 半導体記憶装置
US10629606B2 (en) * 2017-11-07 2020-04-21 Sandisk Technologies Llc Three-dimensional memory device having level-shifted staircases and method of making thereof
US10515973B2 (en) * 2017-11-30 2019-12-24 Intel Corporation Wordline bridge in a 3D memory array
US10269625B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US10546870B2 (en) * 2018-01-18 2020-01-28 Sandisk Technologies Llc Three-dimensional memory device containing offset column stairs and method of making the same
KR102630926B1 (ko) * 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
KR102639721B1 (ko) * 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
CN108666320A (zh) * 2018-05-03 2018-10-16 武汉新芯集成电路制造有限公司 一种三维存储结构
CN108550574A (zh) * 2018-05-03 2018-09-18 长江存储科技有限责任公司 三维存储器件及其制造方法
KR102628007B1 (ko) * 2018-05-09 2024-01-22 삼성전자주식회사 수직형 메모리 장치
WO2019218351A1 (en) 2018-05-18 2019-11-21 Yangtze Memory Technologies Co., Ltd. Staircase formation in three-dimensional memory device
KR102577427B1 (ko) * 2018-05-28 2023-09-15 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102573272B1 (ko) 2018-06-22 2023-09-01 삼성전자주식회사 3차원 반도체 메모리 소자
CN109314114B (zh) * 2018-06-28 2019-11-22 长江存储科技有限责任公司 用于三维存储器件双侧布线的阶梯结构
KR102688512B1 (ko) * 2018-07-12 2024-07-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 형성방법
CN109155318B (zh) * 2018-08-10 2019-09-03 长江存储科技有限责任公司 多分割3d nand存储器件
KR102678119B1 (ko) * 2018-08-28 2024-06-26 삼성전자주식회사 3차원 반도체 메모리 장치
WO2020077587A1 (en) * 2018-10-18 2020-04-23 Yangtze Memory Technologies Co., Ltd. Methods for forming multi-division staircase structure of three-dimensional memory device
KR102689650B1 (ko) * 2018-10-25 2024-07-31 삼성전자주식회사 3차원 반도체 소자
CN109346471B (zh) * 2018-11-13 2020-06-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109742077B (zh) * 2019-01-02 2020-08-14 长江存储科技有限责任公司 三维存储器及其制造方法
WO2020154997A1 (en) * 2019-01-31 2020-08-06 Yangtze Memory Technologies Co., Ltd. Staircase formation in three-dimensional memory device
WO2020168502A1 (en) * 2019-02-21 2020-08-27 Yangtze Memory Technologies Co., Ltd. Staircase structure with multiple divisions for three-dimensional memory
CN111554688B (zh) * 2019-02-26 2021-02-05 长江存储科技有限责任公司 三维存储器件及其制作方法
JP2020155492A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN110211965B (zh) * 2019-06-17 2020-06-23 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110534527B (zh) * 2019-09-06 2022-07-12 长江存储科技有限责任公司 三维存储器及其形成方法
CN110444544B (zh) * 2019-09-06 2020-05-19 长江存储科技有限责任公司 三维存储器及其形成方法
US11239248B2 (en) * 2019-11-18 2022-02-01 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic devices and methods
CN111108600B (zh) * 2019-12-24 2022-07-08 长江存储科技有限责任公司 三维存储器件及其形成方法
US12068249B2 (en) * 2020-01-07 2024-08-20 Sandisk Technologies Llc Three-dimensional memory device with dielectric isolated via structures and methods of making the same
KR102674073B1 (ko) * 2020-03-23 2024-06-10 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단 구조 및 이를 형성하기 위한 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160268287A1 (en) * 2015-03-10 2016-09-15 Jong-hyun Park Semiconductor devices and methods of manufacturing the same
CN109754836A (zh) * 2017-11-07 2019-05-14 三星电子株式会社 非易失性存储器件
CN110277394A (zh) * 2018-03-14 2019-09-24 东芝存储器株式会社 半导体存储装置
CN110600481A (zh) * 2018-06-12 2019-12-20 三星电子株式会社 三维半导体存储器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394127A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法
CN113394127B (zh) * 2021-06-16 2022-04-19 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法
WO2024066451A1 (zh) * 2022-09-30 2024-04-04 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN111696990A (zh) 2020-09-22
EP3966865A4 (en) 2022-08-03
TW202137409A (zh) 2021-10-01
WO2021189189A1 (en) 2021-09-30
CN111696992A (zh) 2020-09-22
CN113178450A (zh) 2021-07-27
TWI720887B (zh) 2021-03-01
KR102674073B1 (ko) 2024-06-10
CN111696994A (zh) 2020-09-22
CN111492480B (zh) 2021-07-09
CN113611706A (zh) 2021-11-05
CN113611706B (zh) 2024-04-23
CN111696992B (zh) 2021-06-01
JP2022540024A (ja) 2022-09-14
CN111710681A (zh) 2020-09-25
CN111710681B (zh) 2021-05-04
CN111492480A (zh) 2020-08-04
US20210296335A1 (en) 2021-09-23
CN111696993B (zh) 2021-05-07
CN111696994B (zh) 2021-09-14
CN113178450B (zh) 2022-04-29
CN113889477A (zh) 2022-01-04
CN113782536A (zh) 2021-12-10
EP3966865A1 (en) 2022-03-16
CN113782536B (zh) 2023-12-08
CN111710680B (zh) 2021-09-24
KR20220011715A (ko) 2022-01-28
CN111696993A (zh) 2020-09-22
US11665892B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
CN111710680B (zh) 三维存储器、台阶结构的制作方法及三维存储器的制作方法
CN109742083B (zh) 三维存储器及其制造方法
CN109346471B (zh) 形成三维存储器的方法以及三维存储器
CN111540743B (zh) 三维存储器件及形成方法
US11404438B2 (en) Memory device and fabrication method thereof
TWI595601B (zh) 記憶體元件及其製作方法
CN111403399A (zh) 一种三维存储器件及其制造方法
CN112185967B (zh) 一种三维存储器及其制作方法
US20240339402A1 (en) Memory device and fabrication method thereof
JP2019009382A (ja) 半導体装置
CN112185976B (zh) 三维存储器的制造方法及三维存储器
CN112687694B (zh) 一种三维存储器及其制作方法
CN111244097B (zh) 三维存储器及三维存储器的制作方法
EP4283692A1 (en) Trench capacitor with reduced mechanical stress
CN112185974B (zh) 3d nand存储器件的制造方法及3d nand存储器件
CN112466882A (zh) 三维存储器的制造方法及三维存储器
CN114080680A (zh) 一种三维存储器及其制作方法
CN112614839A (zh) 存储结构、三维存储器及其制造方法
CN118234237A (zh) 三维nand存储装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant