CN112185976B - 三维存储器的制造方法及三维存储器 - Google Patents
三维存储器的制造方法及三维存储器 Download PDFInfo
- Publication number
- CN112185976B CN112185976B CN202010977925.7A CN202010977925A CN112185976B CN 112185976 B CN112185976 B CN 112185976B CN 202010977925 A CN202010977925 A CN 202010977925A CN 112185976 B CN112185976 B CN 112185976B
- Authority
- CN
- China
- Prior art keywords
- gate line
- region
- line separation
- along
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000926 separation method Methods 0.000 claims abstract description 163
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000002955 isolation Methods 0.000 abstract description 13
- 230000008859 change Effects 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 5
- 102100025961 Glutaminase liver isoform, mitochondrial Human genes 0.000 description 41
- 101000856993 Homo sapiens Glutaminase liver isoform, mitochondrial Proteins 0.000 description 41
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 101100176011 Caenorhabditis elegans gls-1 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种三维存储器的制造方法及三维存储器，在所述三维存储器的制造方法中，第一栅线分隔槽或第三栅线分隔槽延伸穿过堆栈结构中边缘台阶区的部分被拿掉，堆栈结构中边缘台阶区的刻蚀较少，堆栈结构的边缘台阶区保持得比较完整，能在利用刻蚀距离的限制实现相邻两个存储区块之间的物理隔绝的同时，还增强了堆栈结构中边缘台阶区的结构完整性，优化了堆栈结构中边缘台阶区的应力分布，使得延伸穿过边缘台阶区及核心区的第二栅线分隔槽能有效避免因应力差异而出现的尺寸巨变现象。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种三维存储器的制造方法及三维存储器。
背景技术
三维存储器是一种堆栈数据单元的技术，目前已可实现32层及以上数据单元的堆栈，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。
但是，在目前的三维存储器中，在连续呈直线分布且延伸穿过堆栈结构的台阶区和核心区的栅线分隔槽中，由于堆栈结构的台阶区刻蚀形成台阶之后会填充大量的介电材料，形成介电层，台阶区中大体积大质量的介电层与核心区中原有的堆栈结构之间由于材质的不同，存在巨大的应力差异，这会影响延伸穿过台阶区和核心区的栅线分隔槽的结构稳定性，使得栅线分割槽的尺寸(尤其是在台阶区中的尺寸)发生巨变。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种能节省工艺的三维存储器的制造方法，用于解决上述技术问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器的制造方法，包括：
提供衬底；
在所述衬底上形成堆栈结构，所述堆栈结构包括核心区和台阶区；
形成贯穿所述堆栈结构的若干第一栅线分隔槽和第二栅线分隔槽，所述第一栅线分隔槽沿着第一方向在所述核心区内延伸，所述第二栅线分隔槽沿着所述第一方向在所述核心区和所述台阶区内延伸，所述第一栅线分隔槽与所述第二栅线分隔槽沿着第二方向交错间隔排列；
其中，在所述堆栈结构的堆栈平面内，所述第二方向垂直于所述第一方向。
可选地，所述台阶区包括第一边缘台阶区和第二边缘台阶区，所述核心区位于所述第一边缘台阶区和所述第二边缘台阶区之间；所述第一栅线分隔槽沿着所述第一方向在所述核心区内连续分布，所述第二栅线分隔槽沿着所述第一方向在所述第一边缘台阶区、所述核心区和所述第二边缘台阶区内断续分布。
可选地，沿着所述第二方向，相邻两个所述第一所述栅线分隔槽之间设有至少一个所述第二栅线分隔槽。
可选地，所述三维存储器的制造方法还包括：
填充所述第一栅线分隔槽，得到第一栅线分隔中间结构；填充所述第二栅线分隔槽，得到第二栅线分隔中间结构。
可选地，所述三维存储器的制造方法还包括：
对所述堆栈结构中沿着所述第一方向靠近所述第一栅线分隔中间结构的两端的区域进行刻蚀，形成虚拟沟道孔；
填充所述虚拟沟道孔，形成虚拟沟道结构。
可选地，所述堆栈结构包括层叠交替堆栈的伪栅极层和第一介电层，所述三维存储器的制造方法还包括：
在所述核心区中形成导电沟道结构，在所述第一边缘台阶区和所述第二边缘台阶区中形成台阶结构；
形成第二介电层，所述第二介电层覆盖所述第一栅线分隔中间结构、所述第二栅线分隔中间结构、所述导电沟道结构和所述台阶结构。
可选地，所述三维存储器的制造方法还包括：
去除部分所述第二介电层，露出所述第一栅线分隔中间结构及所述第二栅线分隔中间结构；
去除所述第一栅线分隔中间结构及所述第二栅线分隔中间结构，露出所述第一栅线分隔槽及所述第二栅线分隔槽；
去除所述伪栅极层靠近所述第一栅线分隔槽及所述第二栅线分隔槽的部分；
向所述第一栅线分隔槽及所述第二栅线分隔槽中填充栅极材料，在所述伪栅极层被去除的位置上形成栅极层。
可选地，所述三维存储器的制造方法还包括：
去除所述第一栅线分隔槽及所述第二栅线分隔槽中残留的所述栅极材料；
填充所述第一栅线分隔槽，形成第一栅线分隔结构；填充所述第二栅线分隔槽，形成第二栅线分隔结构。
可选地，所述台阶区包括第一边缘台阶区、中间台阶区和第二边缘台阶区，所述核心区包括第一核心区和第二核心区，所述第一边缘台阶区、所述第一核心区、所述中间台阶区、所述第二核心区和所述第二边缘台阶区沿着所述第一方向依次排列；所述第一栅线分隔槽沿着所述第一方向在所述第一核心区和所述第二核心区内分别连续分布，所述第二栅线分隔槽沿着所述第一方向在所述第一边缘台阶区、所述第一核心区、所述中间台阶区、所述第二核心区和所述第二边缘台阶区内断续分布。
可选地，所述三维存储器的制造方法还包括：
形成贯穿所述堆栈结构的若干第三栅线分隔槽，所述第三栅线分隔槽沿着所述第一方向在所述第一核心区、所述中间台阶区和所述第二核心区内延伸，所述第一栅线分隔槽、所述第二栅线分隔槽及所述第三栅线分隔槽三者沿着所述第二方向交错间隔排列。
可选地，所述第三栅线分隔槽沿着所述第一方向在所述第一核心区、所述中间台阶区和所述第二核心区内连续分布。
可选地，沿着所述第二方向，相邻的所述第一所述栅线分隔槽与所述第三栅线分隔槽之间设有至少一个所述第二栅线分隔槽。
此外，为实现上述目的及其他相关目的，本发明还提供一种三维存储器，包括：
衬底；
堆栈结构，设置在所述衬底上，包括核心区和台阶区；
导电沟道结构，设置在所述核心区中；
第一栅线分隔结构和第二栅线分隔结构，所述第一栅线分隔结构沿着第一方向在所述核心区内延伸，所述第二栅线分隔结构沿着所述第一方向在所述核心区和所述台阶区内延伸，所述第一栅线分隔结构与所述第二栅线分隔结构沿着第二方向交错间隔排列；
其中，所述第二方向垂直于所述第一方向。
可选地，所述台阶区包括第一边缘台阶区和第二边缘台阶区，所述核心区位于所述第一边缘台阶区和所述第二边缘台阶区之间；所述第一栅线分隔结构沿着所述第一方向在所述核心区内连续分布，所述第二栅线分隔结构沿着所述第一方向在所述第一边缘台阶区、所述核心区和所述第二边缘台阶区内断续分布。
可选地，沿着所述第二方向，相邻两个所述第一所述栅线分隔结构之间设有至少一个所述第二栅线分隔结构。
可选地，沿着所述第二方向，相邻的所述第一所述栅线分隔结构与所述第二栅线分隔结构之间，或者相邻的两个所述第二栅线分隔结构之间，设有多个所述导电沟道结构。
可选地，所述三维存储器还包括：
虚拟沟道结构，设置在所述堆栈结构沿着所述第一方向靠近所述第一栅线分隔结构的两端的区域中。
可选地，所述台阶区包括第一边缘台阶区、中间台阶区和第二边缘台阶区，所述核心区包括第一核心区和第二核心区，所述第一边缘台阶区、所述第一核心区、所述中间台阶区、所述第二核心区和所述第二边缘台阶区沿着所述第一方向依次排列；所述第一栅线分隔结构沿着所述第一方向在所述第一核心区和所述第二核心区内分别连续分布，所述第二栅线分隔结构沿着所述第一方向在所述第一边缘台阶区、所述第一核心区、所述中间台阶区、所述第二核心区和所述第二边缘台阶区内断续分布。
可选地，所述三维存储器还包括：
第三栅线分隔结构，所述第三栅线分隔结构沿着所述第一方向在所述第一核心区、所述中间台阶区和所述第二核心区内延伸，所述第一栅线分隔结构、所述第二栅线分隔结构及所述第三栅线分隔结构三者沿着所述第二方向交错间隔排列。
可选地，所述第三栅线分隔结构沿着所述第一方向在所述第一核心区、所述中间台阶区和所述第二核心区内连续分布。
可选地，沿着所述第二方向，相邻的所述第一所述栅线分隔结构与所述第三栅线分隔结构之间设有至少一个所述第二栅线分隔结构。
如上所述，本发明提供的三维存储器的制造方法，具有以下有益效果：
第一栅线分隔槽仅设置在堆栈结构的核心区内，没有延伸穿过堆栈结构的台阶区，堆栈结构的台阶区的刻蚀较少，堆栈结构的台阶区保持得更完整，堆栈结构的台阶区应力结构得以优化，堆栈结构的台阶区与堆栈结构的核心区之间的应力差异也相对较小，即使堆栈结构上填充介电层之后对延伸穿过堆栈结构的台阶区的第二栅线分隔槽的影响也较小，避免了第二栅线分隔槽因为堆栈结构的台阶区与堆栈结构的核心区之间的应力差异导致的尺寸巨变问题。
附图说明
图1显示为一种三维存储器的结构示意图。
图2显示为一种三维存储器的结构示意图。
图3显示本发明实施例一中三维存储器的制造方法的步骤示意图。
图4-图22显示为本发明实施例一中三维存储器的制造方法的工艺流程图。
图23-图26显示为本发明实施例二中三维存储器的制造方法的工艺流程图。
附图标号说明
1-衬底，2-堆栈结构，21-第一介电层，22-伪栅极层，23-第二介电层，24-栅极层，2A1-堆栈结构2的第一边缘台阶区，2A2-堆栈结构2的第二边缘台阶区，2A3-堆栈结构2的中间台阶区，2B-堆栈结构2的核心区，2B1-堆栈结构2的第一核心区，2B2-堆栈结构2的第二核心区，31-外延结构，32-导电沟道结构，4-台阶结构，4a、4b-台阶，Block-存储区块，GLS1-第一栅线分隔槽，GLS2-第二栅线分隔槽，GLS3-第三栅线分隔槽，G1-第一栅线分隔中间结构，G2-第二栅线分隔中间结构，G3-第一栅线分隔结构，G4-第二栅线分隔结构，G6-第三栅线分隔结构，wall-侧墙，CH-沟道孔，CH'-虚拟沟道孔，C1-虚拟沟道结构。
具体实施方式
发明人研究发现：在目前三维存储器的制作过程中，如图1所示，在堆栈结构中形成有若干(沿着Z轴方向)贯穿堆栈结构的第一栅线分隔槽GLS1和第二栅线分隔槽GLS2，第一栅线分隔槽GLS1沿着第一方向(即X轴方向)在堆栈结构的第一边缘台阶区2A1、核心区2B及第二边缘台阶区2A2内延伸，第二栅线分隔槽GLS2沿着第一方向在堆栈结构的第一边缘台阶区2A1、核心区2B及第二边缘台阶区2A2内延伸，且第一栅线分隔槽GLS1与第二栅线分隔槽GLS2沿着第二方向(即Y轴方向)交错间隔排列。其中，第一栅线分隔槽GLS1沿着第一方向连续分布，第二栅线分隔槽GLS2沿着第一方向断续分布；在堆栈结构的核心区2B内，相邻的第一栅线分槽GLS1与第二栅线分隔槽GLS2之间，或者相邻的两个第二栅线分隔结构GLS2之间，设有多个沟道孔CH。
详细地，如图1所示，沿着第二方向，堆栈结构位于相邻两个第一栅线分隔槽GLS1之间的部分被划分成一个存储区块Block，每个存储区块Block内部设有两个间隔排列的第二栅线分隔槽GLS2，由于第二栅线分隔槽GLS2沿着第一方向断续分布，所以堆栈结构位于每个存储区块Block内的那一部分并没有被完全刻蚀剖开，每个存储区块Block内部的结构较为稳定。但是，用来划分存储区块Block的第一栅线分隔槽GLS1为连续分布，由于堆栈结构的第一边缘台阶区2A1及第二边缘台阶区2A2内刻蚀形成台阶之后会填充大量的介电材料，形成介电层，第一边缘台阶区2A1及第二边缘台阶区2A2中大体积大质量的介电层与核心区2B中原有的堆栈结构之间由于材质的不同，存在巨大的应力差异，这会影响延伸穿过第一边缘台阶区2A1、核心区2B及第二边缘台阶区2A2的第一栅线分隔槽GLS1的结构稳定性，使得第一栅线分割槽GLS1的尺寸发生巨变，尤其是被分割开来的结构块与结构块之间的挤压倾斜会造成第一栅线分割槽GLS1位于第一边缘台阶区2A1、第二边缘台阶区2A2中的尺寸会发生巨变。
图1针对的是功能台阶设置在堆栈结构的第一边缘台阶区2A1、第二边缘台阶区2A2中的三维存储器结构。类似的，针对如图2所示的功能台阶设置在堆栈结构的中间台阶区2A3中的三维存储器结构，在堆栈结构中同样形成有若干贯穿堆栈结构的第一栅线分隔槽GLS1和第二栅线分隔槽GLS2；第一栅线分隔槽GLS1沿着第一方向在堆栈结构的第一边缘台阶区2A1、第一核心区2B1、第二核心区2B2及第二边缘台阶区2A2内延伸且呈连续分布；第一栅线分隔槽GLS1沿着第一方向靠近中间台阶区2A3的端部位置上，设有贯穿堆栈结构的虚拟沟道孔CH'；第二栅线分隔槽GLS2沿着第一方向在堆栈结构的第一边缘台阶区2A1、第一核心区2B1、中间台阶区2A3、第二核心区2B2及第二边缘台阶区2A2内延伸且呈断续分布。
同时，如图2所示，在堆栈结构中还形成有贯穿堆栈结构的第三栅线分隔槽GLS3，第三栅线分隔槽GLS3沿着第一方向在堆栈结构的第一边缘台阶区2A1、第一核心区2B1、中间台阶区2A3、第二核心区2B2及第二边缘台阶区2A2内延伸且呈连续分布，第三栅线分隔槽GLS3对与其相邻的两个存储区块共用的侧墙wall进行划分隔绝；在堆栈结构的第一核心区2B1及第二核心区2B2内，相邻的第一栅线分槽GLS1与第二栅线分隔槽GLS2之间，或者相邻的两个第二栅线分隔结构GLS2之间，或者相邻的第二栅线分隔槽GLS2与第三栅线分槽GLS3之间，设有多个沟道孔CH。
同样地，如图2所示，用来划分存储区块Block的第一栅线分隔槽GLS1和第三栅线分隔槽GLS3为连续分布，且二者均延伸穿过第一边缘台阶区2A1及第二边缘台阶区2A2，由于堆栈结构的第一边缘台阶区2A1及第二边缘台阶区2A2内刻蚀形成台阶之后会填充大量的介电材料，形成介电层，第一边缘台阶区2A1及第二边缘台阶区2A2中大体积大质量的介电层与核心区2B中原有的堆栈结构之间由于材质的不同，存在巨大的应力差异，这会影响第一栅线分隔槽GLS1和第三栅线分隔槽GLS3的结构稳定性，使得第一栅线分割槽GLS1和第三栅线分隔槽GLS3(尤其是位于第一边缘台阶区2A1及第二边缘台阶区2A2中的那一部分)的尺寸发生巨变。
基于此，本发明提出一种三维存储器的制作方法：将用来划分存储区块Block的第一栅线分隔槽GLS1(或者第三栅线分隔槽GLS3)延伸穿过第一边缘台阶区2A1及第二边缘台阶区2A2的部分拿掉，在利用刻蚀距离有限的限制实现相邻两个存储区块Block之间的物理隔绝的同时，以保持第一边缘台阶区2A1及第二边缘台阶区2A2的结构完整性，优化第一边缘台阶区2A1及第二边缘台阶区2A2的应力分布；再结合位于第一栅线分隔槽GLS1(或者第三栅线分隔槽GLS3)靠近第一边缘台阶区2A1及第二边缘台阶区2A2的端部的虚拟沟道孔，辅助实现相邻两个存储区块Block之间的物理隔绝。
其中，在拿掉第一栅线分隔槽GLS1(或者第三栅线分隔槽GLS3)延伸穿过第一边缘台阶区2A1及第二边缘台阶区2A2的部分，在第一边缘台阶区2A1及第二边缘台阶区2A2中，只能通过第二栅线分隔槽GLS2刻蚀去除堆栈结构中的伪栅极层，而由于第一栅线分隔槽GLS1(或者第三栅线分隔槽GLS3)的存在，使得与第一栅线分隔槽GLS1(或者第三栅线分隔槽GLS3)相邻且属于不同存储区块Block的两个第二栅线分隔槽GLS2在第二方向上的距离较长，由于通过第二栅线分隔槽GLS2刻蚀去除堆栈结构中的伪栅极层的刻蚀距离有限，使得伪栅极层位于相邻两个存储区块Block之间的部分有残留，从而通过伪栅极层的残留部分实现相邻两个存储区块Block之间的物理隔绝；再结合位于第一栅线分隔槽GLS1(或者第三栅线分隔槽GLS3)靠近第一边缘台阶区2A1及第二边缘台阶区2A2的端部的虚拟沟道孔CH'及其中填充形成的虚拟沟道结构，以防止过刻蚀去除第一边缘台阶区2A1及第二边缘台阶区2A2中靠近第一栅线分隔槽GLS1(或者第三栅线分隔槽GLS3)且位于相邻两个存储区块Block之间的部分，辅助实现相邻两个存储区块Block之间的物理隔绝。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图26。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“中”、“第一”及“第二”等用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
本发明提供一种三维存储器的制造方法，如图3所示，其包括步骤：
S1、提供衬底1；
S2、在衬底1上形成堆栈结构2，堆栈结构2包括核心区和台阶区；
S3、形成贯穿堆栈结构2的若干第一栅线分隔槽GLS1和第二栅线分隔槽GLS2，第一栅线分隔槽GLS1沿着第一方向(即X轴方向)在核心区内延伸，第二栅线分隔槽GLS2沿着第一方向在核心区和台阶区内延伸，第一栅线分隔槽GLS1与第二栅线分隔槽GLS2沿着第二方向(即Y轴方向)交错间隔排列；
其中，在堆栈结构2的堆栈平面(即XY平面)内，第二方向垂直于第一方向。
详细地，如图4所示，在步骤S1中，提供衬底1，衬底1可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等，可根据器件的实际需求选择合适的半导体材料，在此不作限定。
详细地，如图4所示，在步骤S2中，在衬底1上形成多层交替层叠的第一介电层21和伪栅极层22，得到堆栈结构2，即堆栈结构2由多层交替堆叠设置的第一介电层21和伪栅极层22构成，第一介电层21和伪栅极层22的堆叠层数可视情况灵活设计。其中，一层第一介电层21和相邻的一层伪栅极层22构成一层复合层，堆栈结构2由多层复合层构成。
更详细地，如图4所示，沿着第一方向，堆栈结构2包括核心区2B和台阶区，台阶区包括第一边缘台阶区2A1和第二边缘台阶区2A1，核心区2B位于第一边缘台阶区2A1和第二边缘台阶区2A2之间；即堆栈结构2包括沿着第一方向依次排列的第一边缘台阶区2A1、核心区2B及第二边缘台阶区2A2。
详细地，如图5所示，在步骤S3中，形成若干第一栅线分隔槽GLS1和第二栅线分隔槽GLS2，第一栅线分隔槽GLS1和第二栅线分隔槽GLS2沿着堆栈结构2的堆栈方向(即Z轴方向)贯穿堆栈结构2；第一栅线分隔槽GLS1沿着第一方向在核心区2B内延伸且呈连续分布，第二栅线分隔槽GLS2沿着第一方向在第一边缘台阶区2A1、核心区2B及第二边缘台阶区2A2内延伸且呈断续分布。
更详细地，如图5所示，第一栅线分隔槽GLS1与第二栅线分隔槽GLS2沿着第二方向交错间隔排列；其中，第一栅线分隔槽GLS1用于存储区块Block之间的划分隔离，第二栅线分隔槽GLS2用于每个存储区块Block内部的划分隔离。
此外，相邻两个第一栅线分隔槽GLS1之间设有至少一个第二栅线分隔槽GLS2。如图5所示，相邻两个第一栅线分隔槽GLS1之间设有两个沿着第二方向间隔排列的第二栅线分隔槽GLS2；可以理解的是，第二栅线分隔槽GLS2的个数还可以是1个、3个等数目，在此不作限定。
详细地，图6所示为沿图5所示的直线AA'剖开的剖面图。如图6所示，第一栅线分隔槽GLS1与第二栅线分隔槽GLS2沿着Z轴方向贯穿堆栈结构2，对应的刻蚀停留在衬底1中。
可选地，如图7所示，所述三维存储器的制造方法还包括：
S4、填充第一栅线分隔槽GLS1，得到第一栅线分隔中间结构G1；填充第二栅线分隔槽GLS2，得到第二栅线分隔中间结构G2。
其中，填充材料可以是硅等材料。
可选地，如图7-图8所示，所述三维存储器的制造方法还包括：
S5、如图7所示，对堆栈结构2中沿着第一方向靠近第一栅线分隔中间结构G1的两端的区域进行刻蚀，形成虚拟沟道孔CH'，虚拟沟道孔CH'同样沿着Z轴方向贯穿堆栈结构2，对应的刻蚀停留在衬底1中；
S6、如图8所示，填充虚拟沟道孔CH'，形成虚拟沟道结构C1，其中，可以采用介电材料如氧化硅等进行填充。
可选地，如图9-图11所示，所述三维存储器的制造方法还包括：
S7、如图9-图10所示，在核心区2B中形成外延结构31和导电沟道结构32，在第一边缘台阶区2A1和第二边缘台阶区2A2中形成台阶结构4；
S8、如图11所示，形成第二介电层23，第二介电层23覆盖第一栅线分隔中间结构G1(图中未示出)、第二栅线分隔中间结构G2(图中未示出)、导电沟道结构32和台阶结构4。
详细地，如图8-图10所示，步骤S7进一步包括：
S71、如图8-图9所示，在核心区2B中形成沟道孔CH(图9中外延结构31和导电沟道结构32所占据的位置)，沟道孔CH贯穿堆栈结构2，对应刻蚀停留在衬底1中；通过外延生长等技术手段在沟道孔CH的底部形成外延结构31；多次沉积并填充沟道孔CH，形成导电沟道结构32；
S72、对第一边缘台阶区2A1和第二边缘台阶区2A2进行刻蚀，在对应位置上形成台阶结构4，如图9所示，台阶结构4包括多级沿着第一方向依次延伸的台阶4a，如图10所示，台阶结构4还包括多级沿着第二方向依次延伸的台阶4b，每级台阶4a占据3层复合层，每级台阶4a上设有沿第二方向依次延伸且中间高两边低呈轴对称的5级台阶4b，每级台阶4b占据1层复合层。
其中，图10所示为沿图5所示的直线BB'剖开的剖面图；外延结构31、导电沟道结构32及台阶结构4的详细结构和工艺可参考现有技术，在此不再赘述；此外，台阶结构4的具体结构不限于图9-图10所示，可根据需求灵活设计。
详细地，如图11-图12所示，在步骤S8中，沉积形成覆盖第一栅线分隔中间结构G1(图11中未示出)、第二栅线分隔中间结构G2(图11中未示出)、导电沟道结构32(图12中未示出)和台阶结构4(图12中未示出)的第二介电层23。
其中，图12为沿图5所示的直线AA'剖开的剖面图。
可选地，如图13-图18所示，所述三维存储器的制造方法还包括：
S9、如图13所示，去除部分第二介电层23，露出第一栅线分隔中间结构G1及第二栅线分隔中间结构G2；
S10、如图14所示，去除第一栅线分隔中间结构G1及第二栅线分隔中间结构G2，露出第一栅线分隔槽GLS1及第二栅线分隔槽GLS2；
S11、如图15图16所示，去除伪栅极层22靠近第一栅线分隔槽GLS1及第二栅线分隔槽GLS2的部分；
S12、如图17-图18所示，向第一栅线分隔槽GLS1及第二栅线分隔槽GLS2中填充栅极材料，在伪栅极层22被去除的位置上形成栅极层24。
其中，步骤S11的详细过程如下：图15为沿图5所示的直线AA'剖开的剖面图，如图15所示，在核心区2B中，沿着第二方向，第一栅线分隔槽GLS1与第二栅线分隔槽GLS2均匀间隔分布，通过第一栅线分隔槽GLS1及第二栅线分隔槽GLS2湿法刻蚀去除伪栅极层22时，核心区2B中的伪栅极层22被完全去除；图16为沿图5所示的直线BB'剖开的剖面图，如图16所示，在第二边缘台阶区2A2中，沿着第二方向，仅分布有第一栅线分隔槽GLS1，通过第一栅线分隔槽GLS1湿法刻蚀去除伪栅极层22时，第二边缘台阶区2A2中沿第二方向距离第一栅线分隔槽GLS1较远的伪栅极层22无法被刻蚀去除。
此外，在步骤S11中，结合步骤S6中形成的虚拟沟道结构C1，在通过第一栅线分隔槽GLS1进行湿法刻蚀时，能防止过刻蚀去除第一边缘台阶区2A1及第二边缘台阶区2A2中沿第二方向远离第二栅线分隔槽GLS2且不需要去除的伪栅极层23，辅助强化了相邻两个存储区块Block之间的物理隔绝。
其中，步骤S12的详细过程如下：图17为沿图5所示的直线AA'剖开的剖面图，如图17所示，由于核心区2B中的伪栅极层22被完全去除，沉积形成的栅极层24完全替换了伪栅极层23所占据的位置；图18为沿图5所示的直线BB'剖开的剖面图，如图18所示，由于第二边缘台阶区2A2中沿第二方向距离第一栅线分隔槽GLS1较远的伪栅极层22无法被刻蚀去除，沉积形成的栅极层24仅替换了伪栅极层23靠近第一栅线分隔槽GLS1的部分位置，沿第二方向距离第一栅线分隔槽GLS1较远的位置上仍为伪栅极层23，从而，在第二边缘台阶区2A2中，通过该位置残留的伪栅极层23即可实现相邻两个存储区块Block之间的物理隔绝。
可以理解的是，与此类似，在第一边缘台阶区2A1中，也能通过刻蚀残留的伪栅极层23实现相邻两个存储区块Block之间的物理隔绝。
可选地，所述三维存储器的制造方法还包括：
S13、去除第一栅线分隔槽GLS1及第二栅线分隔槽GLS2中残留的栅极材料；
S14、如图19-图20所示，填充第一栅线分隔槽GLS1，形成第一栅线分隔结构G3；填充第二栅线分隔槽GLS2，形成第二栅线分隔结构G4。
其中，图19为沿图5所示的直线AA'剖开的剖面图，图20为沿图5所示的直线BB'剖开的剖面图；第一栅线分隔结构G3包括导电墙和包围导电墙侧壁的介电层，导电墙的底部与衬底1电连接，包围导电墙侧壁的介电层将导电墙与第一栅线分隔槽GLS1侧壁的堆栈结构2的结构块隔绝开来，同时实现相邻两个存储区块Block在核心区2B中的物理划分隔绝；同样地，第二栅线分隔结构G4的具体结构基本与第一栅线分隔结构G3相同，在此不再赘述，通过第二栅线分隔结构G4能实现每个存储区块Block内的物理划分隔绝。
可以理解的是，所述三维存储器的制造方法还包括后续多个步骤如金属插塞的形成、外界控制线的电连接等，其详情可参考现有技术，在此不再赘述。
最终，形成如图21-图22所示的三维存储器，其包括：
衬底1；
堆栈结构2，设置在衬底1上，包括核心区2B和台阶区；
导电沟道结构32，设置在核心区2B中；
台阶结构4，设置在台阶区中；
第一栅线分隔结构G3和第二栅线分隔结构G4，第一栅线分隔结构G3沿着第一方向在核心区2B内延伸，第二栅线分隔结构G4沿着第一方向在核心区2B和台阶区内延伸，第一栅线分隔结构G3与第二栅线分隔结构G4沿着第二方向交错间隔排列。
详细地，如图21所示，台阶区包括第一边缘台阶区2A1和第二边缘台阶区2A2，核心区2B位于第一边缘台阶区2A1和第二边缘台阶区2A2之间；第一栅线分隔结构G3沿着第一方向在核心区2B内连续分布，第二栅线分隔结构G4沿着第一方向在第一边缘台阶区2A1、核心区2B和第二边缘台阶区2A2内断续分布。
详细地，与所述三维存储器的制造方法相对应，沿着第二方向，相邻两个第一栅线分隔结构G3之间设有至少一个第二栅线分隔结构G4。如图21所示，沿着第二方向，相邻两个第一栅线分隔结构G3之间设有两个间隔排列的第二栅线分隔结构G4。
详细地，如图21所示，沿着第二方向，相邻的第一栅线分隔结构G3与第二栅线分隔结构G4之间，或者相邻的两个第二栅线分隔结构G4之间，设有多个导电沟道结构32。
详细地，如图21所示，所述三维存储器还包括：
虚拟沟道结构C1，设置在堆栈结构2沿着第一方向靠近第一栅线分隔结构G3的两端的区域中。
由此可见，在本实施例中，针对功能台阶设置在边缘台阶区的三维存储器，将用来划分隔绝相邻两个存储区块Block的第一栅线分隔槽GLS1延伸穿过第一边缘台阶区2A1及第二边缘台阶区2A2的部分拿掉，在通过第一边缘台阶区2A1及第二边缘台阶区2A2中的第二栅线分隔槽GLS2对伪栅极层22进行湿法刻蚀时，利用刻蚀距离的限制就能实现相邻两个存储区块Block之间的物理隔绝，同时，还增强了第一边缘台阶区2A1及第二边缘台阶区2A2的结构完整性，优化了第一边缘台阶区2A1及第二边缘台阶区2A2的应力分布，使得延伸穿过第一边缘台阶区2A1、核心区2B及第二边缘台阶区2A2的第二栅线分隔槽GLS2能有效避免因应力分布不均而出现的尺寸巨变现象。
实施例二
在本发明的实施例一中，针对的是如图1所示的功能台阶设置在边缘台阶区的三维存储器所做的改进；与此类似的，本实施例中针对如图2所示的功能台阶设置在中间台阶区的三维存储区进行工艺和结构的改进，将第一栅线分隔槽GLS1和第三栅线分隔槽GLS3延伸穿过第一边缘台阶区2A1和第二边缘台阶区2A2的部分拿掉。
本发明实施例提供一种三维存储器的制造方法，如图23-图24所示，其包括步骤：
Stp1、提供衬底1；
Stp2、在衬底1上形成堆栈结构2，堆栈结构2包括核心区和台阶区；
Stp3、形成贯穿堆栈结构2的若干第一栅线分隔槽GLS1和第二栅线分隔槽GLS2，第一栅线分隔槽GLS1沿着第一方向(即X轴方向)在核心区内延伸，第二栅线分隔槽GLS2沿着第一方向在核心区和台阶区内延伸，第一栅线分隔槽GLS1与第二栅线分隔槽GLS2沿着第二方向(即Y轴方向)交错间隔排列。
详细地，如图23-图24所示，在步骤Stp2中，核心区包括第一核心区2B1和第二核心区2B2，台阶区包括第一边缘台阶区2A1、中间台阶区2A3和第二边缘台阶区2A2，第一边缘台阶区2A1、第一核心区2B1、中间台阶区2A3、第二核心区2B2和第二边缘台阶区2A2沿着第一方向依次排列；第一栅线分隔槽GLS1沿着第一方向在第一核心区2B1和第二核心区2B2内分别连续分布，第二栅线分隔槽GLS2沿着第一方向在第一边缘台阶区2A1、第一核心区2B1、中间台阶区2A3、第二核心区2B2和第二边缘台阶区2A2内断续分布。
详细地，如图24所示，所述三维存储器的制造方法还包括：
Stp4、形成贯穿堆栈结构2的若干第三栅线分隔槽GLS3，第三栅线分隔槽GLS3沿着第一方向在第一核心区2B1、中间台阶区2A3和第二核心区2B2内延伸，第一栅线分隔槽GLS1、第二栅线分隔槽GLS2及第三栅线分隔槽GLS3三者沿着第二方向交错间隔排列。
详细地，如图24所示，第三栅线分隔槽GLS3沿着第一方向在第一核心区2B1、中间台阶区2A3和第二核心区2B2内连续分布。
其中，如图24所示，通过第一栅线分隔槽GLS1或第三栅线分隔槽GLS3对相邻两个存储区块Block进行划分隔绝，通过第二栅线分隔槽GLS2对每个存储区块Block内部进行划分隔绝；沿着第二方向，相邻的第一栅线分隔槽GLS1与第三栅线分隔槽GLS3之间设有至少一个第二栅线分隔槽GLS2。
可以理解的是，本实施例中所述三维存储器的制造方法的后续步骤同实施例一，只是多了第三栅线分隔槽GLS3、填充第三栅线分隔槽GLS3形成第三栅线分隔中间结构G5(图中未示出)、填充第三栅线分隔槽GLS3形成第三栅线分隔结构G6、在堆栈结构沿第一方向靠近第三栅线分隔槽GLS3的两端的区域中形成虚拟沟道孔CH'和虚拟沟道结构C1等相关工艺步骤，详细步骤可参考类比实施例一，在此不再赘述。
最终，形成如图25-图26所示的三维存储器，其包括：
衬底1；
堆栈结构2，设置在衬底1上，包括核心区和台阶区；
导电沟道结构32，设置在核心区中；
台阶结构4，设置在台阶区中；
第一栅线分隔结构G3和第二栅线分隔结构G4，第一栅线分隔结构G3沿着第一方向在核心区2B内延伸，第二栅线分隔结构G4沿着第一方向在核心区2B和台阶区内延伸，第一栅线分隔结构G3与第二栅线分隔结构G4沿着第二方向交错间隔排列。
详细地，如图25-图26所示，核心区包括第一核心区2B1和第二核心区2B2，台阶区包括第一边缘台阶区2A1、中间台阶区2A3和第二边缘台阶区2A2，第一边缘台阶区2A1、第一核心区2B1、中间台阶区2A3、第二核心区2B2和第二边缘台阶区2A2沿着第一方向依次排列；第一栅线分隔结构G3沿着第一方向在第一核心区2B1和第二核心区2B2内分别连续分布，第二栅线分隔结构G4沿着第一方向在第一边缘台阶区2A1、第一核心区2B1、中间台阶区2A3、第二核心区2B2和第二边缘台阶区2A2内断续分布。
详细地，如图26所示，所述三维存储器还包括：
第三栅线分隔结构G6，第三栅线分隔结构G6沿着第一方向在第一核心区2B1、中间台阶区2A3和第二核心区2B2内延伸，第一栅线分隔结构G3、第二栅线分隔结构G4及第三栅线分隔结构G6三者沿着第二方向交错间隔排列。
更详细地，如图26所示，第三栅线分隔结构G6沿着第一方向在第一核心区2B1、中间台阶区2A3和第二核心区2B2内连续分布；沿着第二方向，相邻的第一栅线分隔结构G3与第三栅线分隔结构G6之间设有至少一个第二栅线分隔结构G4，如图21所示，沿着第二方向，相邻的第一栅线分隔结构G3与第三栅线分隔结构G6之间设有两个间隔排列的第二栅线分隔结构G4。
详细地，如图26所示，所述三维存储器还包括：
虚拟沟道结构C1，设置在堆栈结构2沿着第一方向靠近第一栅线分隔结构G3(第三栅线分隔结构G6)的两端的区域中。
详细地，如图25-图26所示，沿着第二方向，相邻的第一栅线分隔结构G3与第二栅线分隔结构G4之间，相邻的第三栅线分隔结构G6与第二栅线分隔结构G4之间，或者相邻的两个第二栅线分隔结构G4之间，设有多个导电沟道结构32。
综上所述，在本发明所提供的三维存储器的制造方法及三维存储器中，第一栅线分隔槽或第三栅线分隔槽延伸穿过堆栈结构的边缘台阶区的部分被拿掉，堆栈结构中边缘台阶区的刻蚀较少，堆栈结构的边缘台阶区保持得比较完整，能在利用刻蚀距离的限制实现相邻两个存储区块之间的物理隔绝的同时，还增强了堆栈结构中边缘台阶区的结构完整性，优化了堆栈结构中边缘台阶区的应力分布，使得延伸穿过边缘台阶区及核心区的第二栅线分隔槽能有效避免因应力差异而出现的尺寸巨变现象。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (20)
1.一种三维存储器的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成堆栈结构，所述堆栈结构包括核心区和台阶区；
形成贯穿所述堆栈结构的若干第一栅线分隔槽和第二栅线分隔槽，所述第一栅线分隔槽沿着第一方向仅在所述核心区内延伸，且所述第一栅线分隔槽沿着所述第一方向在所述核心区内连续分布，所述第二栅线分隔槽沿着所述第一方向在所述核心区和所述台阶区内延伸，所述第一栅线分隔槽与所述第二栅线分隔槽沿着第二方向交错间隔排列；
沿着所述第一方向，在所述第一栅线分隔槽的两端形成虚拟沟道结构；
其中，在所述堆栈结构的堆栈平面内，所述第二方向垂直于所述第一方向。
2.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述台阶区包括第一边缘台阶区和第二边缘台阶区，所述核心区位于所述第一边缘台阶区和所述第二边缘台阶区之间；所述第二栅线分隔槽沿着所述第一方向在所述第一边缘台阶区、所述核心区和所述第二边缘台阶区内断续分布。
3.根据权利要求2所述的三维存储器的制造方法，其特征在于，沿着所述第二方向，相邻两个所述第一栅线分隔槽之间设有至少一个所述第二栅线分隔槽。
4.根据权利要求3所述的三维存储器的制造方法，其特征在于，所述三维存储器的制造方法还包括：
填充所述第一栅线分隔槽，得到第一栅线分隔中间结构；填充所述第二栅线分隔槽，得到第二栅线分隔中间结构。
5.根据权利要求4所述的三维存储器的制造方法，其特征在于，所述沿着所述第一方向，在所述第一栅线分隔槽的两端形成虚拟沟道结构包括：
对所述堆栈结构中沿着所述第一方向靠近所述第一栅线分隔中间结构的两端的区域进行刻蚀，形成虚拟沟道孔；
填充所述虚拟沟道孔，形成所述虚拟沟道结构。
6.根据权利要求5所述的三维存储器的制造方法，所述堆栈结构包括层叠交替堆栈的伪栅极层和第一介电层，其特征在于，所述三维存储器的制造方法还包括：
在所述核心区中形成导电沟道结构，在所述第一边缘台阶区和所述第二边缘台阶区中形成台阶结构；
形成第二介电层，所述第二介电层覆盖所述第一栅线分隔中间结构、所述第二栅线分隔中间结构、所述导电沟道结构和所述台阶结构。
7.根据权利要求6所述的三维存储器的制造方法，其特征在于，所述三维存储器的制造方法还包括：
去除部分所述第二介电层，露出所述第一栅线分隔中间结构及所述第二栅线分隔中间结构；
去除所述第一栅线分隔中间结构及所述第二栅线分隔中间结构，露出所述第一栅线分隔槽及所述第二栅线分隔槽；
去除所述伪栅极层靠近所述第一栅线分隔槽及所述第二栅线分隔槽的部分；
向所述第一栅线分隔槽及所述第二栅线分隔槽中填充栅极材料，在所述伪栅极层被去除的位置上形成栅极层。
8.根据权利要求7所述的三维存储器的制造方法，其特征在于，所述三维存储器的制造方法还包括：
去除所述第一栅线分隔槽及所述第二栅线分隔槽中残留的所述栅极材料；
填充所述第一栅线分隔槽，形成第一栅线分隔结构；填充所述第二栅线分隔槽，形成第二栅线分隔结构。
9.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述台阶区包括第一边缘台阶区、中间台阶区和第二边缘台阶区，所述核心区包括第一核心区和第二核心区，所述第一边缘台阶区、所述第一核心区、所述中间台阶区、所述第二核心区和所述第二边缘台阶区沿着所述第一方向依次排列；所述第一栅线分隔槽沿着所述第一方向在所述第一核心区和所述第二核心区内分别连续分布，所述第二栅线分隔槽沿着所述第一方向在所述第一边缘台阶区、所述第一核心区、所述中间台阶区、所述第二核心区和所述第二边缘台阶区内断续分布。
10.根据权利要求9所述的三维存储器的制造方法，其特征在于，所述三维存储器的制造方法还包括：
形成贯穿所述堆栈结构的若干第三栅线分隔槽，所述第三栅线分隔槽沿着所述第一方向在所述第一核心区、所述中间台阶区和所述第二核心区内延伸，所述第一栅线分隔槽、所述第二栅线分隔槽及所述第三栅线分隔槽三者沿着所述第二方向交错间隔排列。
11.根据权利要求10所述的三维存储器的制造方法，其特征在于，所述第三栅线分隔槽沿着所述第一方向在所述第一核心区、所述中间台阶区和所述第二核心区内连续分布。
12.根据权利要求11所述的三维存储器的制造方法，其特征在于，沿着所述第二方向，相邻的第一所述栅线分隔槽与所述第三栅线分隔槽之间设有至少一个所述第二栅线分隔槽。
13.一种三维存储器，其特征在于，包括：
衬底；
堆栈结构，设置在所述衬底上，包括核心区和台阶区；
导电沟道结构，设置在所述核心区中；
第一栅线分隔结构和第二栅线分隔结构，所述第一栅线分隔结构沿着第一方向仅在所述核心区内延伸，且所述第一栅线分隔结构沿着所述第一方向在所述核心区内连续分布，所述第二栅线分隔结构沿着所述第一方向在所述核心区和所述台阶区内延伸，所述第一栅线分隔结构与所述第二栅线分隔结构沿着第二方向交错间隔排列；
虚拟沟道结构，设置在所述堆栈结构沿着所述第一方向靠近所述第一栅线分隔结构的两端的区域中；
其中，所述第二方向垂直于所述第一方向。
14.根据权利要求13所述的三维存储器，其特征在于，所述台阶区包括第一边缘台阶区和第二边缘台阶区，所述核心区位于所述第一边缘台阶区和所述第二边缘台阶区之间；所述第二栅线分隔结构沿着所述第一方向在所述第一边缘台阶区、所述核心区和所述第二边缘台阶区内断续分布。
15.根据权利要求14所述的三维存储器，其特征在于，沿着所述第二方向，相邻两个所述第一所述栅线分隔结构之间设有至少一个所述第二栅线分隔结构。
16.根据权利要求15所述的三维存储器，其特征在于，沿着所述第二方向，相邻的所述第一栅线分隔结构与所述第二栅线分隔结构之间，或者相邻的两个所述第二栅线分隔结构之间，设有多个所述导电沟道结构。
17.根据权利要求13所述的三维存储器，其特征在于，所述台阶区包括第一边缘台阶区、中间台阶区和第二边缘台阶区，所述核心区包括第一核心区和第二核心区，所述第一边缘台阶区、所述第一核心区、所述中间台阶区、所述第二核心区和所述第二边缘台阶区沿着所述第一方向依次排列；所述第一栅线分隔结构沿着所述第一方向在所述第一核心区和所述第二核心区内分别连续分布，所述第二栅线分隔结构沿着所述第一方向在所述第一边缘台阶区、所述第一核心区、所述中间台阶区、所述第二核心区和所述第二边缘台阶区内断续分布。
18.根据权利要求17所述的三维存储器，其特征在于，所述三维存储器还包括：
第三栅线分隔结构，所述第三栅线分隔结构沿着所述第一方向在所述第一核心区、所述中间台阶区和所述第二核心区内延伸，所述第一栅线分隔结构、所述第二栅线分隔结构及所述第三栅线分隔结构三者沿着所述第二方向交错间隔排列。
19.根据权利要求18所述的三维存储器，其特征在于，所述第三栅线分隔结构沿着所述第一方向在所述第一核心区、所述中间台阶区和所述第二核心区内连续分布。
20.根据权利要求19所述的三维存储器，其特征在于，沿着所述第二方向，相邻的所述第一栅线分隔结构与所述第三栅线分隔结构之间设有至少一个所述第二栅线分隔结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010977925.7A CN112185976B (zh) | 2020-09-17 | 2020-09-17 | 三维存储器的制造方法及三维存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010977925.7A CN112185976B (zh) | 2020-09-17 | 2020-09-17 | 三维存储器的制造方法及三维存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112185976A CN112185976A (zh) | 2021-01-05 |
| CN112185976B true CN112185976B (zh) | 2022-01-25 |
Family
ID=73921359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010977925.7A Active CN112185976B (zh) | 2020-09-17 | 2020-09-17 | 三维存储器的制造方法及三维存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112185976B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725225B (zh) * | 2021-08-20 | 2024-06-11 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920794A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN109887919A (zh) * | 2019-02-28 | 2019-06-14 | 长江存储科技有限责任公司 | 一种半导体结构及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102628007B1 (ko) * | 2018-05-09 | 2024-01-22 | 삼성전자주식회사 | 수직형 메모리 장치 |
| CN113675206B (zh) * | 2018-10-11 | 2024-05-17 | 长江存储科技有限责任公司 | 垂直存储器件 |
| CN111403406B (zh) * | 2020-03-13 | 2023-05-05 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111540743B (zh) * | 2020-04-24 | 2021-08-13 | 长江存储科技有限责任公司 | 三维存储器件及形成方法 |
-
2020
- 2020-09-17 CN CN202010977925.7A patent/CN112185976B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920794A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN109887919A (zh) * | 2019-02-28 | 2019-06-14 | 长江存储科技有限责任公司 | 一种半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112185976A (zh) | 2021-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111710680B (zh) | 三维存储器、台阶结构的制作方法及三维存储器的制作方法 | |
| KR102663503B1 (ko) | 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법 | |
| US9704816B1 (en) | Active region structure and forming method thereof | |
| CN111223872B (zh) | 一种3d nand存储器及其制造方法 | |
| KR20240064757A (ko) | 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법 | |
| CN110211964B (zh) | 3d nand存储器及其形成方法 | |
| WO2022052049A1 (en) | Three-dimensional memory device and fabrication method thereof | |
| CN113394229B (zh) | 3d nand存储器及其形成方法 | |
| CN110289263B (zh) | 3d nand存储器及其形成方法 | |
| CN111403390B (zh) | 一种半导体结构及其制作方法和三维存储器件 | |
| CN109768049B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109872997B (zh) | 一种3d nand存储器件及其制造方法 | |
| WO2021163820A1 (en) | Multi-division staircase structure of three-dimensional memory device and method for forming the same | |
| CN112185976B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN112018129A (zh) | 一种3d nand存储器件及其制造方法 | |
| KR20210142457A (ko) | 3차원 반도체 메모리 소자 | |
| CN112530966B (zh) | 三维存储器及其制造方法 | |
| CN110176458A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN112185978B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN112614848B (zh) | 三维存储器结构及其制备方法 | |
| CN112687694B (zh) | 一种三维存储器及其制作方法 | |
| CN111276444B (zh) | 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法 | |
| CN112289799A (zh) | 三维存储器及其制造方法 | |
| CN112466882B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN111341785B (zh) | 一种nand存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |