CN112687694B - 一种三维存储器及其制作方法 - Google Patents
一种三维存储器及其制作方法 Download PDFInfo
- Publication number
- CN112687694B CN112687694B CN202011568066.2A CN202011568066A CN112687694B CN 112687694 B CN112687694 B CN 112687694B CN 202011568066 A CN202011568066 A CN 202011568066A CN 112687694 B CN112687694 B CN 112687694B
- Authority
- CN
- China
- Prior art keywords
- finger
- step structure
- selection gate
- layers
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005192 partition Methods 0.000 claims abstract description 30
- 238000003860 storage Methods 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims description 28
- 238000009413 insulation Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种三维存储器及其制作方法，该三维存储器包括堆叠结构、栅线缝隙结构、绝缘隔断结构、第一触点结构及第二触点结构，其中，堆叠结构划分为多个存储区块，存储区块包括挡墙结构及相邻设置的下层阶梯结构，多个第一触点结构分布于第一及第四阶梯结构的台阶上，并与相应台阶中底部选择栅层连接；多个第二触点结构分布于第二或/及第三阶梯结构的台阶上，并与相应台阶中的底部选择栅层连接。本发明为放置挡墙结构的指状结构设计独立的阶梯结构，从而可以引出挡墙结构所在指状结构的底部选择栅，当底部选择栅层为多层时，可以较容易地实现指状结构控制，绝缘隔断结构可以通过简单的BSG切口或虚设沟道孔实现，不用非常复杂，降低了工艺难度。
Description
技术领域
本发明属于半导体集成电路技术领域，涉及一种三维存储器及其制作方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
通常三维存储器划分为多个存储区块(Block)，每个区块中具有多个指状结构(finger)。对于具有挡墙结构(great wall)的指状结构，由于底部选择栅上方挡墙结构的遮挡，底部选择栅(BSG)的引出变得很困难，特别是多层底部选择栅的情况(例如7层台阶)。为了引出具有挡墙结构的指状结构的底部选择栅，当前的设计包括在相邻的不具有挡墙结构的指状结构中设置底部选择栅切口(BSG CUT)，以将该指状结构划分为不同区域，其中一个区域用来引出具有挡墙结构的指状结构的底部选择栅。这种解决方案需要特殊的BSG切口设计或虚设沟道孔(dummy CH)设计。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制作方法，用于解决现有三维存储器中，具有挡墙结构的指状结构的底部选择栅的引出方式复杂，工艺难度高的问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器，包括：
堆叠结构，包括第一叠层结构及位于所述第一叠层结构上方的第二叠层结构，所述第一叠层结构包括在垂直方向上堆叠的多个底部选择栅层，相邻所述底部选择栅层之间设有第一隔离层，所述第二叠层结构包括在垂直方向上堆叠的多个栅极层，相邻所述栅极层之间设有第二隔离层；
所述堆叠结构划分为多个存储区块，所述存储区块包括挡墙结构以及与所述挡墙结构相邻设置的下层阶梯结构，所述下层阶梯结构形成在所述第一叠层结构中，所述下层阶梯结构包括沿第一水平方向依次设置的第一阶梯结构、第二阶梯结构、第三阶梯结构及第四阶梯结构；
多个沿所述第一水平方向延伸的栅线缝隙结构，用于将所述存储区块划分为沿第二水平方向排列的多个指状结构，所述第二水平方向垂直于所述第一水平方向，所述栅线缝隙结构贯穿所述堆叠结构，在沿所述第一水平方向上，所述栅线缝隙结构包括位于所述阶梯结构中多个不连续设置的子栅线缝隙；多个所述指状结构包括第一指状结构以及与所述第一指状结构相邻设置的第二指状结构，所述挡墙结构位于所述第一指状结构中；
多个绝缘隔断结构，贯穿所述第一叠层结构，所述绝缘隔断结构连接位于所述第一阶梯结构和所述第四阶梯结构中相邻的所述子栅线缝隙；
多个第一触点结构，分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第二指状结构中的所述底部选择栅层连接；
至少一个第二触点结构，分布于所述第二阶梯结构或/及所述第三阶梯结构的台阶上，并与相应台阶中的所述底部选择栅层连接以电连接所述第一指状结构中的所述底部选择栅层。
可选地，在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述下层阶梯结构位于所述底部选择栅连接区。
可选地，所述第一阶梯结构、所述第二阶梯结构、所述第三阶梯结构及所述第四阶梯结构均包括多个台阶，不同层台阶分别包括不同层的所述底部选择栅层，在所述第一阶梯结构指向所述第四阶梯结构的方向上，所述第一阶梯结构与所述第三阶梯结构的台阶均依次降低，所述第二阶梯结构与所述第四阶梯结构的台阶均依次升高。
可选地，多个所述绝缘隔断结构分布于所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区，并连接于相邻所述子栅线缝隙之间，以将所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区的相邻指状结构的所述底部选择栅层电隔离，所述第二阶梯结构所在区域及所述第三阶梯结构所在区域的相邻指状结构的所述底部选择栅层在相邻所述子栅线缝隙之间的区域电连接。
可选地，所述挡墙结构包括多层所述底部选择栅层及多层所述栅极层，所述挡墙结构自所述第一指状结构的所述第一字线连接区延伸至所述第一指状结构的所述第二字线连接区。
可选地，所述绝缘隔断结构包括底部选择栅切口或虚设沟道孔。
可选地，多个所述指状结构还包括至少一第三指状结构，所述第三指状结构及所述第二指状结构位于所述第一指状结构的同一侧，且所述第三指状结构与所述第一指状结构不相邻。
可选地，所述三维存储器还包括至少一个第三触点结构，所述第三触点结构分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第三指状结构中的所述底部选择栅层连接，所述第二触点结构设置于所述第二指状结构或/及所述第三指状结构中。
可选地，所述三维存储器还包括连续的主栅线缝隙，将所述堆叠结构划分为多个所述存储区块。
可选地，至少有两层所述栅极层作为顶部选择栅层，所述堆叠结构中还设有第五阶梯结构及第六阶梯结构，所述第五阶梯结构及所述第六阶梯结构均包含多个台阶，不同层台阶分别包括不同层的所述顶部选择栅层，所述第五阶梯结构、第一阶梯结构、第二阶梯结构、第三阶梯结构、第四阶梯结构及所述第六阶梯结构在所述第一水平方向上依次设置，在所述第五阶梯结构指向所述第六阶梯结构的方向上，所述第五阶梯结构的台阶依次降低，所述第六阶梯结构的台阶依次升高，所述第五阶梯结构的台阶上分布有多个第四触点结构，所述第六阶梯结构的台阶上分布有多个第五触点结构，所述第四触点结构与所述第五触点结构分别与对应台阶中的所述顶部选择栅层连接。
可选地，所述第五阶梯结构及所述第六阶梯结构的底层台阶低于所述挡墙结构的顶面。
可选地，在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述第五阶梯结构位于所述第一顶部选择栅连接区，所述第六阶梯结构位于所述第二顶部选择栅连接区，所述三维存储器还包括顶部选择栅切口，所述顶部选择栅切口位于所述指状结构内以将所述指状结构划分为两个页存储区，所述顶部选择栅切口位于所述第一核心区、第一顶部选择栅连接区、第二顶部选择栅连接区及第二核心区并与所述挡墙结构间隔预设距离，并上下贯穿所述顶部选择栅层。
本发明还提供一种三维存储器的制作方法，包括以下步骤：
提供一衬底，形成第一叠层结构于所述衬底上，所述第一叠层结构包括在垂直方向上堆叠的多个底部选择栅牺牲层，相邻所述底部选择栅牺牲层之间设有第一隔离层；
形成多个绝缘隔断结构于所述第一叠层结构中，所述绝缘隔断结构上下贯穿所述第一叠层结构；
形成第二叠层结构于所述第一叠层结构上，所述第二叠层结构包括在垂直方向上堆叠的多个栅极牺牲层，相邻所述栅极牺牲层之间设有第二隔离层；
刻蚀所述第二叠层结构及所述第一叠层结构，得到阶梯结构，所述阶梯结构包括形成在所述第一叠层结构中的下层阶梯结构；
形成栅线缝隙结构于所述第二叠层结构及所述第一叠层结构中，所述栅线缝隙结构上下贯穿所述第二叠层结构及所述第一叠层结构；
去除所述底部选择栅牺牲层及所述栅极牺牲层，得到多条横向凹槽；
形成导电层于所述横向凹槽中，得到底部选择栅层及栅极层；
形成多个第一触点结构及至少一个第二触点结构；
其中，由所述第一叠层结构及所述第二叠层结构构成的堆叠结构划分为多个存储区块，所述栅线缝隙结构用于将所述存储区块划分为沿第二水平方向排列的多个指状结构，所述第二水平方向垂直于所述第一水平方向，在沿所述第一水平方向上，所述栅线缝隙结构包括位于所述阶梯结构中多个不连续设置的子栅线缝隙；多个所述指状结构包括第一指状结构以及与所述第一指状结构相邻设置的第二指状结构；
所述存储区块包括挡墙结构以及与所述挡墙结构相邻设置的所述下层阶梯结构，所述挡墙结构位于所述第一指状结构中，所述下层阶梯结构包括沿第一水平方向依次设置的第一阶梯结构、第二阶梯结构、第三阶梯结构及第四阶梯结构；所述第一触点结构分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第二指状结构中的所述底部选择栅层连接；所述第二触点结构分布于所述第二阶梯结构或/及所述第三阶梯结构的台阶上，并与相应台阶中的所述底部选择栅层连接以电连接所述第一指状结构中的所述底部选择栅层；所述绝缘隔断结构连接位于所述第一阶梯结构和所述第四阶梯结构中相邻的所述子栅线缝隙。
可选地，在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述下层阶梯结构位于所述底部选择栅连接区。
可选地，所述第一阶梯结构、所述第二阶梯结构、所述第三阶梯结构及所述第四阶梯结构均包括多个台阶，不同层台阶分别包括不同层的所述底部选择栅层，在所述第一阶梯结构指向所述第四阶梯结构的方向上，所述第一阶梯结构与所述第三阶梯结构的台阶均依次降低，所述第二阶梯结构与所述第四阶梯结构的台阶均依次升高。
可选地，多个所述绝缘隔断结构分布于所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区，并连接于相邻所述子栅线缝隙之间，以将所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区的相邻指状结构的所述底部选择栅层电隔离，所述第二阶梯结构所在区域及所述第三阶梯结构所在区域的相邻指状结构的所述底部选择栅层在相邻所述子栅线缝隙之间的区域电连接。
可选地，所述挡墙结构包括多层所述底部选择栅层及多层所述栅极层，所述挡墙结构自所述第一指状结构的所述第一字线连接区延伸至所述第一指状结构的所述第二字线连接区。
可选地，形成所述绝缘隔断结构包括以下步骤：
形成底部选择栅切口或虚设沟道孔于所述第一叠层结构中；
填充绝缘材料于所述底部选择栅切口或所述虚设沟道孔中。
可选地，多个所述指状结构还包括至少一第三指状结构，所述第三指状结构及所述第二指状结构位于所述第一指状结构的同一侧，且所述第三指状结构与所述第一指状结构不相邻。
可选地，所述三维存储器还包括至少一个第三触点结构，所述第三触点结构分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第三指状结构中的所述底部选择栅层连接，所述第二触点结构设置于所述第二指状结构或/及所述第三指状结构中。
可选地，所述三维存储器还包括连续的主栅线缝隙，将所述堆叠结构划分为多个所述存储区块。
可选地，至少有两层所述栅极层作为顶部选择栅层，所述阶梯结构还包括第五阶梯结构及第六阶梯结构，所述第五阶梯结构及所述第六阶梯结构均包含多个台阶，不同层台阶分别包括不同层的所述顶部选择栅层，所述第五阶梯结构、第一阶梯结构、第二阶梯结构、第三阶梯结构、第四阶梯结构及所述第六阶梯结构在所述第一水平方向上依次设置，在所述第五阶梯结构指向所述第六阶梯结构的方向上，所述第五阶梯结构的台阶依次降低，所述第六阶梯结构的台阶依次升高，所述制作方法还包括形成多个第四触点结构于所述第五阶梯结构的台阶上及形成多个第五触点结构于所述第六阶梯结构的台阶上的步骤，所述第四触点结构与所述第五触点结构分别与对应台阶中的所述顶部选择栅层连接。
可选地，所述第五阶梯结构及所述第六阶梯结构的底层台阶低于所述挡墙结构的顶面。
可选地，在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述第五阶梯结构位于所述第一顶部选择栅连接区，所述第六阶梯结构位于所述第二顶部选择栅连接区，还包括形成顶部选择栅切口的步骤，所述顶部选择栅切口位于所述指状结构内以将所述指状结构划分为两个页存储区，所述顶部选择栅位于所述第一核心区、第一顶部选择栅连接区、第二顶部选择栅连接区及第二核心区并与所述挡墙结构间隔预设距离，并上下贯穿所述顶部选择栅层。
如上所述，本发明的三维存储器及其制作方法采用合理的优化台阶方案，为放置挡墙结构的指状结构设计独立的阶梯结构，从而可以引出挡墙结构所在指状结构的底部选择栅。其中，未放置挡墙结构的指状结构左右两边的底部选择栅触点通过后道金属(BEOLmetal)连接起来，放置挡墙结构的指状结构左右两边的底部选择栅层通过挡墙结构连接。在未放置挡墙结构的指状结构的底部选择栅引出区(第一阶梯结构与第四阶梯结构)和字线连接区，相邻指状结构之间栅线缝隙结构的断开区域设有绝缘隔断结构，以实现指状结构之间的电隔离；在放置挡墙结构的指状结构的底部选择栅引出区(第三阶梯结构或/及第四阶梯结构)，相邻指状结构的底部选择栅层在栅线缝隙结构的断开处未设置绝缘隔断结构，栅线缝隙结构的断开处作为放置挡墙结构的指状结构的底部选择栅触点电流进入挡墙结构的通道。本发明的好处在于，对于多层BSG层，可以较容易地实现指状结构控制。绝缘隔断结构可以通过简单的BSG切口或虚设沟道孔实现，不用非常复杂，降低了工艺的难度系数。
附图说明
图1显示为本发明的三维存储器的一种平面布局图。
图2显示为第一阶梯结构、第二阶梯结构、第三阶梯结构及第四阶梯结构的剖面图。
图3显示为本发明的三维存储器的制作方法的工艺流程图。
元件标号说明
1 第一阶梯结构
2 第二阶梯结构
3 第三阶梯结构
4 第四阶梯结构
5 绝缘隔断结构
6 第一触点结构
7 第二触点结构
8 第一存储区块
9 第二存储区块
10 第一核心区
11 第一顶部选择栅连接区
12 第一字线连接区
13 底部选择栅连接区
14 第二字线连接区
15 第二顶部选择栅连接区
16 第二核心区
17 栅线缝隙结构
18 挡墙结构
19 第一指状结构
20 第二指状结构
21 断点
22 主栅线缝隙
23 第五阶梯结构
24 第六阶梯结构
25 第四触点结构
26 第五触点结构
27 顶部选择栅切口
28 第三指状结构
29 第三触点结构
X 第一水平方向
Y 第二水平方向
S1～S8 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种三维存储器，请参阅图1，显示为所述三维存储器的一种平面布局图，所述三维存储器包括堆叠结构、多个沿第一水平方向X延伸的栅线缝隙结构17，多个绝缘隔断结构、多个第一触点结构6及至少一个第二触点结构7，其中，所述堆叠结构包括第一叠层结构及位于所述第一叠层结构上方的第二叠层结构，所述第一叠层结构包括在垂直方向上堆叠的多个底部选择栅层，相邻所述底部选择栅层之间设有第一隔离层，所述第二叠层结构包括在垂直方向上堆叠的多个栅极层，相邻所述栅极层之间设有第二隔离层；所述堆叠结构划分为多个存储区块，例如图1中所示的第一存储区块8及第二存储区块9。
作为示例，所述三维存储器还包括连续的主栅线缝隙22，将所述堆叠结构划分为多个所述存储区块，每个所述存储区块分别是执行擦除操作的最小单元。
具体的，所述存储区块包括挡墙结构18以及与所述挡墙结构18相邻设置的下层阶梯结构，所述下层阶梯结构形成在所述第一叠层结构中，所述下层阶梯结构包括沿第一水平方向X依次设置的第一阶梯结构1、第二阶梯结构2、第三阶梯结构3及第四阶梯结构4；多个沿所述第一水平方向X延伸的栅线缝隙结构17用于将所述存储区块划分为沿第二水平方向Y排列的多个指状结构，所述第二水平方向Y垂直于所述第一水平方向X，所述栅线缝隙结构17贯穿所述堆叠结构，在沿所述第一水平方向X上，所述栅线缝隙结构17包括位于所述阶梯结构中多个不连续设置的子栅线缝隙；多个所述指状结构包括第一指状结构19以及与所述第一指状结构19相邻设置的第二指状结构20，所述挡墙结构18位于所述第一指状结构20中。本实施例中，多个所述指状结构还包括至少一第三指状结构28，所述第三指状结构28及所述第二指状结构20位于所述第一指状结构19的同一侧，且所述第三指状结构28与所述第一指状结构19不相邻。
作为示例，在所述第一水平方向X上，所述存储区块划分为第一核心区10、第一顶部选择栅连接区11、第一字线连接区12、底部选择栅连接区13、第二字线连接区14、第二顶部选择栅连接区15及第二核心区16，所述下层阶梯结构位于所述底部选择栅连接区13。
作为示例，所述第一阶梯结构1、所述第二阶梯结构2、所述第三阶梯结构3及所述第四阶梯结构4均包括多个台阶，不同层台阶分别包括不同层的所述底部选择栅层，在所述第一阶梯结构1指向所述第四阶梯结构4的方向上，所述第一阶梯结构1与所述第三阶梯结构3的台阶均依次降低，所述第二阶梯结构2与所述第四阶梯结构4的台阶均依次升高。
作为示例，多个所述绝缘隔断结构5分布于所述第一字线连接区12、所述第一阶梯结构所在区域1、所述第四阶梯结构4所在区域及所述第二字线连接区14，并连接于相邻所述子栅线缝隙之间，以将所述第一字线连接区12、所述第一阶梯结构1所在区域、所述第四阶梯结构4所在区域及所述第二字线连接区14的相邻指状结构的所述底部选择栅层电隔离，所述第二阶梯结构2所在区域及所述第三阶梯结构3所在区域的相邻指状结构的所述底部选择栅层在相邻所述子栅线缝隙之间的区域(图1中断点21)电连接。
作为示例，所述挡墙结构18包括多层所述底部选择栅层及多层所述栅极层，所述挡墙结构自所述第一指状结构19的所述第一字线连接区12延伸至所述第一指状结构19的所述第二字线连接区14。
作为示例，所述三维存储器还包括至少一个第三触点结构29，所述第三触点结构29分布于所述第一阶梯结构1及所述第四阶梯结构4的台阶上，并与所述第三指状结构28中的所述底部选择栅层连接，所述第二触点结构7设置于所述第二指状结构20或/及所述第三指状结构28中。
具体的，由于所述第二指状结构20与所述第三指状结构28的所述底部选择栅层电隔离，所述第二指状结构20与所述第三指状结构28的所述底部选择栅层需要分别引出，因此，所述存储区块中所述第二指状结构20与所述第三指状结构28分别设有所述第一触点结构6与所述第三触点结构29。
具体的，由于阶梯结构的台阶切断了对应的底部选择栅层，且所述绝缘隔断结构5阻断了第一阶梯结构1与第四阶梯结构4中底部选择栅层电连接至所述挡墙结构的通道，使得所述第二指状结构20中，位于所述第一阶梯结构1区域的底部选择栅层与位于所述第四阶梯结构4区域的底部选择栅层电隔离，因此，所述第二指状结构20中位于所述第一阶梯结构1区域的底部选择栅层与位于所述第四阶梯结构区域4的底部选择栅层需要分别引出，也就是说，所述第二指状结构20中，所述第一阶梯结构1及所述第四阶梯结构的4台阶上均分布有所述第一触点结构6。与所述第二指状结构20类似，所述第三指状结构28中，所述第一阶梯结构1及所述第四阶梯结构的4台阶上均分布有所述第三触点结构29。
具体的，由于所述第二阶梯结构2与所述第三阶梯结构3所在区域不设有所述绝缘隔断结构5，所述第二阶梯结构2与所述第三阶梯结构3中的底部选择栅层可通过所述挡墙结构18电连接，多个所述第二触点结构7可以同时分布于所述第二阶梯结构2及所述第三阶梯结构3的台阶上，也可以仅分布于所述第二阶梯结构2的台阶上，或仅分布于所述第三阶梯结构3的台阶上。
具体的，在所述第三阶梯结构3与所述第四阶梯结构4的交接区域，相邻指状结构之间的栅线缝隙结构17的相邻所述子栅线缝隙之间的区域(图1中断点21)可以保证所述第三阶梯结构3与所述第四阶梯结构4中所有台阶中的底部选择栅层均能通过该断点电连接至挡墙结构18，本实施例中，在所述第三阶梯结构3的中间区域及所述第四阶梯结构4的中间区域，相邻指状结构之间的栅线缝隙结构17也分别设有一断点21，可以缩短某些台阶中的底部选择栅层电连接至挡墙结构18的路径。
具体的，当所述存储区块中包含三个或三个以上指状结构时，由于所述第二阶梯结构2与所述第三阶梯结构3所在区域不设有所述绝缘隔断结构5，相邻所述第二指状结构20的底部选择栅层是电连接的，因此，所述存储区块中可以仅一个指状结构中设有所述第二触点结构7，也可以多个指状结构中均设有所述第二触点结构7。
作为示例，至少有两层所述栅极层作为顶部选择栅层，所述堆叠结构中还设有第五阶梯结构23及第六阶梯结构24，所述第五阶梯结构23及所述第六阶梯结构24均包含多个台阶，不同层台阶分别包括不同层的所述顶部选择栅层，所述第五阶梯结构23、第一阶梯结构1、第二阶梯结构2、第三阶梯结构3、第四阶梯结构4及所述第六阶梯结构24在所述第一水平方向X上依次设置，在所述第五阶梯结构23指向所述第六阶梯结构24的方向上，所述第五阶梯结构23的台阶依次降低，所述第六阶梯结构24的台阶依次升高，所述第五阶梯结构23的台阶上分布有多个第四触点结构25，所述第六阶梯结构24的台阶上分布有多个第五触点结构26，所述第四触点结构25与所述第五触点结构26分别与对应台阶中的所述顶部选择栅层连接。
作为示例，所述顶部选择栅层的数量为三层，所述第五阶梯结构23及所述第六阶梯结构24均包含三层台阶。在其它实施例中，所述顶部选择栅层的数量及所述第五、第六阶梯结构的台阶层数也可以根据需要进行调整，此处不应过分限制本发明的保护范围。
作为示例，所述第五阶梯结构23及所述第六阶梯结构24均同时位于所述第一指状结构19、所述第二指状结构20及所述第三指状结构28中，相邻指状结构的所述第五阶梯结构23通过连续的栅线缝隙隔断，相邻指状结构的所述第六阶梯结构24通过连续的栅线缝隙隔断，因此，所述第五阶梯结构23及所述第六阶梯结构24位于不同指状结构中的部分均设有触点结构，以分别引出不同指状结构的顶部选择栅层。
作为示例，所述第五阶梯结构23及所述第六阶梯结构26的底层台阶低于所述挡墙结构18的顶面，所述第五阶梯结构23中的顶部选择栅层与所述第六阶梯结构24中的顶部选择栅层未通过所述挡墙结构18电连接，因此，所述第五阶梯结构23及所述第六阶梯结构24分别设有触点结构以引出各自的顶部选择栅层。
作为示例，在所述第一水平方向X上，所述存储区块划分为第一核心区10、第一顶部选择栅连接区11、第一字线连接区12、底部选择栅连接区13、第二字线连接区14、第二顶部选择栅连接区15及第二核心区16，所述第五阶梯结构23位于所述第一顶部选择栅连接区11，所述第六阶梯结构24位于所述第二顶部选择栅连接区15，所述三维存储器还包括顶部选择栅切口27，所述顶部选择栅切口27位于所述指状结构内以将所述指状结构划分为两个页存储区，所述顶部选择栅切口27位于所述第一核心区10、第一顶部选择栅连接区11、第二顶部选择栅连接区15及第二核心区16并与所述挡墙结构18间隔预设距离，并上下贯穿所述顶部选择栅层。
需要指出的是，一个所述存储区块中可包括两个指状结构或两个以上指状结构，图1中呈现的是一个存储区块中包括三个指状结构的情形，在其它实施例中，一个存储区块中的指状结构数量可以根据需要进行调整。
需要指出的是，图1并非按照实际比例绘制，且未呈现所有细节，在实际结构中，所述第一字线连接区12及所述第二字线连接区14的宽度要比所述底部选择栅连接区13的宽度大得多，且所述第一字线连接区12及所述第二字线连接区14也设有若干阶梯结构，第一字线连接区12或/及所述第二字线连接区14中也设有若干触点结构。
作为示例，请参阅图2，显示为所述第一阶梯结构1、所述第二阶梯结构2、所述第三阶梯结构3及所述第四阶梯结构4的剖面图，本实施例中，所述第一叠层结构中包含七层所述底部选择栅层，所述第一阶梯结构1、所述第二阶梯结构2、所述第三阶梯结构3及所述第四阶梯结构4均包括七层台阶。在其它实施例中，所述底部选择栅层的数量及所述第一、第二、第三、第四阶梯结构的台阶层数也可以根据需要进行调整，此处不应过分限制本发明的保护范围。
具体的，所述绝缘隔断结构5可通过底部选择栅切口(BSG CUT)或虚设沟道孔(Dummy CH)实现。其中，虚设沟道孔并非实现存储功能的沟道孔，虚设沟道孔设置于适当的地方，用于在制造期间的工艺变化控制和/或用于额外的机械支撑。
本实施例的三维存储器采用合理的优化台阶方案，为放置挡墙结构的指状结构设计独立的阶梯结构，从而可以引出挡墙结构所在指状结构的底部选择栅。其中，未放置挡墙结构的指状结构左右两边的底部选择栅触点可通过后道金属(BEOL metal)连接起来，放置挡墙结构的指状结构左右两边的底部选择栅层通过挡墙结构连接。在未放置挡墙结构的指状结构的底部选择栅引出区(第一阶梯结构与第四阶梯结构)和字线连接区，相邻指状结构之间栅线缝隙结构的断开区域设有绝缘隔断结构，以实现指状结构之间的电隔离；在放置挡墙结构的指状结构的底部选择栅引出区(第三阶梯结构或/及第四阶梯结构)，相邻指状结构的底部选择栅层在栅线缝隙结构的断开处未设置绝缘隔断结构，栅线缝隙结构的断开处作为放置挡墙结构的指状结构的底部选择栅触点电流进入挡墙结构的通道，对于多层BSG层，可以较容易地实现指状结构控制。
实施例二
本实施例中提供一种三维存储器的制作方法，请参阅图3，显示为该方法的工艺流程图，包括以下步骤：
步骤S1：提供一衬底，通过多次沉积工艺形成第一叠层结构于所述衬底上，所述第一叠层结构包括在垂直方向上堆叠的多个底部选择栅牺牲层，相邻所述底部选择栅牺牲层之间设有第一隔离层。
作为示例，所述衬底包括但不限于Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium On Insulator，GOI)衬底等，且所述衬底可以为P型掺杂或N型掺杂。所述底部选择栅牺牲层包括但不限于氮化硅层，所述第一隔离层包括但不限于氧化硅层。
步骤S2：形成多个绝缘隔断结构于所述第一叠层结构中，所述绝缘隔断结构上下贯穿所述第一叠层结构。
作为示例，形成所述绝缘隔断结构包括以下步骤：
步骤S2-1：通过一个或多个湿法蚀刻和/或干法蚀刻工艺(例如深反应离子蚀刻(DRIE))形成底部选择栅切口或虚设沟道孔于所述第一叠层结构中；
步骤S2-2：采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺填充绝缘材料于所述底部选择栅切口或所述虚设沟道孔中。所述绝缘材料包括但不限于氧化硅。
步骤S3：通过多次沉积工艺形成第二叠层结构于所述第一叠层结构上，所述第二叠层结构包括在垂直方向上堆叠的多个栅极牺牲层，相邻所述栅极牺牲层之间设有第二隔离层。
步骤S4：刻蚀所述第二叠层结构及所述第一叠层结构，得到阶梯结构，所述阶梯结构包括形成在所述第一叠层结构中的下层阶梯结构。
作为示例，使用掩膜层，并应用重复的蚀刻-修整工艺来形成所述阶梯结构，重复的蚀刻-修整工艺包括蚀刻工艺和修整工艺的多个周期。
步骤S5：通过一个或多个湿法蚀刻和/或干法蚀刻工艺形成栅线缝隙结构于所述第二叠层结构及所述第一叠层结构中，所述栅线缝隙结构上下贯穿所述第二叠层结构及所述第一叠层结构。
步骤S6：采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述底部选择栅牺牲层及所述栅极牺牲层，得到多条横向凹槽。
步骤S7：采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺形成导电层于所述横向凹槽中，得到底部选择栅层及栅极层。所述导电层可包括但不限于钨层。
步骤S8：采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺形成多个第一触点结构及至少一个第二触点结构。
具体的，由所述第一叠层结构及所述第二叠层结构构成的堆叠结构划分为多个存储区块，所述栅线缝隙结构用于将所述存储区块划分为沿第二水平方向排列的多个指状结构，所述第二水平方向垂直于所述第一水平方向，在沿所述第一水平方向上，所述栅线缝隙结构包括位于所述阶梯结构中多个不连续设置的子栅线缝隙；多个所述指状结构包括第一指状结构以及与所述第一指状结构相邻设置的第二指状结构。
作为示例，所述存储区块包括挡墙结构以及与所述挡墙结构相邻设置的所述下层阶梯结构，所述挡墙结构位于所述第一指状结构中，所述下层阶梯结构包括沿第一水平方向依次设置的第一阶梯结构、第二阶梯结构、第三阶梯结构及第四阶梯结构；所述第一触点结构分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第二指状结构中的所述底部选择栅层连接；所述第二触点结构分布于所述第二阶梯结构或/及所述第三阶梯结构的台阶上，并与相应台阶中的所述底部选择栅层连接以电连接所述第一指状结构中的所述底部选择栅层；所述绝缘隔断结构连接位于所述第一阶梯结构和所述第四阶梯结构中相邻的所述子栅线缝隙。
作为示例，在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述下层阶梯结构位于所述底部选择栅连接区。
作为示例，所述第一阶梯结构、所述第二阶梯结构、所述第三阶梯结构及所述第四阶梯结构均包括多个台阶，不同层台阶分别包括不同层的所述底部选择栅层，在所述第一阶梯结构指向所述第四阶梯结构的方向上，所述第一阶梯结构与所述第三阶梯结构的台阶均依次降低，所述第二阶梯结构与所述第四阶梯结构的台阶均依次升高。
作为示例，多个所述绝缘隔断结构分布于所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区，并连接于相邻所述子栅线缝隙之间，以将所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区的相邻指状结构的所述底部选择栅层电隔离，所述第二阶梯结构所在区域及所述第三阶梯结构所在区域的相邻指状结构的所述底部选择栅层在相邻所述子栅线缝隙之间的区域电连接。
作为示例，所述挡墙结构包括多层所述底部选择栅层及多层所述栅极层，所述挡墙结构自所述第一指状结构的所述第一字线连接区延伸至所述第一指状结构的所述第二字线连接区。
作为示例，形成所述绝缘隔断结构包括以下步骤：
形成底部选择栅切口或虚设沟道孔于所述第一叠层结构中；
填充绝缘材料于所述底部选择栅切口或所述虚设沟道孔中。
作为示例，多个所述指状结构还包括至少一第三指状结构，所述第三指状结构及所述第二指状结构位于所述第一指状结构的同一侧，且所述第三指状结构与所述第一指状结构不相邻。
作为示例，所述三维存储器还包括至少一个第三触点结构，所述第三触点结构分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第三指状结构中的所述底部选择栅层连接，所述第二触点结构设置于所述第二指状结构或/及所述第三指状结构中。
作为示例，所述三维存储器还包括连续的主栅线缝隙，将所述堆叠结构划分为多个所述存储区块。
作为示例，至少有两层所述栅极层作为顶部选择栅层，所述阶梯结构还包括第五阶梯结构及第六阶梯结构，所述第五阶梯结构及所述第六阶梯结构均包含多个台阶，不同层台阶分别包括不同层的所述顶部选择栅层，所述第五阶梯结构、第一阶梯结构、第二阶梯结构、第三阶梯结构、第四阶梯结构及所述第六阶梯结构在所述第一水平方向上依次设置，在所述第五阶梯结构指向所述第六阶梯结构的方向上，所述第五阶梯结构的台阶依次降低，所述第六阶梯结构的台阶依次升高，所述制作方法还包括形成多个第四触点结构于所述第五阶梯结构的台阶上及形成多个第五触点结构于所述第六阶梯结构的台阶上的步骤，所述第四触点结构与所述第五触点结构分别与对应台阶中的所述顶部选择栅层连接。
作为示例，所述第五阶梯结构及所述第六阶梯结构的底层台阶低于所述挡墙结构的顶面。
作为示例，在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述第五阶梯结构位于所述第一顶部选择栅连接区，所述第六阶梯结构位于所述第二顶部选择栅连接区，还包括形成顶部选择栅切口的步骤，所述顶部选择栅切口位于所述指状结构内以将所述指状结构划分为两个页存储区，所述顶部选择栅位于所述第一核心区、第一顶部选择栅连接区、第二顶部选择栅连接区及第二核心区并与所述挡墙结构间隔预设距离，并上下贯穿所述顶部选择栅层。
如上所述，本实施例的三维存储器的制作方法采用合理的优化台阶方案，为放置挡墙结构的指状结构设计独立的阶梯结构，从而可以引出挡墙结构所在指状结构的底部选择栅，对于多层BSG层，可以较容易地实现指状结构控制。绝缘隔断结构放置栅线缝隙结构的一些断点处，通过简单的BSG切口或虚设沟道孔即可实现，不用非常复杂，降低了工艺的难度系数。
综上所述，本发明的三维存储器及其制作方法采用合理的优化台阶方案，为放置挡墙结构的指状结构设计独立的阶梯结构，从而可以引出挡墙结构所在指状结构的底部选择栅。其中，未放置挡墙结构的指状结构左右两边的底部选择栅触点通过后道金属(BEOLmetal)连接起来，放置挡墙结构的指状结构左右两边的底部选择栅层通过挡墙结构连接。在未放置挡墙结构的指状结构的底部选择栅引出区(第一阶梯结构与第四阶梯结构)和字线连接区，相邻指状结构之间栅线缝隙结构的断开区域设有绝缘隔断结构，以实现指状结构之间的电隔离；在放置挡墙结构的指状结构的底部选择栅引出区(第三阶梯结构或/及第四阶梯结构)，相邻指状结构的底部选择栅层在栅线缝隙结构的断开处未设置绝缘隔断结构，栅线缝隙结构的断开处作为放置挡墙结构的指状结构的底部选择栅触点电流进入挡墙结构的通道。本发明的好处在于，对于多层BSG层，可以较容易地实现指状结构控制。绝缘隔断结构可以通过简单的BSG切口或虚设沟道孔实现，不用非常复杂，降低了工艺的难度系数。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (24)
1.一种三维存储器，其特征在于，包括：
堆叠结构，包括第一叠层结构及位于所述第一叠层结构上方的第二叠层结构，所述第一叠层结构包括在垂直方向上堆叠的多个底部选择栅层，相邻所述底部选择栅层之间设有第一隔离层，所述第二叠层结构包括在垂直方向上堆叠的多个栅极层，相邻所述栅极层之间设有第二隔离层；
所述堆叠结构划分为多个存储区块，所述存储区块包括挡墙结构以及与所述挡墙结构相邻设置的下层阶梯结构，所述下层阶梯结构形成在所述第一叠层结构中，所述下层阶梯结构包括沿第一水平方向依次设置的第一阶梯结构、第二阶梯结构、第三阶梯结构及第四阶梯结构；
多个沿所述第一水平方向延伸的栅线缝隙结构，用于将所述存储区块划分为沿第二水平方向排列的多个指状结构，所述第二水平方向垂直于所述第一水平方向，所述栅线缝隙结构贯穿所述堆叠结构，在沿所述第一水平方向上，所述栅线缝隙结构包括位于所述阶梯结构中多个不连续设置的子栅线缝隙；多个所述指状结构包括第一指状结构以及与所述第一指状结构相邻设置的第二指状结构，所述挡墙结构位于所述第一指状结构中；
多个绝缘隔断结构，贯穿所述第一叠层结构，所述绝缘隔断结构连接位于所述第一阶梯结构和所述第四阶梯结构中相邻的所述子栅线缝隙；
多个第一触点结构，分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第二指状结构中的所述底部选择栅层连接；
至少一个第二触点结构，分布于所述第二阶梯结构或/及所述第三阶梯结构的台阶上，并与相应台阶中的所述底部选择栅层连接以电连接所述第一指状结构中的所述底部选择栅层。
2.根据权利要求1所述的三维存储器，其特征在于：在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述下层阶梯结构位于所述底部选择栅连接区。
3.根据权利要求2所述的三维存储器，其特征在于：所述第一阶梯结构、所述第二阶梯结构、所述第三阶梯结构及所述第四阶梯结构均包括多个台阶，不同层台阶分别包括不同层的所述底部选择栅层，在所述第一阶梯结构指向所述第四阶梯结构的方向上，所述第一阶梯结构与所述第三阶梯结构的台阶均依次降低，所述第二阶梯结构与所述第四阶梯结构的台阶均依次升高。
4.根据权利要求2所述的三维存储器，其特征在于：多个所述绝缘隔断结构分布于所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区，并连接于相邻所述子栅线缝隙之间，以将所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区的相邻指状结构的所述底部选择栅层电隔离，所述第二阶梯结构所在区域及所述第三阶梯结构所在区域的相邻指状结构的所述底部选择栅层在相邻所述子栅线缝隙之间的区域电连接。
5.根据权利要求2所述的三维存储器，其特征在于：所述挡墙结构包括多层所述底部选择栅层及多层所述栅极层，所述挡墙结构自所述第一指状结构的所述第一字线连接区延伸至所述第一指状结构的所述第二字线连接区。
6.根据权利要求1所述的三维存储器，其特征在于：所述绝缘隔断结构包括底部选择栅切口或虚设沟道孔。
7.根据权利要求1所述的三维存储器，其特征在于：多个所述指状结构还包括至少一第三指状结构，所述第三指状结构及所述第二指状结构位于所述第一指状结构的同一侧，且所述第三指状结构与所述第一指状结构不相邻。
8.根据权利要求7所述的三维存储器，其特征在于：所述三维存储器还包括至少一个第三触点结构，所述第三触点结构分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第三指状结构中的所述底部选择栅层连接，所述第二触点结构设置于所述第二指状结构或/及所述第三指状结构中。
9.根据权利要求1所述的三维存储器，其特征在于：所述三维存储器还包括连续的主栅线缝隙，将所述堆叠结构划分为多个所述存储区块。
10.根据权利要求1所述的三维存储器，其特征在于：至少有两层所述栅极层作为顶部选择栅层，所述堆叠结构中还设有第五阶梯结构及第六阶梯结构，所述第五阶梯结构及所述第六阶梯结构均包含多个台阶，不同层台阶分别包括不同层的所述顶部选择栅层，所述第五阶梯结构、第一阶梯结构、第二阶梯结构、第三阶梯结构、第四阶梯结构及所述第六阶梯结构在所述第一水平方向上依次设置，在所述第五阶梯结构指向所述第六阶梯结构的方向上，所述第五阶梯结构的台阶依次降低，所述第六阶梯结构的台阶依次升高，所述第五阶梯结构的台阶上分布有多个第四触点结构，所述第六阶梯结构的台阶上分布有多个第五触点结构，所述第四触点结构与所述第五触点结构分别与对应台阶中的所述顶部选择栅层连接。
11.根据权利要求10所述的三维存储器，其特征在于：所述第五阶梯结构及所述第六阶梯结构的底层台阶低于所述挡墙结构的顶面。
12.根据权利要求10所述的三维存储器，其特征在于：在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述第五阶梯结构位于所述第一顶部选择栅连接区，所述第六阶梯结构位于所述第二顶部选择栅连接区，所述三维存储器还包括顶部选择栅切口，所述顶部选择栅切口位于所述指状结构内以将所述指状结构划分为两个页存储区，所述顶部选择栅切口位于所述第一核心区、第一顶部选择栅连接区、第二顶部选择栅连接区及第二核心区并与所述挡墙结构间隔预设距离，并上下贯穿所述顶部选择栅层。
13.一种三维存储器的制作方法，其特征在于，包括以下步骤：
提供一衬底，形成第一叠层结构于所述衬底上，所述第一叠层结构包括在垂直方向上堆叠的多个底部选择栅牺牲层，相邻所述底部选择栅牺牲层之间设有第一隔离层；
形成多个绝缘隔断结构于所述第一叠层结构中，所述绝缘隔断结构上下贯穿所述第一叠层结构；
形成第二叠层结构于所述第一叠层结构上，所述第二叠层结构包括在垂直方向上堆叠的多个栅极牺牲层，相邻所述栅极牺牲层之间设有第二隔离层；
刻蚀所述第二叠层结构及所述第一叠层结构，得到阶梯结构，所述阶梯结构包括形成在所述第一叠层结构中的下层阶梯结构；
形成栅线缝隙结构于所述第二叠层结构及所述第一叠层结构中，所述栅线缝隙结构上下贯穿所述第二叠层结构及所述第一叠层结构；
去除所述底部选择栅牺牲层及所述栅极牺牲层，得到多条横向凹槽；
形成导电层于所述横向凹槽中，得到底部选择栅层及栅极层；
形成多个第一触点结构及至少一个第二触点结构；
其中，由所述第一叠层结构及所述第二叠层结构构成的堆叠结构划分为多个存储区块，所述栅线缝隙结构用于将所述存储区块划分为沿第二水平方向排列的多个指状结构，所述第二水平方向垂直于所述第一水平方向，在沿所述第一水平方向上，所述栅线缝隙结构包括位于所述阶梯结构中多个不连续设置的子栅线缝隙；多个所述指状结构包括第一指状结构以及与所述第一指状结构相邻设置的第二指状结构；
所述存储区块包括挡墙结构以及与所述挡墙结构相邻设置的所述下层阶梯结构，所述挡墙结构位于所述第一指状结构中，所述下层阶梯结构包括沿第一水平方向依次设置的第一阶梯结构、第二阶梯结构、第三阶梯结构及第四阶梯结构；所述第一触点结构分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第二指状结构中的所述底部选择栅层连接；所述第二触点结构分布于所述第二阶梯结构或/及所述第三阶梯结构的台阶上，并与相应台阶中的所述底部选择栅层连接以电连接所述第一指状结构中的所述底部选择栅层；所述绝缘隔断结构连接位于所述第一阶梯结构和所述第四阶梯结构中相邻的所述子栅线缝隙。
14.根据权利要求13所述的三维存储器的制作方法，其特征在于：在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述下层阶梯结构位于所述底部选择栅连接区。
15.根据权利要求14所述的三维存储器的制作方法，其特征在于：所述第一阶梯结构、所述第二阶梯结构、所述第三阶梯结构及所述第四阶梯结构均包括多个台阶，不同层台阶分别包括不同层的所述底部选择栅层，在所述第一阶梯结构指向所述第四阶梯结构的方向上，所述第一阶梯结构与所述第三阶梯结构的台阶均依次降低，所述第二阶梯结构与所述第四阶梯结构的台阶均依次升高。
16.根据权利要求14所述的三维存储器的制作方法，其特征在于：多个所述绝缘隔断结构分布于所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区，并连接于相邻所述子栅线缝隙之间，以将所述第一字线连接区、所述第一阶梯结构所在区域、所述第四阶梯结构所在区域及所述第二字线连接区的相邻指状结构的所述底部选择栅层电隔离，所述第二阶梯结构所在区域及所述第三阶梯结构所在区域的相邻指状结构的所述底部选择栅层在相邻所述子栅线缝隙之间的区域电连接。
17.根据权利要求14所述的三维存储器的制作方法，其特征在于：所述挡墙结构包括多层所述底部选择栅层及多层所述栅极层，所述挡墙结构自所述第一指状结构的所述第一字线连接区延伸至所述第一指状结构的所述第二字线连接区。
18.根据权利要求13所述的三维存储器的制作方法，其特征在于：形成所述绝缘隔断结构包括以下步骤：
形成底部选择栅切口或虚设沟道孔于所述第一叠层结构中；
填充绝缘材料于所述底部选择栅切口或所述虚设沟道孔中。
19.根据权利要求13所述的三维存储器的制作方法，其特征在于：多个所述指状结构还包括至少一第三指状结构，所述第三指状结构及所述第二指状结构位于所述第一指状结构的同一侧，且所述第三指状结构与所述第一指状结构不相邻。
20.根据权利要求19所述的三维存储器的制作方法，其特征在于：所述三维存储器还包括至少一个第三触点结构，所述第三触点结构分布于所述第一阶梯结构及所述第四阶梯结构的台阶上，并与所述第三指状结构中的所述底部选择栅层连接，所述第二触点结构设置于所述第二指状结构或/及所述第三指状结构中。
21.根据权利要求13所述的三维存储器的制作方法，其特征在于：所述三维存储器还包括连续的主栅线缝隙，将所述堆叠结构划分为多个所述存储区块。
22.根据权利要求13所述的三维存储器的制作方法，其特征在于：至少有两层所述栅极层作为顶部选择栅层，所述阶梯结构还包括第五阶梯结构及第六阶梯结构，所述第五阶梯结构及所述第六阶梯结构均包含多个台阶，不同层台阶分别包括不同层的所述顶部选择栅层，所述第五阶梯结构、第一阶梯结构、第二阶梯结构、第三阶梯结构、第四阶梯结构及所述第六阶梯结构在所述第一水平方向上依次设置，在所述第五阶梯结构指向所述第六阶梯结构的方向上，所述第五阶梯结构的台阶依次降低，所述第六阶梯结构的台阶依次升高，所述制作方法还包括形成多个第四触点结构于所述第五阶梯结构的台阶上及形成多个第五触点结构于所述第六阶梯结构的台阶上的步骤，所述第四触点结构与所述第五触点结构分别与对应台阶中的所述顶部选择栅层连接。
23.根据权利要求22所述的三维存储器的制作方法，其特征在于：所述第五阶梯结构及所述第六阶梯结构的底层台阶低于所述挡墙结构的顶面。
24.根据权利要求22所述的三维存储器的制作方法，其特征在于：在所述第一水平方向上，所述存储区块划分为第一核心区、第一顶部选择栅连接区、第一字线连接区、底部选择栅连接区、第二字线连接区、第二顶部选择栅连接区及第二核心区，所述第五阶梯结构位于所述第一顶部选择栅连接区，所述第六阶梯结构位于所述第二顶部选择栅连接区，还包括形成顶部选择栅切口的步骤，所述顶部选择栅切口位于所述指状结构内以将所述指状结构划分为两个页存储区，所述顶部选择栅位于所述第一核心区、第一顶部选择栅连接区、第二顶部选择栅连接区及第二核心区并与所述挡墙结构间隔预设距离，并上下贯穿所述顶部选择栅层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310790959.9A CN116615030A (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器及其制作方法 |
| CN202011568066.2A CN112687694B (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011568066.2A CN112687694B (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器及其制作方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310790959.9A Division CN116615030A (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112687694A CN112687694A (zh) | 2021-04-20 |
| CN112687694B true CN112687694B (zh) | 2023-07-18 |
Family
ID=75453352
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310790959.9A Pending CN116615030A (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器及其制作方法 |
| CN202011568066.2A Active CN112687694B (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器及其制作方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310790959.9A Pending CN116615030A (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN116615030A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116406528A (zh) * | 2021-11-01 | 2023-07-07 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470133A (zh) * | 2014-09-06 | 2016-04-06 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| DE102018127329A1 (de) * | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Co. Ltd. | Anti-Dishing-Struktur für eingebetteten Speicher |
| CN111463361A (zh) * | 2020-04-13 | 2020-07-28 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN111564445A (zh) * | 2020-03-31 | 2020-08-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111758159A (zh) * | 2020-05-25 | 2020-10-09 | 长江存储科技有限责任公司 | 存储器件及其形成方法 |
| CN111769115A (zh) * | 2020-06-11 | 2020-10-13 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
-
2020
- 2020-12-25 CN CN202310790959.9A patent/CN116615030A/zh active Pending
- 2020-12-25 CN CN202011568066.2A patent/CN112687694B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470133A (zh) * | 2014-09-06 | 2016-04-06 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| DE102018127329A1 (de) * | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Co. Ltd. | Anti-Dishing-Struktur für eingebetteten Speicher |
| CN111564445A (zh) * | 2020-03-31 | 2020-08-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111463361A (zh) * | 2020-04-13 | 2020-07-28 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN111758159A (zh) * | 2020-05-25 | 2020-10-09 | 长江存储科技有限责任公司 | 存储器件及其形成方法 |
| CN111769115A (zh) * | 2020-06-11 | 2020-10-13 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116615030A (zh) | 2023-08-18 |
| CN112687694A (zh) | 2021-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109346471B (zh) | 形成三维存储器的方法以及三维存储器 | |
| CN109742083B (zh) | 三维存储器及其制造方法 | |
| CN111211134B (zh) | 一种3d存储器及其制造方法 | |
| WO2019133534A1 (en) | 3-dimensional nor memory array with very fine pitch: device and method | |
| CN110024126A (zh) | 三维存储器件及其形成方法 | |
| CN111146206B (zh) | 存储器装置 | |
| CN109698201B (zh) | 3d存储器件及其制造方法 | |
| CN111403398B (zh) | 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法 | |
| CN111403397B (zh) | 一种3d nand存储器及其制造方法 | |
| CN111354738A (zh) | 一种三维有结半导体存储器件及其制造方法 | |
| CN110600422A (zh) | 3d nand闪存及制备方法 | |
| CN104347638A (zh) | 非易失性存储装置 | |
| CN111799273A (zh) | 一种半导体器件及其制造方法 | |
| CN111668228B (zh) | 3d nand存储器及其形成方法 | |
| CN112185967B (zh) | 一种三维存储器及其制作方法 | |
| TWI772958B (zh) | 立體記憶體元件及其製作方法 | |
| CN111354739A (zh) | 一种三维有结半导体存储器件及其制造方法 | |
| CN111952319A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN112687694B (zh) | 一种三维存储器及其制作方法 | |
| CN109686740B (zh) | 3d存储器件及其制造方法 | |
| CN112530966B (zh) | 三维存储器及其制造方法 | |
| TWI575714B (zh) | 三維記憶體 | |
| CN112289800B (zh) | 一种三维存储器件及其制造方法 | |
| CN107808891B (zh) | 用于制造晶体管的方法及相应设备 | |
| CN112331672B (zh) | 三维存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |